JPH05160995A - Image processor - Google Patents

Image processor

Info

Publication number
JPH05160995A
JPH05160995A JP3323315A JP32331591A JPH05160995A JP H05160995 A JPH05160995 A JP H05160995A JP 3323315 A JP3323315 A JP 3323315A JP 32331591 A JP32331591 A JP 32331591A JP H05160995 A JPH05160995 A JP H05160995A
Authority
JP
Japan
Prior art keywords
image
memory
address
data
thinning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3323315A
Other languages
Japanese (ja)
Inventor
Hiroyuki Matsushita
浩之 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3323315A priority Critical patent/JPH05160995A/en
Publication of JPH05160995A publication Critical patent/JPH05160995A/en
Pending legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Editing Of Facsimile Originals (AREA)
  • Image Input (AREA)

Abstract

PURPOSE:To easily obtain a thinned-out image without using any complicate method which shifts a write address at each time in a special image process for obtaining a recording image thinning-out output by thinning out an input image of full size. CONSTITUTION:When image data are written in an image memory 11, a memory address generating circuit 12 which is provided with an address selecting circuit between the write address and an image memory is used to fix one bit of an address line to '1' corresponding to a thinning-out quantity. When the data are read out, a memory timing circuit 10 and the memory address generating circuit 12 are changed to a read side and the data written in the image memory 11 are read out as they are.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は画像処理装置に関し、特
に画像に対し特殊な加工処理を行う画像処理装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image processing apparatus, and more particularly to an image processing apparatus for performing special processing on an image.

【0002】[0002]

【従来の技術】画像処理装置は、画像データを扱う新聞
社、印刷会社等では不可欠なものとなっている。特に、
印刷会社等では特殊な画像処理技術により、いろいろな
印刷物を発行している。
2. Description of the Related Art Image processing apparatuses are indispensable for newspaper companies, printing companies, etc. that handle image data. In particular,
Printing companies issue various printed materials by using special image processing technology.

【0003】一般には、画像を歯抜け状に間引いた記録
を出力するためには、記録装置に送られてくる画像デー
タが、予め指定した間引き量で間引かれていて、かつ、
画像処理装置内のメモリに与える書き込みアドレスをそ
の都度ずらす必要があった。
Generally, in order to output a record in which an image is thinned out in a toothless manner, image data sent to a recording device is thinned out by a predetermined thinning amount, and
It was necessary to shift the write address given to the memory in the image processing apparatus each time.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上述し
た従来の方法では、上位装置から送られてくる画像デー
タが間引かれたものでなくてはならない。また、この間
引かれた画像データを記録上で歯抜け状に間引いた画像
として出力するためには、画像処理装置内のメモリに与
える書き込みアドレスをその都度ずらさなければならな
いという欠点がある。
However, in the above-mentioned conventional method, the image data sent from the host device must be thinned out. In addition, in order to output the thinned-out image data as a thinned-out image on the recording, there is a drawback that the write address given to the memory in the image processing apparatus must be shifted each time.

【0005】そこで本発明の技術的課題は、上記欠点に
鑑み、画像メモリへの書き込みアドレスを、ずらすこと
なく間引いた画像を出力する画像処理装置を提供するこ
とである。
In view of the above-mentioned drawbacks, a technical object of the present invention is to provide an image processing apparatus for outputting an image in which the write addresses to the image memory are thinned out without shifting.

【0006】[0006]

【課題を解決するための手段】本発明は、画像データを
格納するための画像メモリと、該画像メモリの書き込み
および読みだしのタイミングを発生させるメモリタイミ
ング発生回路と、前記画像メモリへのアドレスを指定す
るメモリアドレス発生回路とを有する。
SUMMARY OF THE INVENTION According to the present invention, an image memory for storing image data, a memory timing generation circuit for generating timing of writing and reading of the image memory, and an address to the image memory are provided. And a memory address generating circuit for designating.

【0007】また、メモリアドレス発生回路の内、画像
データを記録上で歯抜け状に間引くためのゲート回路を
有している。
Further, the memory address generating circuit has a gate circuit for thinning out image data in a toothless manner during recording.

【0008】[0008]

【実施例】次に本発明の実施例を図面を参照して説明す
る。
Embodiments of the present invention will now be described with reference to the drawings.

【0009】図1に示すとおり、最初に画像メモリ11
内のデータを画像記録上で白になるようにクリアし、次
にCPU13から画像間引き量をセットして、端子10
1より画像データを受ける。
As shown in FIG. 1, first, the image memory 11
The data inside is cleared so that it becomes white on the image recording, then the image thinning amount is set from the CPU 13, and the terminal 10
Image data is received from 1.

【0010】このとき、メモリタイミング発生回路10
は、書き込みに必要なタイミングを発生させる。また、
メモリアドレス発生回路12では、間引き量に応じて書
き込みアドレスの1ビットを「1」に固定する。このよ
うにすることで、画像メモリ上に飛び飛びに画像データ
を書き込める。
At this time, the memory timing generation circuit 10
Generates the timing required for writing. Also,
In the memory address generation circuit 12, 1 bit of the write address is fixed to "1" according to the thinning amount. By doing so, the image data can be written in the image memory in a scattered manner.

【0011】次に、メモリタイミング発生回路10、メ
モリアドレス発生回路12の各々を読み出し側に変更
し、画像メモリ11に書き込まれたデータをそのまま読
み出す。
Next, each of the memory timing generation circuit 10 and the memory address generation circuit 12 is changed to the read side, and the data written in the image memory 11 is read as it is.

【0012】図2にメモリアドレス発生回路12のブロ
ック構成図を示す。画像メモリ11に画像データを書き
込む場合、書き込み周期に対応する発振器24により書
き込みカウンタ22を動作させ、端子201へ書き込み
アドレスを出力する。
FIG. 2 shows a block diagram of the memory address generation circuit 12. When image data is written in the image memory 11, the write counter 22 is operated by the oscillator 24 corresponding to the write cycle, and the write address is output to the terminal 201.

【0013】このとき、予め端子203より画像の間引
き量をセットする。このセットにより、表1に示すよう
に、画像データが間引かれて格納される。
At this time, the thinning amount of the image is set from the terminal 203 in advance. With this set, as shown in Table 1, image data is thinned out and stored.

【0014】[0014]

【表1】 [Table 1]

【0015】例えば、間引き2[表1 (c)]の場合、書
き込みアドレスの2ビット目をアドレスセレクト回路2
1により「1」に固定する。すると、表1 (c)に示すよ
うに、2データおきに同じアドレスのメモリにデータを
2回書き込む。つまり、1回目に書き込まれたデータ
(=で消されている部分)が消滅し、後から書き込まれ
たデータが2データおきに画像メモリに格納されること
になる。なお、表1(a)〜(d) 以外にも、書き込みアド
レスのある1ビットを「1」に固定することにより倍数
(1,2,4,8…)状に間引き間隔を可変することが
可能である。
For example, in the case of thinning out 2 [Table 1 (c)], the second bit of the write address is set to the address select circuit 2
Fixed to "1" by 1. Then, as shown in Table 1 (c), data is written twice in the memory at the same address every two data. That is, the data written the first time (the part erased by =) disappears, and the data written later is stored in the image memory every two data. In addition to Tables 1 (a) to (d), it is possible to vary the thinning interval in multiples (1, 2, 4, 8 ...) By fixing 1 bit having a write address to "1". It is possible.

【0016】次に、読み出し周期に対応する発振器24
により、読み出しカウンタ23を動作させ、端子202
へ読み出しアドレスを出力することによって、送られて
きた画像データに対し、原寸のまま歯抜けの記録画像デ
ータを得ることができる。
Next, the oscillator 24 corresponding to the read cycle
Causes the read counter 23 to operate, and the terminal 202
By outputting the read address to, it is possible to obtain the missing image data for the transmitted image data in the original size.

【0017】[0017]

【発明の効果】以上説明したように本発明は、上位装置
から送られてくる画像データを間引いたものにする必要
はなくなる。また、記録上で歯抜けに間引いた画像とし
て出力するとき、画像処理装置内のメモリに与える書き
込みアドレスをその都度ずらすという複雑な回路が必要
なく、単純なゲートのみで簡単に実現することができる
効果がある。また、視覚的には、画像の濃度を低くする
効果がある。
As described above, according to the present invention, it is not necessary to thin out the image data sent from the host device. Further, when outputting as an image thinned out in recording, a complicated circuit for shifting the write address given to the memory in the image processing device each time is not required, and it can be easily realized by only a simple gate. effective. Further, visually, it has an effect of reducing the density of the image.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示すブロック図FIG. 1 is a block diagram showing an embodiment of the present invention.

【図2】メモリアドレス発生回路を示すブロック図FIG. 2 is a block diagram showing a memory address generation circuit.

【符号の説明】[Explanation of symbols]

10 メモリタイミング発生回路 11 画像メモリ 12 メモリアドレス発生回路 13 CPU 21 アドレスセレクト回路 22 書き込みカウンタ 23 読み出しカウンタ 24 発振器 10 Memory Timing Generation Circuit 11 Image Memory 12 Memory Address Generation Circuit 13 CPU 21 Address Select Circuit 22 Write Counter 23 Read Counter 24 Oscillator

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 画像データを格納するための画像メモリ
と、 該画像メモリの書き込みおよび読みだしのタイミングを
発生させるメモリタイミング発生回路と、 前記画像メモリへのアドレスを指定するメモリアドレス
発生回路とを備えたことを特徴とする画像処理装置。
1. An image memory for storing image data, a memory timing generation circuit for generating writing and reading timing of the image memory, and a memory address generation circuit for designating an address to the image memory. An image processing device characterized by being provided.
【請求項2】 請求項1記載の画像処理装置において、
前記メモリアドレス発生回路は、前記画像データを記録
上で歯抜け状に間引くためのゲート手段を有し、必要に
応じて間引き量を選択する画像処理装置。
2. The image processing apparatus according to claim 1,
The image processing apparatus, wherein the memory address generating circuit has a gate unit for thinning out the image data in a toothless manner on recording, and selects a thinning amount as necessary.
JP3323315A 1991-12-06 1991-12-06 Image processor Pending JPH05160995A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3323315A JPH05160995A (en) 1991-12-06 1991-12-06 Image processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3323315A JPH05160995A (en) 1991-12-06 1991-12-06 Image processor

Publications (1)

Publication Number Publication Date
JPH05160995A true JPH05160995A (en) 1993-06-25

Family

ID=18153419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3323315A Pending JPH05160995A (en) 1991-12-06 1991-12-06 Image processor

Country Status (1)

Country Link
JP (1) JPH05160995A (en)

Similar Documents

Publication Publication Date Title
JP2549642B2 (en) Image processing device
JPH0575835A (en) Character data padding printing system to image data
JPH05160995A (en) Image processor
JPH04252562A (en) Picture processing unit
JPS59226584A (en) Printer of television receiver
JPH0535466B2 (en)
KR950033868A (en) Data processing unit
JPS6061853A (en) Information processor
JPS5955670A (en) Processor of picture signal
KR920007813A (en) Frame-adaptive line memory controller and method
JP2803588B2 (en) Image processing device
JPS6057387A (en) Video smearing circuit for computer image generation type video generator
JP2655621B2 (en) Management information output device
JP2897505B2 (en) Video synthesis device
JPH1127520A (en) Magnification and reduction processing unit for compressed image data
JPS6242276A (en) Image editing device
JPS6398076A (en) Picture information reducing device
JPS59228479A (en) Printer device of television receiver
JPH0481380B2 (en)
JPH0662219A (en) Image processor
JPH08202861A (en) Data processor
JPS59226583A (en) Printer of television receiver
JPH05207262A (en) Picture recorder
JPH0715603A (en) Image processor
JPS62206690A (en) Address control system for video memory

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000927