JPH05153783A - Printed board structure for inverter - Google Patents

Printed board structure for inverter

Info

Publication number
JPH05153783A
JPH05153783A JP3309556A JP30955691A JPH05153783A JP H05153783 A JPH05153783 A JP H05153783A JP 3309556 A JP3309556 A JP 3309556A JP 30955691 A JP30955691 A JP 30955691A JP H05153783 A JPH05153783 A JP H05153783A
Authority
JP
Japan
Prior art keywords
circuit
power supply
inverter device
pattern
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3309556A
Other languages
Japanese (ja)
Other versions
JP3161784B2 (en
Inventor
Kazufumi Nagasoe
和史 長添
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP30955691A priority Critical patent/JP3161784B2/en
Publication of JPH05153783A publication Critical patent/JPH05153783A/en
Application granted granted Critical
Publication of JP3161784B2 publication Critical patent/JP3161784B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for

Abstract

PURPOSE:To reduce influence of mutual interference of a plurality of inverters as much as possible. CONSTITUTION:Control circuits of a plurality of inverters are integrally formed as a control circuit section F. Main circuit sections K1, K2, the section F and a power supply section G are mounted one printed board 6 in a block manner. Power supply patterns e1, e2 or ground patterns g1, g2 are so formed as to from isolation among the sections K1, K2, the sections F, and G.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、複数のインバータ装置
を1つのプリント基板上に実装する場合のプリント基板
構造に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board structure for mounting a plurality of inverter devices on one printed circuit board.

【0002】[0002]

【従来の技術】図4に放電灯点灯装置として用いられた
インバータ装置を示す。このインバータ装置では、直流
電源E1 の両端にスイッチング素子Q1 ,Q2 を直列接
続し、一方のトランジスタからなるスイッチング素子Q
1 の両端に、駆動トランスT1 、コンデンサC10及び放
電灯Laからなる負荷回路1を接続してある。ここで、
駆動トランスT1 の1次巻線L1 とコンデンサC10とで
共振回路が構成されている。
2. Description of the Related Art FIG. 4 shows an inverter device used as a discharge lamp lighting device. In this inverter device, switching elements Q 1 and Q 2 are connected in series at both ends of a DC power source E 1 , and a switching element Q composed of one transistor is connected.
A load circuit 1 including a drive transformer T 1 , a capacitor C 10 and a discharge lamp La is connected to both ends of 1. here,
Resonant circuit with the primary winding L 1 and the capacitor C 10 of the driving transformer T 1 is configured.

【0003】このインバータ装置では、他方のFETか
らなるスイッチング素子Q2 を制御回路2を用いてオ
ン,オフさせ、このスイッチング素子Q2 のオン時に駆
動トランスT1 の1次巻線L1 に蓄積されたエネルギで
スイッチング素子Q1 をいわゆる自励式でオン,オフさ
せることにより、スイッチング素子Q1 ,Q2 を交互に
オン,オフさせて放電灯Laに高周波電流を供給するよ
うにしてある。つまり、このインバータ装置はいわゆる
自励他制制御方式となっている。なお、詳細な動作説明
は後述する。
In this inverter device, the switching element Q 2 composed of the other FET is turned on and off by using the control circuit 2, and when the switching element Q 2 is turned on, the switching element Q 2 is stored in the primary winding L 1 of the drive transformer T 1. The switching element Q 1 is turned on and off by the so-called self-excited type with the generated energy, so that the switching elements Q 1 and Q 2 are turned on and off alternately to supply a high frequency current to the discharge lamp La. That is, this inverter device is of a so-called self-excited other control system. The detailed operation will be described later.

【0004】このインバータ装置の具体構成を図5に示
す。この図5における制御回路2は、スイッチング素子
2 の両端に接続された抵抗R6,R7 で、インバータ
回路部の動作状態を検出する。つまり、上記抵抗R6
7 で図4における検出部2cを構成してある。そし
て、単安定マルチバイブレータ(例えば、NEC製μP
D4538)3と、トランジスタQ4 ,Q5 とで、図4
におけるタイマ2a及びトリガ部2bを構成してある。
なお、上記制御回路2には制御電源E2 から電源を供給
してある。
FIG. 5 shows a specific configuration of this inverter device. The control circuit 2 in FIG. 5 detects the operating state of the inverter circuit section by the resistors R 6 and R 7 connected to both ends of the switching element Q 2 . That is, the resistance R 6 ,
R 7 constitutes the detection unit 2c in FIG. Then, a monostable multivibrator (eg NEC μP
D4538) 3 and transistors Q 4 and Q 5
The timer 2a and the trigger unit 2b in FIG.
The control circuit 2 is supplied with power from the control power supply E 2 .

【0005】上記制御回路2は、スイッチング素子Q2
の両端電圧が所定電圧以下に低下したときに、単安定マ
ルチバイブレータ3にトリガがかかり、このときトラン
ジスタQ4 をオンとすると共に、トランジスタQ5 をオ
フとして、図6(g)に示すようにスイッチング素子Q
2 にゲート電圧を印加する。なお、図6(e),(f)
に単安定マルチバイブレータ3の出力Q,Rを示す。
The control circuit 2 includes a switching element Q 2
When the voltage across both ends of the voltage drops below a predetermined voltage, the monostable multivibrator 3 is triggered. At this time, the transistor Q 4 is turned on and the transistor Q 5 is turned off, as shown in FIG. Switching element Q
Apply gate voltage to 2 . 6 (e) and 6 (f)
Outputs Q and R of the monostable multivibrator 3 are shown in FIG.

【0006】この状態は単安定マルチバイブレータ3に
外付けされた抵抗R9 及びコンデンサC4 の時定数で決
まる時間保持される。そして上記時間の経過後にトラン
ジスタQ4 をオフとすると共に、トランジスタQ5 をオ
ンとして、スイッチング素子Q2 へのゲート電圧の印加
を停止する。即ち、スイッチング素子Q2 の両端電圧か
らインバータ回路部の動作状態を検知し、その検知出力
をトリガとして一定期間、スイッチング素子Q2 にゲー
ト電圧を印加するのである。
This state is maintained for a time determined by the time constants of the resistor R 9 and the capacitor C 4 externally attached to the monostable multivibrator 3. After the lapse of the above time, the transistor Q 4 is turned off, the transistor Q 5 is turned on, and the application of the gate voltage to the switching element Q 2 is stopped. That is, the operating state of the inverter circuit section is detected from the voltage across the switching element Q 2 , and the detection output is used as a trigger to apply the gate voltage to the switching element Q 2 for a certain period.

【0007】なお、上記スイッチング素子Q2 のゲート
・ソース間には、接合容量が存在するので、図6(g)
に示すようにスイッチング素子Q2 が順方向バイアスさ
れてオンされたときには、同図(h)に示す大きなピー
ク値をもつパルス状の電流I G が流れる。ところで、こ
の種の自励他制式のインバータ装置の場合には、電源ス
イッチSWが閉じられて直流電源E1 が供給された時点
では、インバータ装置が発振動作しておらず、スイッチ
ング素子Q2 の両端電圧が所定電圧以上であるために、
上述した制御回路2によりスイッチング素子Q2 にゲー
ト電圧を印加する動作が働かない。そこで、インバータ
装置の発振動作を開始させるために起動回路4が必要で
ある。この起動回路4は、ダイアック等の2端子サイリ
スタQ3 、ダイオードD3 、コンデンサC2 及び抵抗R
5 で構成してある。
The switching element Q2The gate of
・ Because there is a junction capacitance between the sources, Fig. 6 (g)
Switching element Q2Is forward biased
When it is turned on, the large peak shown in (h) of the figure
Pulsed current I GFlows. By the way
In the case of the self-excited other type inverter device of
DC power supply E when switch SW is closed1When was supplied
Then, the inverter device is not oscillating and the switch
Element Q2Since the voltage across both ends of the
By the control circuit 2 described above, the switching element Q2To the game
The operation of applying the voltage does not work. So the inverter
The starting circuit 4 is required to start the oscillation operation of the device.
is there. This start-up circuit 4 is a 2-terminal thyristor such as a diac.
Star Q3, Diode D3, Capacitor C2And resistance R
FiveIt is composed of.

【0008】この起動回路4は、電源スイッチSWが閉
じられて直流電源E1 が供給されると、抵抗R5 を介し
てコンデンサC2 が充電され、このコンデンサC2 の両
端電圧が2端子サイリタQ3 のブレークオーバ電圧に達
すると、2端子サイリスタQ 3 がオンとなり、スイッチ
ング素子Q2 にゲート電圧を印加する。これにより、電
源投入時にスイッチング素子Q2 がオンとなり、抵抗R
6 ,R7 により検出電圧が所定電圧以下に低下して、以
降は制御回路2がスイッチング素子Q2 のオン,オフ制
御を行うことにより、インバータ装置が発振動作を継続
する。
In the starting circuit 4, the power switch SW is closed.
DC power source E1Is supplied, the resistance RFiveThrough
Condenser C2Is charged, this capacitor C2Both
Terminal voltage is 2-terminal thyristor Q3Reached the breakover voltage of
Then, the 2-terminal thyristor Q 3Is turned on and the switch
Element Q2The gate voltage is applied to. This allows you to
Switching element Q when power is turned on2Turns on and the resistance R
6, R7Causes the detection voltage to drop below the specified voltage.
When the control circuit 2 is switching element Q2On / off system
Control causes the inverter device to continue oscillating.
To do.

【0009】なお、このようにしてインバータ装置に起
動をかけた後には、後述する動作によりインバータ装置
は発振動作を継続するので、起動回路4によりスイッチ
ング素子Q2 にゲート電圧を印加する必要はない。この
ため、上記起動回路4にはダイオードD3 を設け、スイ
ッチング素子Q2 がオンとなったときにダイオードD 3
を介してコンデンサC2 の充電電荷を放電することによ
り、インバータ装置の起動後に起動回路4が働かないよ
うにしてある。
In this way, the inverter device is activated.
After starting the operation, the inverter device
Will continue to oscillate, so the starter circuit 4 switches
Element Q2It is not necessary to apply a gate voltage to. this
Therefore, the starting circuit 4 has a diode D3Is installed
Touching element Q2When the diode turns on, the diode D 3
Through the capacitor C2By discharging the charge of
The startup circuit 4 does not work after the inverter device has started.
I have it.

【0010】以下、上記インバータ装置の主回路部の動
作を説明する。なお、以下の説明は負荷回路1が誘導性
である場合について説明する。いま、制御回路2により
スイッチング素子Q2 がオンされているとすると、この
とき直流電源E1 →コンデンサC0 →負荷回路1→スイ
ッチング素子Q2 の経路で電流が流れる。このときスイ
ッチング素子Q2には図6(a)に示す電流I Q2が流れ
る。このときに、駆動トランスT1 の2次巻線L2
は、図6(d)に示すスイッチング素子Q1 を逆バイア
スする電圧が印加され、これにより同図(b)に示すよ
うにスイッチング素子Q2 がオンである間、スイッチン
グ素子Q1 はオフ状態に維持される。なお、図6(b)
にはスイッチング素子Q1 のコレクタ・エミッタ間電圧
Q1を示し、同図(c)にはスイッチング素子Q2 のド
レイン・ソース間電圧VQ2を示す。
Hereinafter, the operation of the main circuit portion of the inverter device will be described.
Explain the work. In the following explanation, the load circuit 1 is inductive.
The case will be described. Now by the control circuit 2
Switching element Q2If is turned on, this
When DC power supply E1→ Capacitor C0→ load circuit 1 → switch
Touching element Q2The current flows through the path. At this time
Touching element Q2The current I shown in FIG. Q2Flows
It At this time, the drive transformer T1Secondary winding L2To
Is the switching element Q shown in FIG.1Reverse via
Voltage is applied, and as shown in Fig. 2 (b).
Sea urchin switching element Q2Switch on while is on
Element Q1Is kept off. Note that FIG. 6 (b)
Is a switching element Q1Collector-emitter voltage
VQ1The switching element Q is shown in FIG.2The de
Rain-source voltage VQ2Indicates.

【0011】その後、制御回路2からのゲート電圧の印
加が停止されて、スイッチング素子Q2 がオフとなる
と、駆動トランスT1 の1次巻線L1 に蓄積されたエネ
ルギにより、スイッチング素子Q2 のオン時と同一方向
に流し続ける逆起電力が発生し、これにより駆動トラン
スT1 の1次巻線L1 →ダイオードD1 →コンデンサC
0 →負荷回路1という経路で電流が流れる。この際にダ
イオードD1 には図6(a)に示す電流ID1が流れる。
また、このとき駆動トランスT1 の2次巻線L2 には上
記逆起電力により図6(d)に示すスイッチング素子Q
1 を順バイアスする電圧が誘起される。
After that, the gate voltage from the control circuit 2 is printed.
Is stopped, and the switching element Q2Turns off
And the drive transformer T1Primary winding L1Energy accumulated in
Switching element Q by Rugi2Same direction as when
A back electromotive force that continues to flow in the
Su T1Primary winding L1→ Diode D1→ Capacitor C
0→ Current flows through the load circuit 1. At this time
Iodo D1The current I shown in FIG.D1Flows.
At this time, the drive transformer T1Secondary winding L2On
Due to the counter electromotive force, the switching element Q shown in FIG.
1A voltage that forward biases is induced.

【0012】そして、駆動トランジスタT1 の1次巻線
1 に蓄積されたエネルギが消費されて、ダイオードD
1 を介して流れる電流がゼロとなると、スイッチング素
子Q 1 がオンとなる。この際には、上述した電流により
コンデンサC0 に充電された電荷を電源として、コンデ
ンサC0 →スイッチング素子Q1 →負荷回路1の経路
で、それまでとは逆方向の電流が負荷回路1に流れる。
このときに、スイッチング素子Q1 には駆動トランスT
1 の2次巻線L2 に誘起される電圧で正帰還がかかるこ
とにより、スイッチング素子Q1 のオン状態が深くな
り、コレクタ電流I Q1が急激に増加してベース電流のh
fe倍の飽和状態に達する。
The drive transistor T1Primary winding
L1The energy stored in the
1When the current flowing through the
Child Q 1Turns on. In this case, due to the above-mentioned current
Capacitor C0The charge stored in the
Sensor C0→ Switching element Q1→ Route of load circuit 1
Then, a current in the opposite direction to that before flows through the load circuit 1.
At this time, the switching element Q1Drive transformer T
1Secondary winding L2Positive feedback is applied by the voltage induced in
And the switching element Q1The on state of is deep
Collector current I Q1Rapidly increases and the base current h
A saturation state of fe times is reached.

【0013】その後に、コンデンサC0 の充電電荷が放
電されるにつれて、トランジスタQ 1 のベースに印加さ
れる駆動トランスT1 の2次巻線L2 に誘起される電圧
が低下し、ついにはスイッチング素子Q1 をオン状態に
保持できなくなり、スイッチング素子Q1 がオフとな
る。このときのスイッチング素子Q1 のオフにより、駆
動トランスT1 の1次巻線L1 に蓄積されたエネルギで
上記負荷回路1に流れる電流を維持する逆起電力が発生
し、これにより駆動トランスT1 の1次巻線L1 →負荷
回路1→コンデンサC0 →直流電源E1 →ダイオードD
2 の経路で電流が流れる。この際にダイオードD2 には
図6(a)に示す電流ID2が流れる。
After that, the capacitor C0Charge is discharged
As it is charged, the transistor Q 1Applied to the base of
Drive transformer T1Secondary winding L2Induced voltage
Decrease, and finally the switching element Q1To turn on
Can no longer hold the switching element Q1Is off
It Switching element Q at this time1By turning off
Dynamic transformer T1Primary winding L1With the energy stored in
A back electromotive force that maintains the current flowing through the load circuit 1 is generated.
The drive transformer T1Primary winding L1→ load
Circuit 1 → capacitor C0→ DC power supply E1→ Diode D
2The current flows through the path. At this time, the diode D2In
Current I shown in FIG.D2Flows.

【0014】このようにしてダイオードD2 がオンとな
ることにより、スイッチング素子Q 2 の両端電圧は所定
電圧以下に低下し、これにより制御回路2が動作し、ス
イッチング素子Q2 に図6(g)に示すようにゲート電
圧が印加される。但し、このときにはダイオードD2
オンであるので、スイッチング素子Q2 がオフとなって
いる。
In this way, the diode D2Is on
The switching element Q 2The voltage across
The voltage drops below the voltage, which causes the control circuit 2 to operate and
Itching element Q2As shown in Fig. 6 (g),
Pressure is applied. However, at this time, the diode D2But
Since it is on, switching element Q2Turned off
There is.

【0015】そして、上記駆動トランスT1 の1次巻線
1 に蓄積されたエネルギが消費されて、ダイオードD
2 に流れる電流がゼロとなると、その時点でスイッチン
グ素子Q2 がオンとなり、直流電源E1 →コンデンサC
0 →負荷回路1→スイッチング素子Q2 の経路で電流が
流れる。以下、上述した動作を繰り返すことにより、イ
ンバータ装置は発振動作を継続する。
The energy accumulated in the primary winding L 1 of the drive transformer T 1 is consumed and the diode D
When the current flowing through 2 becomes zero, the switching element Q 2 is turned on at that point, and the DC power supply E 1 → capacitor C
A current flows through the path of 0 → load circuit 1 → switching element Q 2 . Hereinafter, by repeating the above-described operation, the inverter device continues the oscillating operation.

【0016】ところで、上記インバータ装置の場合には
1つの放電灯Laを点灯するものであったが、図7に示
すように、上述した構成のインバータ装置を複数用い
て、複数個の放電灯を点灯するものがある。ここで、こ
れらインバータ装置は同一の直流電源E1 から電源の供
給を受けて動作している。そして、装置の小形化及びコ
ストダウンを図るために、夫々のインバータ装置の制御
回路21 ,22 は一体に集積化し、さらに夫々のインバ
ータ装置を同一のプリント基板上に実装することが試み
られている。
By the way, in the case of the above-mentioned inverter device, one discharge lamp La is turned on. However, as shown in FIG. 7, a plurality of discharge lamps are used by using a plurality of inverter devices having the above-mentioned configuration. Some lights up. Here, these inverter devices operate by being supplied with power from the same DC power supply E 1 . In order to downsize the device and reduce the cost, it has been attempted to integrally integrate the control circuits 2 1 and 2 2 of the respective inverter devices and further mount the respective inverter devices on the same printed circuit board. ing.

【0017】ところが、夫々のインバータ装置は、スイ
ッチング素子Q21,Q22の両端電圧を個別に検出して発
振動作するため、つまりは互いに独立に動作するため、
たとえ夫々のインバータ装置K1 ,K2 の発振周波数を
同じであっても、夫々が互いに同じタイミングで発振動
作することにはならない。また、負荷が異なる場合に
は、意識的に夫々のインバータ装置の発振周波数を異な
らせて動作させる場合もある。
However, since the respective inverter devices individually detect the voltage across the switching elements Q 21 and Q 22 and oscillate, that is, they operate independently of each other,
Even if the respective inverter devices K 1 and K 2 have the same oscillation frequency, they do not oscillate at the same timing. In addition, when the loads are different, the oscillation frequency of each inverter device may be intentionally changed to operate.

【0018】このような場合において、上述のように夫
々のインバータ装置を同一のプリント基板上に実装する
と、各インバータ装置の間の相互干渉により正常に動作
させることができなくなるという問題があった。例え
ば、夫々のインバータ装置を同一のプリント基板上に実
装したために、例えば図7中に示す一方のインバータ装
置のX11−B1 間、Y11−Q21のゲート間と、他方のイ
ンバータ装置のX12−B2 間、Y12−Q22のゲート間と
の配線パターンとが近接して形成され、このため夫々の
配線パターン間の静電誘導あるいは磁気的結合などによ
り一方のインバータ装置のスイッチング素子Q2 をオン
とするための信号が、他方のインバータ装置のスイッチ
ング素子Q2 をオンとする配線パターンに重畳されるこ
とが起こる。この場合には、図8(b)に示すようにス
イッチング素子Q2 のゲート・ソース間電圧VGSの電圧
波形が大きく乱れ、インバータ装置が異常発振を起こ
し、放電灯Laがちらつきなどの現象を生じる場合があ
り、この異常状態がひどい場合にはインバータ装置Kが
発振を停止することもある。
In such a case, if the respective inverter devices are mounted on the same printed circuit board as described above, there is a problem that normal operation cannot be performed due to mutual interference between the respective inverter devices. For example, since the respective inverter devices are mounted on the same printed circuit board, for example, between X 11 and B 1 of one inverter device, between the gates of Y 11 and Q 21 , and the other inverter device shown in FIG. The wiring patterns between X 12 and B 2 and between the gates of Y 12 and Q 22 are formed close to each other, so that electrostatic induction or magnetic coupling between the wiring patterns causes switching of one inverter device. signal for turning on the element Q 2 is, happen to be superimposed on the wiring pattern for turning on the switching element Q 2 of the other inverter. In this case, as shown in FIG. 8B, the voltage waveform of the gate-source voltage V GS of the switching element Q 2 is greatly disturbed, the inverter device abnormally oscillates, and the discharge lamp La flickers. When this abnormal state is severe, the inverter device K may stop oscillating.

【0019】そこで、この点を改善するために、図9に
示すように、制御回路21 ,22 を一体に集積したIC
5を、例えばデュアルインラインパッケージ(DIP)
型あるいはそれに相当するパッケージ形状に形成し、夫
々のインバータ装置のスイッチング素子Q21,Q22の両
端電圧の入力端子及びスイッチング素子Q21,Q22のゲ
ート電圧を印加する出力端子とを、スイッチング素子Q
21,Q22毎に両側に配列される端子列に分けて設け、さ
らに夫々のインバータ装置の制御回路2を除く主回路部
1 ,K2 を夫々対応する入出力端子が設けられた側に
実装するようにしたものがある。
Therefore, in order to improve this point, as shown in FIG. 9, an IC in which control circuits 2 1 and 2 2 are integrally integrated.
5, for example dual inline package (DIP)
Forming a mold or package shape corresponding thereto, and an output terminal for applying an input terminal and the gate voltage of the switching element Q 21, Q 22 of the voltage across the switching element Q 21, Q 22 of each of the inverter device, the switching element Q
21 and Q 22 are separately provided in the terminal rows arranged on both sides, and the main circuit portions K 1 and K 2 except the control circuit 2 of each inverter device are provided on the side where the corresponding input / output terminals are provided. There are some that are implemented.

【0020】なお、図9においてはインバータ装置の制
御回路2を除く主回路部をK1 ,K 2 で示してあり、制
御回路21 ,22 からなる制御回路部をFで示し、さら
に交流電源を整流平滑して直流電源を作成する電源回路
部をGで示してある。このようにすれば、インバータ装
置K1 のX11−B1 間、Y11−Q21のゲート間と、イン
バータ装置K2 のX12−B2 間、Y12−Q22のゲート間
との配線パターンとが近接したり、あるいは交差したり
するということがなく、夫々のインバータ装置が互いに
干渉するということを少なくできる。
In FIG. 9, the control of the inverter device is
K for main circuit except control circuit 21, K 2Is indicated by
Control circuit 21, 22The control circuit consisting of
Power supply circuit that rectifies and smoothes AC power to create DC power
Parts are indicated by G. In this way, the inverter
Oki K1X11-B1Meanwhile, Y11-Qtwenty oneBetween the gates of the
Barter device K2X12-B2Meanwhile, Y12-Qtwenty twoBetween the gates
The wiring pattern of and is close to or intersects
And each inverter device
Interference can be reduced.

【0021】[0021]

【発明が解決しようとする課題】しかしながら、上述の
方法によってもインバータ装置の相互干渉を防止できな
い場合がある。例えば、照明装置の外形や放電灯などの
負荷の形状などによる制約で、図10(a),(b)に
示すように、プリント基板の形状あるいは寸法などに規
制がある場合、図9において説明したように理想の状態
で各回路部を配置することができないことがある。図1
0(a)はプリント基板6を細長い長方形に形成しなけ
ればならない場合を示し、同図(b)は円弧状に形成し
なければならない場合を示す。
However, there are cases where mutual interference of the inverter devices cannot be prevented even by the above method. For example, when there are restrictions on the shape or dimensions of the printed circuit board as shown in FIGS. 10A and 10B due to restrictions due to the outer shape of the lighting device and the shape of the load such as the discharge lamp, description will be given with reference to FIG. As described above, it may not be possible to arrange each circuit unit in an ideal state. Figure 1
0 (a) shows the case where the printed circuit board 6 has to be formed in an elongated rectangle, and FIG. 0 (b) shows the case where it has to be formed in an arc shape.

【0022】このような場合には、例えば、インバータ
装置のY11−Q21のゲート間及びY 12−Q22のゲート間
を接続するパターン(図中a1 ,a2 で示す)と、X11
−B 1 間及びX12−B2 間を接続するパターン(図中b
1 ,b2 で示す)とを遠ざけることができない場合があ
り、上述した相互干渉による異常発振などが起こる。
In such a case, for example, an inverter
Device Y11-Qtwenty oneBetween gates and Y 12-Qtwenty twoBetween the gates
Pattern to connect (a in the figure1, A2, And X11
-B 1Between and X12-B2The pattern for connecting between (b in the figure
1, B2(Indicated by) and
Therefore, the abnormal oscillation and the like due to the mutual interference described above occur.

【0023】本発明は上述の点に鑑みて為されたもので
あり、その目的とするところは、複数のインバータ装置
の相互干渉による影響を極力少なくすることができるイ
ンバータ装置のプリント基板構造を提供することにあ
る。
The present invention has been made in view of the above points, and an object thereof is to provide a printed circuit board structure of an inverter device which can minimize the influence of mutual interference of a plurality of inverter devices. To do.

【0024】[0024]

【課題を解決するための手段】本発明では、上記目的を
達成するために、複数のインバータ装置の制御回路を除
く主回路部と、これら主回路部を夫々独立して制御する
制御回路を一体に形成した制御回路部と、上記各回路部
に電源を供給する電源回路部とを1つのプリント基板上
にブロック的に実装し、上記各回路部間を分離するよう
に電源パターンあるいはグランドパターンを形成してあ
る。
According to the present invention, in order to achieve the above object, a main circuit portion excluding control circuits of a plurality of inverter devices and a control circuit for independently controlling these main circuit portions are integrated. The control circuit section formed in the above and the power supply circuit section for supplying power to each circuit section are mounted on one printed board in a block manner, and a power supply pattern or a ground pattern is provided so as to separate the respective circuit sections. Has been formed.

【0025】なお、上記制御回路部が各インバータ装置
に接続された負荷の動作状態を検出してインバータ装置
の動作制御を行う場合において、上記負荷状態検出用の
パターンを電源パターンあるいはグランドパターンで他
回路部から分離するようにすることが好ましい。
When the control circuit section detects the operating state of the load connected to each inverter device to control the operation of the inverter device, the load state detecting pattern may be a power source pattern or a ground pattern. It is preferable to be separated from the circuit section.

【0026】[0026]

【作用】本発明は、上述のように構成することにより、
電位が安定でインピーダンスの低いパターンで各回路部
を分離することにより各回路部間における静電誘導ある
いは磁気的結合などを少なくして、複数のインバータ装
置の相互干渉による影響を極力少なくすることができる
ようにしたものである。
The present invention has the above-mentioned configuration,
By separating each circuit part in a pattern with stable potential and low impedance, it is possible to reduce electrostatic induction or magnetic coupling between the circuit parts and to minimize the effect of mutual interference of multiple inverter devices. It was made possible.

【0027】[0027]

【実施例】図1に本発明の一実施例を示す。本実施例で
は、細長い長方形のプリント基板6上に2個のインバー
タ装置を構成する回路を実装した場合を示し、主回路部
1 ,K2 、制御回路F及び電源回路部Gは夫々ブロッ
ク的にプリント基板6上に配置してあり、夫々の回路部
1 ,K2 、Fの間には主回路部K1 ,K2 のグランド
ラインとなるパターンg1 ,g2 を形成して、各回路部
1 ,K2 、F間を電気的及び磁気的に分離してある。
つまり、各回路部K1 ,K2 、F間に電位が安定しイン
ピーダンスが低いグランドラインを設けることにより、
各回路部K1 ,K2 、F間における静電誘導あるいは磁
気的結合などを少なくして、複数のインバータ装置の相
互干渉による影響を極力少なくするようにしてある。な
お、負荷La1 ,La2 は夫々プリント基板6の一端側
に接続するようにしてあるので、これに対応して夫々の
主回路部K1 ,K2 の出力ラインを形成するパターンo
1 ,o2 は一端側に形成してある。
FIG. 1 shows an embodiment of the present invention. In this example
Are two invars on a long and narrow rectangular printed circuit board 6.
Shows the case where the circuits that make up the
K 1, K2, The control circuit F and the power supply circuit section G are respectively
Are placed on the printed circuit board 6 like a
K1, K2, F is the main circuit section K1, K2The grand
Line pattern g1, G2Forming each circuit part
K1, K2, F are electrically and magnetically separated from each other.
That is, each circuit part K1, K2, F potential is stable and
By providing a ground line with low speed,
Each circuit part K1, K2Between F and F
The phase of multiple inverter devices can be reduced by reducing air coupling.
The influence of mutual interference is minimized. Na
Oh, load La1, La2Is one end side of the printed circuit board 6, respectively
Since it is designed to be connected to,
Main circuit section K1, K2Pattern forming the output line of
1, O2Is formed on one end side.

【0028】ところで、上述のようにグランドラインで
各回路部K1 ,K2 、F間を電気的及び磁気的に分離す
る場合において、単にグランドラインを配線するだけで
は良好な効果を期待することは難しい。つまり、グラン
ドラインも電流に着目すると、比較的に大きく変動して
いるので、グランドラインの電位はいかなる場所でも安
定であるとは言えない。従って、電位の不安定な場所の
グランドラインで分離しても、良好に静電誘導あるいは
磁気的結合などを少なくする効果が望めない。
By the way, in the case of electrically and magnetically separating the respective circuit parts K 1 , K 2 and F by the ground line as described above, it is expected that a good effect is obtained by simply wiring the ground line. Is difficult In other words, if the ground line also pays attention to the current, the potential of the ground line cannot be said to be stable at any place, because it fluctuates relatively large. Therefore, even if they are separated by a ground line at a place where the potential is unstable, the effect of reducing electrostatic induction or magnetic coupling is not expected.

【0029】そこで、本実施例の場合には電位が比較的
に安定な点である電源回路部Gの1点(例えば、平滑コ
ンデンサの負極側)P1 に主回路部K1 ,K2 のグラン
ドラインを接続し、パターンg1 ,g2 の電位を安定さ
せるようにしてある。なお、その他に電位が安定するポ
イント、例えば、大地に対してグランドされたものがあ
るような場合には、そのポイントに対して接続するよう
にしてもよい。
Therefore, in the case of the present embodiment, one point (for example, the negative electrode side of the smoothing capacitor) P 1 of the power supply circuit section G where the potential is relatively stable is connected to the main circuit sections K 1 and K 2 . The ground lines are connected to stabilize the potentials of the patterns g 1 and g 2 . If there is another point at which the potential is stable, for example, one that is grounded with respect to the ground, it may be connected to that point.

【0030】ところで、上記電源回路部Gの電源ライン
も比較的に電位が安定しインピーダンスも低いので、こ
の電源ラインを形成するパターンe1 ,e2 を用いて、
各回路部K1 ,K2 、F間を電気的及び磁気的に分離す
ることも可能である。この際にも、電位が比較的に安定
な点である電源回路部Gの1点(例えば、平滑コンデン
サの正極側)P2 に主回路部K1 ,K2 の電源ラインを
接続することが好ましい。
By the way, since the power supply line of the power supply circuit section G has a relatively stable potential and a low impedance, the patterns e 1 and e 2 forming this power supply line are used.
It is also possible to electrically and magnetically separate the respective circuit parts K 1 , K 2 and F. Also at this time, the power supply lines of the main circuit units K 1 and K 2 may be connected to one point (for example, the positive electrode side of the smoothing capacitor) P 2 of the power supply circuit unit G where the potential is relatively stable. preferable.

【0031】そして、本実施例の場合には電源回路部G
から供給される直流電圧を抵抗r1 ,r2 で分圧した電
圧を制御電源ラインを形成するパターンd1 を介して制
御回路部Fに供給してあり、この制御回路部Fのグラン
ドラインを形成するパターンg3 も上記電源回路部Gの
1 点に接続してある。ところで、上記制御回路部Fを
構成する各制御回路21 ,22 が負荷の動作状態を検出
し、異常時に発振を停止したり、負荷の動作状態を可変
したりする機能を備えている場合がある。なお、この際
の負荷の動作状態(例えば、負荷が放電灯である場合の
寿命末期におけるエミレス状態、あるいは放電灯の点灯
状態、または負荷を外した場合の無負荷状態など)は、
一般的には主回路部K1 ,K2 の出力の電圧変化や電流
変化などより検出される。そして、主回路部K1 ,K2
と制御回路部Fとの間は負荷動作検出ラインを形成する
パターンc1 ,c2 で接続される。
In the case of this embodiment, the power supply circuit section G
The DC voltage supplied from the resistor is divided by resistors r 1 and r 2 to be supplied to the control circuit section F through a pattern d 1 forming a control power supply line, and the ground line of the control circuit section F is The pattern g 3 to be formed is also connected to the point P 1 of the power circuit section G. By the way, in the case where each of the control circuits 2 1 and 2 2 forming the control circuit unit F has a function of detecting the operating state of the load and stopping the oscillation at the time of abnormality or varying the operating state of the load There is. The operating state of the load at this time (for example, the Emiles state at the end of life when the load is a discharge lamp, the lighting state of the discharge lamp, or the no-load state when the load is removed) is
Generally, it is detected by a voltage change or current change of the outputs of the main circuit units K 1 and K 2 . Then, the main circuit parts K 1 , K 2
And the control circuit section F are connected by patterns c 1 and c 2 forming a load operation detection line.

【0032】このように上記パターンc1 ,c2 を備え
る場合において、このパターンc1 ,c2 がインバータ
装置(自己が接続されるインバータ装置も含む)に近づ
くと、上述した静電誘導あるいは磁気的結合などによる
信号の重畳により、制御回路部Fが誤動作するという問
題を起こす。例えば、上記パターンc1 ,c2 がエミレ
ス状態などの異常検出用として用いられている場合に、
制御回路部Fが誤動作してインバータ装置の発振を停止
させるというような誤動作が生じる恐れがある。
[0032] In the case where this manner include the pattern c 1, c 2, and approaches the pattern c 1, c 2 is the inverter device (including the inverter device itself is connected), electrostatic induction or magnetic mentioned above There is a problem that the control circuit unit F malfunctions due to the superposition of signals due to static coupling. For example, when the patterns c 1 and c 2 are used for detecting an abnormality such as an emily state,
There is a possibility that the control circuit unit F malfunctions, causing malfunction such as stopping the oscillation of the inverter device.

【0033】そこで、本実施例では上記パターンc1
2 を、グランドラインを形成するパターンg1 ,g2
の間に通してある。このようにすれば、負荷状態検出ラ
インへの不要な信号の重畳も阻止することができる。と
ころで、さらに好ましくない状態として、例えば負荷L
1 ,La2 とがプリント基板6の一端側に接続される
場合には、インバータ装置の出力ライン(図中o1 ,o
2 で示す)が他方のインバータ装置の近傍を通ったり、
あるいは図10(b)に示すように、パターンa1 ,a
2 ,b1 ,b2 の近傍を通ることがある。このような場
合にも、夫々の配線パターン間の静電誘導あるいは磁気
的結合などにより上述した異常発振や発振停止という問
題が起こり、しかもこの場合にはインバータ装置の出力
のエネルギが大きいために、上記現象は顕著なものとな
る。
Therefore, in this embodiment, the patterns c 1 ,
c 2 is the pattern g 1 , g 2 forming the ground line
I am passing between By doing so, it is possible to prevent unnecessary signals from being superimposed on the load state detection line. By the way, as a further unfavorable state, for example, the load L
When a 1 and La 2 are connected to one end side of the printed circuit board 6, the output lines of the inverter device (o 1 , o in the figure)
( Indicated by 2 ) passes near the other inverter device,
Alternatively, as shown in FIG. 10B, patterns a 1 , a
It may pass near 2 , b 1 and b 2 . Even in such a case, the above-mentioned problem of abnormal oscillation or oscillation stop occurs due to electrostatic induction or magnetic coupling between the respective wiring patterns, and in this case, since the output energy of the inverter device is large, The above phenomenon becomes remarkable.

【0034】従って、これを防止するために、各主回路
部K1 ,K2 の出力ラインを形成するパターンo1 ,o
2 は他方のインバータ装置に極力近付かないように実装
する必要がある。また、図10(b)に示すように制御
回路部Fの制御電源ラインとなるパターンd1 がインバ
ータ装置の主回路部K1 ,K2 に近いと、静電誘導ある
いは磁気的結合などにより制御電源のリップル成分が大
きくなり、このためIC5が正常に動作しなくなる恐れ
もある。そこで、制御電源ラインとなるパターンd1
インバータ装置の主回路部K1 ,K2 から離すように形
成することが好ましい。
Therefore, in order to prevent this, the patterns o 1 and o forming the output lines of the main circuit portions K 1 and K 2 are formed.
It is necessary to mount 2 so that it is as close to the other inverter device as possible. Further, as shown in FIG. 10B, when the pattern d 1 which is the control power supply line of the control circuit unit F is close to the main circuit units K 1 and K 2 of the inverter device, control is performed by electrostatic induction or magnetic coupling. The ripple component of the power supply becomes large, which may cause the IC 5 to malfunction. Therefore, it is preferable to form the pattern d 1 serving as the control power supply line so as to be separated from the main circuit portions K 1 and K 2 of the inverter device.

【0035】なお、図2は本発明を図1の場合と同様に
してプリント基板6が略円弧状の場合に適用した場合を
示し、本図の場合には大型部品を表記してある。図中の
FUはフューズ、LFはラインフィルタ、DI1 ,DI
2は商用電源の整流ダイオード、CN1 ,CN2 は平滑
コンデンサ、r1 は制御回路用のドロップ抵抗、T
1,TO2 は負荷を接続する接続部である。
FIG. 2 shows the present invention as in the case of FIG.
When applied to the case where the printed circuit board 6 has a substantially arc shape,
In this case, large parts are shown. In the figure
FU is a fuse, LF is a line filter, DI1, DI
2Is a rectifier diode for commercial power, CN1, CN2Is smooth
Capacitor, r1Is the drop resistance for the control circuit, T
O 1, TO2Is a connecting portion for connecting a load.

【0036】ところで、上述の場合には2個のインバー
タ装置を1つのプリント基板に設ける場合について説明
したが、同様の方法により3個以上の場合にも本発明を
適用できる。例えば、3個のインバータ装置を1つのプ
リント基板6上に設けた場合を図3に示す。この場合に
も基本的には図1で説明した構成と何等変わりはない。
なお、第3のインバータ装置の主回路部K3 の負荷状態
検出ラインを形成するパターンc3 はプリント基板6の
最外部を通してあり、その内側に主回路部K3 のグラン
ドラインを形成するパターンg4 を設けてある。主回路
部K2 ,K3 との電気的及び磁気的分離は電源ラインを
形成するパターンe2 ,e3 で行っている。なおここ
で、電源ラインであるパターンe2 ,e3 は同電位であ
るので、一体にすることも考えられるが、ノイズ成分を
考慮した場合には分離形成することが好ましい。しか
も、このようにパターンe2 ,e3 は同電位であるの
で、主回路部K2 ,K3 をパターンe2 とグランドライ
ンを形成するパターンg4 で分離するよりも、絶縁距離
などの問題を生じず、配線効率が良くなる利点がある。
In the above, the case where two inverter devices are provided on one printed circuit board has been described, but the present invention can be applied to a case where three or more inverter devices are provided by the same method. For example, FIG. 3 shows a case where three inverter devices are provided on one printed circuit board 6. Also in this case, there is basically no difference from the configuration described in FIG.
The pattern c 3 forming the load state detection line of the main circuit portion K 3 of the third inverter device extends through the outermost part of the printed circuit board 6, and the pattern g forming the ground line of the main circuit portion K 3 inside the pattern c 3. 4 is provided. The electrical and magnetic separation from the main circuit portions K 2 and K 3 is performed by the patterns e 2 and e 3 forming the power supply line. Here, since the patterns e 2 and e 3 which are the power supply lines have the same potential, they may be integrated, but it is preferable to form them separately when a noise component is taken into consideration. Moreover, since the patterns e 2 and e 3 have the same potential as described above, problems such as insulation distance may be caused rather than separating the main circuit portions K 2 and K 3 from the pattern e 2 and the pattern g 4 forming the ground line. And the wiring efficiency is improved.

【0037】[0037]

【発明の効果】本発明は上述のように、複数のインバー
タ装置の制御回路を除く主回路部と、これら主回路部を
夫々独立して制御する制御回路を一体に形成した制御回
路部と、上記各回路部に電源を供給する電源回路部とを
1つのプリント基板上にブロック的に実装し、上記各回
路部間を分離するように電源パターンあるいはグランド
パターンを形成してあるので、電位が安定でインピーダ
ンスの低いパターンで各回路部を分離することにより各
回路部間における静電誘導あるいは磁気的結合などを少
なくして、複数のインバータ装置の相互干渉による影響
を極力少なくすることができる。
As described above, the present invention has a main circuit section excluding the control circuits of a plurality of inverter devices, and a control circuit section integrally formed with a control circuit for independently controlling these main circuit sections, A power supply circuit section for supplying power to the respective circuit sections is mounted on one printed board in a block manner, and a power supply pattern or a ground pattern is formed so as to separate the respective circuit sections from each other. By separating the circuit parts in a stable and low-impedance pattern, electrostatic induction or magnetic coupling between the circuit parts can be reduced, and the influence of mutual interference between the plurality of inverter devices can be minimized.

【0038】なお、上記制御回路部が各インバータ装置
に接続された負荷の動作状態を検出してインバータ装置
の動作制御を行う場合において、上記負荷状態検出用の
パターンを電源パターンあるいはグランドパターンで他
回路部から分離するようにすると、負荷状態検出用のパ
ターンへの各回路部からの静電誘導あるいは磁気的結合
などを少なくでき、従ってインバータ装置が誤動作する
ことを防止できる。
In the case where the control circuit section detects the operating state of the load connected to each inverter device to control the operation of the inverter device, the load state detecting pattern may be a power source pattern or a ground pattern. Separation from the circuit section can reduce electrostatic induction or magnetic coupling from each circuit section to the load state detection pattern, and thus prevent the inverter device from malfunctioning.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例の配線パターンの形成方法を
示す説明図である。
FIG. 1 is an explanatory diagram showing a method for forming a wiring pattern according to an embodiment of the present invention.

【図2】他の実施例の配線パターンの形成方法を示す説
明図である。
FIG. 2 is an explanatory diagram showing a method for forming a wiring pattern according to another embodiment.

【図3】さらに他の実施例の配線パターンの形成方法を
示す説明図である。
FIG. 3 is an explanatory diagram showing a method for forming a wiring pattern according to still another embodiment.

【図4】同上が適用されるインバータ装置の概略構成を
示す回路図である。
FIG. 4 is a circuit diagram showing a schematic configuration of an inverter device to which the above is applied.

【図5】同上のインバータ装置の具体回路図である。FIG. 5 is a specific circuit diagram of the above inverter device.

【図6】同上の動作説明図である。FIG. 6 is an operation explanatory diagram of the above.

【図7】複数のインバータ装置を備える場合の回路図で
ある。
FIG. 7 is a circuit diagram in the case of including a plurality of inverter devices.

【図8】同上の問題点の説明図である。FIG. 8 is an explanatory diagram of the above problem.

【図9】従来のインバータ装置間の相互干渉による悪影
響を防止する方法の説明図である。
FIG. 9 is an explanatory diagram of a conventional method for preventing adverse effects due to mutual interference between inverter devices.

【図10】(a),(b)は同上の問題点の説明図であ
る。
10 (a) and 10 (b) are explanatory views of the problems described above.

【符号の説明】[Explanation of symbols]

1 ,K2 主回路部 F 制御回路部 G 電源回路部 a1 〜a3 ,b1 〜b3 ,c1〜c3 ,g1 〜g4 パタ
ーン 6 プリント基板
K 1, K 2 main circuit unit F control circuit unit G power supply circuit a 1 ~a 3, b 1 ~b 3, c 1 ~c 3, g 1 ~g 4 pattern 6 printed circuit board

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 複数のインバータ装置の制御回路を除く
主回路部と、これら主回路部を夫々独立して制御する制
御回路を一体に形成した制御回路部と、上記各回路部に
電源を供給する電源回路部とを1つのプリント基板上に
ブロック的に実装し、上記各回路部間を分離するように
電源パターンあるいはグランドパターンを形成して成る
ことを特徴とするインバータ装置のプリント基板構造。
1. A main circuit unit excluding control circuits of a plurality of inverter devices, a control circuit unit integrally formed with a control circuit for independently controlling the main circuit units, and power supply to each of the circuit units. A printed circuit board structure of an inverter device, characterized in that a power supply circuit unit and a power supply circuit unit are mounted on one printed circuit board in a block manner, and a power supply pattern or a ground pattern is formed so as to separate the respective circuit units.
【請求項2】 上記制御回路部が各インバータ装置に接
続された負荷の動作状態を検出してインバータ装置の動
作制御を行う場合において、上記負荷状態検出用のパタ
ーンを電源パターンあるいはグランドパターンで他回路
部から分離して成ることを特徴とするインバータ装置の
プリント基板構造。
2. When the control circuit section detects the operating state of a load connected to each inverter device to control the operation of the inverter device, the load state detecting pattern may be a power supply pattern or a ground pattern. A printed circuit board structure for an inverter device, characterized in that the printed circuit board structure is separated from the circuit part.
JP30955691A 1991-11-26 1991-11-26 Printed circuit board structure of inverter device Expired - Fee Related JP3161784B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30955691A JP3161784B2 (en) 1991-11-26 1991-11-26 Printed circuit board structure of inverter device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30955691A JP3161784B2 (en) 1991-11-26 1991-11-26 Printed circuit board structure of inverter device

Publications (2)

Publication Number Publication Date
JPH05153783A true JPH05153783A (en) 1993-06-18
JP3161784B2 JP3161784B2 (en) 2001-04-25

Family

ID=17994441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30955691A Expired - Fee Related JP3161784B2 (en) 1991-11-26 1991-11-26 Printed circuit board structure of inverter device

Country Status (1)

Country Link
JP (1) JP3161784B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007185058A (en) * 2006-01-10 2007-07-19 Rohm Co Ltd Inverter, its control circuit, light emitting device therewith, and liquid crystal television

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007185058A (en) * 2006-01-10 2007-07-19 Rohm Co Ltd Inverter, its control circuit, light emitting device therewith, and liquid crystal television

Also Published As

Publication number Publication date
JP3161784B2 (en) 2001-04-25

Similar Documents

Publication Publication Date Title
US20070030109A1 (en) Wound-rotor type transformer and power source utilizing wound-rotor type transformer
US4063108A (en) Inverter lockout circuit
JPH05153783A (en) Printed board structure for inverter
US4700112A (en) Fluorescent lamp lighting circuit
US5349268A (en) High voltage discharge lamp device
JPH0733438Y2 (en) Switching power supply
JP2563053Y2 (en) Printed circuit board mounting structure
JPH0479119B2 (en)
JP3718939B2 (en) Discharge lamp lighting device
US4928037A (en) Protected discharge lamp lighting system
JPS6210000B2 (en)
JPS6145359B2 (en)
JPH0360887U (en)
JP2533476B2 (en) Discharge lamp lighting device
KR970002787Y1 (en) Inverter circuit of microwave oven
JP3477136B2 (en) Resonant DC-DC converter circuit and DC-DC converter circuit
JPS5838414Y2 (en) switching regulator device
JPH0750876Y2 (en) Inverter device
JP2721523B2 (en) Inverter circuit
JPS6240066A (en) High-voltage power unit
JP2615653B2 (en) Inverter circuit
KR890002089B1 (en) Starting circuit of discharge lamp
JPH1022083A (en) Discharge lamp lighting device
JPH0715148Y2 (en) Printed wiring board
JPH0686565A (en) Power supply device, lighting device for discharge lamp and illumination device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010206

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080223

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090223

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees