JPH0515146A - Supplying circuit for base drive signal of parallel transistor - Google Patents

Supplying circuit for base drive signal of parallel transistor

Info

Publication number
JPH0515146A
JPH0515146A JP15927791A JP15927791A JPH0515146A JP H0515146 A JPH0515146 A JP H0515146A JP 15927791 A JP15927791 A JP 15927791A JP 15927791 A JP15927791 A JP 15927791A JP H0515146 A JPH0515146 A JP H0515146A
Authority
JP
Japan
Prior art keywords
connection line
base
emitter
transistors
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15927791A
Other languages
Japanese (ja)
Other versions
JP2964708B2 (en
Inventor
Kaoru Takahashi
薫 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP15927791A priority Critical patent/JP2964708B2/en
Publication of JPH0515146A publication Critical patent/JPH0515146A/en
Application granted granted Critical
Publication of JP2964708B2 publication Critical patent/JP2964708B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)
  • Power Conversion In General (AREA)

Abstract

PURPOSE:To positively prevent the branching of a collector current to an emitter connection line by connecting a common code reactor between a base connection line connecting bases of transistors to each other and emitter connection line. CONSTITUTION:One winding of the first common mode reactor 21 is connected to an emitter connection line 7 connecting transistors 11 and 12 to each other and the other winding of the reactor 21 is connected to the second emitter line 8 connecting the transistors 11 and 12 to each other. Similarly, each winding of the second common mode reactor 22 is connected to the emitter connection lines 7 and 8 connecting adjacent transistors 12 and 13 to each other. When such a constitution is used, the branching of a collector current to the first emitter line 7 can be prevented, because the collector current flows only to the second emitter connection line 8 and the branching of the current to the line 7 is blocked even when the current starts to flow to the line 7.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、複数のトランジスタ
を並列接続して使用する場合のベース駆動信号を供給す
る回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit for supplying a base drive signal when a plurality of transistors are connected in parallel and used.

【0002】[0002]

【従来の技術】従来は、複数のトランジスタを並列接続
してこれらに共通のベース駆動信号を与える場合は、各
トランジスタ相互間を接続する接続線の長さが最短にな
る配線をすることと、ベース駆動信号はこの接続線の中
央部から供給することで、これら並列トランジスタが一
斉に動作するようにしている。又、トランジスタが大容
量の場合は、主電流(即ちコレクタからエミッタへ流れ
る電流)がベース電流に影響してトランジスタの動作に
不具合を生じないように、各トランジスタのエミッタに
は、主電流用のエミッタ端子とベース電流用のエミッタ
端子とを別個に設け、主電流用の配線とベース電流用の
配線とを分離している。
2. Description of the Related Art Conventionally, when a plurality of transistors are connected in parallel and a common base drive signal is given to them, the connection line connecting each transistor should be shortest. The base drive signal is supplied from the central portion of the connection line so that the parallel transistors operate simultaneously. In addition, when the transistor has a large capacity, the emitter of each transistor has a main current so that the main current (that is, the current flowing from the collector to the emitter) does not affect the operation of the transistor by affecting the base current. The emitter terminal and the emitter terminal for the base current are separately provided, and the wiring for the main current and the wiring for the base current are separated.

【0003】図3は複数のトランジスタを並列にしてこ
れらに共通のベース駆動信号を供給する回路の従来例を
示した回路図であって、3個のトランジスタを並列接続
した場合を図示している。即ち3個のトランジスタ1
1、12、13それぞれのコレクタ同士をコレクタ接続
線5で接続し、ベース同士はベース接続線6で接続する
のであるが、各エミッタ同士は、ベース駆動電流を流す
ための第1エミッタ接続線7と、主電流を流すための第
2エミッタ接続線8とで接続する。又、ベース駆動回路
4からのベース駆動信号は、ベース接続線6と第1エミ
ッタ接続線7の中央部から供給するように接続する。こ
のような並列接続の構成にしておいて、各トランジスタ
のコレクタとエミッタとの間に直流電源2と負荷3とを
接続し、ベース駆動回路4からのベース駆動信号を与
え、3個のトランジスタ11、12、13を一斉に動作
させる。
FIG. 3 is a circuit diagram showing a conventional example of a circuit in which a plurality of transistors are arranged in parallel and a common base drive signal is supplied to them, and a case where three transistors are connected in parallel is shown. . That is, three transistors 1
The collectors 1, 12, and 13 are connected to each other by a collector connection line 5, and the bases are connected to each other by a base connection line 6. The emitters are connected to each other by a first emitter connection line 7 for supplying a base drive current. And a second emitter connection line 8 for passing a main current. Further, the base drive signal from the base drive circuit 4 is connected so as to be supplied from the central portion of the base connection line 6 and the first emitter connection line 7. In such a parallel connection configuration, the DC power supply 2 and the load 3 are connected between the collector and the emitter of each transistor, and the base drive signal from the base drive circuit 4 is given to the three transistors 11. , 12, 13 are operated simultaneously.

【0004】[0004]

【発明が解決しようとする課題】図3の従来例回路で既
述したように、複数の大容量トランジスタを並列接続し
た回路では、各トランジスタのエミッタにはベース駆動
信号用の第1エミッタ接続線7と、主電流即ちコレクタ
電流用の第2エミッタ接続線8とを配線するのである
が、この両接続線は電気的に接続した状態にあるので、
コレクタ電流は第2エミッタ接続線8のみではなく、第
1エミッタ接続線7にも分流するのは避けられない。コ
レクタ電流が直流或いは低周波数の交流の場合は、この
電流は両接続線の抵抗値に逆比例して分流し、高周波数
の交流の場合は両接続線のリアクタンス値に逆比例して
分流するが、トランジスタでは特に高周波数の交流の場
合が問題になる。例えば、トランジスタがスイッチング
動作する際のコレクタ電流IC の変化速度dIC /dt
が100A/μ秒であり、第1エミッタ接続線7のイン
ダクタンスLE が0.05μHであるとすると(0.05μHは
5cmの配線長さに相当する)、第1エミッタ接続線7
の電圧降下VE はこれら100A/μ秒と、0.05μHと
の積であって、5ボルトとなる。一般にベース駆動信号
は正又は負の10ボルト程度であることから、5ボルト
の電圧降下はベース駆動信号に対して重大な障害とな
る。
As already described in the conventional circuit of FIG. 3, in the circuit in which a plurality of large capacity transistors are connected in parallel, the emitter of each transistor is connected to the first emitter connection line for the base drive signal. 7 and the second emitter connecting line 8 for the main current, that is, the collector current, are wired. Since these two connecting lines are electrically connected,
It is unavoidable that the collector current is shunted not only to the second emitter connecting line 8 but also to the first emitter connecting line 7. When the collector current is direct current or low frequency alternating current, this current is shunted in inverse proportion to the resistance value of both connecting lines, and in the case of high frequency alternating current, it is divided in inverse proportion to the reactance value of both connecting lines. However, in the case of a transistor, a high frequency alternating current becomes a problem. For example, the changing speed dI C / dt of the collector current I C when the transistor performs the switching operation.
Is 100 A / μsec, and the inductance L E of the first emitter connecting line 7 is 0.05 μH (0.05 μH corresponds to a wiring length of 5 cm), the first emitter connecting line 7
The voltage drop V E and these 100A / mu sec, a product of the 0.05MyuH, the 5 volts. Since the base drive signal is typically about 10 volts positive or negative, a voltage drop of 5 volts is a serious obstacle to the base drive signal.

【0005】図4は図3に示した従来例回路の不具合を
説明する回路図であるが、図示を簡略にするために、第
3トランジスタ13の記載は省略している。この図4に
おいて、第1トランジスタ11をターンオンさせるべ
く、ベース駆動回路4はこの第1トランジスタ11のベ
ースからエミッタへベース順バイアス電流IB1流す。一
方、第1エミッタ接続線7にコレクタ電流IC が分流す
ることにより、この第1エミッタ接続線7の配線インダ
クタンス17には図示の極性の電圧降下を生じるが、こ
の電圧降下は前述したベース順バイアス電流IB1を妨げ
る極性であることから、このベース順バイアス電流IB1
が減少し、ターンオン時間の増加とターンオン損失の増
大という不具合を生じる。尚18は第2エミッタ接続線
8の配線インダクタンスであって、この配線インダクタ
ンス18のために第2エミッタ接続線8に流れるべきコ
レクタ電流IC が第1エミッタ接続線7に分流してしま
っている。
FIG. 4 is a circuit diagram for explaining the problem of the conventional circuit shown in FIG. 3, but the illustration of the third transistor 13 is omitted in order to simplify the illustration. In FIG. 4, in order to turn on the first transistor 11, the base drive circuit 4 causes a base forward bias current I B1 to flow from the base of the first transistor 11 to the emitter. On the other hand, a shunt of the collector current I C in the first emitter connection line 7 causes a voltage drop of the polarity shown in the wiring inductance 17 of the first emitter connection line 7. since it is polar to prevent the bias current I B1, the base forward bias current I B1
Decreases, which causes a problem that the turn-on time increases and the turn-on loss increases. Reference numeral 18 denotes the wiring inductance of the second emitter connection line 8, and the collector current I C that should flow to the second emitter connection line 8 due to the wiring inductance 18 is shunted to the first emitter connection line 7. .

【0006】図5は図3に示した従来例回路の別の不具
合を説明する回路図であるが、図示を簡略にするため
に、ここでも第3トランジスタ13の記載は省略してい
る。ここに図示している並列トランジスタがインバータ
のアームを構成している場合には、トランジスタ11と
12の並列回路にフリーホイールダイオード19を逆並
列接続する。図5はこのフリーホイールダイオード19
の逆回復時を示している。このフリーホイールダイオー
ド19に流れる逆回復電流ID が消滅する際の電流変化
速度は極めて速いので、この逆回復電流ID が流れてい
た第2エミッタ接続線8には、逆回復電流ID を流し続
けようとして、図示の極性の電圧を配線インダクタンス
18に誘起する。この誘起電圧により、第2エミッタ接
続線8と第1エミッタ接続線7との間をIE なる電流が
環流する。この時トランジスタ11と12とは逆バイア
ス状態にあるので、ベース逆バイアス電流IB2が流れて
いるが、上述の誘起電圧はこのベース逆バイアス電流I
B2を妨げる極性なので、ベース逆バイアス電流IB2が減
少してトランジスタが誤ってオンする恐れがある。フリ
ーホイールダイオード19の逆回復時は電圧変化速度の
速い電圧がフリーホイールダイオード19のカソードと
アノードの間、即ちトランジスタ11、12のコレクタ
・エミッタ間に印加され、トランジスタのコレクタ・ベ
ース間接合容量を経て、ベースには電圧変化速度偏位電
流が順バイアス方向で流入する。それ故、ベース逆バイ
アス電流IB2の減少はトランジスタの誤オンにつながり
易く、インバータでは対向アーム素子がオンしているの
で、この誤オンはアーム短絡や素子破損など重大な事故
につながる恐れがある。
FIG. 5 is a circuit diagram for explaining another problem of the conventional circuit shown in FIG. 3, but the description of the third transistor 13 is omitted here for the sake of simplicity. When the parallel transistor shown here constitutes the arm of the inverter, the freewheel diode 19 is connected in antiparallel to the parallel circuit of the transistors 11 and 12. Figure 5 shows this freewheel diode 19
It shows the reverse recovery time of. This free current change rate when the reverse recovery current I D flowing into the wheel diode 19 is extinguished very fast, the second emitter connection line 8 the reverse recovery current I D was flowing, the reverse recovery current I D A voltage of the illustrated polarity is induced in the wiring inductance 18 in an attempt to keep the current flowing. Due to this induced voltage, a current I E circulates between the second emitter connection line 8 and the first emitter connection line 7. At this time, since the transistors 11 and 12 are in the reverse bias state, the base reverse bias current I B2 is flowing, but the induced voltage is the base reverse bias current I B2.
Since the polarity blocks B2 , the base reverse bias current I B2 may decrease and the transistor may turn on accidentally. At the time of reverse recovery of the freewheel diode 19, a voltage having a fast voltage change speed is applied between the cathode and the anode of the freewheel diode 19, that is, between the collector and emitter of the transistors 11 and 12 to reduce the junction capacitance between the collector and base of the transistor. After that, the voltage change rate deviation current flows into the base in the forward bias direction. Therefore, the decrease in the base reverse bias current I B2 is apt to cause the transistor to be turned on erroneously, and the opposite arm element is turned on in the inverter, and this erroneous on may cause a serious accident such as arm short circuit or element damage. .

【0007】そこでこの発明の目的は、並列したトラン
ジスタの間を流れるコレクタ電流のために、これら並列
トランジスタに与えるベース駆動信号が影響を受けて減
少するのを防止しようとするものである。
Therefore, an object of the present invention is to prevent the base drive signal applied to the parallel transistors from being affected and reduced by the collector current flowing between the parallel transistors.

【0008】[0008]

【課題を解決するための手段】上記の目的を達成するた
めにこの発明のベース駆動信号供給回路は、複数のトラ
ンジスタの各コレクタをコレクタ接続線で共通に接続
し、前記複数トランジスタそれぞれのエミッタには各エ
ミッタを共通に接続する第1エミッタ接続線と同じく各
エミッタを共通に接続する第2エミッタ接続線とを設
け、各ベースをベース接続線で共通に接続し、各トラン
ジスタに共通のベース駆動信号を供給するベース駆動回
路を前記エミッタ接続線とベース接続線とに接続する構
成の並列トランジスタにおいて、隣合ったトランジスタ
同士を接続している前記ベース接続線に、相互絶縁した
2組の巻線を共通鉄心に備えたコモンモードリアクトル
の一方の巻線を挿入すると共に、同一の隣合ったトラン
ジスタ同士を接続している前記第1エミッタ接続線に、
前記コモンモードリアクトルの他方の巻線を挿入する
か、或いはコモンモードリアクトルの代わりに、隣合っ
たトランジスタ同士を接続している前記ベース接続線と
前記第1エミッタ接続線とを一括し、この一括した線を
貫通穴を有する鉄心のこの貫通穴を通過させるものとす
る。
In order to achieve the above object, the base drive signal supply circuit of the present invention is such that the collectors of a plurality of transistors are commonly connected by a collector connection line and the emitters of the plurality of transistors are connected to each other. Provides a first emitter connection line that connects each emitter in common and a second emitter connection line that connects each emitter in common, connects each base in common by a base connection line, and drives a common base for each transistor. In a parallel transistor having a configuration in which a base drive circuit that supplies a signal is connected to the emitter connection line and the base connection line, two sets of windings insulated from each other are formed on the base connection line connecting adjacent transistors to each other. Insert one winding of a common mode reactor with a common core and connect the same adjacent transistors to each other. In that the first emitter connection line,
The other winding of the common mode reactor is inserted, or instead of the common mode reactor, the base connection line and the first emitter connection line connecting adjacent transistors are collectively packaged, and The wire shall be passed through this through hole of the iron core having the through hole.

【0009】[0009]

【作用】この発明は、並列接続しているトランジスタの
各エミッタには、ベース駆動信号を流すための第1エミ
ッタ接続線と、コレクタ電流を流すための第2エミッタ
接続線とを別個に配線するのであるが、隣合ったトラン
ジスタのベース同士を接続しているベース接続線と、同
じく隣合ったトランジスタの上述した第1エミッタ接続
線とにはコモンモードリアクトルを挿入するか、或いは
これら両接続線を一括し、この一括した接続線が貫通穴
を有する鉄心を貫通するようにする。このような構成に
することで、a)第2エミッタ接続線から見た第1エミ
ッタ接続線のインダクタンスを増大させて、コレクタ電
流が第1エミッタ接続線に分流するのを阻止するが、
b)これに打ち勝って第1エミッタ接続線に分流したコ
レクタ電流が誘起する電圧は、コモンモードリアクトル
の作用でベース接続線にも同じ方向に誘起するので、ベ
ース駆動回路側から見ると相互に打ち消し合ってベース
駆動信号の変動を防止するし、c)ベース駆動回路側か
ら見ればコモンモードであるため、ベース駆動の条件に
は何の変化もない。等により、並列トランジスタが誤動
作するのを防止するものである。
According to the present invention, a first emitter connection line for supplying a base drive signal and a second emitter connection line for supplying a collector current are separately wired to each emitter of transistors connected in parallel. However, either a common mode reactor is inserted between the base connection line connecting the bases of adjacent transistors and the above-mentioned first emitter connection line of the adjacent transistor, or both of these connection lines are connected. And the bundled connecting wire penetrates the iron core having the through hole. With such a configuration, a) the inductance of the first emitter connecting line viewed from the second emitter connecting line is increased to prevent the collector current from being shunted to the first emitter connecting line,
b) Overcoming this, the voltage induced by the collector current shunted to the first emitter connection line is also induced in the same direction in the base connection line by the action of the common mode reactor, so they cancel each other out when viewed from the base drive circuit side. In addition, the base drive signal is prevented from fluctuating, and c) the base drive circuit is in the common mode as viewed from the side, so that the base drive condition does not change at all. In this way, the parallel transistors are prevented from malfunctioning.

【0010】[0010]

【実施例】図1は本発明の第1実施例を表した回路図で
ある。この図1において、直流電源2、負荷3、ベース
駆動回路4、コレクタ接続線5、ベース接続線6、第1
エミッタ接続線7、第2エミッタ接続線8、第1トラン
ジスタ11、第2トランジスタ12、及び第3トランジ
スタ13の名称・用途・機能は図3で既述の従来例回路
の場合と同じであるから、これらの説明は省略する。
1 is a circuit diagram showing a first embodiment of the present invention. In FIG. 1, a DC power supply 2, a load 3, a base drive circuit 4, a collector connection line 5, a base connection line 6, a first
The names, uses, and functions of the emitter connection line 7, the second emitter connection line 8, the first transistor 11, the second transistor 12, and the third transistor 13 are the same as those in the conventional circuit described above with reference to FIG. , These explanations are omitted.

【0011】図1に示す第1実施例回路では、隣合った
トランジスタのベース駆動信号を流す配線、即ち、第1
トランジスタ11と第2トランジスタ12とを接続して
いる第1エミッタ接続線7には第1コモンモードリアク
トル21の一方の巻線を挿入し、同じ第1トランジスタ
11と第2トランジスタ12とを接続している第2エミ
ッタ接続線8には、この第1コモンモードリアクトル2
1の他方の巻線を挿入する。同様に、隣合っている第2
トランジスタ12と第3トランジスタ13とを接続して
いる第1エミッタ接続線7と第2エミッタ接続線8に
も、第2コモンモードリアクトル22の各巻線を挿入す
る。このような構成にすることにより、例えばコレクタ
電流IC が第1エミッタ接続線7に分流しようとして
も、前述した理由によりコレクタ電流IC は第2エミッ
タ接続線8にのみ流れ、第1エミッタ接続線7への分流
を阻止することが出来る。従って、ベース駆動信号が変
動する恐れを回避することが出来る。尚、トランジスタ
にフリーホイールダイオードを逆並列接続している場合
に、このフリーホイールダイオードに流れる逆回復電流
がベース駆動信号に影響を与えようとするのも、前述と
同様の理由により回避することが出来る。
In the circuit of the first embodiment shown in FIG. 1, the wiring for passing the base drive signal of the adjacent transistor, that is, the first wiring
One winding of the first common mode reactor 21 is inserted in the first emitter connection line 7 that connects the transistor 11 and the second transistor 12, and the same first transistor 11 and second transistor 12 are connected. This second common mode reactor 2 is connected to the second emitter connection line 8
Insert the other winding of 1. Similarly, the adjacent second
The windings of the second common mode reactor 22 are also inserted in the first emitter connection line 7 and the second emitter connection line 8 that connect the transistor 12 and the third transistor 13. With such a configuration, for example, even if the collector current I C is shunted to the first emitter connection line 7, the collector current I C flows only to the second emitter connection line 8 due to the reason described above, and the first emitter connection line 8 is connected. It is possible to prevent the shunt to the line 7. Therefore, it is possible to avoid the possibility that the base drive signal changes. When a freewheel diode is connected in antiparallel to a transistor, it is possible to avoid that the reverse recovery current flowing in the freewheel diode affects the base drive signal for the same reason as above. I can.

【0012】図2は本発明の第2実施例を表した回路図
であるが、この図2に示している第2実施例回路では、
前述の第1実施例回路で図示している第1コモンモード
リアクトル21の代わりに第1鉄心31を使用し、第2
コモンモードリアクトル22の代わりに第2鉄心32を
使用するのであるが、これ以外はすべて図1の第1実施
例回路と同じであるから、同じ部分の説明は省略する。
この第2実施例回路で使用する第1鉄心31と第2鉄心
32は、例えば方向性珪素鋼帯を環状に巻き、第1エミ
ッタ接続線7と第2エミッタ接続線8とを一括してこの
環状鉄心の中心にある穴を貫通させるものであり、この
ような構成にすることで、その動作は前述のコモンモー
ドリアクトルと同じになる。
FIG. 2 is a circuit diagram showing a second embodiment of the present invention. In the second embodiment circuit shown in FIG.
The first core 31 is used in place of the first common mode reactor 21 shown in the circuit of the first embodiment, and the second core is used.
Although the second iron core 32 is used instead of the common mode reactor 22, the other parts are the same as those of the first embodiment circuit of FIG. 1, and therefore the description of the same parts will be omitted.
The first iron core 31 and the second iron core 32 used in the circuit of the second embodiment are formed by winding, for example, a directional silicon steel strip in an annular shape, and collectively forming the first emitter connecting line 7 and the second emitter connecting line 8 together. The hole at the center of the annular core is made to penetrate. With such a configuration, the operation becomes the same as that of the common mode reactor described above.

【0013】[0013]

【発明の効果】複数のトランジスタを並列接続する場
合、従来は、トランジスタの各エミッタにはベース駆動
信号を流すための第1エミッタ接続線と、コレクタ電流
を流すための第2エミッタ接続線とを別個に配線する程
度ですませていたため、コレクタ電流に影響されてベー
ス電流が変動し、そのためにトランジスタが誤動作する
恐れがあったが、この発明では、トランジスタの各ベー
ス同士を接続しているベース接続線と前述の第1エミッ
タ接続線とにコモンモードリアクトルを挿入し、コレク
タ電流が第1エミッタ接続線に分流しようとするのを積
極的に阻止している。その結果、ベース駆動信号がコレ
クタ電流に影響されることが無くなり、並列トランジス
タが誤オンしたり誤オフしたりする不具合を回避出来
る。尚、コモンモードリアクトルを挿入する代わりに、
貫通穴を有する鉄心を、第1ベース接続線と第1エミッ
タ接続線とを一括して通過させることで、同様の効果を
得ることも出来る。又、並列トランジスタにフリーホイ
ールダイオードを逆並列接続している場合に、このフリ
ーホイールダイオードを流れる逆回復電流に影響されて
ベース駆動信号が変動し、トランジスタが誤動作する恐
れも同様に回避出来る効果が得られる。
When a plurality of transistors are connected in parallel, conventionally, a first emitter connection line for supplying a base drive signal and a second emitter connection line for supplying a collector current are provided to each emitter of the transistors. Since wiring was done separately, the base current fluctuated due to the collector current, which could cause the transistor to malfunction.In this invention, however, the base connection connecting the bases of the transistors together A common mode reactor is inserted between the line and the above-mentioned first emitter connecting line to positively prevent the collector current from shunting to the first emitter connecting line. As a result, the base drive signal is not affected by the collector current, and it is possible to avoid the problem that the parallel transistors are erroneously turned on or off. In addition, instead of inserting the common mode reactor,
The same effect can be obtained by passing the first base connecting line and the first emitter connecting line together through the iron core having the through hole. In addition, when a freewheel diode is connected in parallel to a parallel transistor, the effect that the base drive signal fluctuates due to the reverse recovery current flowing through this freewheel diode and the transistor malfunctions can be similarly avoided. can get.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施例を表した回路図FIG. 1 is a circuit diagram showing a first embodiment of the present invention.

【図2】本発明の第2実施例を表した回路図FIG. 2 is a circuit diagram showing a second embodiment of the present invention.

【図3】複数のトランジスタを並列にしてこれらに共通
のベース駆動信号を供給する回路の従来例を示した回路
FIG. 3 is a circuit diagram showing a conventional example of a circuit in which a plurality of transistors are arranged in parallel and a common base drive signal is supplied to them.

【図4】図3に示した従来例回路の不具合を説明する回
路図
FIG. 4 is a circuit diagram illustrating a defect of the conventional circuit shown in FIG.

【図5】図3に示した従来例回路の別の不具合を説明す
る回路図
FIG. 5 is a circuit diagram illustrating another problem of the conventional circuit shown in FIG.

【符号の説明】[Explanation of symbols]

2 直流電源 3 負荷 4 ベース駆動回路 5 コレクタ接続線 6 ベース接続線 7 第1エミッタ接続線 8 第2エミッタ接続線 11 第1トランジスタ 12 第2トランジスタ 13 第3トランジスタ 17 第1エミッタ接続線7の配線ンイダクタンス 18 第2エミッタ接続線8の配線ンイダクタンス 19 フリーホイールダイオード 21 第1コモンモードリアクトル 22 第2コモンモードリアクトル 31 第1鉄心 32 第2鉄心 IB1 ベース順バイアス電流 IB2 ベース逆バイアス電流 IC トランジスタのコレクタ電流 ID フリーホイールダイオードの逆回復電流2 DC power supply 3 Load 4 Base drive circuit 5 Collector connection line 6 Base connection line 7 First emitter connection line 8 Second emitter connection line 11 First transistor 12 Second transistor 13 Third transistor 17 Wiring of first emitter connection line 7 Inductance 18 Wiring of the second emitter connection line 8 Inductance 19 Free wheel diode 21 First common mode reactor 22 Second common mode reactor 31 First iron core 32 Second iron core I B1 Base forward bias current I B2 Base reverse bias current I C transistor Collector current I D Reverse recovery current of freewheel diode

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】複数のトランジスタの各コレクタをコレク
タ接続線で共通に接続し、前記複数トランジスタそれぞ
れのエミッタには各エミッタを共通に接続する第1エミ
ッタ接続線と同じく各エミッタを共通に接続する第2エ
ミッタ接続線とを設け、各ベースをベース接続線で共通
に接続し、各トランジスタに共通のベース駆動信号を供
給するベース駆動回路を前記エミッタ接続線とベース接
続線とに接続する構成の並列トランジスタにおいて、 隣合ったトランジスタ同士を接続している前記ベース接
続線に、相互絶縁した2組の巻線を共通鉄心に備えたコ
モンモードリアクトルの一方の巻線を挿入すると共に、
同一の隣合ったトランジスタ同士を接続している前記第
1エミッタ接続線に、前記コモンモードリアクトルの他
方の巻線を挿入することを特徴とする並列トランジスタ
のベース駆動信号供給回路。
1. The collectors of a plurality of transistors are commonly connected by a collector connection line, and the emitters of the plurality of transistors are commonly connected to the same emitters as a first emitter connection line that connects the emitters in common. A second emitter connection line is provided, each base is commonly connected by the base connection line, and a base drive circuit that supplies a common base drive signal to each transistor is connected to the emitter connection line and the base connection line. In a parallel transistor, one of the windings of a common mode reactor having two sets of mutually insulated windings in a common iron core is inserted into the base connection line connecting adjacent transistors, and
A base driving signal supply circuit for parallel transistors, characterized in that the other winding of the common mode reactor is inserted into the first emitter connection line connecting the same adjacent transistors.
【請求項2】複数のトランジスタの各コレクタをコレク
タ接続線で共通に接続し、前記複数トランジスタそれぞ
れのエミッタには各エミッタを共通に接続する第1エミ
ッタ接続線と同じく各エミッタを共通に接続する第2エ
ミッタ接続線とを設け、各ベースをベース接続線で共通
に接続し、各トランジスタに共通のベース駆動信号を供
給するベース駆動回路を前記エミッタ接続線とベース接
続線とに接続する構成の並列トランジスタにおいて、 隣合ったトランジスタ同士を接続している前記ベース接
続線と前記第1エミッタ接続線とを一括し、この一括し
た線を貫通穴を有する鉄心のこの貫通穴を通過させるこ
とを特徴とする並列トランジスタのベース駆動信号供給
回路。
2. The collectors of a plurality of transistors are commonly connected by a collector connection line, and the emitters of the plurality of transistors are commonly connected to the same emitters as the first emitter connection line for connecting the emitters in common. A second emitter connection line is provided, each base is commonly connected by the base connection line, and a base drive circuit that supplies a common base drive signal to each transistor is connected to the emitter connection line and the base connection line. In the parallel transistor, the base connection line and the first emitter connection line that connect adjacent transistors to each other are bundled together, and the bundled line is passed through the through hole of the iron core having the through hole. And a base drive signal supply circuit for the parallel transistor.
JP15927791A 1991-07-01 1991-07-01 Circuit for supplying base drive signal for parallel transistor Expired - Lifetime JP2964708B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15927791A JP2964708B2 (en) 1991-07-01 1991-07-01 Circuit for supplying base drive signal for parallel transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15927791A JP2964708B2 (en) 1991-07-01 1991-07-01 Circuit for supplying base drive signal for parallel transistor

Publications (2)

Publication Number Publication Date
JPH0515146A true JPH0515146A (en) 1993-01-22
JP2964708B2 JP2964708B2 (en) 1999-10-18

Family

ID=15690273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15927791A Expired - Lifetime JP2964708B2 (en) 1991-07-01 1991-07-01 Circuit for supplying base drive signal for parallel transistor

Country Status (1)

Country Link
JP (1) JP2964708B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10727213B2 (en) 2016-09-23 2020-07-28 Mitsubishi Electric Corporation Power semiconductor module and power semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10727213B2 (en) 2016-09-23 2020-07-28 Mitsubishi Electric Corporation Power semiconductor module and power semiconductor device
DE112017004776B4 (en) 2016-09-23 2022-10-13 Mitsubishi Electric Corporation POWER SEMICONDUCTOR MODULE AND POWER SEMICONDUCTOR ARRANGEMENT

Also Published As

Publication number Publication date
JP2964708B2 (en) 1999-10-18

Similar Documents

Publication Publication Date Title
JP2898272B2 (en) Monolithic gate driver device with resistor in series with bootstrap diode
US5200878A (en) Drive circuit for current sense igbt
JPH03145919A (en) Electronic circuit device using ground removal protecting circuit
CN111030431B (en) Semiconductor device with a semiconductor device having a plurality of semiconductor chips
US20050077947A1 (en) Half-bridge circuit
US6724599B2 (en) Power semiconductor device
JP3006845B2 (en) Bridge circuit having polarity reversal protection means with small voltage drop
JPH06209592A (en) Circuit configuration feeding inductive load
JP2964708B2 (en) Circuit for supplying base drive signal for parallel transistor
US4605865A (en) Input drive apparatus for power transistor
WO1998042068A1 (en) Power converter
JPS60107917A (en) Compound semiconductor switch
JPH11234108A (en) Switching device for switching inductive load
JPH08126351A (en) Power converter
JP6914396B1 (en) Inductive load drive circuit
EP0527641B1 (en) H-bridge flyback recirculator
JP3227048B2 (en) Driver circuit for bidirectional connection transistor
JPH1014250A (en) Multiplex discrete kelvin emitter connection for reducing current flow through parasitic diode
JPH06232714A (en) Power semiconductor circuit device
JP2596774Y2 (en) Current control element drive circuit
JPH09130217A (en) Semiconductor device
JP2568553Y2 (en) Semiconductor device
JPH0257376B2 (en)
JP2578358Y2 (en) Chopper type motor drive circuit
JPH06311762A (en) Base driving circuit of power converter composed of parallel transistors

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070813

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080813

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080813

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20090813

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20090813

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100813

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110813

Year of fee payment: 12

EXPY Cancellation because of completion of term