JPH05146058A - Current limiter for solenoid drive circuit - Google Patents

Current limiter for solenoid drive circuit

Info

Publication number
JPH05146058A
JPH05146058A JP3090216A JP9021691A JPH05146058A JP H05146058 A JPH05146058 A JP H05146058A JP 3090216 A JP3090216 A JP 3090216A JP 9021691 A JP9021691 A JP 9021691A JP H05146058 A JPH05146058 A JP H05146058A
Authority
JP
Japan
Prior art keywords
solenoid
circuit
current
transistor
predetermined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3090216A
Other languages
Japanese (ja)
Other versions
JP3312915B2 (en
Inventor
Shinji Takemura
愼司 竹村
Naoyuki Ito
直幸 伊藤
Kazuyuki Hamada
一行 浜田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Aisin Corp
Original Assignee
Aisin Seiki Co Ltd
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aisin Seiki Co Ltd, Toyota Motor Corp filed Critical Aisin Seiki Co Ltd
Priority to JP09021691A priority Critical patent/JP3312915B2/en
Publication of JPH05146058A publication Critical patent/JPH05146058A/en
Application granted granted Critical
Publication of JP3312915B2 publication Critical patent/JP3312915B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To realize positive current limitation even for a faint short circuit by detecting a current from a DC resistor connected with a power supply for a solenoid, integrating thus detected current value, adding a predetermined current to a feedback control circuit when a predetermined integrated value is reached, and then retaining the predetermined current for a predetermined time. CONSTITUTION:Upon turn ON of transistors(TR) Q1, Q2, a capacitor C3 is charged with the voltage of resistors R1, R2 through a risistor R4. Upon increase of the charging voltage of the capacitor C3, a TR Q4 is turned ON and collector current thereof is fed through a resistor R9 to an integrator/amplifier AM and then added to the feedback circuit in a comparator IC 1. Consequently, the comparator IC 1 has a feedback amount similar to that when an overcurrent flows through a solenoid S and thereby the TR Q1, TR Q2 are turned OFF by means of the comparator IC 1 and a modulation circuit IC 2 thus bringing the solenoid S into interrupted state. According to the invention, current can positively be limited even for a faint variation of current.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ソレノイド駆動回路で
短絡等の過電流が通電されたとき、その電流を制御する
電流制限装置に関するものであり、特に、ソレノイドを
デューティ比制御するソレノイド駆動回路の電流制限装
置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a current limiting device for controlling a current when an overcurrent such as a short circuit is applied to the solenoid driving circuit, and more particularly to a solenoid driving circuit for controlling the duty ratio of the solenoid. The present invention relates to a current limiting device.

【0002】[0002]

【従来の技術】この種のソレノイド駆動回路の電流制限
装置は、図2及び図3のように構成されている。
2. Description of the Related Art A current limiting device for a solenoid drive circuit of this type is constructed as shown in FIGS.

【0003】図2は従来のソレノイド駆動回路の電流制
限装置の回路図であり、また、図3はソレノイドをデュ
ーティ比制御した場合のタイミングチャートである。
FIG. 2 is a circuit diagram of a current limiting device for a conventional solenoid drive circuit, and FIG. 3 is a timing chart when the duty ratio of the solenoid is controlled.

【0004】図2において、ソレノイドSをデューティ
比制御するPWM信号をトランジスタQ11のベースに入
力すると、トランジスタQ11がPWM信号の“H(ハイ
レベル)”または“L(ローレベル)”に応じてオン・
オフし、ベース抵抗R61を介してトランジスタQ12をオ
ン・オフさせる。例えば、トランジスタQ12がオンのと
き、ソレノイドSに対して抵抗R62を介して通電され
る。即ち、トランジスタQ12のオン・オフによって、ソ
レノイドSが通電制御される。
In FIG. 2, when a PWM signal for controlling the duty ratio of the solenoid S is input to the base of the transistor Q11, the transistor Q11 is turned on according to "H (high level)" or "L (low level)" of the PWM signal.・
The transistor Q12 is turned off and the transistor Q12 is turned on / off via the base resistor R61. For example, when the transistor Q12 is on, the solenoid S is energized via the resistor R62. That is, the energization of the solenoid S is controlled by turning on / off the transistor Q12.

【0005】このとき、図3に示すように、ソレノイド
Sに印加される電圧は、図3の(a)に示すように、P
WM信号の“H”、“L”に対応した波形となり、ま
た、ソレノイドSに通電される電流は、ソレノイドSの
リアクタンス成分に流れる平均電流は、図3の(b)に
示すような電流となる。
At this time, the voltage applied to the solenoid S as shown in FIG. 3 is P as shown in FIG.
The waveforms correspond to “H” and “L” of the WM signal, and the current supplied to the solenoid S is the average current flowing in the reactance component of the solenoid S as shown in FIG. 3B. Become.

【0006】一方、ソレノイドSの層間短絡、アース間
短絡等で、過電流が抵抗R62に通電されると、抵抗R62
の電圧降下が大きくなり、トランジスタQ13をオンと
し、トランジスタQ13のコレクタ電流の増大によって、
トランジスタQ12のエミッタ−ベース間電圧が低下し、
トランジスタQ12のベース電流を減少させ、かつ、抵抗
R63の持上げによってトランジスタQ12のコレクタ電流
が減少し、ソレノイドSの電流が抑えられる。
On the other hand, when an overcurrent is applied to the resistor R62 due to a short circuit between the solenoids S, a short circuit between grounds, etc., the resistance R62
The voltage drop of the transistor becomes large, turns on the transistor Q13, and the collector current of the transistor Q13 increases,
The voltage between the emitter and base of the transistor Q12 drops,
By reducing the base current of the transistor Q12 and raising the resistor R63, the collector current of the transistor Q12 is reduced and the current of the solenoid S is suppressed.

【0007】[0007]

【発明が解決しようとする課題】しかし、上記技術はソ
レノイドSのトランジスタQ12側でアースに落ちたり、
その層間短絡の規模が大きい場合には、その検出が容易
であるが、ソレノイドSの層間短絡の規模が小さい場
合、或いはソレノイドSのアース側の近辺でアース側に
短絡した場合には、通常の正常動作電流との差が少なく
なり、短絡の場合の閾値と正常動作電流との区別が困難
となり、正確にそれらを検出することができない。ま
た、トランジスタQ12はアナログ的制御となり、その発
熱が問題となる。
However, in the above technique, the transistor Q12 side of the solenoid S falls to the ground,
When the scale of the interlayer short circuit is large, it is easy to detect it. However, when the scale of the interlayer short circuit of the solenoid S is small, or when the solenoid S is short-circuited to the ground side near the ground side, it is normal. The difference between the normal operating current and the normal operating current becomes small, and it becomes difficult to distinguish between the threshold value in the case of a short circuit and the normal operating current, and they cannot be detected accurately. Further, the transistor Q12 is controlled in an analog manner, and its heat generation becomes a problem.

【0008】そこで、本発明は一瞬にして流れる大電流
からスイッチング素子を確実に保護し、また、ソレノイ
ドの層間短絡の規模が小さい場合、或いはソレノイドの
アース側の近辺でアース側に短絡した場合等の僅かな電
流変化でも、確実に電流を制限できるソレノイド駆動回
路の電流制限装置の提供を課題とするものである。
Therefore, the present invention surely protects the switching element from a large current flowing in an instant, and when the scale of the interlayer short circuit of the solenoid is small, or when the solenoid is short-circuited to the earth side near the earth side. It is an object of the present invention to provide a current limiting device for a solenoid drive circuit that can surely limit the current even with a slight change in the current.

【0009】[0009]

【課題を解決するための手段】この発明にかかるソレノ
イド駆動回路の電流制限装置は、ソレノイド駆動回路で
指定された平均電流に対応するパルス幅変調されたパル
ス信号をソレノイドに通電し、その通電されたパルス信
号をフイードバック制御する。このとき、過電流検出回
路でソレノイドに供給する電源に接続された直列抵抗か
ら過電流通電を検出し、前記フイードバック制御回路に
所定の電流を加算し、所定時間だけそれを保持し、ま
た、ソレノイドに供給する電源に接続された直列抵抗か
ら電流を検出し、それを積分し、所定の積分値に到達し
たとき、前記フイードバック制御回路に所定の電流を加
算し、所定時間だけそれを保持するものである。
SUMMARY OF THE INVENTION A current limiting device for a solenoid drive circuit according to the present invention energizes a solenoid with a pulse width-modulated pulse signal corresponding to an average current designated by the solenoid drive circuit. Feedback control the pulse signal. At this time, the overcurrent detection circuit detects the overcurrent conduction from the series resistance connected to the power supply supplied to the solenoid, adds a predetermined current to the feedback control circuit, and holds it for a predetermined time. That detects the current from the series resistance connected to the power supply that supplies it, integrates it, and when it reaches a predetermined integrated value, adds a predetermined current to the feedback control circuit and holds it for a predetermined time Is.

【0010】[0010]

【作用】この発明においては、指定された平均電流に対
応するパルス幅変調されたパルス信号をソレノイドに通
電し、その通電されたパルス信号を指定された平均電流
に合致させるべくフイードバック制御する。このとき、
電源から供給するパルス信号の電流値を電源に接続され
た直列抵抗から過電流通電を検出し、前記フイードバッ
ク制御回路に所定の電流を加算し、フイードバック量を
増加させ、ソレノイドの通電電流を所定時間だけ抑制
し、以降、これを繰返す。また、ソレノイドに供給する
電源に接続された直列抵抗から電流を検出し、それを積
分し、所定の積分値に到達したとき、前記フイードバッ
ク制御回路に所定の電流を加算し、微小電流の増加に対
して所定時間だけそれを保持することによって、ソレノ
イドに供給する微小電流の増加によって、その異常を検
出する。
In the present invention, the pulse width-modulated pulse signal corresponding to the specified average current is supplied to the solenoid, and the feedback control is performed so that the supplied pulse signal matches the specified average current. At this time,
The current value of the pulse signal supplied from the power supply is detected as an overcurrent conduction from the series resistance connected to the power supply, a predetermined current is added to the feedback control circuit to increase the feedback amount, and the energization current of the solenoid is changed for a predetermined time. Just suppress and repeat this process. In addition, the current is detected from the series resistance connected to the power supply that supplies the solenoid, the current is integrated, and when the predetermined integrated value is reached, the predetermined current is added to the feedback control circuit to increase the minute current. On the other hand, by holding it for a predetermined time, the abnormality is detected by the increase of the minute current supplied to the solenoid.

【0011】[0011]

【実施例】図1は本発明の一実施例のソレノイド駆動回
路の電流制限装置の全体回路図である。
1 is an overall circuit diagram of a current limiting device for a solenoid drive circuit according to an embodiment of the present invention.

【0012】図1において、ソレノイドSの端子SOL+及
び端子SOL-は、ソレノイドSを駆動する一方の電源端子
+Bに抵抗R1 及び抵抗R2 を介して接続され、また、
他方の電源端子、本実施例では、アースに抵抗R3 を介
して接続されている。これらの抵抗R1 ,R2 ,R3 は
何れも低抵抗値からなる。これらソレノイドS及び抵抗
R1 ,R2 ,R3 、及びスイッチング素子としてのトラ
ンジスタQ2 はソレノイドSに電力を供給するソレノイ
ド出力回路10を構成する。なお、本実施例では、低抵
抗を複数直列接続しているが、本発明を実施する場合に
は、単数個または複数個の抵抗とすることができる。
In FIG. 1, terminals SOL + and SOL- of the solenoid S are connected to one power supply terminal + B for driving the solenoid S via resistors R1 and R2, and
The other power supply terminal, which is the ground in this embodiment, is connected through a resistor R3. These resistors R1, R2 and R3 all have low resistance values. The solenoid S, the resistors R1, R2 and R3, and the transistor Q2 as a switching element constitute a solenoid output circuit 10 for supplying electric power to the solenoid S. Although a plurality of low resistances are connected in series in the present embodiment, a single resistance or a plurality of resistances may be used when implementing the present invention.

【0013】ソレノイドSを駆動するパルス幅変調され
たパルス信号は、次のように印加される。
A pulse width-modulated pulse signal for driving the solenoid S is applied as follows.

【0014】ソレノイドSに通電する平均電流の指令
は、端子VINに平均指令電流に対応する電圧として印加
され、その信号は抵抗R31及び抵抗R32を介して比較回
路IC1に入力される。この比較回路IC1にはソレノ
イドSの通電電流の負帰還量であるファードバック量が
入力されていて、ソレノイドSに通電する平均電流を指
令値にすべく制御する。そして、その比較回路IC1の
出力はコンパレータからなる変調回路IC2に入力され
る。この変調回路IC2には、三角波発生回路PGから
安定した波形の三角波の繰返し信号が入力されている。
なお、本実施例の三角波発生回路PGは、増幅回路IC
4及びコンデンサC21及び抵抗R21,R22,R23及び抵
抗R24,R25によって構成される非安定マルチバイブレ
ータからなるが、本発明を実施する場合には、これに限
定されるものではない。
The command of the average current supplied to the solenoid S is applied to the terminal VIN as a voltage corresponding to the average command current, and the signal is input to the comparison circuit IC1 via the resistors R31 and R32. A far-back amount, which is a negative feedback amount of the energizing current of the solenoid S, is input to the comparison circuit IC1, and the average current energizing the solenoid S is controlled to be a command value. Then, the output of the comparison circuit IC1 is input to the modulation circuit IC2 including a comparator. A repeating signal of a triangular wave having a stable waveform is input from the triangular wave generating circuit PG to the modulating circuit IC2.
The triangular wave generation circuit PG of this embodiment is an amplifier circuit IC.
4 and a capacitor C21 and resistors R21, R22, R23 and resistors R24, R25, which are non-stable multivibrators, but the present invention is not limited thereto.

【0015】したがって、変調回路IC2としては、三
角波発生回路PGの出力以下の比較回路IC1の出力時
間に対応するパルス幅の矩形波出力が、変調回路IC2
の出力となる。この変調回路IC2の出力は抵抗R33を
介してトランジスタQ1 のベースに入力される。変調回
路IC2の矩形波出力の“H”のとき、トランジスタQ
1 はオフとなり、トランジスタQ2 のベースにもベース
電流が流れないから、トランジスタQ2 もオフ状態とな
リ、ソレノイドSには通電されない。変調回路IC2の
矩形波出力の“L”のとき、抵抗R33を流れるベース電
流によってトランジスタQ1 はオンとなり、トランジス
タQ1 のオンによってトランジスタQ2のベース抵抗R5
にもベース電流が流れ、トランジスタQ2 もオン状態
となリ、ソレノイドSに通電される。
Therefore, in the modulation circuit IC2, a rectangular wave output having a pulse width corresponding to the output time of the comparison circuit IC1 below the output of the triangular wave generation circuit PG is the modulation circuit IC2.
Is output. The output of the modulation circuit IC2 is input to the base of the transistor Q1 via the resistor R33. When the rectangular wave output of the modulation circuit IC2 is “H”, the transistor Q
Since 1 is turned off and no base current flows through the base of the transistor Q2, the transistor Q2 is also turned off and the solenoid S is not energized. When the rectangular wave output of the modulation circuit IC2 is "L", the base current flowing through the resistor R33 turns on the transistor Q1, and the turning on of the transistor Q1 causes the base resistance R5 of the transistor Q2.
Also, the base current flows, the transistor Q2 is also turned on, and the solenoid S is energized.

【0016】このときのソレノイドSの通電電流は、抵
抗R3 の電圧降下として検出し、コンデンサC11でリッ
プルを平滑化して、抵抗R11及び抵抗R12を介して積分
増幅回路AMとして動作する増幅回路IC3の一方の端
子に入力し、抵抗R13,R14及びR15で増幅回路IC3
の増幅率を決定している。その積分増幅回路AMの出力
を比較回路IC1のフイードバック量入力信号として負
帰還させている。なお、積分増幅回路AMは、増幅回路
IC3及び積分定数設定用のコンデンサC12及び抵抗R
15、入力抵抗R12,R13,R14から構成されている。
The current flowing through the solenoid S at this time is detected as a voltage drop across the resistor R3, the ripple is smoothed by the capacitor C11, and the amplifier circuit IC3 that operates as an integral amplifier circuit AM through the resistors R11 and R12. Input to one terminal, and the amplifier circuit IC3 with resistors R13, R14 and R15
Has determined the amplification factor of. The output of the integration amplification circuit AM is negatively fed back as a feedback amount input signal of the comparison circuit IC1. The integration amplifier circuit AM includes an amplifier circuit IC3, a capacitor C12 for setting an integration constant, and a resistor R.
15 and input resistors R12, R13 and R14.

【0017】なお、ダイオードD2 はフライホイール用
であり、ツェナーダイオードZD2は異常電圧の印加防
止用である。また、抵抗R34は積分増幅回路AMの入力
が、ソレノイドSに通電されていないときでも、常に所
定の値の帰還量が維持されるようにバイアスを付与する
ものである。そして、本実施例のコンデンサC4 は増幅
回路IC3の出力の応答性を遅くするもので、ソレノイ
ドSの用途によって挿入されるものであり、本発明を実
施する場合には、必ずしも、必要とするものではない。
同様に、本発明を実施する場合には、前記積分増幅回路
AMの代りに増幅回路とすることもできる。
The diode D2 is for a flywheel, and the Zener diode ZD2 is for preventing application of an abnormal voltage. Further, the resistor R34 applies a bias so that the feedback amount of a predetermined value is always maintained even when the input of the integrating amplifier circuit AM is not energized to the solenoid S. The capacitor C4 of the present embodiment slows the response of the output of the amplifier circuit IC3 and is inserted depending on the application of the solenoid S, and is necessarily required when the present invention is carried out. is not.
Similarly, when implementing the present invention, an amplifier circuit may be used instead of the integral amplifier circuit AM.

【0018】このように、指定された平均電流に対応す
るPWM信号を得る比較回路IC1及び変調回路IC
2、PWM信号で制御されるスイッチング素子からなる
トランジスタQ1 及びトランジスタQ2 、ソレノイドS
に直列に挿入された抵抗R3 によってフイードバック量
を決定する積分増幅回路AMからソレノイド駆動回路2
0を構成している。また、ソレノイドSに直列に挿入さ
れた抵抗R3 、積分増幅回路AM、及び比較回路IC1
のフイードバック量入力端子は、フイードバック回路2
0Aを構成する。
As described above, the comparison circuit IC1 and the modulation circuit IC for obtaining the PWM signal corresponding to the designated average current.
2. Transistor Q1 and transistor Q2 consisting of switching elements controlled by PWM signal, solenoid S
Integral amplifier circuit AM for determining feedback amount by resistor R3 inserted in series to solenoid drive circuit 2
Configures 0. Further, a resistor R3 inserted in series with the solenoid S, an integral amplifier circuit AM, and a comparison circuit IC1.
Feedback amount input terminal of the feedback circuit 2
Configure 0A.

【0019】また、ソレノイドSに直列接続された低抵
抗からなる抵抗R1 の電圧は、ベース抵抗R6 を介して
トランジスタQ3 のエミッタ−ベース間に接続されてい
る。トランジスタQ3 のコレクタ出力は、抵抗R7 とコ
ンデンサC1 との並列回路に印加され、また、抵抗R8
を介してコンデンサC2 に充電される。同時に、トラン
ジスタQ3 のコレクタ出力は抵抗R8 及び逆流防止用ダ
イオードD1 を介して、比較回路IC1の負帰還させて
いるフイードバック量入力信号に加算させている。
Further, the voltage of the resistor R1 having a low resistance connected in series to the solenoid S is connected between the emitter and the base of the transistor Q3 via the base resistor R6. The collector output of the transistor Q3 is applied to the parallel circuit of the resistor R7 and the capacitor C1.
The capacitor C2 is charged via. At the same time, the collector output of the transistor Q3 is added to the feedback amount input signal of negative feedback of the comparison circuit IC1 via the resistor R8 and the backflow prevention diode D1.

【0020】即ち、これらの回路は、ソレノイド駆動回
路によってソレノイドSに供給する電源に接続された直
列抵抗R1 から過電流をトランジスタQ3 で検出し、前
記比較回路IC1のフイードバック制御回路の一部とな
るフイードバック量入力端子に所定の電流を加算し、所
定時間だけそれを保持する瞬時過電流検出回路30を構
成している。
That is, these circuits detect an overcurrent from the series resistor R1 connected to the power source supplied to the solenoid S by the solenoid drive circuit with the transistor Q3, and become a part of the feedback control circuit of the comparison circuit IC1. An instantaneous overcurrent detection circuit 30 is configured to add a predetermined current to the feedback amount input terminal and hold it for a predetermined time.

【0021】そして、ソレノイドSに直列接続された低
抵抗からなる抵抗R1及び抵抗R2の電圧は、ベース抵抗
R4 を介してトランジスタQ4 のエミッタ−ベース間に
印加されている。そして、トランジスタQ4 のエミッタ
−ベース間にはコンデンサC3 が接続されている。即
ち、抵抗R1 及び抵抗R2 の電圧はベース抵抗R4 とコ
ンデンサC3 に印加され、コンデンサC3 の充電電圧が
トランジスタQ4 のベースに入力されている。トランジ
スタQ4 の出力は抵抗R9 を介して積分増幅回路AMの
抵抗R12と抵抗R11との接続点に接続されている。
The voltages of the low resistance resistors R1 and R2 connected in series to the solenoid S are applied between the emitter and the base of the transistor Q4 via the base resistor R4. A capacitor C3 is connected between the emitter and base of the transistor Q4. That is, the voltages of the resistors R1 and R2 are applied to the base resistor R4 and the capacitor C3, and the charging voltage of the capacitor C3 is input to the base of the transistor Q4. The output of the transistor Q4 is connected to the connection point between the resistors R12 and R11 of the integrating amplifier circuit AM via the resistor R9.

【0022】これらの回路は、ソレノイド駆動回路によ
ってソレノイドSに供給する電源に接続された直列抵抗
R1 ,R2 から電圧を検出し、それを積分し、所定の積
分値に到達したとき、前記フイードバック制御回路に所
定の電流を加算し、所定時間だけそれを保持する積分電
流検出回路40を構成する。
These circuits detect the voltage from the series resistors R1 and R2 connected to the power source for supplying the solenoid S by the solenoid drive circuit, integrate the voltage, and when the predetermined integrated value is reached, the feedback control is performed. The integrated current detection circuit 40 is configured to add a predetermined current to the circuit and hold it for a predetermined time.

【0023】上記のように構成された本実施例のソレノ
イド駆動回路20の電流制限装置は、次のように動作す
る。
The current limiting device of the solenoid drive circuit 20 of the present embodiment constructed as described above operates as follows.

【0024】まず、外部の図示しないセンサ等から端子
VINに、ソレノイドSに通電する平均指令電流に対応す
る電圧が印加され、負帰還されているフイードバック量
入力信号との差分を積分したものが比較回路IC1の出
力となる。つまり、平均指令電流よりフイードバック量
が小さい場合には、この出力電圧は増加し、逆に、フイ
ードバック量が多い場合には、この出力は減少する。こ
れが変調回路IC2に入力され、三角波発生回路PGの
出力と比較され、比較回路IC1の出力が大きいとき、
“L”時間を長く、比較回路IC1の出力が小さいと
き、“L”時間を短くした“L”側に情報を持たせたP
WM信号とする。
First, a voltage corresponding to the average command current supplied to the solenoid S is applied to a terminal VIN from an external sensor (not shown) or the like, and the result obtained by integrating the difference with the feedback amount input signal being negatively fed back is compared. It becomes the output of the circuit IC1. That is, when the feedback amount is smaller than the average command current, this output voltage increases, and conversely, when the feedback amount is large, this output decreases. This is input to the modulation circuit IC2, compared with the output of the triangular wave generation circuit PG, and when the output of the comparison circuit IC1 is large,
When the "L" time is long and the output of the comparison circuit IC1 is small, the "L" side which shortens the "L" time has information P.
WM signal.

【0025】変調回路IC2の出力が“L”のとき、ト
ランジスタQ1 及びトランジスタQ2 がオンとなりソレ
ノイドSに通電する。また、また、変調回路IC2の出
力が“H”のとき、トランジスタQ1 及びトランジスタ
Q2 がオフとなりソレノイドSを遮断状態とする。しか
し、変調回路IC2の“H”、“L”の繰返し周波数が
高いことから、ソレノイドSのインダクタンスによって
電流の位相ずれが生じて、通電状態が遮断されることな
くソレノイドSに電流が流れる。このときの平均電流
が、端子VINに印加された平均指令電流となる。このと
きのソレノイドSの電流は、抵抗R3 によって電圧とし
て検出され、積分増幅回路AMを介してフイードバック
量として比較回路IC1の入力信号となっている。
When the output of the modulation circuit IC2 is "L", the transistors Q1 and Q2 are turned on and the solenoid S is energized. Further, when the output of the modulation circuit IC2 is "H", the transistors Q1 and Q2 are turned off and the solenoid S is cut off. However, since the "H" and "L" repetition frequencies of the modulation circuit IC2 are high, the inductance of the solenoid S causes a phase shift of the current, and the current flows through the solenoid S without interrupting the energized state. The average current at this time becomes the average command current applied to the terminal VIN. The current of the solenoid S at this time is detected as a voltage by the resistor R3, and becomes an input signal of the comparison circuit IC1 as a feedback amount via the integral amplification circuit AM.

【0026】このようにして、本実施例のソレノイド駆
動回路20は通常のソレノイドSをPWM信号によって
所定の平均電流に従った制御を行なっている。
In this way, the solenoid drive circuit 20 of this embodiment controls the normal solenoid S according to the predetermined average current by the PWM signal.

【0027】ここで、ソレノイドSの端子SOL+側がアー
スに短絡したとする。
Here, it is assumed that the terminal SOL + side of the solenoid S is short-circuited to the ground.

【0028】このとき、ソレノイドSのインピーダンス
が低下し、抵抗R1 及び抵抗R2 の電圧降下が大とな
る。抵抗R1 の電圧は、ベース抵抗R6 を介してトラン
ジスタQ3 のエミッタ−ベース間に印加されており、ト
ランジスタQ3 のベース電流が流れ、トランジスタQ3
のコレクタ電流は、抵抗R7 とコンデンサC1 との並列
回路に通電され、同時に、抵抗R8 及び逆流防止用ダイ
オードD1 を介して、比較回路IC1のフイードバック
回路20Aに加算させ、そのフイードバック量の増大に
より、比較回路IC1はソレノイドSに過大な電流が流
れているときと同様なフイードバック量となり、比較回
路IC1及び変調回路IC2はトランジスタQ1 及びト
ランジスタQ2 をオフ状態とする。これによってソレノ
イドSの通電は瞬時に遮断状態となる。また、トランジ
スタQ3 のコレクタ電流によってコンデンサC1 は瞬時
に充電され、コンデンサC1 の電荷は抵抗R8 を介して
コンデンサC2 に充電されるから、コンデンサC2 の電
荷によって抵抗R8 とコンデンサC2 の時定数によって
決定される時限だけ、所定の電圧状態を維持する。
At this time, the impedance of the solenoid S decreases, and the voltage drop across the resistors R1 and R2 becomes large. The voltage of the resistor R1 is applied between the emitter and the base of the transistor Q3 via the base resistor R6, the base current of the transistor Q3 flows, and the transistor Q3
The collector current of is supplied to the parallel circuit of the resistor R7 and the capacitor C1 and, at the same time, is added to the feedback circuit 20A of the comparison circuit IC1 via the resistor R8 and the backflow prevention diode D1, and the feedback amount is increased. The comparison circuit IC1 has the same feedback amount as when an excessive current flows through the solenoid S, and the comparison circuit IC1 and the modulation circuit IC2 turn off the transistors Q1 and Q2. As a result, the energization of the solenoid S is instantly cut off. Further, the capacitor C1 is instantly charged by the collector current of the transistor Q3, and the charge of the capacitor C1 is charged to the capacitor C2 via the resistor R8. Therefore, the charge of the capacitor C2 determines the time constant of the resistors R8 and C2. The predetermined voltage state is maintained for a limited time.

【0029】したがって、ソレノイドSの端子SOL+側が
アースに短絡したときのような過電流が抵抗R1 に流れ
ると、瞬時にソレノイドSの電流を遮断し、所定の時間
だけその状態を継続し、抵抗R8 とコンデンサC2 の時
定数によって決定される時限だけ経過すると、徐々にソ
レノイドSに通電すべくトランジスタQ1 及びトランジ
スタQ2 をオンとする変調回路IC2の出力として
“L”を出力する。ところが、ソレノイドSの端子SOL+
側がアースに短絡しており、インピーダンスが低下して
いるから、トランジスタQ1 及びトランジスタQ2 を瞬
間的にオンとすると同時に、繰返し遮断状態とする。故
に、ソレノイドSの端子SOL+側が一時的にアース側に短
絡したときは、この間に回復することができる。この間
に、スイッチング素子としてのトランジスタQ2 に通電
する電流はトランジスタQ2 を破壊に至らせることがな
い。
Therefore, when an overcurrent, such as when the terminal SOL + side of the solenoid S is short-circuited to ground, flows through the resistor R1, the current of the solenoid S is instantaneously cut off, the state is continued for a predetermined time, and the resistor R8 When a time limit determined by the time constant of the capacitor C2 and the time constant of the capacitor C2 elapses, "L" is output as the output of the modulation circuit IC2 that turns on the transistors Q1 and Q2 to gradually energize the solenoid S. However, the solenoid SOL terminal SOL +
Since the side is short-circuited to the ground and the impedance is lowered, the transistors Q1 and Q2 are momentarily turned on and, at the same time, repeatedly cut off. Therefore, when the terminal SOL + side of the solenoid S is temporarily short-circuited to the ground side, it is possible to recover during this time. During this period, the current passing through the transistor Q2 as a switching element does not destroy the transistor Q2.

【0030】次に、ソレノイドSの端子SOL−側がア
ース側に短絡したとき、或いは層間短絡によりトランジ
スタQ3 がオンとならない程度の電流増加が発生したと
する。
Next, it is assumed that when the terminal SOL- side of the solenoid S is short-circuited to the ground side or an interlayer short circuit causes an increase in current to the extent that the transistor Q3 is not turned on.

【0031】ソレノイドSに直列接続された低抵抗から
なる抵抗R1 及び抵抗R2 の電圧は、トランジスタQ1
及びトランジスタQ2 がオンとなると両端に電圧降下が
発生する。この抵抗R1 及び抵抗R2の電圧は、抵抗R4
を介してコンデンサC3 を充電する。このコンデンサ
C3 の充電電圧が上昇すると、トランジスタQ4 のベー
ス電流が流れ、トランジスタQ4 のコレクタ電流が抵抗
R9 を介して積分増幅回路AMの入力となり、積分増幅
回路AMを介して、比較回路IC1のフイードバック回
路に加算させ、そのフイードバック量の増大により、比
較回路IC1はソレノイドSに過大な電流が流れている
ときと同様なフイードバック量となり、比較回路IC1
及び変調回路IC2はトランジスタQ1 及びトランジス
タQ2 をオフ状態とする。これによってソレノイドSは
遮断状態となる。このときの抵抗R4 とコンデンサC3
の時定数は、通常のソレノイドSを駆動するデューティ
比で、正常時に通電される電流ではコンデンサC3 の充
電電圧が上昇しないように設定されている。
The voltages of the resistors R1 and R2, which are low resistance and are connected in series to the solenoid S, are the same as those of the transistor Q1.
And when the transistor Q2 is turned on, a voltage drop occurs across the transistor Q2. The voltage of the resistors R1 and R2 is the same as that of the resistor R4.
The capacitor C3 is charged via. When the charging voltage of the capacitor C3 rises, the base current of the transistor Q4 flows, the collector current of the transistor Q4 becomes the input of the integrating amplifier circuit AM through the resistor R9, and the feedback circuit of the comparing circuit IC1 passes through the integrating amplifier circuit AM. By adding to the circuit and increasing the feedback amount, the comparison circuit IC1 has the same feedback amount as when an excessive current is flowing to the solenoid S, and the comparison circuit IC1
The modulation circuit IC2 turns off the transistors Q1 and Q2. As a result, the solenoid S is turned off. Resistor R4 and capacitor C3 at this time
The time constant of is the duty ratio for driving the normal solenoid S, and is set so that the charging voltage of the capacitor C3 does not rise with the current that is normally supplied.

【0032】したがって、トランジスタQ4 の動作は、
コンデンサC3の積分電圧によって決定されるから、ソ
レノイドSの端子SOL-側がアース側に短絡したとき、或
いは層間短絡が発生したときには、ソレノイドSの通電
を継続しながら、その積分値で異常判断を行なってい
る。また、トランジスタQ4 の動作によってトランジス
タQ1 及びトランジスタQ2 がオフ状態となると、コン
デンサC3 の充電電圧が放電によって低下し、再度、ソ
レノイドSに通電が行なわれる。このとき、トランジス
タQ4 の動作は、コンデンサC3 の積分電圧によって決
定されるから、異常状態に応じたタイミングで通電と遮
断が繰返される。
Therefore, the operation of the transistor Q4 is
Since it is determined by the integrated voltage of the capacitor C3, when the terminal SOL- side of the solenoid S is short-circuited to the ground side or an interlayer short-circuit occurs, the solenoid S is continuously energized and an abnormality judgment is made based on the integrated value. ing. When the transistor Q1 and the transistor Q2 are turned off by the operation of the transistor Q4, the charging voltage of the capacitor C3 is lowered by discharging, and the solenoid S is energized again. At this time, since the operation of the transistor Q4 is determined by the integrated voltage of the capacitor C3, energization and interruption are repeated at the timing according to the abnormal state.

【0033】このように、本実施例のソレノイド駆動回
路20の電流制限装置は、ソレノイドS及びその直列抵
抗の抵抗R1 ,R2 ,R3 、スイッチング素子からなる
トランジスタQ2 からなるソレノイドSに電力を供給す
るソレノイド出力回路10と、指定された平均電流に対
応するPWM信号を得る比較回路IC1及び変調回路I
C2、その出力のPWM信号で制御されるスイッチング
素子としてのトランジスタQ2 、ソレノイドSに直列に
挿入された抵抗R3 によってフイードバック量を決定す
る積分増幅回路AMからなるソレノイド駆動回路20
と、そのソレノイド駆動回路20によってソレノイドS
に供給する電源に接続された直列抵抗R1から過電流を
トランジスタQ3 で検出し、前記比較回路IC1のソレ
ノイドSに直列に挿入された抵抗R3 、積分増幅回路A
M等からなるフイードバック制御回路20Aの一部とな
る入力端子に所定の電流を加算し、所定時間だけそれを
保持する瞬時過電流検出回路30と、ソレノイド駆動回
路20によってソレノイドSに供給する電源に接続され
た直列抵抗R1 ,R2 から電圧を検出し、それを積分
し、所定の積分値に到達したとき、前記フイードバック
制御回路20Aに所定の電流を加算し、所定時間だけそ
れを保持する積分電流検出回路40で構成されている。
As described above, the current limiting device of the solenoid drive circuit 20 of this embodiment supplies electric power to the solenoid S and the solenoid S including the resistors R1, R2 and R3 of the series resistance thereof and the transistor Q2 including the switching element. Solenoid output circuit 10, comparison circuit IC1 and modulation circuit I for obtaining a PWM signal corresponding to a specified average current
C2, a transistor Q2 as a switching element controlled by the PWM signal of its output, and a solenoid drive circuit 20 comprising an integral amplifier circuit AM for determining the feedback amount by a resistor R3 inserted in series with the solenoid S.
And the solenoid S by the solenoid drive circuit 20
An overcurrent is detected by a transistor Q3 from a series resistor R1 connected to a power supply supplied to a resistor R3 inserted in series with a solenoid S of the comparison circuit IC1 and an integral amplifier circuit A.
An instantaneous overcurrent detection circuit 30 that adds a predetermined current to an input terminal that is a part of a feedback control circuit 20A including M and holds the current for a predetermined time, and a power supply that supplies a solenoid S by a solenoid drive circuit 20. A voltage is detected from the connected series resistors R1 and R2, the voltage is integrated, and when a predetermined integration value is reached, a predetermined current is added to the feedback control circuit 20A and the integration current is held for a predetermined time. It is composed of a detection circuit 40.

【0034】このように、本実施例のソレノイド駆動回
路20の電流制限装置は、ソレノイドS及びその直列抵
抗の抵抗R1 ,R2 ,R3 、スイッチング素子からなる
トランジスタQ2 からなるソレノイドSに電力を供給す
るソレノイド出力回路10と、指定された平均電流に対
応するPWM信号を得る比較回路IC1及び変調回路I
C2、その出力のPWM信号で制御されるスイッチング
素子としてのトランジスタQ2 、ソレノイドSに直列に
挿入された抵抗R3 によってフイードバック量を決定す
る積分増幅回路AMからなるソレノイド駆動回路20
と、そのソレノイド駆動回路20によってソレノイドS
に供給する電源に接続された直列抵抗R1から過電流を
トランジスタQ3 で検出し、前記比較回路IC1のソレ
ノイドSに直列に挿入された抵抗R3 、積分増幅回路A
M等からなるフイードバック制御回路20Aの一部とな
る入力端子に所定の電流を加算し、所定時間だけそれを
保持する瞬時過電流検出回路30と、ソレノイド駆動回
路20によってソレノイドSに供給する電源に接続され
た直列抵抗R1 ,R2 から電圧を検出し、それを積分
し、所定の積分値に到達したとき、前記フイードバック
制御回路20Aに所定の電流を加算し、所定時間だけそ
れを保持する積分電流検出回路40で構成されている。
As described above, the current limiting device of the solenoid drive circuit 20 of the present embodiment supplies electric power to the solenoid S and the solenoid S including the resistors R1, R2 and R3 of series resistances thereof and the transistor Q2 including a switching element. Solenoid output circuit 10, comparison circuit IC1 and modulation circuit I for obtaining a PWM signal corresponding to a specified average current
C2, a transistor Q2 as a switching element controlled by the PWM signal of its output, and a solenoid drive circuit 20 comprising an integral amplifier circuit AM for determining the feedback amount by a resistor R3 inserted in series with the solenoid S.
And the solenoid S by the solenoid drive circuit 20
An overcurrent is detected by a transistor Q3 from a series resistor R1 connected to a power supply supplied to a resistor R3 inserted in series with a solenoid S of the comparator circuit IC1 and an integral amplifier circuit A.
An instantaneous overcurrent detection circuit 30 that adds a predetermined current to an input terminal that is a part of a feedback control circuit 20A including M and holds the current for a predetermined time, and a power supply that supplies a solenoid S by a solenoid drive circuit 20. A voltage is detected from the connected series resistors R1 and R2, the voltage is integrated, and when a predetermined integration value is reached, a predetermined current is added to the feedback control circuit 20A and the integration current is held for a predetermined time. It is composed of a detection circuit 40.

【0035】特に、本実施例では、軽微な短絡に対し
て、瞬時過電流検出回路30が動作せず、積分電流検出
回路40でそれを判断するものであるから、ソレノイド
Sの層間短絡及びソレノイドアース側の近辺でアース側
に短絡した状態が発生していても、使用できる限界まで
それを使用できるから、軽微な異常によって全体のシス
テムを停止することがない。また、その使用状態によっ
てはフェールセーフで対応させることができる。
In particular, in the present embodiment, the instantaneous overcurrent detection circuit 30 does not operate for a slight short circuit, and the integrated current detection circuit 40 judges it. Therefore, the interlayer short circuit of the solenoid S and the solenoid S Even if a short circuit occurs on the ground side near the ground side, it can be used up to the limit of use, so the entire system will not be stopped due to a minor abnormality. Further, it can be handled in a fail-safe manner depending on the usage state.

【0036】ところで、上記実施例のソレノイド出力回
路10は、ソレノイドSに対して複数の直列抵抗の抵抗
R1 ,R2 ,R3 を接続しているが、本発明を実施する
場合には、検出レベルに変化を持たせることにより、1
個の直列抵抗とすることもできる。
In the solenoid output circuit 10 of the above embodiment, a plurality of series resistances R1, R2, and R3 are connected to the solenoid S. By having a change, 1
It is also possible to use individual series resistors.

【0037】また、上記ソレノイド駆動回路20として
比較回路IC1及び変調回路IC2によって所定のPW
M信号を得ているが、本発明を実施する場合には、コン
パレータ等で構成する変調回路に到来する信号を加算し
ておけばよいことから、PWM変調器として実施するこ
ともできる。
Further, as the solenoid drive circuit 20, a comparison circuit IC1 and a modulation circuit IC2 are used to provide a predetermined PW.
Although the M signal has been obtained, when the present invention is carried out, it is sufficient to add the signals arriving at the modulation circuit configured by the comparator and the like, so that it can be carried out as a PWM modulator.

【0038】そして、上記瞬時過電流検出回路30及び
/または積分電流検出回路40は、異常を検出したと
き、フイードバック回路20Aにのみ信号を送出してい
るが、本発明を実施する場合には、瞬時過電流検出回路
30及び/または積分電流検出回路40の出力を異常検
出信号として表示等の報知信号として使用することもで
きる。
The instantaneous overcurrent detection circuit 30 and / or the integrated current detection circuit 40 sends a signal only to the feedback circuit 20A when an abnormality is detected. However, in the case of implementing the present invention, The output of the instantaneous overcurrent detection circuit 30 and / or the integrated current detection circuit 40 can be used as an abnormality detection signal as a notification signal for display or the like.

【0039】[0039]

【発明の効果】以上のように、本発明のソレノイド駆動
回路の電流制限装置は、ソレノイド駆動回路で指定され
た平均電流に対応するパルス幅変調されたパルス信号を
ソレノイドに通電し、その通電されたパルス信号をフイ
ードバック制御するソレノイド駆動回路において、過電
流検出回路でそのときのソレノイドに供給する電源に接
続された直列抵抗から過電流通電を検出し、前記フイー
ドバック制御回路に所定の電流を加算し、所定時間だけ
それを保持し、また、ソレノイドに供給する電源に接続
された直列抵抗から電流を検出し、それを積分し、所定
の積分値に到達したとき、前記フイードバック制御回路
に所定の電流を加算し、所定時間だけそれを保持するも
のである。
As described above, the current limiting device for the solenoid drive circuit of the present invention energizes the solenoid with a pulse width-modulated pulse signal corresponding to the average current designated by the solenoid drive circuit. In the solenoid drive circuit for feedback controlling the pulse signal, the overcurrent detection circuit detects overcurrent conduction from the series resistance connected to the power supply to the solenoid at that time, and adds a predetermined current to the feedback control circuit. , Hold it for a predetermined time, detect the current from the series resistance connected to the power supply to the solenoid, integrate it, and when it reaches a predetermined integrated value, feed the feedback control circuit with the predetermined current. Is added and held for a predetermined time.

【0040】したがって、ソレノイドに通電する一瞬に
して流れる大電流に対しては、瞬時に、しかも確実にス
イッチング素子を保護し、また、ソレノイドの層間短絡
の規模が小さい場合、或いはソレノイドのアース側の近
辺でアース側に短絡した場合には、ソレノイドの非通電
という好ましくない状態の現出を防ぎ、通電を維持する
前提状態で通電電流を制限し、スイッチング素子及びソ
レノイドの電力消費を抑制しながら使用し、そのスイッ
チング素子を保護することができる。
Therefore, the switching element is instantly and surely protected against a large current flowing in a moment when the solenoid is energized, and when the scale of the interlayer short circuit of the solenoid is small, or the earth side of the solenoid is connected. When short-circuited to the ground side in the vicinity, prevent the appearance of an undesired state of the solenoid that is not energized, and limit the energizing current under the condition that energization is maintained, and use while suppressing the power consumption of the switching element and solenoid. However, the switching element can be protected.

【図面の簡単な説明】[Brief description of drawings]

【図1】図1は本発明の一実施例のソレノイド駆動回路
の電流制限装置の全体回路図である。
FIG. 1 is an overall circuit diagram of a current limiting device for a solenoid drive circuit according to an embodiment of the present invention.

【図2】図2は従来のソレノイド駆動回路の電流制限装
置の回路図である。
FIG. 2 is a circuit diagram of a conventional current limiting device for a solenoid drive circuit.

【図3】図3は従来のソレノイド駆動回路のソレノイド
をデューティ比制御した場合のタイミングチャートであ
る。
FIG. 3 is a timing chart when the duty ratio of the solenoid of the conventional solenoid drive circuit is controlled.

【符号の説明】[Explanation of symbols]

L ソレノイド R1 ,R2 ,R3 低抵抗 IC1 比較回路 IC2 変調回路 Q2 トランジスタ(スイッチング素子) Q1 ,Q3 トランジスタ AM 積分増幅回路 10 ソレノイド出力回路 20 ソレノイド駆動回路 30 瞬時過電流検出回路 40 積分電流検出回路 L solenoid R1, R2, R3 low resistance IC1 comparison circuit IC2 modulation circuit Q2 transistor (switching element) Q1, Q3 transistor AM integration amplification circuit 10 solenoid output circuit 20 solenoid drive circuit 30 instantaneous overcurrent detection circuit 40 integration current detection circuit

───────────────────────────────────────────────────── フロントページの続き (72)発明者 浜田 一行 愛知県豊田市トヨタ町1番地 トヨタ自動 車株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Kazuyuki Hamada 1 Toyota-cho, Toyota-shi, Aichi Toyota Motor Co., Ltd.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 低抵抗と直列接続されて電源に接続され
たソレノイドからなるソレノイド出力回路と、 指定された平均電流に対応するパルス幅変調されたパル
ス信号をソレノイドに通電し、その通電されたパルス信
号をフイードバック制御するソレノイド駆動回路と、 前記ソレノイド駆動回路によってソレノイドに供給する
電源に接続された直列抵抗から過電流通電を検出し、前
記フイードバック制御回路に所定の電流を加算し、所定
時間だけそれを保持する瞬時過電流検出回路と、 前記ソレノイド駆動回路によってソレノイドに供給する
電源に接続された直列抵抗から電圧を検出し、それを積
分し、所定の積分値に到達したとき、前記フイードバッ
ク制御回路に所定の電流を加算し、所定時間だけそれを
保持する積分電流検出回路とを具備することを特徴とす
るソレノイド駆動回路の電流制限装置。
1. A solenoid output circuit comprising a solenoid connected in series with a low resistance and connected to a power source, and a pulse width-modulated pulse signal corresponding to a specified average current is energized to the solenoid. A solenoid drive circuit that controls feedback of a pulse signal, and an overcurrent conduction is detected from a series resistance connected to a power supply supplied to the solenoid by the solenoid drive circuit, and a predetermined current is added to the feedback control circuit for a predetermined time. An instantaneous overcurrent detection circuit that holds the voltage, a voltage is detected from a series resistance connected to a power supply supplied to the solenoid by the solenoid drive circuit, the voltage is integrated, and when a predetermined integrated value is reached, the feedback control is performed. Equipped with an integrated current detection circuit that adds a predetermined current to the circuit and holds it for a predetermined time A current limiting device for a solenoid drive circuit, characterized in that
JP09021691A 1991-04-22 1991-04-22 Current limiting device for solenoid drive circuit Expired - Fee Related JP3312915B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09021691A JP3312915B2 (en) 1991-04-22 1991-04-22 Current limiting device for solenoid drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09021691A JP3312915B2 (en) 1991-04-22 1991-04-22 Current limiting device for solenoid drive circuit

Publications (2)

Publication Number Publication Date
JPH05146058A true JPH05146058A (en) 1993-06-11
JP3312915B2 JP3312915B2 (en) 2002-08-12

Family

ID=13992295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09021691A Expired - Fee Related JP3312915B2 (en) 1991-04-22 1991-04-22 Current limiting device for solenoid drive circuit

Country Status (1)

Country Link
JP (1) JP3312915B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100610918B1 (en) * 2004-04-13 2006-08-09 주식회사 케이티브이글로벌 Solenoid operation circuit for opening LCD panel
JP2013214693A (en) * 2012-03-06 2013-10-17 Jtekt Corp Solenoid control device
WO2015194223A1 (en) * 2014-06-20 2015-12-23 オリンパス株式会社 Actuator control device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100610918B1 (en) * 2004-04-13 2006-08-09 주식회사 케이티브이글로벌 Solenoid operation circuit for opening LCD panel
JP2013214693A (en) * 2012-03-06 2013-10-17 Jtekt Corp Solenoid control device
WO2015194223A1 (en) * 2014-06-20 2015-12-23 オリンパス株式会社 Actuator control device
JP5932175B1 (en) * 2014-06-20 2016-06-08 オリンパス株式会社 Actuator control device
CN106413504A (en) * 2014-06-20 2017-02-15 奥林巴斯株式会社 Actuator control device
US9603505B2 (en) 2014-06-20 2017-03-28 Olympus Corporation Actuator control apparatus

Also Published As

Publication number Publication date
JP3312915B2 (en) 2002-08-12

Similar Documents

Publication Publication Date Title
JP4691404B2 (en) Switching control circuit, self-excited DC-DC converter
US5298797A (en) Gate charge recovery circuit for gate-driven semiconductor devices
US6184663B1 (en) Apparatus for driving electric load
US5892404A (en) Linear power amplifier with a pulse density modulated switching power supply
JPH05146058A (en) Current limiter for solenoid drive circuit
US4227230A (en) Switch mode driver
US6291954B1 (en) Method and circuit arrangement for monitoring the operating state of a load
US5029040A (en) Output circuit having a fail-safe function
JP2624524B2 (en) Motor overload detection device
JP2500064B2 (en) Proportional valve drive
KR101186160B1 (en) Universal motor control apparatus
KR200222138Y1 (en) Coil Drive Control Device of Magnetic Contactor
US20180115249A1 (en) Methods and circuitry for operating switching power supplies
JP3063407B2 (en) Drive circuit for inductive load
JP2003319552A (en) Overcurrent protector of inverter circuit
JP3024261B2 (en) Switching element drive circuit
JP3273744B2 (en) Switching element drive circuit
JPS5827073Y2 (en) Overdrive current prevention circuit in electronic governor
JPS6359610A (en) Constant voltage circuit
JPH0473326B2 (en)
JPH0428185Y2 (en)
JP2927825B2 (en) DC motor control circuit
JPS5838415Y2 (en) switching regulator
JP3182427B2 (en) Vehicle voltage regulator
JPH02131322A (en) Overcurrent protective circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090531

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100531

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees