JPH05145109A - Photo conversion device and drive method thereof - Google Patents

Photo conversion device and drive method thereof

Info

Publication number
JPH05145109A
JPH05145109A JP3332786A JP33278691A JPH05145109A JP H05145109 A JPH05145109 A JP H05145109A JP 3332786 A JP3332786 A JP 3332786A JP 33278691 A JP33278691 A JP 33278691A JP H05145109 A JPH05145109 A JP H05145109A
Authority
JP
Japan
Prior art keywords
layer
conversion device
photoelectric conversion
forbidden band
band width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3332786A
Other languages
Japanese (ja)
Inventor
Ihachirou Gofuku
伊八郎 五福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP3332786A priority Critical patent/JPH05145109A/en
Priority to DE69231398T priority patent/DE69231398T2/en
Priority to EP92119795A priority patent/EP0543391B1/en
Publication of JPH05145109A publication Critical patent/JPH05145109A/en
Priority to US08/352,688 priority patent/US5767560A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To make it possible to carry out accumulation operation having a knee characteristic and drive low voltage operation at a wide dynamic range and a favorable sensibility in an optical conversion device where there is loaded APD having a repeat structure of an inclined band gap. CONSTITUTION:This device is provided with a minimum forbidden band width Eg2 and a maximum forbidden band width Eg3 on both ends as a carrier multiplication layer 612 which multiplies holes and laminates a plurality of inclined band gap layers 612a to 612c whose forbidden band width changes continuously between both ends. There is provided a hetero junction in the minimum forbidden band width Eg2 of the inclined band gap layer on one side and the maximum forbidden band width Eg3 portion of the inclined band gap layer on the other side. A hetero-junction inclined band gap layer at least on one side is designed for an optical conversion device which is a high concentration n type semiconductor layer 612b and its low voltage drive method.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は光電変換装置及びその駆
動方法に関し、より詳細には、電荷蓄積動作時に、ニー
特性を有する光電変換装置の駆動電圧低減化を実現する
光電変換装置及びその駆動方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a photoelectric conversion device and a driving method thereof, and more particularly, to a photoelectric conversion device and a driving method thereof for reducing a driving voltage of a photoelectric conversion device having a knee characteristic during charge accumulation operation. Regarding the method.

【0002】[0002]

【従来の技術】近年、ファクシミリ,デジタル複写機,
イメージリーダー、或はビデオカメラなどの画像情報処
理装置の普及に伴って、フォトセンサを一次元に配列し
た長尺ラインセンサや、二次元に配列したエリアセンサ
が多用されている。
2. Description of the Related Art In recent years, facsimiles, digital copying machines,
With the spread of image information processing devices such as image readers and video cameras, long line sensors having one-dimensionally arranged photosensors and area sensors having two-dimensionally arranged photosensors are widely used.

【0003】これらに用いられる光電変換素子としては
CCDやBASIS(BAse Stored Ima
ge Senser)、MOS型その他種々の形態の固
体撮像素子が一般的であるが、近年、画像の高品位化に
従い、素子のより高密度高集積化が進み、その結果、画
素の開口率の低下、信号電荷転送系の雑音の増大などに
よりS/N比の確保が充分にできなくなってきた。
As photoelectric conversion elements used in these, CCD and BASIS (BAse Stored Image) are used.
Ge sensor), MOS type, and other various types of solid-state image pickup devices are generally used. In recent years, as the image quality has been improved, the device density and integration have been further increased, resulting in a decrease in the aperture ratio of pixels. The S / N ratio cannot be sufficiently secured due to an increase in noise of the signal charge transfer system.

【0004】これに対し、球面レンズの利用や、アモル
ファスシリコンなどの材料を用いた光電変換素子をCC
Dなどの上に積層する形態(特開昭49−91116ほ
か)などが開発され、入射光の有効利用が図られてきて
いるが、転送系の雑音に関しては依然大きな問題であっ
た。
On the other hand, a spherical lens is used, or a photoelectric conversion element using a material such as amorphous silicon is used as a CC.
Although a form of stacking on D or the like (Japanese Patent Laid-Open No. 49-91116 et al.) Has been developed and effective use of incident light has been attempted, noise in the transfer system still remains a big problem.

【0005】そこで、次に光信号を光電変換素子の内部
で増幅し、転送系の雑音を相対的に低くするという、ア
バランシェ・フォト・ダイオード(APD)の利用が考
案されてきた(信学技報Vol.86 No.208
’86)。APDは一般的には光通信の分野で広く用
いられており、数十倍から数百倍の出力増幅が可能であ
り、これよりAPDの撮像装置への応用が実現できれ
ば、S/N比の充分な向上が期待できるわけである。
Therefore, the use of an avalanche photo diode (APD) has been devised to amplify the optical signal inside the photoelectric conversion element and relatively reduce the noise in the transfer system (see Technical Report). Report Vol.86 No.208
'86). APD is generally widely used in the field of optical communication, and can amplify output by several tens to several hundreds. If application of APD to an image pickup device can be realized, the S / N ratio can be increased. We can expect a sufficient improvement.

【0006】しかしながら、ショットキー,PN,PI
Nなど一般に撮像装置に用いられる光電変換素子と比べ
て、APDはその駆動方法が大きく異なるために、撮像
装置への本格的な応用が阻まれてきたのである。
However, Schottky, PN, PI
The driving method of the APD is significantly different from that of a photoelectric conversion element generally used in an image pickup apparatus such as N, and therefore, full-scale application to the image pickup apparatus has been hindered.

【0007】具体的には、通常光通信分野で用いられる
APDは、素子の2端子間に高電圧を印加し、キャリア
の電界加速によってアバランシェ増倍を誘起するもので
あるため、数十から数百ボルトという非常に大きな電圧
を必要とし、固体撮像素子の駆動電源としては異常なも
のになる。
Specifically, the APD usually used in the field of optical communication is such that a high voltage is applied between the two terminals of the device and the avalanche multiplication is induced by the electric field acceleration of carriers. It requires a very large voltage of 100 volts, which is an abnormal drive power source for a solid-state image sensor.

【0008】さらにアバランシェ増倍は電界強度に強く
依存するため、固体撮像装置の一般的な駆動方法である
電荷蓄積モードでの利用を考えると、入力の光強度に対
し直線的な出力が得られる領域が存在しない。
Further, since the avalanche multiplication strongly depends on the electric field intensity, a linear output with respect to the input light intensity can be obtained in consideration of use in the charge storage mode which is a general driving method of solid-state image pickup devices. The area does not exist.

【0009】このため電荷蓄積部分に付加容量を設け、
電荷蓄積に伴う電界強度の変化を抑えて入出力の直線性
の確保を図る(ITEJ Technical Rep
ort Vol.11,No.28,pp67〜72)
という改良手段が考案されてきたが、厳密には出力信号
分の電圧変化に応じて入出力の直線性が損なわれるし、
依然高電圧の電源を要するという問題は残されたままで
ある。
Therefore, an additional capacitance is provided in the charge storage portion,
The linearity of the input / output is ensured by suppressing the change of the electric field strength due to the charge accumulation (ITEJ Technical Rep.
ort Vol. 11, No. 28, pp67-72)
The improvement means has been devised, but strictly speaking, the linearity of input and output is impaired according to the voltage change of the output signal,
The problem of still requiring a high voltage power source remains.

【0010】そこで、アバランシェ増倍を起こさせる領
域として傾斜型バンドギャップを組み合わせ、ヘテロ接
合部分でキャリア増倍の促進を図る構成(特開昭58−
157179など)が考案されている。
Therefore, a structure in which a graded bandgap is combined as a region for causing avalanche multiplication to promote carrier multiplication at the heterojunction portion (Japanese Patent Laid-Open No. 58-58).
157179) have been devised.

【0011】この方法によると、キャリアのイオン化に
必要なエネルギーはヘテロ接合部のエネルギー段差で与
えられるため、電荷蓄積に伴う電源電圧の変化によって
増倍率が変動することはない。また増倍層に印加する電
圧は各傾斜バンドギャップ層を空乏化させる程度で良い
ので、具体的には各傾斜層に1〜2Vで傾斜層の数だけ
の電圧を印加すれば良い。例えば傾斜層が5段で各層2
V印加とすると、合計10Vの電圧で充分である。
According to this method, the energy required for ionizing the carriers is given by the energy step of the heterojunction, so that the multiplication factor does not change due to the change in the power supply voltage due to the charge accumulation. Further, since the voltage applied to the multiplication layer may be such that each graded bandgap layer is depleted, specifically, a voltage of 1 to 2 V corresponding to the number of graded layers may be applied to each graded layer. For example, there are 5 graded layers and each layer has 2 layers.
If V is applied, a voltage of 10 V in total is sufficient.

【0012】しかしながら、上記のような光電変換装置
では、電荷蓄積動作において素子への実効印加バイアス
が変動しても、キャリア増倍率が変化しないという、入
出力の直線性が安定に得られることを最優先しているた
め、印加バイアスなどの駆動条件によってはダイナミッ
クレンジが低下することの補償はなされていない。
However, in the photoelectric conversion device as described above, the linearity of input and output, that is, the carrier multiplication factor does not change even when the effective applied bias to the element changes in the charge accumulation operation, can be stably obtained. Since the highest priority is given, the reduction of the dynamic range is not compensated for depending on the driving conditions such as the applied bias.

【0013】そこで、最大バンドギャップ層と最小バン
ドギャップ層との間の、ヘテロ接合部の一方側または両
方側に、高濃度不純物層を配することによって、電荷蓄
積動作においてニー特性を持たせ、高感度、広ダイナミ
ックレンジの光電変換装置、及びその駆動方法の実現を
図ろうとしている。
Therefore, a high-concentration impurity layer is provided on one side or both sides of the heterojunction portion between the maximum bandgap layer and the minimum bandgap layer to provide a knee characteristic in the charge storage operation. An attempt is made to realize a photoelectric conversion device having high sensitivity and a wide dynamic range, and a driving method thereof.

【0014】ところが、一般に空乏層の中に不純物添加
層を含ませると、空乏化に要する電圧は大きくなるの
で、できるだけ印加電圧の大きさを抑えるような工夫を
しなければ、低電圧駆動の思想から外れてしまうという
問題があった。以下、簡単に説明する。
However, in general, when an impurity-doped layer is included in the depletion layer, the voltage required for depletion increases, so the idea of low-voltage driving is required unless measures are taken to suppress the applied voltage as much as possible. There was a problem of getting out of. The following is a brief description.

【0015】図5は、従来の光電変換装置の構造を示す
エネルギーバンド図であり、図5(a)図は素子構成と
して3段のキャリア増倍部をもつAPDのゼロバイアス
時のエネルギーバンド図である。同図において、Eg1
は所要の禁制帯幅を示し、Eg2 は最小禁制帯幅、Eg
3 は最大禁制帯幅を示すものであり、またV0 は、Eg
2 の材料の電子親和力χ2 とEg3 の材料の電子親和力
χ3 の差(χ2 −χ3)のエネルギーである。
FIG. 5 is an energy band diagram showing the structure of a conventional photoelectric conversion device, and FIG. 5 (a) is an energy band diagram of an APD having a carrier multiplication section of three stages as an element structure at zero bias. Is. In the figure, Eg 1
Indicates the required forbidden band width, Eg 2 is the minimum forbidden band width, Eg
3 indicates the maximum forbidden band width, and V 0 is Eg
It is the energy of the difference in electron affinity chi 3 of second material of the electron affinity chi 2 and Eg 3 material (χ 23).

【0016】また、図5(b)はキャリア増倍を起こす
のに必要なバイアスを印加した時のエネルギーバンドを
表わす図であり、図において、Eion は、キャリアのイ
オン化エネルギー、またV0 は、Eg2 の材料の電子親
和力χ2 とEg3 の材料の電子親和力χ3 の差(χ2
χ3 )のエネルギーを表わし、VDAは上記V0 に電界加
速分のエネルギー段差を加えたエネルギーを表わすもの
であり、VDA≧EION≧V0の関係となっている。
Further, FIG. 5 (b) is a diagram showing an energy band when a bias necessary for causing carrier multiplication is applied, in which E ion is carrier ionization energy, and V 0 is , Eg 2 material electron affinity χ 2 and Eg 3 material electron affinity χ 32
χ 3 ), V DA represents energy obtained by adding an energy step difference corresponding to the electric field acceleration to the above V 0 , and has a relationship of V DA ≧ E ION ≧ V 0 .

【0017】また図6は、図5に示した光電変換装置の
電流−電圧特性を示す図である。
FIG. 6 is a diagram showing current-voltage characteristics of the photoelectric conversion device shown in FIG.

【0018】図5の例では、キャリア増倍を行なう傾斜
バンドギャップ層間のヘテロ接合部における伝導帯のバ
ンドオフセットエネルギーが、ゼロバイアスの時点で最
小バンドギャップ部のイオン化エネルギーに満たないた
め、最小禁制帯幅部に高濃度のp型ドープをし、素子へ
のバイアス印加を進めたときに電界集中をおこして電子
のイオン化が起こるようにしている。
In the example of FIG. 5, the band offset energy of the conduction band at the heterojunction between the graded bandgap layers for carrier multiplication is less than the ionization energy of the minimum bandgap at the time of zero bias. A high concentration of p-type doping is applied to the band width portion, and when bias application to the device is advanced, electric field concentration is caused to cause ionization of electrons.

【0019】[0019]

【発明が解決しようとする課題】しかしながら、前述し
た従来の、正孔の増倍を前提としたAPDにおいて、最
小禁制帯幅部に高濃度のp型ドープをし、高濃度のp型
半導体としたAPDでは、14〜15Vで量子効率1に
相当する電流が流れ始めた後、2,4,8倍の増倍がお
こるまで、その後約20,40,60Vの電圧を追加し
ていかなければならない。これは、従来、電界加速のA
PDで問題と言っていた電圧に匹敵するような高い値と
なるものであり、実用的な条件とは言えない。
However, in the above-described conventional APD based on the multiplication of holes, a high concentration p-type semiconductor is obtained by performing high concentration p-type doping on the minimum forbidden band width portion. In the APD described above, after a current corresponding to a quantum efficiency of 1 starts to flow at 14 to 15 V, a voltage of about 20, 40, 60 V must be added thereafter until multiplication of 2, 4, 8 times occurs. I won't. This is the conventional electric field acceleration A
This is a high value comparable to the voltage used to be a problem in PD, which is not a practical condition.

【0020】すなわち、正孔の増倍を前提とし、傾斜バ
ンドギャップ層の繰り返し構造を有するAPDにおい
て、印加バイアスなどの駆動条件によってダイナミック
レンジが低下しないように、最大禁制帯幅層と最小禁制
帯幅層との間のヘテロ接合部に、高濃度p型半導体を配
した従来の光電変換装置は、駆動電圧が高電圧になって
しまうという解決すべき課題があった。
That is, in the APD having the repeating structure of the graded bandgap layer on the premise of multiplication of the holes, the maximum forbidden band width layer and the minimum forbidden band width layer are set so that the dynamic range is not deteriorated by driving conditions such as applied bias. The conventional photoelectric conversion device in which the high-concentration p-type semiconductor is arranged at the heterojunction between the width layer and the conventional photoelectric conversion device has a problem that the driving voltage becomes a high voltage.

【0021】(発明の目的)本発明は、このような従来
の課題を解決するものであり、正孔の増倍を前提とし、
傾斜バンドギャップの繰り返し構造を有するAPDを搭
載した光電変換装置において、ニー特性を有する蓄積動
作が可能で、かつできるだけの低電圧動作を実現する、
光電変換装置の構造と駆動条件を提案することを、目的
とするものである。
(Object of the Invention) The present invention is to solve such a conventional problem, and on the premise of multiplication of holes,
In a photoelectric conversion device equipped with an APD having a repeating structure of a tilted band gap, a storage operation having a knee characteristic is possible, and a low voltage operation as much as possible is realized.
It is an object to propose a structure and driving conditions of a photoelectric conversion device.

【0022】[0022]

【課題を解決するための手段】本発明は、上記課題を解
決するための手段として、電荷注入阻止層間に配置され
た所要の禁制帯幅Eg1 を有する光吸収層と、単数又は
複数の傾斜バンドギャップ層を含むキャリア増倍部とを
有して構成される光電変換部を有し、かつ、上記傾斜バ
ンドギャップ層は、最小禁制帯幅Eg2 及び最大禁制帯
幅Eg3 を内部に備え、かつ両者が接するように配置さ
れてヘテロ接合を形成し、さらに両端にEg2 <Eg4
<Eg3 なるEg4 の禁制帯幅を備えて、前記禁制帯幅
Eg2 、Eg3 の両方の領域から、前記Eg4 との間
で、禁制帯幅が連続的に変化し、かつ、上記ヘテロ接合
部での価電子帯のエネルギー段差が伝導帯のエネルギー
段差より大きい構造を持つ光電変換装置において、上記
ヘテロ接合を形成する部分の内、少なくとも上記最小禁
制帯幅Eg2 の部分が、高濃度のn型半導体であること
を特徴とする光電変換装置を提供するものである。
As a means for solving the above problems, the present invention provides a light absorption layer having a required forbidden band width Eg 1 disposed between charge injection blocking layers, and one or a plurality of slopes. The photoelectric conversion unit includes a carrier multiplication unit including a band gap layer, and the tilted band gap layer has a minimum forbidden band width Eg 2 and a maximum forbidden band width Eg 3 therein. , And are arranged so that they are in contact with each other to form a heterojunction, and further Eg 2 <Eg 4 is formed at both ends.
<Equipped with band gap of Eg 3 becomes Eg 4, from the area of both the forbidden band width Eg 2, Eg 3, between the Eg 4, the forbidden band width is continuously changed, and the In a photoelectric conversion device having a structure in which the energy step of the valence band at the heterojunction is larger than the energy step of the conduction band, at least the part of the minimum forbidden band width Eg 2 among the parts forming the heterojunction is high. The present invention provides a photoelectric conversion device characterized by being an n-type semiconductor having a high concentration.

【0023】また、上記光電変換装置の上記光吸収層と
キャリア増倍部の両端に印加されるバイアスVV を、上
記光吸収層側で高い電位とし、さらにその値を、禁制帯
幅が最大値から最小値に不連続に変化するヘテロ接合部
での価電子帯のエネルギー段差:EV OFF 、光吸収層の
膜厚:dp 、キャリア増倍部の膜厚:dA 、傾斜バンド
ギャップ層一層の膜厚:dGRD int 、高濃度不純物添加
された最大禁制帯幅をもつ層一層の膜厚:dEG2 dop
及び最大禁制帯幅を持つ層と最小禁制帯幅を持つ層のヘ
テロ接合部の数:nによって、 で与えることによって、実用的な駆動条件を実現する。
Further, the bias V V applied to both ends of the light absorption layer and the carrier multiplication portion of the photoelectric conversion device is set to a high potential on the side of the light absorption layer, and the value is set to a maximum forbidden band width. Energy step of the valence band at the heterojunction part that changes discontinuously from the value to the minimum value: E V OFF , film thickness of the light absorption layer: d p , film thickness of the carrier multiplication part: d A , graded band gap Thickness of one layer: d GRD int , thickness of one layer with maximum forbidden band width doped with high concentration: d EG2 dop ,
And the number of heterojunctions between the layer having the maximum forbidden band width and the layer having the minimum forbidden band width: n, By giving in, a practical driving condition is realized.

【0024】[0024]

【作用】本発明によれば、正孔の増倍を前提とし、傾斜
バンドギャップの繰り返し構造を有するAPDを搭載し
た光電変換装置において、傾斜バンドギャップ層の最小
禁制帯幅Eg2 部分と、最大禁制帯幅Eg3 部分とのヘ
テロ接合部で、少なくとも最小禁制帯幅部分を、高濃度
のn型半導体層とすることにより、電荷蓄積動作におい
てニー特性を持つことができ、ダイナミックレンジの拡
大を図ることができる。
According to the present invention, in the photoelectric conversion device equipped with the APD having the repeating structure of the slanted bandgap on the premise of multiplication of the holes, the minimum forbidden band width Eg 2 portion of the slanted bandgap layer and the maximum forbidden bandgap are formed. By forming a high concentration n-type semiconductor layer in at least the minimum forbidden band width portion at the heterojunction portion with the forbidden band width Eg 3 portion, it is possible to have a knee characteristic in the charge storage operation and to expand the dynamic range. Can be planned.

【0025】また、素子に印加するバイアスVV を、光
吸収層側で、キャリア増倍部側よりも高く、また上記の
数式を満足するVV とすることにより、従来より低電圧
で駆動することができる。これについては、以下に詳し
く説明する。
Further, the bias V V applied to the device is higher on the side of the light absorption layer than on the side of the carrier multiplying part, and is set to V V satisfying the above-mentioned mathematical expression, so that the device is driven at a lower voltage than before. be able to. This will be described in detail below.

【0026】印加電圧VV が大きくならないようにする
ためには、膜厚の大きな光吸収層に大きな電界がかから
ないようにすることを、第一に考えなければならない。
In order to prevent the applied voltage V V from increasing, it must first be considered that a large electric field is not applied to the light absorption layer having a large film thickness.

【0027】ここで、正孔の増倍を前提とすると、光吸
収層からキャリア増倍部に正孔を流し込むためには、光
吸収層側をキャリア増倍部側より高い電位にしなければ
ならない。即ち、正の電圧を光吸収層側の端子に印加す
る必要があるが、この場合には電圧を大きくして不純物
層を空乏化させると、不純物がアクセプターの場合、光
吸収層側で電界が強くなり、ドナーの場合、キャリア増
倍部側で電界が強くなる。
Here, on the premise of multiplication of holes, in order to flow holes from the light absorption layer to the carrier multiplication portion, the light absorption layer side must have a higher potential than the carrier multiplication portion side. .. That is, it is necessary to apply a positive voltage to the terminal on the light absorption layer side. In this case, when the voltage is increased to deplete the impurity layer, when the impurity is an acceptor, an electric field is generated on the light absorption layer side. In the case of a donor, the electric field becomes stronger, and the electric field becomes stronger on the carrier multiplication portion side.

【0028】つまり本発明に示す通り、不純物をドナー
とし、半導体の型をn型とすると、光吸収層にかかる電
界が小さくなり、素子の印加電圧を小さくすることがで
きる。
That is, as shown in the present invention, when the impurity is the donor and the semiconductor type is the n-type, the electric field applied to the light absorption layer is small, and the applied voltage to the element can be small.

【0029】次に、本光電変換素子に印加するビデオバ
イアスVV の大きさを見積もるために、各層にかかる電
圧を以下に示す。
Next, the voltage applied to each layer is shown below in order to estimate the magnitude of the video bias V V applied to the present photoelectric conversion element.

【0030】ただし、以下の数式において、各記号は、
V OFF:禁制帯幅が最大値から最小値に不連続に変化
するヘテロ接合部での価電子帯のエネルギー段差、d
p :光吸収層の膜厚、dA :キャリア増倍部の膜厚、d
GRD int :傾斜バンドギャップ層一層の膜厚、dEG2
dop :高濃度不純物添加された最大禁制帯幅をもつ層一
層の膜厚、n:最大禁制帯幅を持つ層と最小禁制帯幅を
持つ層のヘテロ接合部の数(不純物層の数)、k:1〜
n、光吸収層側から数えた不純物層の位置、NI :不純
物濃度、Eg:所要の禁制帯幅、Eg2 :最小禁制帯
幅、Eg3 :最大禁制帯幅、ε:誘電率、q:電気量、
V :素子の印加電圧、を表わすものとする。
However, in the following equation, each symbol is
E V OFF: energy step of the valence band at the heterojunction that forbidden band changes discontinuously from the maximum value to the minimum value, d
p : film thickness of light absorption layer, d A : film thickness of carrier multiplication part, d
GRD int : thickness of one graded bandgap layer, d EG2
dop : thickness of one layer with maximum forbidden band width doped with high concentration, n: number of heterojunctions between layers with maximum forbidden band width and minimum forbidden band width (number of impurity layers), k: 1 to
n, the position of the impurity layer counted from the light absorption layer side, N I : impurity concentration, Eg: required forbidden band width, Eg 2 : minimum forbidden band width, Eg 3 : maximum forbidden band width, ε: dielectric constant, q : Electricity,
V V : represents the voltage applied to the element.

【0031】まず、不純物層の数がn個あるとき、光吸
収層に最も近い不純物層がちょうど空乏化したときにか
かる電圧は、それぞれの層でVHkとすると、 また、各不純物層の端部における電界強度EDkは、 で与えられる。この電界がk番目の傾斜バンドギャップ
層にも加えられるので、傾斜バンドギャップ層全層にか
かる電圧VAIは、 ここで、不純物濃度NI は、 で設定される。
First, when the number of impurity layers is n, the voltage applied when the impurity layer closest to the light absorption layer is just depleted is V Hk in each layer, In addition, the electric field strength E Dk at the end of each impurity layer is Given in. Since this electric field is also applied to the k-th graded band gap layer, the voltage V AI applied to all the graded band gap layers is Here, the impurity concentration N I is Is set by.

【0032】さらに、不純物層の空乏化の前に、傾斜バ
ンドギャップ層を空乏化するのに必要な電圧が重畳され
ると考えると、重畳分の電圧は、増倍層分VAI DEPが、 VAI DEP=n・EV OFF 光吸収層に分配される分VP DEP が、 VP DEP =VAI DEP・(dP /dA ) となり、合計VDEP は、 VDEP =n・EV OFF ・((dP +dA )/dA ) …(3) で与えられる。この結果、素子の印加電圧VV
(1),(2),(3)の和となるが、(1)の割合が
小さいとみることができるので、 で与えられる値を印加すれば、最低限の駆動電圧が決め
られる。
Further, considering that the voltage necessary for depleting the graded bandgap layer is superposed before the depletion of the impurity layer, the superposed voltage is multiplied by the multiplication layer component V AI DEP . V AI DEP = n · E V OFF The amount V P DEP distributed to the light absorption layer is V P DEP = V AI DEP · (d P / d A ), and the total V DEP is V DEP = n · E. V OFF · ((d P + d A ) / d A ) ... (3) As a result, the applied voltage V V of the element is the sum of (1), (2), and (3), but it can be considered that the ratio of (1) is small. By applying the value given by, the minimum drive voltage can be determined.

【0033】よって、本発明の手段を用いることによ
り、電荷蓄積動作においてニー特性を持ち、かつ低電圧
駆動の可能な光電変換装置を提供することが可能にな
る。
Therefore, by using the means of the present invention, it is possible to provide a photoelectric conversion device having a knee characteristic in the charge storage operation and capable of being driven at a low voltage.

【0034】(実施態様例)以下に本発明の実施態様例
を説明する。
(Examples of Embodiments) Examples of embodiments of the present invention will be described below.

【0035】図1(a)は、本発明の光電変換装置の一
実施態様例の断面構造図であり、同図において、602
は基板600上に形成されたスイッチ素子としてのMO
Sのソースまたはドレインであり、604はそのドレイ
ンである。また611は電子ブロッキング層(電荷注入
阻止層)、612はキャリア増倍部、613は光吸収
層、614は正孔ブロッキング層(電荷注入阻止層)、
616は上部電極、615はパッシベーション層であ
る。またキャリア増倍部612は3層の612a、61
2b、612cで構成され、光吸収層613と光電変換
部を構成している。更に本例では、3層のキャリア増倍
部612を構成する612b層は、高濃度のn型層とな
っている。
FIG. 1A is a sectional structural view of an embodiment of the photoelectric conversion device of the present invention. In FIG.
Is an MO formed as a switch element on the substrate 600.
S is the source or drain of S, and 604 is its drain. Further, 611 is an electron blocking layer (charge injection blocking layer), 612 is a carrier multiplication part, 613 is a light absorbing layer, 614 is a hole blocking layer (charge injection blocking layer),
Reference numeral 616 is an upper electrode, and 615 is a passivation layer. The carrier multiplication section 612 is composed of three layers 612a and 61a.
2b and 612c, which form a light absorption layer 613 and a photoelectric conversion unit. Further, in this example, the 612b layer forming the three-layer carrier multiplying part 612 is a high-concentration n-type layer.

【0036】このような本発明の実施態様例の基板とし
ては、絶縁性基板、半導体基板、金属基板などいずれで
も良く、基板上に形成する膜の堆積温度や処理のための
酸、アルカリ、溶剤などに耐性のあるものであれば良
い。例えば絶縁性基板では、ガラス、石英、セラミック
スおよびそれらの上にスイッチ素子、走査素子などを形
成したものが多く用いられる他、耐熱樹脂フィルムなど
も用いられる。また半導体基板ではスイッチ素子、アン
プ、走査素子など信号処理回路を作り込んだものが使わ
れるが、信号処理回路の代表的なものにはCCD,MO
S型,BBD,BASIS(特開昭60−12759、
特開昭60−12760)などがあり、いずれを用いて
も構わない。
The substrate of such an embodiment of the present invention may be an insulating substrate, a semiconductor substrate, a metal substrate, or the like, and the deposition temperature of the film formed on the substrate and the acid, alkali, or solvent for the treatment. Anything that is resistant to For example, as the insulating substrate, glass, quartz, ceramics, and those on which a switch element, a scanning element, and the like are formed are often used, and a heat-resistant resin film is also used. Also, a semiconductor substrate having a signal processing circuit such as a switch element, an amplifier, and a scanning element is used. Typical signal processing circuits are CCD and MO.
S type, BBD, BASIS (JP-A-60-12759,
JP-A-60-12760) and the like, and any of them may be used.

【0037】次に電極膜としては、一方の側は光入射の
ために透光性電極が用いられるが、その種類としては数
10Å〜数100Åの膜厚の金属膜や、SnO2 ,IT
O,ZnO2 ,IrOx などの導電性金属酸化膜が用い
られる。またもう一方の側の電極膜としては、主として
金属膜が用いられるが、抵抗率、化学的性質など要求す
る条件に合せて選べば良い。
Next, as the electrode film, a translucent electrode is used for light incidence on one side, and as its type, a metal film having a film thickness of several tens of Å to several hundred Å, SnO 2 , IT.
A conductive metal oxide film of O, ZnO 2 , IrO x or the like is used. A metal film is mainly used as the electrode film on the other side, but it may be selected according to required conditions such as resistivity and chemical properties.

【0038】次に光導電性膜及びキャリア増倍部として
は、本発明に対しては価電子制御の可能な半導体が対象
となり、主としてテトラヘドラル系(IV族)の半導体
か、III −V族の化合物半導体が用いられる。IV族の半
導体には、Ge,Si,C、及びそれらの複合体である
SiGe,SiC,SiGeCと、さらにSiN,Si
O,SiSnなどがある。
For the photoconductive film and the carrier multiplying part, semiconductors capable of controlling valence electrons are targeted for the present invention, and are mainly tetrahedral (group IV) semiconductors or III-V group semiconductors. A compound semiconductor is used. Group IV semiconductors include Ge, Si, C, and their composites SiGe, SiC, SiGeC, and SiN, Si.
O, SiSn, etc.

【0039】半導体の構造としては、i層部(非ドープ
または微量ドープ層)に対しては結晶、多結晶、微結
晶、非晶質いずれでも良い。ここで微結晶とは、非晶質
中に数10〜数100Åの結晶粒を含み、結晶化率が数
10〜100%近くまでになっている構造のことをい
う。
The structure of the semiconductor may be crystalline, polycrystalline, microcrystalline or amorphous for the i layer portion (undoped or slightly doped layer). Here, the term “microcrystal” refers to a structure in which a crystal grain of several tens to several hundreds of liters is contained in an amorphous material and the crystallization rate is up to several tens to 100%.

【0040】価電子制御のために添加される不純物とし
ては、N型制御にはV族物質、P型制御にはIII 族の物
質が使われる。V族ではP,As,Sb,Bi、III 族
ではB,Al,Ga,In,Taのいずれを用いても良
い。
As impurities added for controlling valence electrons, V group substances are used for N-type control, and Group III substances are used for P-type control. Any of P, As, Sb, Bi may be used in the group V, and B, Al, Ga, In, Ta may be used in the group III.

【0041】多結晶または微結晶構造の高濃度不純物層
の作成は、主としてプラズマCVD法、光CVD法、熱
CVD法、uW−CVD法、LP−CVD法、常圧CV
D法など種々のCVD法や、スパッタ法などで行なわれ
るが、その結晶粒径はパワー、基板温度、光量、圧力、
ガスフローレートなどの条件を選んで制御される(条件
を決める際の結晶粒径の評価は、X線回折法のほかTE
Mなどによる直接観察法で行なわれる。)。
The high-concentration impurity layer having a polycrystalline or microcrystalline structure is formed mainly by the plasma CVD method, the photo-CVD method, the thermal CVD method, the uW-CVD method, the LP-CVD method, and the atmospheric pressure CV.
Various CVD methods such as the D method and the sputtering method are used. The crystal grain size depends on power, substrate temperature, light amount, pressure,
Controlled by selecting conditions such as gas flow rate (Evaluation of the crystal grain size when determining the conditions is not limited to the X-ray diffraction method and TE
It is performed by the direct observation method using M or the like. ).

【0042】III −V族の半導体には、AlGaAsS
b,InAsSb,InGaAsSbや、InGaAl
Asや、InAsPSb,InGaAsSbや、AlG
aPなどがある。価電子制御にはN型制御にはVI族物
質、P型制御にはII族の物質が使われる。VI族ではS,
Se,Te,Po、II族ではBe,Mg,Ca,Sr,
Ba,Ra,Zn,Cd,Hgのいずれを用いても良
い。
AlGaAsS is a III-V group semiconductor.
b, InAsSb, InGaAsSb, InGaAl
As, InAsPSb, InGaAsSb, AlG
aP and the like. Group VI substances are used for N-type control for valence electron control, and Group II substances are used for P-type control. VI group S,
Se, Te, Po, Be, Mg, Ca, Sr,
Any of Ba, Ra, Zn, Cd, and Hg may be used.

【0043】ヘテロ接合部において、オフセットエネル
ギーの不足を補うため、電界集中を起こすための不純物
添加層については、膜厚と不純物添加量を以下のように
決めれば良い。
In the heterojunction portion, in order to compensate for the lack of offset energy, the film thickness and the impurity addition amount of the impurity added layer for causing electric field concentration may be determined as follows.

【0044】膜厚は、利用する材料について、増倍を行
なうキャリアの平均自由行程程度に決めてやれば良い。
またこれに応じて傾斜バンドギャップ層単層の膜厚も決
まり、ヘテロ接合部の不純物添加層膜厚の3倍以上にす
れば良く、望ましくは10〜20倍程度にすれば良い。
The film thickness may be determined according to the mean free path of the carrier to be multiplied for the material to be used.
Further, the film thickness of the single layer of the graded bandgap layer is also determined in accordance therewith, and may be set to 3 times or more, and preferably 10 to 20 times, the film thickness of the impurity added layer in the heterojunction portion.

【0045】不純物添加量は、不純物層が完全空乏化し
たときにかかる電圧が、オフセットエネルギーの不足分
より大きくなるように決定される。即ち、以下のように
決められる。
The amount of added impurities is determined so that the voltage applied when the impurity layer is completely depleted is larger than the insufficient offset energy. That is, it is determined as follows.

【0046】 (ただし、ε:不純物層の誘電率、N:不純物濃度、χ
3 :最大禁制帯幅を持つ層の電子親和力、χ2 :最小禁
制帯幅を持つ層の電子親和力、Eion :キャリアのイオ
ン化エネルギー、d:不純物層の膜厚、)である。な
お、上式において、添え字3,2はそれぞれワイドギャ
ップ、ナロウギャップに対応するものである。
[0046] (However, ε: dielectric constant of impurity layer, N: impurity concentration, χ
3 : electron affinity of the layer having the maximum forbidden band width, χ 2 : electron affinity of the layer having the minimum forbidden band width, E ion : ionization energy of carriers, d: film thickness of the impurity layer). In the above equation, the subscripts 3 and 2 correspond to the wide gap and the narrow gap, respectively.

【0047】なお、Eg3,Eg2は不純物層のバンドギャ
ップである。
E g3 and E g2 are band gaps of the impurity layer.

【0048】[0048]

【実施例】図1に本発明の実施例による光電変換装置の
断面構造(a)、及び光電変換素子部のゼロバイアス時
のエネルギーバンド図(b)、及びキャリア増倍を起こ
すのに必要なバイアスを印加した時のエネルギーバンド
図(c)を示す。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a sectional structure (a) of a photoelectric conversion device according to an embodiment of the present invention, an energy band diagram (b) of a photoelectric conversion element section at a zero bias, and a diagram showing necessary for causing carrier multiplication. The energy band diagram (c) when a bias is applied is shown.

【0049】また、図4は本発明の光電変換装置の製作
工程を示す断面工程図である。
FIG. 4 is a sectional process drawing showing a manufacturing process of the photoelectric conversion device of the present invention.

【0050】最初に、図4の製作工程(a)〜(f)に
沿って本実施例の光電変換装置を説明する。
First, the photoelectric conversion device of this embodiment will be described along the manufacturing steps (a) to (f) of FIG.

【0051】先ず、通常のMOSプロセス技術により、
MOSトランジスタで構成した、走査用IC基板を製作
する(a)。
First, according to the ordinary MOS process technology,
A scanning IC substrate composed of MOS transistors is manufactured (a).

【0052】続いて光電変換素子を積層形成するため
に、基板表面平坦化の工程を行なう。これにはまず、工
程(a)で引き出し電極608を形成したあと、SiO
2 膜609を8000Å堆積し、さらに通常のフォトレ
ジストをスピンコートして表面を平坦な形状とする。そ
の後、RIEでエッチバックして、平坦性を保ったまま
電極608の頂部を露出させる(b)。
Then, in order to laminate the photoelectric conversion elements, a substrate surface flattening step is performed. First, the extraction electrode 608 is formed in the step (a), and then SiO 2 is formed.
Two films 609 are deposited on the surface of 8000 Å, and ordinary photoresist is spin-coated to make the surface flat. After that, etching back is performed by RIE to expose the top of the electrode 608 while maintaining the flatness (b).

【0053】このあと、通常のスパッタ法により、Cr
を2000Å堆積し、続いて通常のフォトリソ工程によ
って所望の形状にして、画素電極610を形成する
(c)。その後、試料を容量結合型プラズマCVD装置
内にセットし、SiH4 ガスを60SCCM、H2 ガス
で10%に希釈されたB26 ガスを20SCCM前記
装置内に導入し、ガスの全圧0.2Torrで約5.5
分高周波放電を行ない、a−Si:Hのp型高濃度不純
物層よりなる電子ブロッキング層611を約1000Å
の厚さに堆積した。このとき、基板温度は300℃、放
電パワー密度は約0.2W/cm2であった。
After that, Cr is formed by an ordinary sputtering method.
2000 Å are deposited, and then, a pixel electrode 610 is formed into a desired shape by a normal photolithography process (c). Then, the sample was set in a capacitively coupled plasma CVD apparatus, SiH 4 gas was introduced into the apparatus at 60 SCCM, B 2 H 6 gas diluted to 10% with H 2 gas was introduced into the apparatus at 20 SCCM, and the total gas pressure was 0. About 5.5 at 2 Torr
High frequency discharge is performed for about 1000 Å to form an electron blocking layer 611 made of a p-type high concentration impurity layer of a-Si: H.
Deposited to a thickness of. At this time, the substrate temperature was 300 ° C. and the discharge power density was about 0.2 W / cm 2 .

【0054】引き続き前記CVD装置において、SiH
4 ガスを60SCCMから6SCCMへ、GeH4 ガス
を0SCCMから54SCCMに、連続的に変化させ、
基板温度300℃、ガスの全圧0.2Torr、高周波
パワー密度約0.5W/cm2 の条件で、2.8分間高
周波放電を行ないa−SiGe:Hの傾斜バンドギャッ
プ層612aを約500Åの厚さに堆積した(堆積プロ
セス1)。
Subsequently, in the CVD apparatus, SiH
4 gas from 60SCCM to 6 SCCM, to 54SCCM the GeH 4 gas from 0 SCCM, continuously varied,
High-frequency discharge is performed for 2.8 minutes under the conditions of a substrate temperature of 300 ° C., a total gas pressure of 0.2 Torr, and a high-frequency power density of about 0.5 W / cm 2 , and an a-SiGe: H graded bandgap layer 612a of about 500 Å is formed. It was deposited to a thickness (deposition process 1).

【0055】つぎに、前記CVD装置において、SiH
4 ガスを6SCCM、GeH4 ガスを54SCCM、H
2 ガスで10%に希釈されたPH3 ガスを6SCCM導
入し、基板温度300℃、ガスの全圧0.2Torr、
高周波パワー密度約0.5W/cm2 の条件で、34秒
間高周波放電を行ないa−SiGe:Hのn型層612
bを約100Åの厚さに堆積した(堆積プロセス2)。
Next, in the CVD apparatus, SiH
4 gas 6SCCM, GeH 4 gas 54SCCM, H
Introduce 6 SCCM of PH 3 gas diluted to 10% with 2 gases, substrate temperature 300 ° C., total gas pressure 0.2 Torr,
The n-type layer 612 of a-SiGe: H is formed by performing high frequency discharge for 34 seconds under the condition of the high frequency power density of about 0.5 W / cm 2.
b was deposited to a thickness of about 100Å (deposition process 2).

【0056】引き続き前記CVD装置において、SiH
4 ガス流量を24SCCMから60SCCMへ、NH3
ガス流量を36SCCMから0SCCMへ漸時変化さ
せ、基板温度300℃、ガスの全圧0.3Torr、高
周波パワー密度約0.2W/cm2 の条件で約4.7分
間かけて放電を行ない、a−SiN:Hの傾斜バンドギ
ャップ層612cを約500Åの厚さに堆積した(堆積
プロセス3)。
Subsequently, in the CVD apparatus, SiH
4 gas flow rate from 24 SCCM to 60 SCCM, NH 3
The gas flow rate was gradually changed from 36 SCCM to 0 SCCM, discharge was performed for about 4.7 minutes under the conditions of a substrate temperature of 300 ° C., a total gas pressure of 0.3 Torr, and a high frequency power density of about 0.2 W / cm 2 , a A -SiN: H graded bandgap layer 612c was deposited to a thickness of about 500Å (deposition process 3).

【0057】このあと、堆積プロセス1〜3を2回繰り
返し、傾斜バンドギャップ層を合計3層形成する。
Thereafter, the deposition processes 1 to 3 are repeated twice to form a total of three graded bandgap layers.

【0058】続いて前記CVD装置でSiH4 ガス流量
を30SCCM、H2 ガス流量を30SCCMに設定
し、基板温度300℃、ガスの全圧0.3Torr、高
周波パワー密度約0.2W/cm2 の条件で約75分間
放電を行ない、厚さ約8000Åの光吸収層613を形
成した。引き続きSiH4 ガス流量を24SCCM、H
2 ガスで10%に希釈されたPH3 ガスを20SCC
M、NH3 ガス流量を36SCCM導入し、他の堆積条
件は堆積プロセス3と同一にして約4.7分間放電を行
ない厚さ約500Åの正孔のブロッキング層614を形
成した(d)。
Subsequently, the flow rate of SiH 4 gas was set to 30 SCCM and the flow rate of H 2 gas was set to 30 SCCM in the CVD apparatus, the substrate temperature was 300 ° C., the total gas pressure was 0.3 Torr, and the high frequency power density was about 0.2 W / cm 2 . Under the conditions, discharge was performed for about 75 minutes to form a light absorption layer 613 having a thickness of about 8000Å. Subsequently, the SiH 4 gas flow rate was changed to 24 SCCM, H
20 SCC of PH 3 gas diluted to 10% with 2 gases
M and NH 3 gas flow rates of 36 SCCM were introduced, and other deposition conditions were the same as in the deposition process 3 and discharge was performed for approximately 4.7 minutes to form a hole blocking layer 614 having a thickness of approximately 500Å (d).

【0059】その後、半導体層611〜614を所望の
形状にパターニングして、素子のアイソレーションを行
なった(e)。
Then, the semiconductor layers 611 to 614 were patterned into a desired shape to isolate the device (e).

【0060】ついで、試料を別の容量結合型プラズマC
VD装置にセットし、H2 ガスで10%に希釈されたS
iH4 ガスを10SCCM、99.99%のNH3 ガス
を100SCCM導入し、基板温度300℃、ガスの全
圧0.4Torr、高周波パワー密度約0.01W/c
2 の条件で約60分間放電を行ない、厚さ約3000
ÅのSiHX膜による保護層615を形成した。この
後、保護層615にスルーホールを開け、スパッタ法に
より厚さ700ÅのITO膜616を形成し、光電変換
装置とした(f)。
Then, the sample is subjected to another capacitively coupled plasma C
S set in VD equipment and diluted to 10% with H 2 gas
Introducing 10 SCCM of iH 4 gas and 100 SCCM of 99.99% NH 3 gas, substrate temperature of 300 ° C., total gas pressure of 0.4 Torr, high frequency power density of about 0.01 W / c
Discharged for about 60 minutes under m 2 condition, thickness about 3000
A protective layer 615 made of the SiH x film of Å was formed. After that, a through hole was opened in the protective layer 615, and an ITO film 616 having a thickness of 700 Å was formed by a sputtering method to obtain a photoelectric conversion device (f).

【0061】図1は、このようにして製作された本実施
例の光電変換装置を示す図であり、本実施例では、ヘテ
ロ接合部での価電子帯のエネルギー段差が伝導帯のエネ
ルギー段差よりも大きい構造となっており、正孔の増倍
を前提とするキャリア増倍部612を有している。
FIG. 1 is a diagram showing the photoelectric conversion device of this example manufactured in this way. In this example, the energy step of the valence band at the heterojunction is more than the energy step of the conduction band. Has a large structure, and has a carrier multiplication portion 612 which is premised on multiplication of holes.

【0062】図1(b)は、このようにして製作された
本実施例の光電変換装置のエネルギーバンド図であり、
従来例の図6と同様に、Eg1 は所要の禁制帯幅を示
し、Eg2 は最小禁制帯幅、Eg3 は最大禁制帯幅を示
し、V0 は(Eg2 の材料の電子親和力χ2 とEg3
材料の電子親和力χ3 の差のエネルギー(χ2 −χ3
を示している。
FIG. 1B is an energy band diagram of the photoelectric conversion device of this example manufactured in this way,
Similar to FIG. 6 of the conventional example, Eg 1 indicates the required forbidden band width, Eg 2 indicates the minimum forbidden band width, Eg 3 indicates the maximum forbidden band width, and V 0 is (electron affinity χ of the material of Eg 2 2 and Eg 3 material electron affinity chi 3 of the energy difference (χ 23)
Is shown.

【0063】図1(b)の本発明の光電変換装置は、図
5(a)の従来例と同様に3段の傾斜バンドギャップ層
がヘテロ接合した構造となっているが、図5(a)の従
来例のエネルギーバンド図では、Eg2 部分がp型、E
3 部分がi型であったところが、本発明の光電変換装
置のエネルギーバンド構造ではEg2 がn型、Eg3
i型であるところが異なる点であり、本発明の特徴とな
っている点である。
The photoelectric conversion device of the present invention shown in FIG. 1 (b) has a structure in which three graded band gap layers are heterojunction, as in the conventional example shown in FIG. 5 (a). In the energy band diagram of the conventional example of), the Eg 2 portion is p-type, E
The g 3 portion is i-type, but the energy band structure of the photoelectric conversion device of the present invention is different in that Eg 2 is n-type and Eg 3 is i-type, which is a feature of the present invention. Is.

【0064】また図1(c)は、そのバイアス印加時を
示す図であり、光吸収部Eg1 の部分に加わる電界が相
対的に弱まり、素子全体に印加するバイアスが低減され
るような効果が得られる。
Further, FIG. 1C is a diagram showing the time when the bias is applied, and the effect that the electric field applied to the portion of the light absorption portion Eg 1 is relatively weakened and the bias applied to the entire element is reduced. Is obtained.

【0065】また図2は、素子構成として、図1に示す
ように3段のキャリア増倍部をもつAPDの電流−電圧
特性を示す図である。図2に示されるように、イオン化
開始電圧1Vionlをこえる付近で、急激に量子効率2に
相当する電流が流れ始め、その後、Vion2,Vion3付近
から量子効率4,8に相当する電流が階段的に流れ出
す。
FIG. 2 is a diagram showing the current-voltage characteristics of the APD having the three-stage carrier multiplication section as shown in FIG. 1 as the element structure. As shown in FIG. 2, in the vicinity exceeding ionization starting voltage 1V IONL, rapidly starts to flow current corresponding to the quantum efficiency 2, then the current corresponding to the quantum efficiency 4,8 from near V ion2, V Ion3 It flows out in steps.

【0066】また図3は、本素子に前記Vion3以上のバ
イアスを印加して、蓄積動作を行なったときの入出力の
関係を示す。図3に示されるように、本実施例では、出
力は、ある光量を越えると、入力に対する傾きが変化
し、電流電圧特性の段差に応じた数だけ傾きが緩くなっ
て飽和に至るという変化を示す。上記のような出力飽和
特性は、いわゆるニー(Knee)特性といわれるもの
と近似的にみなすことができ、本特性を利用してダイナ
ミックレンジの拡大を図ることができる。
FIG. 3 shows the input / output relationship when a storage operation is performed by applying a bias of V ion3 or more to the device. As shown in FIG. 3, in the present embodiment, when the output exceeds a certain light amount, the slope with respect to the input changes, and the slope becomes gentle by a number corresponding to the step of the current-voltage characteristic, and reaches a saturation. Show. The output saturation characteristic as described above can be approximately regarded as what is called a so-called Knee characteristic, and the dynamic range can be expanded by utilizing this characteristic.

【0067】即ち、対象とする光量域の境界を飽和特性
の始まる点に重ねてやれば、ダイナミックレンジはニー
特性を持たない場合に比べて、増倍率と同程度だけ(本
説明例では、8倍程度)、拡大される。
That is, if the boundary of the target light quantity region is overlapped with the point where the saturation characteristic starts, the dynamic range is about the same as the multiplication factor (8 in this example) as compared with the case without the knee characteristic. It will be expanded.

【0068】次に、上述のようにして製作した本実施例
の光電変換装置を、できるかぎり低電圧で駆動する方法
について、本発明の方法を以下に説明する。
Next, the method of the present invention will be described below as to the method of driving the photoelectric conversion device of the present embodiment manufactured as described above at a voltage as low as possible.

【0069】前述したように、上記光電変換装置の光吸
収層とキャリア増倍層の両端に印加されるバイアス電圧
V は、 (ただし、上式において、EV OFF :禁制帯幅が最大値
から最小値に不連続に変化するヘテロ接合部での価電子
帯のエネルギー段差、dp :光吸収層の膜厚、dA :キ
ャリア増倍層の膜厚、dGRD int :傾斜バンドギャップ
層一層の膜厚、dEG2 dop :高濃度不純物添加された最
大禁制帯幅をもつ層一層の膜厚、n:最大禁制帯幅を持
つ層と最小禁制帯幅を持つ層のヘテロ接合部の数)を満
足することが必要である。
As described above, the bias voltage V V applied across the light absorption layer and the carrier multiplication layer of the photoelectric conversion device is (However, in the above equation, E V OFF: energy step of the valence band at the heterojunction that forbidden band changes discontinuously from the maximum value to the minimum value, d p: thickness of the light absorbing layer, d A Is the thickness of the carrier multiplication layer, d GRD int is the thickness of one layer of the graded band gap layer, d EG2 dop is the thickness of the layer having the maximum forbidden band width with high concentration of impurities, and n is the maximum forbidden band width. The number of heterojunctions between the layer having a gap and the layer having a minimum band gap must be satisfied.

【0070】本実施例の場合、上記各パラメータは、
(Eg2 =1.2,Eg3 =2.5,EV OFF =0.
2,EV OFF =1.1)として、dp =8000Å,d
A =3000Å,dGRD int =1000Å,dEG2 dop
=100Å,n=3,となり、これらパラメータを上式
(4)に当てはめて計算すると、 となるため、バイアス電圧(ビデオ電圧)VV として、
30Vを印加すれば、上記の式を満足できることにな
る。
In the case of this embodiment, each of the above parameters is
(Eg 2 = 1.2, Eg 3 = 2.5, E V OFF = 0.
2, E V OFF = 1.1), d p = 8000Å, d
A = 3000Å, d GRD int = 1000Å, d EG2 dop
= 100Å, n = 3, and applying these parameters to the above equation (4), Therefore, as the bias voltage (video voltage) V V ,
If 30 V is applied, the above formula can be satisfied.

【0071】そこで、上記のプロセスにて形成された光
電変換装置に、ビデオ電圧VV として、光吸収層側がキ
ャリア増倍層側より低電圧となるようにするとともに、
30Vを印加したところ、前記光電変換装置の表面照度
が約300ルックスとなるあたりで、出力にニー特性が
見られはじめ、約2000ルックスで飽和し、約95d
Bのダイナミックレンジが得られた。
Therefore, in the photoelectric conversion device formed by the above process, the video absorption voltage V V is set to be lower on the light absorption layer side than on the carrier multiplication layer side, and
When a voltage of 30 V was applied, when the surface illuminance of the photoelectric conversion device reached about 300 lux, a knee characteristic began to be seen in the output and saturates at about 2000 lux, and
A dynamic range of B was obtained.

【0072】また、感度は通常のPN、PIN、ショッ
トキーなどの素子を用いたときの8倍であり、高感度、
広ダイナミックレンジの動作が確認された。
Further, the sensitivity is 8 times higher than that when an element such as a normal PN, PIN, Schottky is used, and high sensitivity,
Wide dynamic range operation was confirmed.

【0073】[0073]

【発明の効果】以上説明したように、本発明によれば、
正孔の増倍を前提とし、傾斜バンドギャップの繰り返し
構造を有するAPDを搭載した光電変換装置において、
一方の上記傾斜バンドギャップ層の最小禁制帯幅Eg2
部分と、他方の上記傾斜バンドギャップ層の最大禁制帯
幅Eg3 部分とのヘテロ接合部で、少なくとも最小禁制
帯幅Eg2 をもつ部分を、高濃度のn型半導体層とする
ことにより、電荷蓄積動作においてニー特性を持つこと
ができ、ダイナミックレンジの拡大、高感度化を図るこ
とができる。
As described above, according to the present invention,
In a photoelectric conversion device equipped with an APD having a repeating structure of a tilted bandgap on the premise of multiplication of holes,
On the other hand, the minimum forbidden band width Eg 2 of the above inclined band gap layer
In the heterojunction between the portion and the other maximum forbidden band width Eg 3 of the above-mentioned graded bandgap layer, at least the portion having the minimum forbidden band width Eg 2 is formed as a high-concentration n-type semiconductor layer, so that the charge It is possible to have a knee characteristic in the accumulation operation, and it is possible to increase the dynamic range and increase the sensitivity.

【0074】また、素子に印加するバイアスVV を、光
吸収層側でキャリア増倍層側よりも低く、また本発明の
バイアスVV の条件式を満足するVV とすることによ
り、従来より低電圧で駆動することができる。
[0074] Further, the bias V V to be applied to the device, lower than the carrier multiplication layer side in the light absorption layer side, by the V V satisfying the condition of the bias V V of the present invention, conventionally It can be driven with a low voltage.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例の光電変換装置の構造及びエネ
ルギーバンド図。
FIG. 1 is a structure and energy band diagram of a photoelectric conversion device according to an embodiment of the present invention.

【図2】図1の実施例の光電変換装置の電流−電圧特
性。
2 is a current-voltage characteristic of the photoelectric conversion device according to the embodiment of FIG.

【図3】図1の実施例の光電変換装置の電荷蓄積動作を
行なった際の入出力特性を示す図。
FIG. 3 is a diagram showing input / output characteristics when a charge storage operation of the photoelectric conversion device of the embodiment of FIG. 1 is performed.

【図4】本発明の実施例の光電変換装置の製造工程を示
す。
FIG. 4 shows a manufacturing process of a photoelectric conversion device according to an embodiment of the present invention.

【図5】従来の手法により形成された光電変換素子の構
造を示すエネルギーバンド図。
FIG. 5 is an energy band diagram showing a structure of a photoelectric conversion element formed by a conventional method.

【図6】図5の従来の光電変換装置の電流−電圧特性を
示す図である。
6 is a diagram showing current-voltage characteristics of the conventional photoelectric conversion device of FIG.

【符号の説明】[Explanation of symbols]

600 基板 601 画素分離領域(p+ 型不純物打ち込み部) 602 スイッチMOSソース、ドレイン(n+ 型不
純物打ち込み部)(スイッチ素子) 603 ゲート絶縁膜 604 ゲート電極 605 層間絶縁膜 606 信号転送電極 607 層間絶縁膜 608 読み出し電極 609 平坦化層 610 画素電極 611 電子ブロッキング層(電荷注入素子層) 612 キャリア増倍部ユニット 613 光吸収層 614 正孔ブロッキング層(電荷注入素子層) 615 パッシベーション層 616 上部電極(透明電極)
600 substrate 601 pixel isolation region (p + type impurity implantation part) 602 switch MOS source, drain (n + type impurity implantation part) (switch element) 603 gate insulating film 604 gate electrode 605 interlayer insulating film 606 signal transfer electrode 607 interlayer insulating Film 608 Read-out electrode 609 Planarization layer 610 Pixel electrode 611 Electron blocking layer (charge injection device layer) 612 Carrier multiplication unit 613 Light absorption layer 614 Hole blocking layer (charge injection device layer) 615 Passivation layer 616 Top electrode (transparent) electrode)

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 電荷注入阻止層間に配置された所要の禁
制帯幅Eg1 を有する光吸収層と、単数又は複数の傾斜
バンドギャップ層を含むキャリア増倍部とを有して構成
される光電変換部を有し、 かつ、上記傾斜バンドギャップ層は、最小禁制帯幅Eg
2 及び最大禁制帯幅Eg3 を内部に備え、かつ両者が接
するように配置されてヘテロ接合を形成し、さらに両端
にEg2 <Eg4 <Eg3 なるEg4 の禁制帯幅を備え
て、前記禁制帯幅Eg2 、Eg3 の両方の領域から、前
記Eg4 との間で、禁制帯幅が連続的に変化し、 かつ、上記ヘテロ接合部での価電子帯のエネルギー段差
が伝導帯のエネルギー段差より大きい構造を持つ光電変
換装置において、 上記ヘテロ接合を形成する部分の内、少なくとも上記最
小禁制帯幅Eg2の部分が、高濃度のn型半導体である
ことを特徴とする光電変換装置。
1. A photoelectric device including a light absorption layer having a required forbidden band width Eg 1 disposed between charge injection blocking layers, and a carrier multiplication portion including one or more inclined band gap layers. And the graded bandgap layer has a minimum forbidden band width Eg.
2 and includes a maximum forbidden band width Eg 3 therein, and includes a bandgap of being arranged so they are in contact to form a heterojunction, Eg 2 <Eg 4 <Eg 3 becomes Eg 4 in both the end, The forbidden band width continuously changes between both regions of the forbidden band widths Eg 2 and Eg 3 and the Eg 4 , and the energy step of the valence band at the heterojunction portion is a conduction band. In the photoelectric conversion device having a structure larger than the energy step of the photoelectric conversion device, at least a portion having the minimum forbidden band width Eg 2 of the portion forming the heterojunction is a high-concentration n-type semiconductor. apparatus.
【請求項2】 請求項1に記載の光電変換装置の駆動方
法において、 上記光電変換装置の光吸収層とキャリア増倍部の両端に
印加されるバイアス電圧VV を、上記光吸収層側で、上
記キャリア増倍層側より高い電位として駆動することを
特徴とする光電変換装置の駆動方法。
2. The method for driving a photoelectric conversion device according to claim 1, wherein a bias voltage V V applied to both ends of the light absorption layer and the carrier multiplication portion of the photoelectric conversion device is applied to the light absorption layer side. A driving method of a photoelectric conversion device, characterized in that the photoelectric conversion device is driven at a higher potential than the carrier multiplication layer side.
【請求項3】 上記光電変換装置の光吸収層とキャリア
増倍部の両端に印加されるバイアス電圧VV として、 (ただし、上式において、 EV OFF :禁制帯幅が最大値から最小値に不連続に変化
するヘテロ接合部での価電子帯のエネルギー段差、 dp :光吸収層の膜厚、 dA :キャリア増倍部の膜厚、 dGRD int :傾斜バンドギャップ層一層の膜厚、 dEG2 dop :高濃度不純物添加された最大禁制帯幅をも
つ層一層の膜厚、 n:最大禁制帯幅を持つ層と最小禁制帯幅を持つ層のヘ
テロ接合部の数)で与えられる電圧を印加して駆動する
ことを特徴とする請求項2に記載の光電変換装置の駆動
方法。
3. The bias voltage V V applied to both ends of the light absorption layer and the carrier multiplication portion of the photoelectric conversion device is: (However, in the above equation, E V OFF: energy step of the valence band at the heterojunction that forbidden band changes discontinuously from the maximum value to the minimum value, d p: thickness of the light absorbing layer, d A : Film thickness of carrier multiplication part, d GRD int : film thickness of one layer of the graded band gap layer, d EG2 dop : film thickness of one layer having the maximum forbidden band width doped with high concentration impurity, n: maximum forbidden band width 3. The method of driving a photoelectric conversion device according to claim 2, wherein the photoelectric conversion device is driven by applying a voltage given by the number of heterojunctions of the layer having the gap and the layer having the minimum forbidden band width.
JP3332786A 1991-11-22 1991-11-22 Photo conversion device and drive method thereof Pending JPH05145109A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP3332786A JPH05145109A (en) 1991-11-22 1991-11-22 Photo conversion device and drive method thereof
DE69231398T DE69231398T2 (en) 1991-11-22 1992-11-20 Photoelectric converter and control method therefor
EP92119795A EP0543391B1 (en) 1991-11-22 1992-11-20 Photoelectric conversion device and method of driving the same
US08/352,688 US5767560A (en) 1991-11-22 1994-11-30 Photoelectric conversion device and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3332786A JPH05145109A (en) 1991-11-22 1991-11-22 Photo conversion device and drive method thereof

Publications (1)

Publication Number Publication Date
JPH05145109A true JPH05145109A (en) 1993-06-11

Family

ID=18258804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3332786A Pending JPH05145109A (en) 1991-11-22 1991-11-22 Photo conversion device and drive method thereof

Country Status (1)

Country Link
JP (1) JPH05145109A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6350998B1 (en) 1998-06-24 2002-02-26 Nec Corporation Ultraspeed low-voltage drive avalanche multiplication type semiconductor photodetector
JPWO2004079311A1 (en) * 2003-03-07 2006-06-08 富士通株式会社 Electromagnetic radiation sensor and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6350998B1 (en) 1998-06-24 2002-02-26 Nec Corporation Ultraspeed low-voltage drive avalanche multiplication type semiconductor photodetector
JPWO2004079311A1 (en) * 2003-03-07 2006-06-08 富士通株式会社 Electromagnetic radiation sensor and manufacturing method thereof
US7365327B2 (en) 2003-03-07 2008-04-29 Fujitsu Limited Electromagnetic radiation sensor and method for fabricating the same

Similar Documents

Publication Publication Date Title
US11043529B2 (en) CMOS pixels comprising epitaxial layers for light-sensing and light emission
US6943051B2 (en) Method of fabricating heterojunction photodiodes integrated with CMOS
US9142584B2 (en) Solid-state imaging device with pixel isolation portion, method for manufacturing solid-state imaging device, and electronic apparatus
US7888156B2 (en) Predoped transfer gate for a CMOS image sensor
JPH06151801A (en) Photoelectric converter and manufacture thereof
EP1642340B1 (en) Tailoring gate work-function in image sensors
JPH07115184A (en) Layer-built solid-state image pickup device and its manufacture
JPH05198787A (en) Solid-state image pickup device and manufacture thereof
JP2008508702A5 (en)
US20100193848A1 (en) Image sensor of stacked layer structure and manufacturing method thereof
US20070023796A1 (en) Pinning layer for pixel sensor cell and method thereof
US4453184A (en) Solid state imaging device
US7875491B2 (en) CMOS image sensors and methods of manufacturing the same
EP0543391B1 (en) Photoelectric conversion device and method of driving the same
JPS6292365A (en) Semiconductor device and manufacture thereof
JPH05335615A (en) Photoelectric conversion device
JPH04261071A (en) Photoelectric converter
US5600152A (en) Photoelectric conversion device and its manufacturing method
JPH05145110A (en) Photo conversion device and drive method thereof
JPH05145109A (en) Photo conversion device and drive method thereof
JPH0513802A (en) Photoelectric transfer device
KR100749268B1 (en) Image sensor and method for manufacturing the same
JPH05145108A (en) Drive method of photoconversion device
JPH07335936A (en) Optoelectric transducer
Chikamura et al. A high-sensitivity solid-state image sensor using a thin-film ZnSe-Zn 1-x Cd x Te heterojunction photosensor