JPH05122929A - Switching power supply - Google Patents
Switching power supplyInfo
- Publication number
- JPH05122929A JPH05122929A JP28272791A JP28272791A JPH05122929A JP H05122929 A JPH05122929 A JP H05122929A JP 28272791 A JP28272791 A JP 28272791A JP 28272791 A JP28272791 A JP 28272791A JP H05122929 A JPH05122929 A JP H05122929A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- waveform
- voltage
- output
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】主出力回路と、従出力回路とを持
つ多出力のスイッチング電源において、本発明は、従出
力回路部の構成に関する。更に詳述すると、この従出力
回路は、当該回路に加えられるパルス状電圧のパルス幅
を適切に切り出すことで、所望の値の直流出力電圧を得
る方式のものである。BACKGROUND OF THE INVENTION 1. Field of the Invention In a multi-output switching power supply having a main output circuit and a slave output circuit, the present invention relates to a structure of a slave output circuit section. More specifically, the secondary output circuit is of a system that obtains a DC output voltage of a desired value by appropriately cutting out the pulse width of the pulsed voltage applied to the circuit.
【０００２】[0002]
【従来の技術】図５は、主出力回路と、従出力回路とを
備えた従来の多出力のスイッチング電源を示す図であ
る。主出力回路とは、トランスＴの１次側の主スイッチ
Q1を制御する信号S1の基になる電圧V1を提供する出力回
路のことである。ここでPWM 回路３は、主出力回路１の
出力電圧V1が設定電圧（図示せず）と一致するようなパ
ルス幅信号S1を出力して、スイッチQ1のデューティを制
御する。その結果、２次巻線W3に誘起される電圧のデュ
ーティが変化し、整流・平滑されて主出力回路１の出力
電圧V1が設定電圧となる。主出力回路は、２次巻線W3
と、この誘起電圧を整流するダイオードD1と、この整流
波形を平滑するチョークコイルL1とコンデンサC1より構
成される回路と、チョークコイルL1のエネルギーを放出
する作用のダイオードD2である。なお主出力回路１の出
力電圧v1は、フォトカプラ２で絶縁されて、トランスＴ
の１側へ帰還される。2. Description of the Related Art FIG. 5 is a diagram showing a conventional multi-output switching power supply having a main output circuit and a slave output circuit. The main output circuit is the main switch on the primary side of the transformer T.
It is an output circuit that provides a voltage V1 that underlies a signal S1 that controls Q1. Here, the PWM circuit 3 outputs a pulse width signal S1 such that the output voltage V1 of the main output circuit 1 matches a set voltage (not shown), and controls the duty of the switch Q1. As a result, the duty of the voltage induced in the secondary winding W3 changes, is rectified and smoothed, and the output voltage V1 of the main output circuit 1 becomes the set voltage. The main output circuit is the secondary winding W3
A diode D1 for rectifying the induced voltage, a circuit including a choke coil L1 and a capacitor C1 for smoothing the rectified waveform, and a diode D2 for discharging the energy of the choke coil L1. The output voltage v1 of the main output circuit 1 is insulated by the photocoupler 2 and the transformer T
Will be returned to the 1 side.
【０００３】従出力回路とは、主出力回路の巻線W3と別
に巻装された２次巻線W2に接続され、この巻線W2の誘起
電圧から直流電圧を得る回路のことである。従出力回路
の巻線W2に誘起される電圧Voのデューティは、主出力回
路の負荷電流値Ｉout により変化するので、対策を施さ
ないと、従出力回路10の直流出力電圧V2は、変動してし
まう。そこで、従出力回路10は、一般に直流出力電圧V2
を安定化する手段を備えている。この直流出力電圧V2を
安定化する手段が、後述する同期波形発生回路６とPWM
回路５とドライブ回路４である。図５において、巻線W2
の誘起電圧Vo（図６(1) 参照）は、ダイオードD3により
整流され、スイッチ素子であるFET Q2に加えられる。FE
T Q2は、ドライブ回路４により、そのオン・オフが制御
される。スイッチ素子Q2を通過した電圧は、チョークコ
イルL2とコンデンサC2で平滑されリプルの小さい直流出
力電圧V2となる。ダイオードD4は、Q2がオフの期間にチ
ョークコイルL2に蓄えられたエネルギ−を放出する作用
を持つ。The secondary output circuit is a circuit which is connected to the secondary winding W2 wound separately from the winding W3 of the main output circuit and obtains a DC voltage from the induced voltage of the winding W2. Since the duty of the voltage Vo induced in the winding W2 of the slave output circuit changes according to the load current value I out of the main output circuit, the DC output voltage V2 of the slave output circuit 10 will fluctuate unless measures are taken. Will end up. Therefore, the secondary output circuit 10 generally uses the DC output voltage V2
Equipped with a means to stabilize. The means for stabilizing the DC output voltage V2 is the synchronous waveform generating circuit 6 and the PWM which will be described later.
The circuit 5 and the drive circuit 4. In FIG. 5, winding W2
The induced voltage Vo (see FIG. 6 (1)) is rectified by the diode D3 and added to the FET Q2 which is a switching element. FE
ON / OFF of T Q2 is controlled by the drive circuit 4. The voltage that has passed through the switch element Q2 is smoothed by the choke coil L2 and the capacitor C2 and becomes the DC output voltage V2 with small ripple. The diode D4 has a function of releasing the energy stored in the choke coil L2 while Q2 is off.
【０００４】この直流出力電圧V2は、巻線W2の電圧Voを
導入し図６(3) に示すような同期波形を出力する同期波
形発生回路６と、この直流出力電圧V2と同期波形発生回
路６の出力とを導入しドライブ回路４を図６(2) のよう
に制御するPWM 回路５により安定化される。This DC output voltage V2 is a synchronous waveform generating circuit 6 for introducing the voltage Vo of the winding W2 and outputting a synchronous waveform as shown in FIG. 6 (3), and this DC output voltage V2 and the synchronous waveform generating circuit. 6 is introduced and stabilized by the PWM circuit 5 which controls the drive circuit 4 as shown in FIG. 6 (2).
【０００５】このような図５の装置は、次のように動作
する。コンデンサC3の両端には、直流電圧Ｖinが発生し
ている。スイッチ素子Q1は、PWM 回路３によりオン・オ
フ制御される。従って、１次巻線W1へ断続的に電圧が加
えられるので、２次巻線W2とW3には、誘起電圧が発生す
る。ここで、主出力回路で得られる直流出力電圧V1は、
フォトカプラ２を介してトランスＴの１次側に帰還され
る。そしてこの直流出力電圧V1が設定電圧（図示せず）
となるようにPWM 回路３にてパルス幅変調信号S1を作
り、これに基づいて、主スイッチ素子Q1のオン・オフを
制御する。他方の２次巻線W2にも、上記スイッチ素子Q1
の動作に基づいて、図６(1) に示すようなパルス状電圧
Voが誘起される。The device shown in FIG. 5 operates as follows. A DC voltage V in is generated across the capacitor C3. The switch element Q1 is on / off controlled by the PWM circuit 3. Therefore, since a voltage is intermittently applied to the primary winding W1, an induced voltage is generated in the secondary windings W2 and W3. Here, the DC output voltage V1 obtained in the main output circuit is
It is fed back to the primary side of the transformer T via the photocoupler 2. This DC output voltage V1 is the set voltage (not shown)
The PWM circuit 3 produces a pulse width modulation signal S1 so that the main switch element Q1 is turned on and off based on the pulse width modulation signal S1. Also on the other secondary winding W2, the switching element Q1
Based on the operation of the pulse voltage as shown in Fig. 6 (1).
Vo is induced.
【０００６】ここで、この２次巻線W2に誘起される電圧
Voのデューティは、主出力回路側の負荷電流Ｉout によ
り、変動する。その理由は次の通りである。主出力回路
の負荷電流Ｉout が増大すると、直流出力電圧V1を一定
に保つため、主スイッチQ1のデューティは、増加する。
従って、巻線W3と同一のコアに巻装された巻線W2の誘起
電圧Voのデューティも変化する。この様に、巻線W2の誘
起電圧Voのデューティが変動しても、図５の装置は、直
流出力電圧V2が一定となるように制御動作している。そ
の制御動作を説明する。既述したように従出力回路10に
加えられる入力電圧Voは、図６(1) のような波形であ
る。同期波形発生回路６は、この入力電圧Voを導入し、
入力電圧VoがHIGHの期間Tpだけ（図６参照）、ランプ波
状（鋸波状）に増加する同期波形（図６(3) 参照）を出
力する。この同期波形は、トランスＴの１次側のスイッ
チング波形に同期した信号であり、同期波形発生回路６
は、２次巻線W2の誘起電圧Voのオン側（HIGH）を検出し
て、この波形を作っている。PWM回路５は、この図６(3)
の同期波形と、直流出力電圧V2とを導入して、比較電
圧Vkを作り出す。Here, the voltage induced in the secondary winding W2
The duty of Vo varies depending on the load current I out on the main output circuit side. The reason is as follows. When the load current I out of the main output circuit increases, the DC output voltage V1 is kept constant, so the duty of the main switch Q1 increases.
Therefore, the duty of the induced voltage Vo of the winding W2 wound around the same core as the winding W3 also changes. Thus, even if the duty of the induced voltage Vo of the winding W2 fluctuates, the device of FIG. 5 performs control operation so that the DC output voltage V2 becomes constant. The control operation will be described. As described above, the input voltage Vo applied to the secondary output circuit 10 has a waveform as shown in FIG. 6 (1). The synchronous waveform generating circuit 6 introduces this input voltage Vo,
During the period Tp when the input voltage Vo is HIGH (see FIG. 6), a synchronizing waveform (see FIG. 6 (3)) that increases in a ramp wave shape (sawtooth wave) is output. This synchronizing waveform is a signal synchronized with the switching waveform on the primary side of the transformer T, and the synchronizing waveform generating circuit 6
Detects the on-side (HIGH) of the induced voltage Vo of the secondary winding W2 and creates this waveform. The PWM circuit 5 is shown in FIG. 6 (3).
And a DC output voltage V2 are introduced to create a comparison voltage Vk.
【０００７】PWM 回路５が作り出すこの比較電圧Vk（図
６(3) 参照）は、従出力回路10の直流出力電圧V2が、設
定電圧（図示せず）より高い場合、上昇する。PWM 回路
５は、自ら作り出した比較電圧Vkと、図６(3) の同期波
形とを比べ、 比較電圧Vk ＜ 同期波形値 の期間、スイッチ素子Q2がオンとなる（図６(2) 参照）
ような信号をドライブ回路４に加える。具体的に説明す
ると、直流出力電圧V2が設定電圧より高い場合、図６
(3) の比較電圧Vkは、上昇する。従って、比較電圧Vk
＜ 同期波形値 となる期間、つまり、スイッチ素子
Q2がオンとなる期間が、減少する。その結果、チョーク
コイルL2とコンデンサC2で構成される平滑回路へ供給さ
れる電気量が減少するので、直流出力電圧V2の値は減少
し、設定電圧に近付く。逆に、直流出力電圧V2が設定電
圧より低い場合、比較電圧Vkは低下し、上述の動作と逆
にる。つまり、スイッチ素子Q2がオンとなる期間が拡が
り、チョークコイルL2とコンデンサC2に供給される電気
量が増大するので、直流出力電圧V2は増加する。即ち、
直流出力電圧V2は、設定電圧に近付く。This comparison voltage Vk (see FIG. 6 (3)) produced by the PWM circuit 5 rises when the DC output voltage V2 of the secondary output circuit 10 is higher than a set voltage (not shown). The PWM circuit 5 compares the comparison voltage Vk created by itself with the synchronization waveform of FIG. 6 (3), and the switch element Q2 is turned on during the period of the comparison voltage Vk <synchronization waveform value (see FIG. 6 (2)).
Such a signal is applied to the drive circuit 4. More specifically, when the DC output voltage V2 is higher than the set voltage, as shown in FIG.
The comparison voltage Vk in (3) rises. Therefore, the comparison voltage Vk
<Period that becomes the synchronous waveform value, that is, switch element
The period that Q2 is on decreases. As a result, the amount of electricity supplied to the smoothing circuit composed of the choke coil L2 and the capacitor C2 decreases, so that the value of the DC output voltage V2 decreases and approaches the set voltage. On the contrary, when the DC output voltage V2 is lower than the set voltage, the comparison voltage Vk decreases, which is the reverse of the above operation. That is, the period during which the switch element Q2 is turned on is extended, and the amount of electricity supplied to the choke coil L2 and the capacitor C2 is increased, so that the DC output voltage V2 is increased. That is,
The DC output voltage V2 approaches the set voltage.
【０００８】[0008]
【発明が解決しようとする課題】しかし、実際のPWM 回
路５とドライブ回路４等は、それぞれ遅延時間を持って
いる（図６(3) 参照）。これら遅延時間の総和をTdとす
ると、Tdは約200 nsである。従って、或る時刻TAで、比
較電圧Vk ＜ 同期波形値 となってもPWM 回路５が、
これを検出して、スイッチ素子Q2を実際にオンにするま
でに、時間Tdかかる（図６(2) 参照）。そのため、従出
力回路10に加えられる入力パルス幅Tp（トランスＴの出
力パルス幅でもある）に対して、最大（Tp−Td）のパル
ス幅しか、スイッチ素子Q2を介して平滑回路（L2とC2で
構成される回路）へ供給することができない。ここで、
図５の電源のスイッチング周波数が、100 KHz程度の低
い周波数であれば（入力パルス幅Tpは、約３μs ）、Td
＝200 ns << Tp＝３μs なので、図６(3)に示す遅延
時間Tdは、無視できる程である。しかし、低周波のスイ
ッチング電源は、トランスの形状や回路素子が大きくな
るので、小形化のため近年、スイッチング周波数を高周
波で設計するようになってきている。However, the actual PWM circuit 5, the drive circuit 4 and the like each have a delay time (see FIG. 6 (3)). If the sum of these delay times is Td, Td is about 200 ns. Therefore, at a certain time TA, even if the comparison voltage Vk becomes smaller than the synchronous waveform value, the PWM circuit 5
It takes time Td to detect this and to actually turn on the switch element Q2 (see FIG. 6 (2)). Therefore, with respect to the input pulse width Tp (which is also the output pulse width of the transformer T) applied to the slave output circuit 10, only the maximum (Tp-Td) pulse width is passed through the smoothing circuit (L2 and C2 via the switch element Q2. Circuit configured with) cannot be supplied. here,
If the switching frequency of the power supply in FIG. 5 is a low frequency of about 100 KHz (input pulse width Tp is about 3 μs), Td
= 200 ns << Tp = 3 μs, the delay time Td shown in FIG. 6 (3) is negligible. However, since a low-frequency switching power supply has a large transformer shape and a large circuit element, in recent years, a switching frequency has been designed to be a high frequency for downsizing.
【０００９】しかし高周波のスイッチング電源では、入
力パルス幅Tpが小さくなるので、遅延時間Tdの占める割
合が大きくなり、遅延時間Tdを無視できなくなる。具体
的に述べると、入力パルス幅Tpが、遅延時間Tdに比べて
比較的大きくなるスイッチング周波数が300KHz以上の高
周波（Tp＜１μs ）では、遅延時間Tdの占める割合が大
きくなる。従って、従出力回路10から大電流を出力しよ
うとすると、平滑回路（L2とC2で構成される回路）に供
給される電気量が少ないので、出力を確保できなくなる
と言う問題がある。However, in a high-frequency switching power supply, the input pulse width Tp is small, so that the proportion of the delay time Td is large, and the delay time Td cannot be ignored. Specifically, at a high frequency (Tp <1 μs) where the switching frequency is 300 KHz or more, where the input pulse width Tp is relatively larger than the delay time Td, the delay time Td occupies a large proportion. Therefore, when trying to output a large current from the secondary output circuit 10, there is a problem that the output cannot be secured because the amount of electricity supplied to the smoothing circuit (the circuit configured by L2 and C2) is small.
【００１０】本発明の目的は、PWM 回路５とドライブ回
路４等における遅延時間Tdに影響されず、高周波のスイ
ッチング周波数でも大電流を供給できるスイッチング電
源を提供することである。An object of the present invention is to provide a switching power supply which is not affected by the delay time Td in the PWM circuit 5 and the drive circuit 4 and can supply a large current even at a high switching frequency.
【００１１】[0011]
【課題を解決するための手段】本発明は、トランスの１
次側に主スイッチ(Q1)を備え、この１次側に加えられた
直流電圧(Vin) をスイッチング制御することで、２次側
の第１巻線(W3)に誘起される電圧を制御し、２次側の誘
起電圧から直流出力を得るスイッチング電源において、
前記トランスの２次側に設けた第２巻線(W2)と、この第
２巻線の出力の整流波形を平滑する平滑回路と、この第
２巻線と平滑回路の間に設けられ、オン・オフ動作する
ことで、通過する電気量を制御する通過量制御手段(Q2,
４) と、前記スイッチングのオフ・タイミングを検出す
る検出回路(11)と、このオフ・タイミングから次のオフ
・タイミングの期間まで、一定の傾斜で繰り返し推移す
る鋸形の同期波形を発生する波形発生回路(12)と、前記
平滑回路の出力電圧と設定電圧を導入し、比較信号を出
力する誤差増幅器と、前記同期波形と比較信号を導入
し、この２つの信号の大小を比較して得られる信号(Ve)
を前記通過量制御手段に出力するコンパレータ(13)と、
を備えるようにしたものである。SUMMARY OF THE INVENTION The present invention is a transformer.
The main switch (Q1) is provided on the secondary side, and by controlling the switching of the DC voltage (V in ) applied to this primary side, the voltage induced in the first winding (W3) on the secondary side is controlled. In a switching power supply that obtains a DC output from the induced voltage on the secondary side,
A second winding (W2) provided on the secondary side of the transformer, a smoothing circuit that smoothes the rectified waveform of the output of the second winding, and a smoothing circuit that is provided between the second winding and the smoothing circuit.・ Passage amount control means (Q2,
4), a detection circuit (11) for detecting the off-timing of the switching, and a waveform for generating a sawtooth synchronous waveform that repeatedly changes at a constant slope from this off-timing to the next off-timing period A generator circuit (12), an error amplifier for introducing the output voltage and the set voltage of the smoothing circuit and outputting a comparison signal, and the synchronization waveform and the comparison signal are introduced, and the magnitudes of these two signals are compared to obtain Signal (Ve)
And a comparator (13) for outputting to the passage amount control means,
Is provided.
【００１２】[0012]
【作用】波形発生回路が出力する同期波形は、オフ・タ
イミングから次のオフ・タイミングまで、一定の傾斜で
推移する鋸形の波形である。誤差増幅器は、平滑回路の
出力電圧と、設定電圧との偏差に応じて変化する比較信
号を出力する。例えば、出力電圧＜設定電圧 の場合、
この比較信号は減少する方向に推移し、出力電圧＞設定
電圧 の場合、この比較信号は増加する方向に推移す
る。出力電圧＝設定電圧となれば、この比較信号は、或
る電圧で安定する。コンパレータは、同期波形と、比較
信号の大小を比較した結果得られる信号Veを出力する。
ここで本発明でも、従来例と同様にコンパレータ13とド
ライブ回路４等における遅延時間Tdが存在するので、比
較電圧Vk ＜ 同期波形値 となってもスイッチ素子Q2
は、直ちにオンになれず、遅延時間Td後にオンとなる。The synchronizing waveform output from the waveform generating circuit is a sawtooth waveform that changes with a constant slope from the off timing to the next off timing. The error amplifier outputs a comparison signal that changes according to the deviation between the output voltage of the smoothing circuit and the set voltage. For example, if output voltage <set voltage,
The comparison signal changes in the decreasing direction, and when the output voltage> the set voltage, the comparison signal changes in the increasing direction. When the output voltage = the set voltage, the comparison signal becomes stable at a certain voltage. The comparator outputs a signal Ve obtained as a result of comparing the size of the comparison signal with the synchronization waveform.
Here, also in the present invention, since the delay time Td in the comparator 13 and the drive circuit 4 and the like exists as in the conventional example, even if the comparison voltage Vk <the synchronization waveform value, the switching element Q2
Cannot turn on immediately, but turn on after a delay time Td.
【００１３】しかし、本発明の鋸形の同期波形は、従来
例の同期波形と異なり、オフ・タイミングから次のオフ
・タイミングまで、一定の傾斜で推移する鋸形の波形で
ある。このため、確実に入力パルス幅Tpの全体（従出力
回路入力された全部の電気量）を平滑回路へ通過させる
ことができる。説明を加えると、通過量制御手段がオン
となるのは、比較電圧Vk ＜ 同期波形値 の期間であ
る（図２(4) 参照）。ここで、本発明の同期波形は、オ
フ・タイミングから次のオフ・タイミングまで、一定の
傾斜で推移する鋸形の波形であるので、比較電圧Vkのレ
ベルが下がれば、益々、通過量制御手段のオン期間を増
加させることができる。一方従来装置では、図６(3) に
示すように同期波形における鋸波形の発生期間は、入力
パルス幅Tpの期間しか存在しなかった。そのため最大で
も（Tp−Td）のパルス幅しかスイッチ素子Q2を介して平
滑回路へ供給することができない。However, unlike the synchronization waveform of the conventional example, the sawtooth synchronization waveform of the present invention is a sawtooth waveform that changes with a constant slope from one off timing to the next off timing. Therefore, the entire input pulse width Tp (the total amount of electricity input to the secondary output circuit) can be reliably passed through the smoothing circuit. In addition, the passage amount control means is turned on during the period of the comparison voltage Vk <the synchronous waveform value (see FIG. 2 (4)). Here, since the synchronization waveform of the present invention is a sawtooth waveform that changes with a constant slope from one off timing to the next off timing, if the level of the comparison voltage Vk decreases, the passage amount control means is increasingly provided. The ON period of can be increased. On the other hand, in the conventional apparatus, as shown in FIG. 6 (3), the sawtooth waveform is generated in the synchronizing waveform only during the input pulse width Tp. Therefore, only a maximum pulse width (Tp-Td) can be supplied to the smoothing circuit via the switch element Q2.
【００１４】[0014]
【実施例】図１は本発明に係るスイッチング電源の構成
例を示す図、図２は図１及び図３のタイムチャート、図
３は図１のブロック部を具体化した構成例を示す図、図
４は他の実施例を示す図である。FIG. 1 is a diagram showing a configuration example of a switching power supply according to the present invention, FIG. 2 is a time chart of FIGS. 1 and 3, and FIG. 3 is a diagram showing a configuration example in which the block section of FIG. 1 is embodied. FIG. 4 is a diagram showing another embodiment.
【００１５】本発明は、既述したように、従出力回路の
構成に特徴があるので、図５で示した主出力回路１、こ
の主出力回路１からトランスＴの１次側への帰還回路
（フォトカプラ２とPWM 回路３）などの図示は省略して
ある。まず、図１を参照して本発明の概要を説明する。
同図において、トランスＴの１次側の主スイッチQ1は、
図示しない主出力回路からの制御信号S1（図５参照）に
よりスイッチングされる。従って、２次側の巻線W2に
は、電圧が誘起される。従出力回路の構成は、次の如く
である。D3は、巻線W2の一端にアノードが接続されたダ
イオード、 Q2は、このダイオードD3のカソードに一端
が接続されたスイッチ素子、 D4は、このスイッチ素子
Q2の他端にカソードが接続され、アノードがトランスＴ
の巻線W2の他端に接続されたダイオード、 L2は、ダイ
オードD4のカソードに一端が接続されたチョークコイ
ル、 C2は、このチョークコイルL2の他端とダイオード
D4のアノードの間に接続されたコンデンサ、 ４は、ス
イッチ素子Q2であるFET のゲートに制御信号を加えるド
ライブ回路である。ここで、チョークコイルL2とコンデ
ンサC2は、平滑回路を構成し、スイッチ素子Q2とドライ
ブ回路４は、オン・オフ動作することで、平滑回路へ供
給する電気量を制御する通過量制御手段を構成する。As described above, the present invention is characterized by the configuration of the slave output circuit. Therefore, the main output circuit 1 shown in FIG. 5 and the feedback circuit from this main output circuit 1 to the primary side of the transformer T are shown. Illustration of (photocoupler 2 and PWM circuit 3) etc. is omitted. First, the outline of the present invention will be described with reference to FIG.
In the figure, the main switch Q1 on the primary side of the transformer T is
Switching is performed by a control signal S1 (see FIG. 5) from a main output circuit (not shown). Therefore, a voltage is induced in the secondary winding W2. The configuration of the slave output circuit is as follows. D3 is a diode whose anode is connected to one end of winding W2, Q2 is a switch element whose one end is connected to the cathode of this diode D3, and D4 is this switch element
The cathode is connected to the other end of Q2 and the anode is the transformer T
, The diode connected to the other end of winding W2, L2 is the choke coil whose one end is connected to the cathode of diode D4, C2 is the other end of this choke coil L2 and the diode
A capacitor 4 is connected between the anodes of D4 and 4 is a drive circuit for applying a control signal to the gate of the FET that is the switching element Q2. Here, the choke coil L2 and the capacitor C2 form a smoothing circuit, and the switch element Q2 and the drive circuit 4 form a passing amount control means for controlling the amount of electricity supplied to the smoothing circuit by performing on / off operations. To do.
【００１６】これらは図５で説明したものと同様な作用
・効果を果たすものであり、ここの部分は、本発明の特
徴とする構成ではない。次に説明する構成要素が本発明
の特徴とするものである。11は検出回路であり、スイッ
チングのオフ・タイミングを検出するものである。即
ち、図２(1) の波形において、オフとなるタイミング
（時刻t2,t4 ，…）を検出するものである。These have the same functions and effects as those described with reference to FIG. 5, and the portions here are not the constitution characterizing the present invention. The components described below are features of the present invention. Reference numeral 11 denotes a detection circuit, which detects the off timing of switching. That is, in the waveform of FIG. 2 (1), the timing of turning off (time t2, t4, ...) Is detected.
【００１７】12は波形発生回路であり、オフ・タイミン
グから次のオフ・タイミングの期間まで、一定の傾斜で
繰り返し推移する鋸形の同期波形を発生するものであ
る。即ち、図２(1) に図示するオフ・タイミングt2,t4,
…の期間に同期して発生を繰り返す鋸形の波形（図２
(4) 参照）を出力するものである。13はコンパレータで
あり、波形発生回路12が出力する同期波形と、後述する
誤差増幅器14が出力する比較信号を導入し、この２つの
信号の大小を比較して得られる信号Ve（図２(5) 参照）
をドライブ回路４に出力する。14は平滑回路の出力電圧
V2と設定電圧Vsを導入し、比較信号を出力する誤差増幅
器である。詳述すると、誤差増幅器14は、平滑回路の出
力電圧V2と、設定電圧Vsとの偏差に応じて変化する比較
信号を出力する。例えば、出力電圧V2＜設定電圧Vs の
場合、この比較信号は減少する方向に推移し、出力電圧
V2＞設定電圧Vs の場合、この比較信号は増加する方向
に推移する。出力電圧V2＝設定電圧Vsとなれば、この比
較信号は、或る電圧で安定する。Reference numeral 12 denotes a waveform generating circuit, which generates a sawtooth synchronizing waveform which repeatedly changes with a constant inclination from the off timing to the next off timing period. That is, the off timings t2, t4, shown in FIG.
A sawtooth waveform that repeats generation in synchronization with the period
(See (4)). Reference numeral 13 denotes a comparator, which introduces a synchronization waveform output from the waveform generation circuit 12 and a comparison signal output from an error amplifier 14 described later, and compares the magnitude of these two signals to obtain a signal Ve (see FIG. ))
Is output to the drive circuit 4. 14 is the output voltage of the smoothing circuit
This is an error amplifier that outputs a comparison signal by introducing V2 and the set voltage Vs. More specifically, the error amplifier 14 outputs a comparison signal that changes according to the deviation between the output voltage V2 of the smoothing circuit and the set voltage Vs. For example, when the output voltage V2 <the set voltage Vs, the comparison signal changes in the decreasing direction,
When V2> set voltage Vs, this comparison signal changes in the increasing direction. When the output voltage V2 = the set voltage Vs, this comparison signal becomes stable at a certain voltage.
【００１８】このような図１の装置は、次のように動作
する。巻線W2には、図２(1) に示すようなスイッチング
波形が発生している。この図２(1) の波形において、t1
〜t2とt3〜t4は、主スイッチQ1がオンの期間であり、t2
〜t3は、主スイッチQ1がオフの期間である。検出回路11
は、この図２(1) の波形を取り入れて図２(3) に示すよ
うな微分波形を出力する。この微分波形は図２(1) のエ
ッジ部に同期して発生する波形である。ここで、微分波
形P2,P4,…は、オフ・タイミングt2,t4,…で得られるも
のである。波形発生回路12は、この図２(3) の波形を導
入し、これから図２(4) に示すような同期波形Vcを出力
する。即ち、オフ・タイミングt2,t4,…で発生する微分
波形P2,P4,…に同期したランプ波形を発生する。コンパ
レータ13は同期波形Vcと比較信号の電圧Vkの大きさを比
べ、比較電圧Vk＜ 同期波形値 となった時点で図２
(5) に示すパルス信号Veをドライブ回路４に出力する。
この信号Veを受けて、ドライブ回路４は、この信号Veが
HIGHの期間、スイッチ素子Q2をオンに駆動する。The apparatus shown in FIG. 1 operates as follows. A switching waveform as shown in FIG. 2 (1) is generated in the winding W2. In the waveform of Fig. 2 (1), t1
~ T2 and t3 to t4 are the periods when the main switch Q1 is on and t2
~ T3 is the period when the main switch Q1 is off. Detection circuit 11
Takes in the waveform of Fig. 2 (1) and outputs the differential waveform as shown in Fig. 2 (3). This differential waveform is a waveform that is generated in synchronization with the edge portion of FIG. Here, the differential waveforms P2, P4, ... Are obtained at the off timings t2, t4 ,. The waveform generating circuit 12 introduces the waveform shown in FIG. 2 (3) and outputs a synchronizing waveform Vc as shown in FIG. 2 (4). That is, a ramp waveform synchronized with the differential waveforms P2, P4, ... Generated at the off timings t2, t4 ,. The comparator 13 compares the synchronization waveform Vc with the magnitude of the voltage Vk of the comparison signal, and when the comparison voltage Vk <the synchronization waveform value becomes
The pulse signal Ve shown in (5) is output to the drive circuit 4.
Upon receiving this signal Ve, the drive circuit 4 receives this signal Ve
The switch element Q2 is driven on during the HIGH period.
【００１９】ここで本発明でも、従来例と同様にコンパ
レータ13とドライブ回路４等における遅延時間Tdが存在
するので、比較電圧Vk ＜ 同期波形値 となってもス
イッチ素子Q2は、直ちにオンになれず、遅延時間Td後に
オンとなる。しかし、本発明の鋸形の同期波形Vcは、図
６に示す従来例の同期波形と異なり、オフ・タイミング
から次のオフ・タイミングまで、一定の傾斜で推移する
鋸形の波形である。このため、確実に入力パルス幅Tpの
全体（従出力回路に入力された全部の電気量）を平滑回
路へ通過させることができる。Also in the present invention, since the delay time Td in the comparator 13 and the drive circuit 4 exists as in the conventional example, the switch element Q2 is immediately turned on even when the comparison voltage Vk <the synchronous waveform value. Instead, it turns on after the delay time Td. However, unlike the conventional synchronization waveform shown in FIG. 6, the sawtooth synchronization waveform Vc of the present invention is a sawtooth waveform that changes with a constant slope from one off timing to the next off timing. Therefore, the entire input pulse width Tp (the total amount of electricity input to the slave output circuit) can be reliably passed through the smoothing circuit.
【００２０】この理由を説明する。スイッチ素子Q2がオ
ンとなるのは、比較電圧Vk ＜ 同期波形値 の期間で
ある（図２(4),(5) 参照）。ここで、本発明の同期波形
は、オフ・タイミングから次のオフ・タイミングまで、
一定の傾斜で推移する鋸形の波形であるので、比較電圧
Vkのレベルが下がれば、益々、スイッチ素子Q2のオン期
間を増加させることができる。即ち、比較電圧Vkは、 従出力回路の出力電圧V2＝設定電圧Vs となるまで、その電圧レベルは下がるので（図２(4) の
Vk´ 参照）、信号Veのパルス幅を広げることができ
る。つまり、遅延時間Tdが存在しても、それ以上に比較
電圧Vkが低下できるので、信号Veのパルス幅を広げるこ
とができる。一方従来装置では、図６(3) に示すように
同期波形における鋸波形の発生期間は、入力パルス幅Tp
の期間しか存在しなかった。そのため最大でも（Tp−T
d）のパルス幅しかスイッチ素子Q2を介して平滑回路へ
供給することができない。The reason for this will be described. The switch element Q2 is turned on during the period of the comparison voltage Vk <the synchronous waveform value (see FIGS. 2 (4) and (5)). Here, the synchronization waveform of the present invention, from the off timing to the next off timing,
Since it has a sawtooth waveform that changes with a constant slope, the comparison voltage
The lower the level of Vk, the more the ON period of the switching element Q2 can be increased. That is, the voltage level of the comparison voltage Vk decreases until the output voltage V2 of the secondary output circuit = the set voltage Vs (see (2) in FIG. 2).
Vk '), and the pulse width of the signal Ve can be widened. That is, even if the delay time Td exists, the comparison voltage Vk can be further lowered, and thus the pulse width of the signal Ve can be widened. On the other hand, in the conventional device, as shown in FIG. 6 (3), the input pulse width Tp
It only existed for a period. Therefore, even at maximum (Tp−T
Only the pulse width of d) can be supplied to the smoothing circuit via the switch element Q2.
【００２１】次に図３を参照して、具体的構成例を説明
する。同図において、具体的に示したのは、図１の検出
回路11と、波形発生回路12である。図１の検出回路11の
ブロックは、図３ではダイオードD5,D6 と、抵抗R1〜R4
と、基準電圧Ｖref1を持つコンパレータU1と、コンデン
サC4とで構成される。また図１の波形発生回路12のブロ
ックは、図３では基準電圧Ｖref2を持つコンパレータU2
と、ダイオードD7と、抵抗R5,R6 と、コンデンサc5とで
構成される。Next, with reference to FIG. 3, a concrete example of the configuration will be described. In the figure, specifically shown are the detection circuit 11 and the waveform generation circuit 12 of FIG. The block of the detection circuit 11 in FIG. 1 includes diodes D5 and D6 and resistors R1 to R4 in FIG.
And a comparator U1 having a reference voltage V ref1 and a capacitor C4. Further, the block of the waveform generating circuit 12 in FIG. 1 is the comparator U2 having the reference voltage V ref2 in FIG.
, A diode D7, resistors R5 and R6, and a capacitor c5.
【００２２】その他の構成は、図１と同様であるため、
具体化した構成部に焦点を当てて図３の動作を説明す
る。図２(1) に示すトランスＴの出力電圧Voは、ダイオ
ードD5により整流され、更に抵抗R1，R2で分圧されて、
コンパレータU1に加えられる。コンパレ−タU1は、一方
の端子(+) に加えられている基準電圧Ｖref1と、トラン
スＴの出力電圧Voと比較して（図２(1) 参照）、その結
果、図２(2) に示す波形Vaを出力する。即ち、この波形
Vaは、トランスＴの出力電圧Voのエッジ部t1,t2,t3, …
で、極性が反転するパルス状の波形である。Since the other structure is similar to that of FIG.
The operation of FIG. 3 will be described focusing on the embodied components. The output voltage Vo of the transformer T shown in FIG. 2 (1) is rectified by the diode D5 and further divided by the resistors R1 and R2.
Added to comparator U1. The comparator U1 compares the reference voltage V ref1 applied to one terminal (+) with the output voltage Vo of the transformer T (see FIG. 2 (1)), and as a result, FIG. 2 (2). The waveform Va shown in is output. That is, this waveform
Va is the edge portion t1, t2, t3, ... Of the output voltage Vo of the transformer T.
Thus, it has a pulse-like waveform whose polarity is inverted.
【００２３】このコンパレータU1の出力信号Vaは、コン
デンサC4で微分されるので、コンパレータU2の入力端子
(-) には、図２(3) に示すように、トランスＴの出力電
圧Voのエッジに同期して発生する微分波形Vbが加えられ
る。ここで、微分波形VbのパルスP2，P4は、主スイッチ
Q1がオフになるタイミングに同期して発生する。なお、
ダイオードD6は、コンパレータU2の入力端子(-) に過大
なマイナス入力が入って、これを破損しないように保護
するものである。Since the output signal Va of the comparator U1 is differentiated by the capacitor C4, the input terminal of the comparator U2
As shown in FIG. 2 (3), a differential waveform Vb generated in synchronization with the edge of the output voltage Vo of the transformer T is added to (-). Here, the pulses P2 and P4 of the differential waveform Vb are the main switch
It occurs in synchronization with the timing when Q1 turns off. In addition,
The diode D6 protects the input terminal (-) of the comparator U2 from being damaged by an excessive negative input.
【００２４】コンパレータU2は、図２(3) に示す微分パ
ルスP1,P2,P3, …を入力端子(-) に、基準電圧Ｖref2を
入力端子(+) に導入してこれを比較する。そして、微分
パルスP2，P4が発生した時点で、 Ｖref2 ＜ 微分パルスP2,P4 の波高値 となるので、コンパレータU2の出力は、マイナス電位へ
急激に反転する。従って、コンデンサc5とダイオードD7
の回路において、図３に示すような電流i1が流れ、コン
デンサc5に蓄えられたエネルギーを放出する。The comparator U2 introduces the differential pulses P1, P2, P3, ... Shown in FIG. 2 (3) to the input terminal (-) and the reference voltage V ref2 to the input terminal (+) for comparison. Then, when the differential pulses P2 and P4 are generated, V ref2 <the peak value of the differential pulses P2 and P4, so that the output of the comparator U2 is rapidly inverted to the negative potential. Therefore, capacitor c5 and diode D7
In the circuit of, the current i1 shown in FIG. 3 flows, and the energy stored in the capacitor c5 is released.
【００２５】コンパレータU2は、微分パルスP2が消滅す
ると、入力端子(+) の電位の方が、入力端子(-) の電位
より高くなるので、その出力は、再びHIGHレベルとな
る。従ってダイオードD7はオフとなり、コンデンサc5の
電位は、電源Vcc と共通電位間に接続された２つの抵抗
R5とR6で分圧された電位を目指して一定の勾配で上昇す
る。即ち、コンデンサc5の電圧である信号Vcは、一定の
傾斜で増加するランプ波形となる（図２(4) 参照）。な
お、図２(4) の同期波形の最大電圧と勾配は、抵抗R5，
R6の値とコンデンサc5の容量で決定できる。そして時刻
t4にて、トランスＴの出力電圧Voの次の立ち下がりエッ
ジが発生して微分パルスP4が、コンパレータU2が加えら
れると、再び上述の動作が繰り返され、信号Vcの波形
は、急激にマイナス電位に落ち込み、そこからまた一定
の勾配で上昇する。このようにして図２(4) に示す同期
波形が作り出される。When the differential pulse P2 disappears, the potential of the input terminal (+) of the comparator U2 becomes higher than that of the input terminal (-), so that the output of the comparator U2 becomes HIGH level again. Therefore, the diode D7 is turned off, and the potential of the capacitor c5 becomes two resistances connected between the power source Vcc and the common potential.
It rises with a constant gradient toward the potential divided by R5 and R6. That is, the signal Vc, which is the voltage of the capacitor c5, has a ramp waveform that increases at a constant slope (see FIG. 2 (4)). The maximum voltage and slope of the synchronous waveform in Fig. 2 (4) are
It can be determined by the value of R6 and the capacitance of capacitor c5. And time
At t4, when the next falling edge of the output voltage Vo of the transformer T occurs and the differential pulse P4 is added to the comparator U2, the above operation is repeated again, and the waveform of the signal Vc sharply changes to the negative potential. It drops to and then rises at a constant gradient. In this way, the synchronization waveform shown in FIG. 2 (4) is created.
【００２６】なお、図３では、具体的構成例を上げて説
明したが、本発明の検出回路11と、波形発生回路12の構
成を図３の構成に限定するわけではない。また、図１，
図３では、スイッチングのタイミングを把握する信号と
して巻線W2の出力電圧Voを検出回路11に導入したが、図
５に示す巻線W3側からこの出力電圧Voに相当するタイミ
ング信号を導入するようにしてもよい。また、同期波形
は、各種の構成で作り出すことができる。図４はその１
例であり、図１の波形発生回路12のブロック部のみを示
したものである。なお、図４に示すコンパレータU2は、
図３のコンパレータU2に相当するものであるが、この場
合、図２(3) に示す微分パルスP1,P2,P3, …を入力端子
(+) に加え、基準電圧Ｖref2を入力端子(-)に加えたも
のである。従って、図２(3)の微分パルスP2,P4,…が発
生している期間以外は、その出力V1は、LOW レベルにあ
る。そして、微分パルスP2，P4, …が発生して基準電圧
Ｖref2を越えいてる期間だけHIGHレベルとなるので、図
４(1)に示すV1波形となる。また、上述では、PWM 回路
３がトランスＴの１次側に位置する所謂１次側制御方式
で説明したが、このPWM 回路３をトランスＴの２次側に
接続し、このPWM 回路３の出力を図示しないトランスを
介してトランスＴの１次側へ加えるようにしても良い
（これを２次側制御方式と言う）。Although a specific configuration example has been described with reference to FIG. 3, the configuration of the detection circuit 11 and the waveform generation circuit 12 of the present invention is not limited to the configuration of FIG. Also, in FIG.
In FIG. 3, the output voltage Vo of the winding W2 is introduced into the detection circuit 11 as a signal for grasping the switching timing, but the timing signal corresponding to this output voltage Vo may be introduced from the winding W3 side shown in FIG. You can Also, the synchronization waveform can be created in various configurations. Figure 1
This is an example, and only the block portion of the waveform generating circuit 12 in FIG. 1 is shown. The comparator U2 shown in FIG.
This is equivalent to the comparator U2 in Fig. 3, but in this case, the differential pulses P1, P2, P3, ... shown in Fig. 2 (3) are input terminals.
In addition to (+), the reference voltage V ref2 is applied to the input terminal (-). Therefore, the output V1 is at the LOW level except during the period in which the differential pulses P2, P4, ... Of FIG. Then, the differential pulse P2, P4, ... Is generated and becomes the HIGH level only during the period when the reference voltage Vref2 is exceeded, so that the V1 waveform shown in FIG. 4 (1) is obtained. Also, in the above description, the PWM circuit 3 is located on the primary side of the transformer T, but the so-called primary side control method has been described. May be added to the primary side of the transformer T via a transformer not shown (this is called a secondary side control system).
【００２７】増幅器U3とコンデンサC6は、積分回路を形
成している。そして、コンパレータU2の出力V1がLOW レ
ベルの期間は、図４に示す積分電流i2が流れるので、そ
の積分電圧Vcは図４(2) に示す波形のように積分定数C6
・R7の傾きで増加する。そして、コンパレータU2の出力
V1が、立ち上がるとダイオードD8がオンとなり、図４に
示す電流i3が流れて、積分コンデンサC6をマイナスにチ
ャージする。なお、この場合、C6・R8の積分時定数は、
小さい値に設定しているので、この立ち上がりエッジで
直ちに、積分コンデンサC6をマイナスにチャージでき
る。The amplifier U3 and the capacitor C6 form an integrating circuit. Then, while the output V1 of the comparator U2 is at the LOW level, the integrated current i2 shown in FIG. 4 flows, so that the integrated voltage Vc has an integration constant C6 as shown in the waveform of FIG. 4 (2).
・ Increases with the slope of R7. And the output of comparator U2
When V1 rises, the diode D8 is turned on, the current i3 shown in FIG. 4 flows, and the integration capacitor C6 is negatively charged. In this case, the integration time constant of C6 ・ R8 is
Since it is set to a small value, the integrating capacitor C6 can be charged negatively immediately at this rising edge.
【００２８】[0028]
【発明の効果】以上説明したように本発明によれば、コ
ンパレータ13やドライブ回路４などの遅延時間に影響さ
れずスイッチングのパルス幅の全部を電圧制御に利用で
きるようになった。その結果、高周波でも大電流の出力
を得ることができ、高い制御性を持つ従出力回路を実現
できる。この点に基づきトランスの出力電圧を高くしな
くても従出力電圧を確保できるため、低耐圧の電子部品
を使用できる。従って、小型、低損失のスイッチング電
源を作ることもできる。As described above, according to the present invention, the entire switching pulse width can be used for voltage control without being affected by the delay time of the comparator 13 and the drive circuit 4. As a result, a large current output can be obtained even at high frequencies, and a secondary output circuit having high controllability can be realized. Based on this point, the secondary output voltage can be secured without increasing the output voltage of the transformer, so that a low withstand voltage electronic component can be used. Therefore, it is possible to make a small-sized and low-loss switching power supply.
【図１】本発明に係るスイッチング電源の構成例を示す
図FIG. 1 is a diagram showing a configuration example of a switching power supply according to the present invention.
【図２】図１，図３のタイムチャートFIG. 2 is a time chart of FIGS. 1 and 3.
【図３】図１の具体的な構成例を示す図FIG. 3 is a diagram showing a specific configuration example of FIG.
【図４】他の実施例を示す図FIG. 4 is a diagram showing another embodiment.
【図５】従来例を示す図FIG. 5 is a diagram showing a conventional example.
【図６】図５のタイムチャート6 is a time chart of FIG.
４ ドライブ回路 11 検出回路 12 波形発生回路 13 コンパレータ 14 誤差増幅器 Q2 スイッチ素子 4 Drive circuit 11 Detection circuit 12 Waveform generation circuit 13 Comparator 14 Error amplifier Q2 Switch element
Claims (1)
え、この１次側に加えられた直流電圧(Vin) をスイッチ
ング制御することで、２次側の第１巻線(W3)に誘起され
る電圧を制御し、２次側の誘起電圧から直流出力を得る
スイッチング電源において、 前記トランスの２次側に設けた第２巻線(W2)と、 この第２巻線の出力の整流波形を平滑する平滑回路と、 この第２巻線と平滑回路の間に設けられ、オン・オフ動
作することで、通過する電気量を制御する通過量制御手
段(Q2,４) と、 前記スイッチングのオフ・タイミングを検出する検出回
路(11)と、 このオフ・タイミングから次のオフ・タイミングの期間
まで、一定の傾斜で繰り返し推移する鋸形の同期波形を
発生する波形発生回路(12)と、 前記平滑回路の出力電圧と設定電圧を導入し、比較信号
を出力する誤差増幅器と、 前記同期波形と比較信号を導入し、この２つの信号の大
小を比較して得られる信号(Ve)を前記通過量制御手段に
出力するコンパレータ(13)と、 を備えたことを特徴とするスイッチング電源。1. A primary switch (Q1) is provided on a primary side of a transformer, and a direct current voltage (V in ) applied to the primary side is switching-controlled to control a first winding (W3) on a secondary side. In a switching power supply that controls the voltage induced in the transformer) to obtain a DC output from the induced voltage on the secondary side, the second winding (W2) provided on the secondary side of the transformer and the output of this second winding A smoothing circuit for smoothing the rectified waveform of, and a passing amount control means (Q2, 4) provided between the second winding and the smoothing circuit to control the amount of electricity passing by turning on and off. A detection circuit (11) that detects the switching off timing, and a waveform generation circuit (12) that generates a sawtooth synchronous waveform that repeatedly changes at a constant slope from this off timing to the next off timing period. ), And introducing the output voltage and setting voltage of the smoothing circuit, the comparison signal An error amplifier for outputting, and a comparator (13) for introducing the synchronization waveform and the comparison signal and outputting a signal (Ve) obtained by comparing the magnitudes of these two signals to the passage amount control means are provided. Switching power supply characterized in that.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3282727A JP2976638B2 (en) | 1991-10-29 | 1991-10-29 | Switching power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3282727A JP2976638B2 (en) | 1991-10-29 | 1991-10-29 | Switching power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05122929A true JPH05122929A (en) | 1993-05-18 |
| JP2976638B2 JP2976638B2 (en) | 1999-11-10 |
Family
ID=17656261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3282727A Expired - Fee Related JP2976638B2 (en) | 1991-10-29 | 1991-10-29 | Switching power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2976638B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06113543A (en) * | 1992-09-28 | 1994-04-22 | Yutaka Denki Seisakusho:Kk | Synchronous chopper circuit |
| KR100802983B1 (en) * | 2004-12-27 | 2008-02-14 | 지피 테크놀로지 코포레이션 | Method for controlling power supply through multiple modulation modes |
| US8665613B2 (en) | 2005-03-11 | 2014-03-04 | Nxp B.V. | Switched mode power converter and method of operation thereof |
-
1991
- 1991-10-29 JP JP3282727A patent/JP2976638B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06113543A (en) * | 1992-09-28 | 1994-04-22 | Yutaka Denki Seisakusho:Kk | Synchronous chopper circuit |
| KR100802983B1 (en) * | 2004-12-27 | 2008-02-14 | 지피 테크놀로지 코포레이션 | Method for controlling power supply through multiple modulation modes |
| US8665613B2 (en) | 2005-03-11 | 2014-03-04 | Nxp B.V. | Switched mode power converter and method of operation thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2976638B2 (en) | 1999-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0605752B1 (en) | Switching power supply | |
| JP3494223B2 (en) | DC-DC converter | |
| US8472214B2 (en) | Control circuit and method for efficient flyback power converter under light load | |
| JP3371962B2 (en) | DC-DC converter | |
| US7088598B2 (en) | Power-mode control circuitry for power converters | |
| US20180198371A1 (en) | Current converter with control on the primary winding side and compensation of the propagation delay | |
| US20090284994A1 (en) | Control circuit and method for a flyback converter | |
| US7990127B2 (en) | Method and apparatus for AC to DC power conversion with reduced harmonic current | |
| US20040257833A1 (en) | Flyback power converter having a constant voltage and a constant current output under primary-side PWM control | |
| JP3175663B2 (en) | Self-oscillation type switching power supply | |
| EP3300236B1 (en) | Modulating jitter frequency as switching frequency approaches jitter frequency | |
| CA2148046A1 (en) | Method and circuitry for controlling current reset characteristics of a magnetic amplifier control circuit | |
| US11139730B2 (en) | Burst controller and burst control method of resonance converter | |
| US5995382A (en) | Self-oscillation type switching power supply | |
| CN110768533B (en) | Power supply controller and related control method | |
| JP2976638B2 (en) | Switching power supply | |
| JP2002119053A (en) | Switching regulator | |
| US6977823B2 (en) | Switch power supply apparatus | |
| JP3057272B2 (en) | Switching power supply | |
| JP3371960B2 (en) | DC-DC converter | |
| JP3057273B2 (en) | Switching power supply | |
| JP3063812B2 (en) | DC-DC converter | |
| JP3063811B2 (en) | DC-DC converter | |
| JP3139518B2 (en) | DC-DC converter | |
| JP2001190071A (en) | Ac high-voltage power source |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20080910 |
|
| LAPS | Cancellation because of no payment of annual fees |