JPH05121677A - Hetero junction iil - Google Patents
Hetero junction iilInfo
- Publication number
- JPH05121677A JPH05121677A JP3277515A JP27751591A JPH05121677A JP H05121677 A JPH05121677 A JP H05121677A JP 3277515 A JP3277515 A JP 3277515A JP 27751591 A JP27751591 A JP 27751591A JP H05121677 A JPH05121677 A JP H05121677A
- Authority
- JP
- Japan
- Prior art keywords
- sic
- transistor
- iil
- emitter
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、ヘテロ接合ＩＩＬに
関するものであり、特にその耐熱性、耐環境性等の向上
に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a heterojunction IIL, and more particularly to improvement of heat resistance, environment resistance and the like.
【０００２】[0002]
【従来の技術】近年、ヘテロ接合を利用したトランジス
タが注目されている。これは、エミッタの材料にベース
よりも禁制帯幅の大きいものを用いることにより、エミ
ッタ注入効率を上げ、ベース抵抗を下げたものである。
これにより、高速、高利得のトランジスタを得ることが
できる。2. Description of the Related Art In recent years, a transistor using a heterojunction has been receiving attention. This is because the emitter injection efficiency is increased and the base resistance is reduced by using a material of the emitter having a band gap larger than that of the base.
As a result, a high-speed, high-gain transistor can be obtained.
【０００３】特開昭62ー216364号公報に記載された、従
来のヘテロ接合トランジスタの構造を、図６に示す。ｎ
型シリコン基板１２に、イオン注入によってコレクタコ
ンタクト領域１４を形成する。その上に、ｎ型コレクタ
領域２を成長させる。このコレクタ領域２の表面に、イ
オン注入によってｐ型ベース領域４を形成する。次に、
減圧化学気相成長(LPCVD)法により、β−ＳｉＣ層を成
長し、イオン注入によりｎ型エミッタ領域６を形成す
る。FIG. 6 shows the structure of a conventional heterojunction transistor described in JP-A-62-216364. n
A collector contact region 14 is formed in the silicon substrate 12 by ion implantation. An n-type collector region 2 is grown on it. A p-type base region 4 is formed on the surface of the collector region 2 by ion implantation. next,
A β-SiC layer is grown by a low pressure chemical vapor deposition (LPCVD) method, and an n-type emitter region 6 is formed by ion implantation.
【０００４】このようにして形成されたトランジスタの
エネルギーバンド構造図を、図７に示す。図において、
Ec,Ev,Efは、それぞれ伝導帯の下端、価電子帯の上端、
フェルミ準位を示す。また、黒丸は電子を表わし、白丸
はホールを表わしている。図からも明らかなように、エ
ミッタ領域の禁制帯幅がベースより大きいため、ホール
のエミッタ注入が起こりにくくなっている。その結果、
ベース電流が低下し、エミッタの注入効率が向上する。
これにより、高速、高利得のトランジスタを得ることが
できる。An energy band structure diagram of the transistor thus formed is shown in FIG. In the figure,
Ec, Ev, and Ef are the bottom of the conduction band, the top of the valence band, and
Indicates the Fermi level. The black circles represent electrons and the white circles represent holes. As is clear from the figure, since the forbidden band width of the emitter region is larger than that of the base, it is difficult to inject holes into the emitter. as a result,
The base current is reduced and the injection efficiency of the emitter is improved.
As a result, a high-speed, high-gain transistor can be obtained.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、上記の
ような従来のヘテロ接合トランジスタには、次のような
問題点があった。However, the above-mentioned conventional heterojunction transistor has the following problems.
【０００６】ベース領域、コレクタ領域として用いられ
ているシリコンは、耐熱性、耐放射線性が十分ではな
い。このため、３００。Ｃ以上の環境や放射線の多い環
境では使用することができないという問題があった。Silicon used as the base region and the collector region does not have sufficient heat resistance and radiation resistance. Therefore, 300 . There is a problem that it cannot be used in an environment of C or higher or in an environment with a lot of radiation.
【０００７】この発明は、上記のような問題点を解決し
て、耐熱性、耐放射線性に優れたヘテロ接合ＩＩＬを提
供することを目的とする。An object of the present invention is to solve the above problems and provide a heterojunction IIL excellent in heat resistance and radiation resistance.
【０００８】[0008]
【課題を解決するための手段】この発明に係るヘテロ接
合ＩＩＬは、第１トランジスタのベースと第２トランジ
スタのエミッタとを共用し、第１トランジスタのコレク
タと第２トランジスタのベースとを共用したＩＩＬにお
いて、α−ＳｉＣにより形成された第１導電型の第１ト
ランジスタのエミッタ領域、第１トランジスタのコレク
タ領域に接するように形成され、α−ＳｉＣにより形成
された第２導電型の第２トランジスタのエミッタ領域、
第２トランジスタのエミッタ領域に接するように形成さ
れ、β−ＳｉＣにより形成された第１導電型の第２トラ
ンジスタのベース領域、第２トランジスタのベース領域
に接するように形成され、β−ＳｉＣにより形成された
第２導電型の第２トランジスタのコレクタ領域、を備え
たことを特徴としている。A heterojunction IIL according to the present invention is an IIL in which the base of a first transistor and the emitter of a second transistor are shared, and the collector of the first transistor and the base of a second transistor are shared. In a second conductivity type second transistor formed of α-SiC, which is formed so as to contact the emitter region of the first conductivity type first transistor formed of α-SiC and the collector region of the first transistor. Emitter area,
Formed in contact with the emitter region of the second transistor, formed so as to be in contact with the base region of the first conductivity type second transistor formed of β-SiC, and the base region of the second transistor, and formed of β-SiC The collector region of the second transistor of the second conductivity type is provided.
【０００９】[0009]
【作用】α−ＳｉＣの禁制帯幅（２．８６〜３．３０ｅ
Ｖ）は、β−ＳｉＣの禁制帯幅（２．２ｅＶ）よりも大
きい。したがって、α−ＳｉＣによってエミッタ領域を
形成し、β−ＳｉＣによってベース領域を形成すれば、
ヘテロ接合を得ることができる。Function: Forbidden band width of α-SiC (2.86 to 3.30e
V) is larger than the band gap of β-SiC (2.2 eV). Therefore, if the emitter region is formed of α-SiC and the base region is formed of β-SiC,
A heterojunction can be obtained.
【００１０】また、ＳｉＣ（炭化シリコン）を用いてい
るため、耐熱性、耐放射線性に優れている。Further, since SiC (silicon carbide) is used, it has excellent heat resistance and radiation resistance.
【００１１】[0011]
【実施例】図１、図２に、この発明の一実施例によるヘ
テロ接合マルチコレクタＩＩＬ(I2L)の製造ステップを
示す。まず、エミッタ領域として用いるα−ＳｉＣ基板
２２を用意する。ここで、α−ＳｉＣとは、原子の配列
が立方晶ではないものをいう。例えば、６Ｈ−ＳｉＣ、
４Ｈ−ＳｉＣ、１５Ｒ−ＳｉＣ等である。1 and 2 show steps of manufacturing a heterojunction multicollector IIL (I2L) according to an embodiment of the present invention. First, the α-SiC substrate 22 used as the emitter region is prepared. Here, α-SiC means that the arrangement of atoms is not a cubic crystal. For example, 6H-SiC,
4H-SiC, 15R-SiC and the like.
【００１２】次に、この上に、気相成長法（ＣＶＤ）を
用いて、第２トランジスタのエミッタ領域（第１トラン
ジスタのベース領域）としてｎ型のα−ＳｉＣ２４を成
長させる（図２Ａ）。なお、この実施例においては、α
−ＳｉＣ２４の厚さは、１０００オングストロームとし
た。成長は、シラン(SiH4)を0.15sccm、プロパン(C3H8)
を0.3sccm、キャリアガスをH2とし、１５００度にて行
った。なお、フォスフィン(PH3)により、Ｐイオンを入
れて、ｐ型とした。Then, an n-type α-SiC24 is grown on this as an emitter region of the second transistor (base region of the first transistor) by using the vapor phase growth method (CVD) (FIG. 2A). In this example, α
The thickness of -SiC24 was 1000 angstrom. The growth is silane (S i H 4 ) 0.15 sccm, propane (C 3 H8)
Was 0.3 sccm and the carrier gas was H 2 at 1500 ° C. It should be noted that P ions were added by phosphine (PH 3 ) to make it p-type.
【００１３】さらに、その上に、昇華法を用いて、第２
トランジスタのベース領域（第１トランジスタのコレク
タ領域）としてｐ型β−ＳｉＣ２６を成長させる（図２
Ｂ）。ここで、β−ＳｉＣとは、原子の配列が立方晶の
もの、すなわち、３Ｃ−ＳｉＣをいう。なお、この実施
例においては、β−ＳｉＣ２６の厚さは、１０００オン
グストロームとした。成長は、ジシラン(Si2H6)を0.15s
ccm、アセチレン(C2H2)を0.15sccm、キャリアガスをH2
とし、１３５０度にて行った。なお、ＴＭＡ（トリメチ
ルアルミ）バブリングにより、ALイオンを入れて、ｎ型
とした。In addition, a sublimation method is further applied to the second
P-type β-SiC26 is grown as the base region of the transistor (collector region of the first transistor) (FIG. 2).
B). Here, β-SiC means that the atomic arrangement is cubic, that is, 3C-SiC. In addition, in this example, the thickness of β-SiC 26 was set to 1000 Å. Growth is 0.15 s with disilane (Si 2 H 6 ).
ccm, acetylene (C 2 H 2 ) 0.15 sccm, carrier gas H 2
Was performed at 1350 degrees. It should be noted that AL ions were added by TMA (trimethylaluminum) bubbling to obtain an n-type.
【００１４】さらにその上に、気相成長法（ＣＶＤ）を
用いて、第２トランジスタのコレクタ領域としてｎ型の
β−ＳｉＣ２８を成長させる（図２Ｃ）。この実施例に
おいては、β−ＳｉＣ２６の厚さは、１０００オングス
トロームとした。Further thereon, n-type β-SiC28 is grown as a collector region of the second transistor by using the vapor phase growth method (CVD) (FIG. 2C). In this example, the thickness of β-SiC 26 was 1000 Å.
【００１５】その後、フォトリソグラフィー技術によ
り、図２Ｄのようにエッチングを行って、β−ＳｉＣ２
８、β−ＳｉＣ２６、α−ＳｉＣ２４の一部を除去す
る。これにより、３つのコレクタ領域２８ａ、２８ｂ、
２８ｃが得られる。After that, by photolithography, etching is performed as shown in FIG. 2D to form β-SiC2.
8. A part of β-SiC26 and α-SiC24 is removed. Thereby, the three collector regions 28a, 28b,
28c is obtained.
【００１６】次に、表面全面を酸化してシリコン酸化層
３０を形成した後、電極部分に開口を設ける。さらに、
この開口部分に、アルミ蒸着等により、インジェクタ電
極３２、ベース電極３４、コレクタ電極３６ａ、３６
ｂ、３６ｃを形成する。Next, after the entire surface is oxidized to form the silicon oxide layer 30, an opening is provided in the electrode portion. further,
The injector electrode 32, the base electrode 34, the collector electrodes 36a, 36 are formed in this opening portion by aluminum vapor deposition or the like.
b, 36c are formed.
【００１７】上記のようにして、図３に示す回路の、ヘ
テロ接合マルチコレクタＩＩＬを得ることができる。こ
の発明では、α−ＳｉＣとβ−ＳｉＣの接合により第２
トランジスタのヘテロ接合を得ている。したがって、エ
ミッタ効率が良く高速であるとともに、耐熱性、耐放射
線性に優れたＩＩＬを製造することができる。すなわ
ち、動力機関部、原子炉、人工衛星の制御用、高周波パ
ワートランジスタ等に使用することのできるＩＩＬを得
ることができる。As described above, the heterojunction multicollector IIL of the circuit shown in FIG. 3 can be obtained. In the present invention, the second bond is formed by joining α-SiC and β-SiC.
A heterojunction of transistors is obtained. Therefore, it is possible to manufacture an IIL which has high emitter efficiency and high speed, and which is excellent in heat resistance and radiation resistance. That is, it is possible to obtain an IIL that can be used for a power engine section, a nuclear reactor, a control of an artificial satellite, a high frequency power transistor, and the like.
【００１８】また、α−ＳｉＣの上にβ−ＳｉＣを形成
するようにしているので、製造が容易である。Further, since β-SiC is formed on α-SiC, it is easy to manufacture.
【００１９】さらに、コレクタ層３６を上部に設けてい
るので、マルチコレクタ化が容易に行える。Further, since the collector layer 36 is provided on the upper portion, the multi-collector can be easily formed.
【００２０】他の実施例によるヘテロ接合マルチコレク
タＩＩＬを、図４に示す。この実施例においては、第２
トランジスタのエミッタ領域としてα−ＳｉＣ基板２４
を用い、その上に、α−ＳｉＣ層２２とβ−ＳｉＣ層２
６を分離して設けている。A heterojunction multicollector IIL according to another embodiment is shown in FIG. In this embodiment, the second
Α-SiC substrate 24 as the emitter region of the transistor
Is used, and on top of that, the α-SiC layer 22 and the β-SiC layer 2
6 are provided separately.
【００２１】また、図５に示すように、α−ＳｉＣ層２
２およびβ−ＳｉＣ層２８ａ，２８ｂを、レジストパタ
ーンを利用したイオン注入によって形成してもよい。Further, as shown in FIG. 5, the α-SiC layer 2
The 2 and β-SiC layers 28a and 28b may be formed by ion implantation using a resist pattern.
【００２２】また、上記各実施例においてはマルチコレ
クタにした場合について説明したが、シングルコレクタ
であってもよい。Further, in each of the above embodiments, the case where the multi-collector is used has been described, but a single collector may be used.
【００２３】[0023]
【発明の効果】この発明に係るヘテロ接合ＩＩＬは、α
−ＳｉＣによってエミッタ領域を形成するとともに、β
−ＳｉＣによってベース領域、コレクタ領域を形成して
いる。したがって、エミッタ効率がよく高速であるとと
もに、耐熱性、耐放射線性に優れたＩＩＬを提供するこ
とができる。INDUSTRIAL APPLICABILITY The heterojunction IIL according to the present invention has α
-SiC forms an emitter region, and β
A base region and a collector region are formed of -SiC. Therefore, it is possible to provide an IIL that has good emitter efficiency and high speed, and also has excellent heat resistance and radiation resistance.
【図１】この発明の一実施例によるヘテロ接合ＩＩＬの
構造を示す図である。FIG. 1 is a diagram showing the structure of a heterojunction IIL according to an embodiment of the present invention.
【図２】図１のヘテロ接合ＩＩＬの製造工程を示す図で
ある。FIG. 2 is a diagram showing a manufacturing process of the heterojunction IIL of FIG.
【図３】図１のヘテロ接合ＩＩＬの回路図である。FIG. 3 is a circuit diagram of the heterojunction IIL of FIG.
【図４】他の実施例によるヘテロ接合ＩＩＬの構造を示
す図である。FIG. 4 is a diagram showing a structure of a heterojunction IIL according to another embodiment.
【図５】他の実施例によるヘテロ接合ＩＩＬの構造を示
す図である。FIG. 5 is a diagram showing a structure of a heterojunction IIL according to another embodiment.
【図６】従来のヘテロ接合トランジスタの構造を示す図
である。FIG. 6 is a diagram showing a structure of a conventional heterojunction transistor.
【図７】ヘテロ接合によるエネルギーバンド構造を示す
図である。FIG. 7 is a diagram showing an energy band structure by a heterojunction.
２２・・・α−ＳｉＣ基板 ２４・・・α−ＳｉＣ ２６・・・β−ＳｉＣ ２８・・・β−ＳｉＣ 22 ... alpha-SiC substrate 24 ... alpha-SiC 26 ... beta-SiC 28 ... beta-SiC
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/73 7377−4Ｍ Ｈ０１Ｌ 29/72 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Internal reference number FI Technical display location H01L 29/73 7377-4M H01L 29/72
Claims (1)
スタのエミッタとを共用し、第１トランジスタのコレク
タと第２トランジスタのベースとを共用したＩＩＬにお
いて、 α−ＳｉＣにより形成された第１導電型の第１トランジ
スタのエミッタ領域、 第１トランジスタのコレクタ領域に接するように形成さ
れ、α−ＳｉＣにより形成された第２導電型の第２トラ
ンジスタのエミッタ領域、 第２トランジスタのエミッタ領域に接するように形成さ
れ、β−ＳｉＣにより形成された第１導電型の第２トラ
ンジスタのベース領域、 第２トランジスタのベース領域に接するように形成さ
れ、β−ＳｉＣにより形成された第２導電型の第２トラ
ンジスタのコレクタ領域、 を備えたことを特徴とするヘテロ接合ＩＩＬ。1. An IIL in which a base of a first transistor and an emitter of a second transistor are shared, and a collector of the first transistor and a base of a second transistor are shared, wherein a first conductivity type formed of α-SiC is used. Is formed so as to contact the emitter region of the first transistor and the collector region of the first transistor, and to contact the emitter region of the second conductivity type second transistor formed of α-SiC and the emitter region of the second transistor. A second conductive type second transistor formed of β-SiC formed in contact with the base region of the first conductive type second transistor formed of β-SiC and the base region of the second transistor A heterojunction IIL comprising:
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3277515A JPH05121677A (en) | 1991-10-24 | 1991-10-24 | Hetero junction iil |
| US07/952,079 US5378921A (en) | 1991-10-21 | 1992-09-28 | Heterojunction multicollector transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3277515A JPH05121677A (en) | 1991-10-24 | 1991-10-24 | Hetero junction iil |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05121677A true JPH05121677A (en) | 1993-05-18 |
Family
ID=17584675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3277515A Pending JPH05121677A (en) | 1991-10-21 | 1991-10-24 | Hetero junction iil |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05121677A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6737684B1 (en) | 1998-02-20 | 2004-05-18 | Matsushita Electric Industrial Co., Ltd. | Bipolar transistor and semiconductor device |
-
1991
- 1991-10-24 JP JP3277515A patent/JPH05121677A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6737684B1 (en) | 1998-02-20 | 2004-05-18 | Matsushita Electric Industrial Co., Ltd. | Bipolar transistor and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4945394A (en) | Bipolar junction transistor on silicon carbide | |
| US7345310B2 (en) | Silicon carbide bipolar junction transistors having a silicon carbide passivation layer on the base region thereof | |
| US5378921A (en) | Heterojunction multicollector transistor | |
| JP3214868B2 (en) | Method for manufacturing heterojunction bipolar transistor | |
| US4559696A (en) | Ion implantation to increase emitter energy gap in bipolar transistors | |
| JP2519740B2 (en) | Heterojunction transistor and manufacturing method thereof | |
| JPH05121677A (en) | Hetero junction iil | |
| JP2768742B2 (en) | Bipolar transistor | |
| US5473172A (en) | Hetero junction bipolar transistor | |
| JPH0770540B2 (en) | Heterojunction bipolar transistor | |
| JPH05109752A (en) | Hetero junction multicollector transistor and manufacture thereof | |
| GB2191037A (en) | Hot charge-carrier transistors | |
| US5315135A (en) | Semiconductor device having I2 L gate with heterojunction | |
| JPS6191959A (en) | Heterojunction type transistor | |
| JPH05235016A (en) | Heterojunction semiconductor device and manufacture thereof | |
| JPH02152239A (en) | Manufacture of semiconductor device | |
| JPH05114602A (en) | Lateral bipolar transistor | |
| JPH05304308A (en) | Semiconductor device having continuously varying junction and fabrication thereof | |
| JPH05129321A (en) | Heterojunction transistor | |
| JPS61292365A (en) | Hetero-junction bipolar transistor | |
| JPS63202962A (en) | Bipolar transistor and manufacture thereof | |
| JPS60138968A (en) | Manufacture of semiconductor element | |
| JPH07105393B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0195556A (en) | Heterojunction bipolar transistor | |
| JPH02140940A (en) | Semiconductor device |