JPH05120319A - 可逆的演算装置 - Google Patents

Abstract

(57)【要約】 【目的】本発明の目的は、可逆的論理ゲートを用いて、
任意の入力が可能でその入力に対応した演算結果を得る
ことが可能であり、システム全体として情報の損失によ
る熱の発生を最小限に抑制した可逆演算装置を提供する
ことにある。 【構成】可逆的論理ゲートを用いて構成した可逆演算ル
ープと、やはり可逆的論理ゲートを用いて構成した任意
の入力が可能な入力回路と、やはり可逆的論理ゲートを
用いて構成した入力に対応した演算結果を得ることが可
能な出力回路とを有することにより可逆的演算装置は構
成される。 【効果】可逆的論理ゲートを用いて構成される可逆的演
算装置は、情報損失に伴う熱の発生がない。また、入出
力回路の付加により、情報損失に伴う熱の発生を最小限
に抑制したまま、任意の入力とその入力に対応した演算
結果の抽出が可能である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、可逆的な論理素子によ
り構成する可逆的論理回路と、それらを複数用いて構成
することにより情報の損失による熱の発生を最小限に抑
制することを可能にする演算装置に関する。

【０００２】

【従来の技術】近年、計算機は高速化や小型高性能化さ
れてきた。一般に、演算装置などの回路の高集積化は、
計算機の小型軽量化や多機能化のために重要な技術であ
る。さらに、スーパコンピュータや汎用の大型計算機に
おいては、小型化のためだけではなく、伝播遅れの縮小
による演算速度の向上のためにも高集積化は重要であ
る。しかし、これら回路の集積度を向上させる上で、回
路からの発熱が微細加工技術の限界と共に大きな障害と
なっている。そこで、計算機の発達を考えた場合、これ
らの回路からの発熱を最小限に抑制することが、非常に
重要な課題になってきている。そのため、熱の発生をで
きるだけ抑制した素子により熱をできるだけ発生しない
論理回路を組んで、計算機の演算装置を作ることが望ま
しい。そのような回路の例が、井森正敏による「情報処
理の熱力学」、科学、第５４巻ナンバー１０、６２９頁
（１９８４年１０月）に詳しく記載されている。

【０００３】一般に、大型計算機に使用されている論理
素子（例えばEmitter Coupled Logic）も、パーソナル
・コンピューターなどに使用されている論理素子（例え
ばTransistor Transistor Logic）においてもトランジ
スタのゲートは熱を発生する。熱には（１）論理演算を
行うのに適切な動作点を設定するために生じるもの（こ
の熱は素子の行う論理演算とは関係がないと考えられ
る）と、（２）論理演算することにより、生ずる情報の
損失に関係したもの、（３）ゲートに使用されるトラン
ジスタの特性が理想的でないことによるオン・オフ動作
時の抵抗によるジュール発熱がある。上記（１）や
（３）による熱の発生は、素子の進歩によって少なくな
るであろうが、（２）の論理演算での情報の損失による
熱の発生の重要さは、量子効果デバイスの研究や素子の
改良に伴って近年ますます重要になってきている。ラン
ダウアーによって、この熱の発生は情報を作るときでは
なく、新しく情報を記憶するために以前の情報を消すと
きに生じることがアイビーエム ジャーナル オブ リ
サーチ デベロップメント、第３巻、１８３頁、１９６
１年（IBM J. Res. Develop., Vol.３, P.１８３, １９
６１）で明らかにされた。この場合１ビットの情報を消
すときに、k ln 2に比例した熱が発生する。ここでkは
ボルツマン定数、lnは自然対数である。これは、情報の
損失に伴って、系の持つエントロピーが増加するためで
あると考えられる。

【０００４】このような熱の発生を抑えた回路（論理的
に可逆であると同時に物理的にも可逆な論理回路を構成
する回路）の例としては、１９８２年フレドキンとトフ
ォリによって提案され、フレドキン・ゲートと呼ばれる
ものがある。その回路は、インターナショナル ジャー
ナル オブ セオレティカル フィジクス、第２１巻、
２１９頁、１９８２年（Int. J. Theor. Phys., Vol.２
１, P.２１９, １９８２）に記載されている。このフレ
ドキン・ゲートを基本回路として使用することにより、
熱の発生を抑えた可逆な論理回路を構成することができ
る。

【０００５】このような熱の発生を抑えた回路を物理的
に具現化する方法として、古典物理の法則にしたがう場
合はリカレフ、インターナショナル ジャーナルオブ
セオレティカル フィジクス、第２１巻、３１１頁、１
９８２年（Int. J. Theor.Phys., Vol.２１, P.３１１,
１９８２）や、トフォリ、ベネット、ランダウアー等
によって提案されたものがある。一方、量子力学に従う
系としてファイマンによる電子のスピンを利用したもの
がオプティカル ニュース第１１巻、１１頁、１９８５
年（Opt. News, Vol.１１, P.１１, １９８５）に記載
されており、その他に、ザレック、フィジカル レビュ
ー レター 、第５３巻、３９１頁、１９８４年（Phy
s. Rev. Lett., Vol.５３, P.３９１, １９８４）や、
ドイッチェ、マーゴラス、ベニノッフ、ランダウアーに
よるものがある。しかしいずれの場合も、フレドキン・
ゲートを使用して論理回路はでき、演算装置は熱の発生
を抑えた可逆演算が可能で、出力の機能は備えている
が、入力の機能を考えておらず、入出力回路を付加した
時の熱の発生を考慮していなかった。そのために、演算
装置システム全体での、熱の発生を抑えられないという
問題があった。

【０００６】

【発明が解決しようとする課題】従来の、出力から入力
を再現できないような非可逆的論理素子を用いて、コン
ピューターなどの演算装置の論理回路を構成する場合、
情報の損失に伴う熱が発生していた。

【０００７】これを避けるために、フレドキン・ゲート
に代表されるような論理的に可逆な素子によって演算装
置の論理回路を構成する方法がある。この場合にも構成
された演算装置としては、全ての入力を最終的に再現し
なければ、個々の素子が発熱をしなくても演算装置全体
の系としてのエントロピー増大によって熱が発生してし
まう。そのために、演算を行なう論理回路の出力を、こ
の出力から入力を再現するような回路に入力すればを最
終的に入力を再現する回路を組める。しかし、これら二
つの回路を直接に接続したのでは、全体の回路から出力
されるのは再現された入力のみで演算結果を得ることは
できない。

【０００８】また、この最終的に入力を再現できる論理
回路の出力を自身の入力へ接続してループを形成するこ
とによって、初期入力によって供給したエネルギー以外
にはエネルギーを必要としない可逆演算ループを構成す
ることが可能となる。この可逆演算ループは演算の過程
でエネルギーを消費せずしたがって熱を発生しないが、
一度入力をしてしまうと次から任意の入力を行なうこと
ができない。

【０００９】本発明の目的は、それぞれ最小の必要エネ
ルギーで動作するよう、言い換えれば動作時の発熱を最
小限に抑制するように作成した、任意な時に任意な入力
を行ない得る入力回路と、その演算結果を外部に取り出
し得る出力回路を、演算部分では情報の損失よる熱を発
生しない可逆演算ループを有する演算装置に付加した、
より実用的である可逆的な演算装置を提案することにあ
る。

【００１０】

【課題を解決するための手段】本発明にしたがって提供
される可逆的演算装置は、素子として図８に示した真理
値表と論理関数で表現されるフレドキン・ゲートを利用
した、可逆演算ループと入出力回路からなる。具体的に
は、個々のゲートにおいては情報の損失による発熱の生
じない可逆論理素子フレドキン・ゲートを用いて、無用
な出力のない全体の回路としても情報の損失のない図１
１の左側に示すような論理回路Aを構成する。また、そ
の逆を与える（出力より入力を再現する）図１１の右側
に示すような論理回路A-1も構成し、それぞれの出力を
もう一方の入力に接続し、演算装置の入力を最終的に再
現しこれを無限に繰り返す図１３のに示すような可逆演
算ループを構成する。図１に示すように、逆を与える論
理回路A-1の出力と論理回路Aの入力の間に、フレドキン
・ゲートを用いて作成した、可逆演算ループへの任意の
入力を可能とする入力回路を接続する。さらに図１に示
すように、論理回路Aの出力と逆を与える論理回路A-1の
入力の間に、フレドキン・ゲートを用いて作成した、入
力に対応した演算結果を外部に取り出すことを可能とす
る出力回路を接続し、入力回路からの出力信号を、出力
回路で有効利用するために出力回路の入力に接続するこ
とによって、全体の演算装置を構成する。

【００１１】

【作用】論理的に可逆な素子によって演算装置の論理回
路を構成し、この論理回路の出力をこの逆を与える（出
力より入力を再現する）論理回路に入力する回路を組む
ことにより、全ての入力を最終的に再現することが可能
となって、個々の素子だけでなく演算装置全体の系とし
てもエントロピー増大がなくしたがって情報の損失によ
る熱を発生しない演算装置を構成できる。この演算装置
の出力を自身の入力に接続することにより、初期入力に
よって供給したエネルギー以外必要としない可逆演算ル
ープを構成することが可能となり、この演算ループは演
算の過程でエネルギーを消費せずしたがって熱を発生し
ないで演算を繰り返す。逆を与える論理回路の出力と論
理回路の入力の間に、フレドキン・ゲートを用いて作成
した入力回路を接続することによって、情報の損失によ
る発熱のない可逆演算ループへの任意の入力が可能とな
る。

【００１２】さらに、論理回路の出力と逆を与える論理
回路の入力の間に、フレドキン・ゲートを用いて作成し
た出力回路を接続することによって、入力回路からの任
意の入力に対応した演算結果を可逆演算ループの外部に
取り出すことが可能となる。そして、入力回路からの出
力信号を出力回路の入力に接続して入力回路の出力信号
を出力回路の入力信号として有効利用することにより、
情報の破棄をなくし入出力部における情報の損失による
発熱も最小限に抑制することが可能となる。この結果、
任意の入力が可能でそれに対応した演算結果を得ること
が可能であり、装置全体としての情報の損失による熱の
発生を最小限に抑制した可逆的演算装置を構成できる。

【００１３】

【実施例】本発明は、その基本構成回路としてフレドキ
ン・ゲートを用いる。このゲートの特長は、全ての出力
から全ての入力を完全に再現できるために、入力に対し
て出力が可逆的で情報を損失しておらず、したがってそ
のためのエントロピー増加に伴う発熱を生じない点に存
在する。まず、この点を従来の論理ゲートと比較しなが
ら説明する。

【００１４】図６に、従来の論理ゲートを代表する基本
ゲートであるANDゲートとORゲートを示す。図６の左上
に示したANDゲートの信号のブロック図をみれば明らか
なように、入力線が２本で出力線が１本という入力線と
出力線の数が物理的に非対称な関係にある。また、図６
の左下に示したANDゲートの真理値表から、出力が１で
ある場合は入力を一意的に特定できるが、出力が０の場
合はこのことが不可能で入力を再現することができず、
論理的にみてもこのゲートの入力と出力が非対称な関係
にあることが分かる。つまりANDゲートによる信号の伝
播の過程が、論理的に非可逆過程であることを意味す
る。これは、入力の情報がこのゲートの論理演算の過程
で失われてしまったからである。図６の右側のORゲート
の場合にも、右上の信号のブロック図と出力が１の場合
の右下の真理値表から、同様な結論を導くことができ
る。したがって、従来の論理ゲートは物理的にも論理的
にも非可逆であり、必ず演算の過程で情報の損失が生じ
てしまう。このために、動作事には情報の損失によるゲ
ートでの熱の発生は避けられない。

【００１５】さらに、熱の発生は避けられないのは、こ
れら従来の論理ゲートを基本単位として用いた論理回路
やその論理回路によって構成された図７に示すような演
算装置においても同様である。すなわち、構成要素であ
る個々のゲートの演算において情報の損失を生じること
あるから、その組み合わせである論理回路での全体の演
算においても当然情報の損失を生じるのである。このよ
うな背景のもとに、論理回路の基本単位として、情報の
損失がなく、そのための発熱が生じないような、可逆的
な論理ゲートに関する多くの研究がなされてきた。ま
た、そのような可逆的な論理ゲートを利用した、可逆的
な論理回路の研究も広く行なわれている。そこでまず、
可逆的論理回路の基本単位として用いるフレドキン・ゲ
ートを図８を用いて説明する。フレドキン・ゲートは、
図８の左上に信号のブロック図を示したような図形で表
示され、この図からも明かなように３入力３出力のゲー
トである。三つの入力は、一つの制御信号uと二つの情
報信号x1, x2であり、三つの出力も、一つの制御信号v
と二つの情報信号y1, y2である。制御信号uは出力時に
おいて値に変更はなく、vは常にuに等しい。図８の右上
に示した真理値表示を持ち、これからも分かる通り出力
から一意的に入力を決定できる。つまり、このゲートに
伴う論理関数は１対１であり、入力と出力の関係を表す
その論理関数は、入力をu, x1, x2出力をv, y1, y2とす
ると図８の左下に示したように表現できる。また、この
逆関数も自分自身に一致する。ここで￣uはuの否定であ
り、uが１の時は￣uは０でuが０の時は￣uは１となる。
なお、従来の技術で述べたようにフレドキン・ゲートを
物理的に具現化する方法としては幾つか考えられるが、
本実施例で用いるフレドキン・ゲートは、古典物理に法
則従う方法でも量子力学に従う方法でもその具現方法を
特定する必要はなく、どちらでも実現可能である。

【００１６】このゲートの図式的な動作を図９に示す。
図に示すように、出力信号の値は制御信号の値により変
化する。制御信号が０の場合、二つの入力信号aとbはそ
のまま出力信号となり（順行）、制御信号が１の場合、
二つの入力信号aとbはそれぞれ入れ替わって出力信号と
なる（反転）。

【００１７】また、フレドキン・ゲートを用いて構成さ
れる、いくつかの基本的な論理回路を図１０に示す。こ
の図に示すように、基本的な論理回路はフレドキン・ゲ
ートへ適当に論理定数を入力することによって実現でき
る。しかし、フレドキン・ゲートの一つの出力は一つの
入力にしか接続できないため、複雑な論理関数を合成す
る場合にはゲートの一つの出力を複数の入力へ接続する
必要性が生じる。このための、従来回路でいえば分岐に
相当する機能を持つゲートをFANOUTと呼ぶ。図１０の左
側がFANOUT回路とNOT回路で、一つの論理変数aと二つの
論理定数０と１が入力され、三つの論理変数a, a, ￣a
が出力される。図１０の中央がAND回路で、二つの論理
変数aとbと一つの論理定数０が入力され、三つの論理変
数aとa・bと￣a・bが出力される。一般に出力として必
要なのはa・bだけであるが、二つの余分な出力であるa
と￣a・bを破棄してしまうと、従来の２入力１出力のゲ
ートと同様に情報が失われることになり、エントロピー
の増加による熱が発生してしまう。したがって論理回路
を構成する場合には、後の入力で必要がなくとも余分な
出力は破棄せずに、論理回路の最終出力まで保存しなけ
ればならない。図１０の右側がOR回路で、二つの論理変
数aとbと一つの論理定数１が入力され、三つの論理変数
aとa + bと￣a + bが出力される。不要な出力を破棄で
きないのは、ここでも同様である。任意の論理関数を合
成するのには、NOTとANDとORとだけを使用しても十分に
可能である。これらのことから、フレドキン・ゲートは
これらを複数組み合わせることにより任意の論理関数を
実現できる。

【００１８】次に、図１１から図１３を用いて上記フレ
ドキン・ゲートを用いて構成した可逆的な論理回路の一
実施例を説明する。図１１の左側に、上記フレドキン・
ゲートによって構成した論理回路Aを示す。この論理回
路Aは、その構成要素である個々のゲートは可逆的であ
るし、また個々のゲートに無用な出力はない。フレドキ
ン・ゲートを用いて可逆的論理回路を構成するために
は、この論理回路Aに加えて、その鏡像の論理回路A-1が
必要になる。この鏡像の論理回路A-1とは、図１１の右
側に示すように、論理回路Aの出力から論理回路Aの入力
を再現する回路である。別の表現を用いると、論理回路
Aの出力を入力として論理回路Aの入力を出力するよう
な、逆を与える回路といえる。先に述べたように、フレ
ドキン・ゲートの逆を与える論理関数は自分自身に一致
する。そこで鏡像の論理回路A-1とは、もとの論理回路A
の信号の進む向きを逆にしたもので、つまりゲート間の
接続を変えないで論理回路Aの入力x1, x2, …, xnを出
力y1, y2, …, ynに出力y1, y2,…, ynを入力x1, x2,
…, xnにするとともに、これと同一の操作を個々のゲー
トに対して行なったものである。

【００１９】次に図１２を用いて、この論理回路Aとそ
の鏡像の論理回路A-1を接続した論理回路を説明する。
図１２に示すように、先の論理回路Aの出力y1, y2, …,
ynをその鏡像の論理回路A-1の入力y1, y2, …, ynに入
力するように論理回路を構成すれば、この論理回路は入
力x1, x2, …, xnを最終的に再現できる。

【００２０】そこで、図１３を用いて、この図１２に示
した論理回路によって、可逆な論理回路を構成した一実
施例を説明する。図１２に示した論理回路は、入力と出
力がx1, x2, …, xnでまったく同じになっている。した
がって、この論理回路は出力を自身の入力に接続するこ
とが可能となる。そこで、この論理回路の出力x1, x2,
…, xnを自身の入力としループを形成すれば、入力に基
づいて論理演算を実行しその演算結果から入力を再現し
てはそれを繰り返す、論理演算ループを構成することが
できる。この論理演算ループは、そのループ内での情報
の損失がなく、したがってループ全体の系としてエント
ロピーの増加もなく熱も発生しない。そのために、この
ループは、論理回路を動作させるためのエネルギーを論
理定数と論理変数との初期入力によって供給される以外
は、演算のためにエネルギーを必要としない。以上のこ
とから、この論理演算ループは、可逆的な演算ループと
なっている。このループ全体を一つの論理回路としてみ
ると、それは可逆的な論理回路であるといえる。

【００２１】次に、図１４を用いて、図１３で示した可
逆的な論理回路から演算結果を取り出すよう構成した演
算装置を説明する。図１２のように、論理回路Aの出力
をこの逆を与える（出力より入力を再現する）論理回路
A-1の入力に直接接続したのでは全体の回路から出力さ
れるのは再現された入力であり、これでは演算結果を得
ることはできない。また図１３のように、論理回路Aと
その逆を与える論理回路A-1を、それぞれの出力をもう
一方の入力に接続し可逆演算ループを構成した場合も、
同様に演算結果をループの外へ取り出すことができな
い。これでは演算装置として意味をなさず、現実的では
ない。そこで演算結果であるAの出力を、演算の進行や
可逆演算ループに影響を与えることなく取り出す出力回
路を考える。これはスパイ回路といわれ、個々の信号に
対して図１０の左側に示したフレドキン・ゲートを用い
たFANOUT回路を使用することにより、信号線に影響を与
えることなくその信号を読み取ることができる。この回
路は入力をそのまま出力するだけではなく、それとは別
に入力の複製をその否定と共に出力する。出力回路は、
この回路を取り出したい信号の数だけ並べたもので、A
の出力とA-1の入力の間に接続する。図１４に示したよ
うに、Aの出力の中で演算結果に関係する部分がこの出
力回路の入力となり、出力回路の出力がA-1の入力とな
る。つまり、Aの出力のうち一部は出力回路を経由し残
りは直接に、いずれにしろA-1に入力されその結果A-1の
出力はAへの入力を再現してAへの入力となりループが維
持される。したがって、出力回路は可逆な演算ループに
は全く影響を及ぼさず、この演算装置は可逆的な演算装
置であり、エネルギーを消費しないことが分かる。ただ
し、出力回路に限って見るならば、可逆な論理回路とは
いえず、その入力は出力を再現せず熱を発生する。

【００２２】次に、図１３や図１４に示した演算装置
に、入力回路が必要になる理由を図１５を用いて説明す
る。図１３や図１４に示した演算装置は、エネルギーを
消費しない可逆的な演算装置である。しかし、論理回路
を動作させるためのエネルギーが、論理定数と論理変数
との初期入力によって、可逆的な論理演算ループ内に一
度供給されてしまうと、次から任意の入力を行なうこと
ができない。これもまた、演算装置として現実的ではな
い。図１５に示すように、図１３と全く同一の論理回路
でも、図１３の入力x1, x2, …, xnの場合と異なった入
力u1, u2, …, unを行なえれば異なった演算結果v1, v
2, …, vnを得られるはずである。そこで先に図１４で
示した出力回路でけではなく、この可逆的な演算ループ
を持った可逆的な演算装置に入力回路を付加することが
考えられる。

【００２３】次に、図１４に示した出力回路を付加した
可逆的な演算装置に、任意の入力を可能とした入力回路
を付加した演算装置とその問題点を、図１６を用いて説
明する。入力回路とは、一度だけの初期入力だけではな
く、可逆的な論理演算ループ内に対して、随時に任意の
入力を可能とする回路である。図１６に示すように、こ
の入力回路はA-1の出力とAの入力の間に接続する。A-1
の出力の中でAへの新しい入力に関係する部分がこの入
力回路の入力となり、この入力回路の出力がAの入力と
なる。つまり、A-1の出力のうち一部は入力回路を経由
し残りは直接に、いずれにしろAに入力される。しかし
この入力回路は、図に示したその動作からも明らかなよ
うに、演算の進行や可逆演算ループに影響を与える上
に、そのままでは入力を最終的に再現しない。さらに入
力回路からの情報の破棄も存在し、入力回路からの発熱
は避けられない。これでは、出力回路だけではなく、入
力回路や演算部からも熱を発生してしまい、そもそも情
報の損失による熱を発生しないことを特徴とする可逆的
な演算装置の最大の利点が損なわれてしまう。

【００２４】次に、本発明の一実施例を、図にしたがっ
て説明する。図１は、本発明による可逆的な演算装置の
実施例を実現するためのシステム構成を示す図である。
この図１は、情報の損失をなくすことで発熱を抑制し、
演算装置への随時で任意の入力を可能とするような入力
回路を、可逆的な演算装置に付加したシステムである。
図１に示すように、システムは、個々のゲートにおいて
は情報の損失による発熱の生じない図８に示した可逆論
理素子フレドキン・ゲートにより構成された、個々のゲ
ートにおいても無用の出力がなく全体の回路としても情
報の損失のない図１１の右側に示したような論理回路A
と、その出力を入力とし図１０に示したフレドキン・ゲ
ートを用いたFANOUT回路より構成された信号線に影響を
与えることなくその信号を読み取ることができる図１４
に示したような出力回路３００と、その出力を入力とし
やはりフレドキン・ゲートにより構成され図１１の左側
に示したようなAの出力から入力を再現する鏡像の論理
回路A-1と、その出力を入力としやはりフレドキン・ゲ
ートにより構成され外部からの演算装置への入力とその
ための制御信号処理図入力とする入力回路２００と、そ
れらを接続した可逆演算ループからなる。

【００２５】論理回路Aとその鏡像の論理回路A-1と出力
回路３００と可逆演算ループの接続方法は図１４と同一
であるが、入力回路２００の接続方法は異なる。入力回
路２００の入力は、A-1の再現した従来の入力x1, x2,
…, xnと外部からの新しい入力u1, u2, …, unとその制
御信号1, 1, … , 1と0, 0, … , 0であり、出力は、外
部から入力された新しい入力u1, u2, …, unがAへの入
力となり、制御信号1,1, … , 1と0, 0, … , 0と従来
の入力x1, x2, …, xnは従来の入力回路のように破棄さ
れることはなく、出力回路３００への入力となる。出力
回路３００への入力となる制御信号1, 1, … , 1と0,
0, … , 0は、出力回路３００で演算結果を可逆演算ル
ープから取り出すのに有効に使用われる。また、出力回
路３００へ入力される従来の入力x1, x2, …, xnは、入
力回路２００へ戻すことで、再び可逆演算ループに入力
できる。すると可逆演算ループの入力は、外部から新し
い入力u1, u2, …, unがあった以前の状態x1, x2, …,
xnとなる。つまりこの演算装置は、入力を再現すること
が可能になり、このことから演算装置からは情報の損失
による熱が発生しないことが分かる。このように、出力
回路３００へ入力される従来の入力x1, x2, …, xnも有
効にに利用できる。

【００２６】なお、これらの信号は演算装置全体にわた
って、クロックで同期を取りながら、その伝達や演算の
タイミングが制御される。

【００２７】図２は、入力回路２００の回路構成であ
る。入力回路はフレドキン・ゲートF1, F2, …, Fnによ
り構成され、Aへの入力の数だけフレドキン・ゲートが
存在する。入力回路からの出力のうち制御信号は、出力
回路３００に入力され演算結果を演算ループの外部へ取
り出すために有効に使われる。不要になった従来の入力
も破棄せずに保持し続けることで、情報の損失による発
熱を抑制する。

【００２８】図３は、個々のフレドキン・ゲートに注目
した入力回路２００の回路構成である。制御信号は論理
定数で、それに対応してA-1の出力である再現された従
来の入力と外部からの新しい入力を入れ替える。

【００２９】図４は、出力回路３００の回路構成であ
る。出力回路もフレドキン・ゲートF1, F2, …, Fnによ
り構成され、Aからの取り出す演算結果の数だけフレド
キン・ゲートが存在する。入力回路からの出力である制
御信号1, 1, … , 1と0, 0, …, 0は、この出力回路３
００に入力され演算結果を演算ループの外部へ取り出す
ために有効に使われる。不要になった演算結果の否定も
破棄せずに保持し続けることで、情報の損失による発熱
を抑制する。

【００３０】図５は、個々のフレドキン・ゲートに注目
した出力回路３００の回路構成である。制御信号は論理
定数で、それに対応してAの出力である演算結果を可逆
演算ループから外部へ取り出す。

【００３１】図１７は、図１と同一の可逆演算装置であ
るが、特に新しい入力が存在しない場合の信号の状態で
ある。図１とは、入力回路２００へ入力され入力回路２
００の出力から出力回路３００の入力となる制御信号
が、逆になっている。つまり、図１では’１’の制御信
号が図１７では’０’に、図１では’０’の制御信号が
図１７では’１’になっている。この図１７より、入出
回路２００が、可逆演算ループの信号の状態つまり演算
の進行に何ら影響を与えていないことが分かる。つま
り、入出回路２００を通して演算装置の外部からどのよ
うな信号が可逆演算ループ内に入力されようとも、この
状態ではその信号が可逆演算ループ内に反映されず、出
力回路３００から可逆演算ループ内の演算結果が演算装
置の外部に出力されるだけで、可逆演算ループ内の信号
の状態は全く変化せず最初の入力を再現し続ける。した
がって、新しい入力が存在しない定常の状態では、これ
らの入出力回路が原因となる、情報の損失による発熱が
この演算装置からは生じないことが分かる。

【００３２】

【発明の効果】本発明によれば、情報の損失に伴う熱の
発生がなく、任意の入力が可能で入力に対応した演算結
果を取り出せる可逆演算装置を構築することができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す、情報の損失による発
熱を最小限に抑制した入出力回路を持った可逆的な演算
装置のシステム構成図

【図２】本発明の一実施例を示す図１の中の、入力回路
の構成図

【図３】入力回路を示す図２の、個々のフレドキン・ゲ
ートに注目した回路構成図

【図４】本発明の一実施例を示す図１の中の、出力回路
の構成図

【図５】出力回路を示す図４の、個々のフレドキン・ゲ
ートに注目した回路構成図

【図６】従来のゲート（ANDゲートとORゲート）の動作
を表す図

【図７】図６に示したような、従来（通常）のゲートを
用いて構成した演算装置

【図８】フレドキン・ゲートの論理関数と真理値表を表
す図

【図９】フレドキン・ゲートの図式的な動作を表す図

【図１０】フレドキン・ゲートにより構成した各種回路
の例を示す図

【図１１】図８に示したフレドキン・ゲートのような、
可逆的な論理ゲートを用いて構成した論理回路

【図１２】図１１に示した可逆的な論理ゲートを用いた
論理回路により構成した、入力を再現する論理回路

【図１３】図１２に示した入力を再現する論理回路によ
り構成した、可逆的な演算ループを持つ論理回路

【図１４】図１３に示した可逆的な演算ループを持つ論
理回路からの出力を可能にした、出力回路を持った可逆
的な演算装置

【図１５】図１３に示した場合と入力が異なった、可逆
的な演算ループを持つ論理回路

【図１６】図１４に示した出力回路を持った可逆的な演
算装置への任意の入力を可能にした、入出力回路を持っ
た可逆的な演算装置

【図１７】図１に示した可逆的な演算装置において、定
常状態（新たな入力が存在しない場合）のシステム構成
図

【符号の説明】

２００…入力回路、３００…出力回路、F1, F2, …, Fn
…フレドキン・ゲート、x1, x2, …, xn…従来の入力、
u1, u2, …, un…新しい入力、y1, y2, …, yn…従来の
入力に対応した出力、v1, v2, …, vn…新しい入力に対
応した出力、1,1, … , 1…制御用の信号（論理定
数）、0, 0, … , 0…制御用の信号（論理定数）、C…
従来の論理素子により構成された論理回路、A…フレド
キン・ゲートにより構成された論理回路、A-1…Aの出力
より入力を再現する鏡像の論理回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 井原 茂男 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 堀井 洋一 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内

Claims (2)

【特許請求の範囲】
1. 【請求項１】出力から全ての場合の入力を完全に再現で
   きる論理的な可逆性を持つことにより、情報の損失によ
   る発熱の生じない第１の可逆的論理素子を用いた、無用
   な出力を持つことによる情報の破棄が一切なく回路全体
   のとしても情報の損失による発熱の生じない第１の論理
   回路と、前記第１の論理回路の出力より入力を再現する
   第２の論理回路と、これら二つの回路のそれぞれの出力
   をもう一方の入力に接続することにより構成した、演算
   装置への入力を最終的に再現しこれを無限に繰り返す可
   逆演算ループと、情報の損失による発熱の生じない前記
   第１の可逆的論理素子からなり、入力に対応した演算結
   果を外部に取り出す出力回路とを有する可逆的演算装置
   において、それを付加することによっても情報の破棄は
   生ぜず最終的に入力を再現でき演算装置全体として情報
   の損失による発熱の生じない、この可逆演算ループへの
   任意の入力を可能とする、情報の損失による発熱の生じ
   ない前記第１の可逆的論理素子を用いて作成した可逆的
   演算装置。
2. 【請求項２】請求項１記載の、可逆演算ループへの任意
   の入力を可能とする、情報の損失による発熱の生じない
   前記第１の可逆的論理素子を用いて作成した入力回路
   を、有することを特長とする可逆的演算装置。