JPH05120239A - 並列処理回路 - Google Patents

Abstract

(57)【要約】 【目的】 複数のマイクロプロセッサに共有されたメモ
リを持つシステムにおいて、メモリ使用を、優先度の高
いプロセスに割り当て、実時間の応答性を高める。 【構成】 先着順のサービスを行う待ち行列を、共有メ
モリ１をアクセスしたいプロセッサごとに設ける。加え
て、優先順位順に要求の取り出される待ち行列４をメモ
リ使用調停回路３に設ける。各プロセッサの待ち行列に
対し、優先順位が動的に割り当てられ、高いプライオリ
ティを持つプロセスが含まれる待ち行列を持つプロセッ
サから順に、共有メモリ１へのアクセスが許可される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プログラムのマルチプ
ロセッサによる並列／分散処理に関する。本発明は、複
数のマイクロプロセッサを用いた並列処理システム管理
プログラムの、実時間処理に関する。

【０００２】

【従来の技術】マイクロコンピュータ等の、処理能力の
劣るプロセッサを使用して画像処理等を行った場合、多
くの処理時間を必要とする。このような問題に対する解
決方法として、複数個のプロセッサユニットを用いた並
列処理システムが開発された。並列処理システムの構成
上、大きな分岐となるのは、メモリ等資源を共有するか
否かである。一部の資源に関し共有する場合には、複数
のプロセッサの共有資源に関する要求発生の競合状態を
いかに管理するかが問題である。

【０００３】図８は、共有資源アクセスの説明図であ
る。共有資源１０４に対しアクセスするために、３個の
プロセッサからの要求が、それぞれ待ち行列１０１、１
０２、１０３を作って受け付けられるものとする。待ち
行列内の、Ｐ１，Ｐ３等の記号は、要求を発生したプロ
セスと、そのプライオリティを表すものである。ここで
は、記号’Ｐ’に続く数字の大きな順に、プライオリテ
ィが高いものとする。要求をプライオリティ順に受け付
ける処理を行った場合、プロセスの要求は、下記の順に
受け付けられる。

【０００４】１： 待ち行列１０３のＰ４ ２： 待ち行列１０２のＰ３ ３： 待ち行列１０２のＰ３ ４： 待ち行列１０１のＰ２ ５： 待ち行列１０１のＰ５ この例の場合には、待ち行列１０１にあるプライオリテ
ィ５のプロセスの要求（Ｐ５）は、高いプライオリティ
にもかかわらず、５回目にようやく共有資源へのアクセ
スを認められることになる。上記の処理方式を用いた場
合、実時間処理には適さないという問題点があった。こ
のような古い要求受付方式の欠点を解決する目的で、発
明されたのが、プライオリティインヘリタンスである。

【０００５】プライオリティインヘリタンスとは、ある
待ち行列内に、高いプライオリティのプロセスからの要
求が生じた場合、その待ち行列の、先行する全ての要求
が高いプライオリティを継承する方法である。図８の例
では、待ち行列１０１に、要求Ｐ５が発生した段階で、
待ち行列１０１の先行する要求であったＰ２のプライオ
リティも’値５’を継承する。この結果、処理順は下記
のようになる。

【０００６】 １： 待ち行列１０１のＰ２（Ｐ５を継承したので） ２： 待ち行列１０２のＰ５ ３： 待ち行列１０３のＰ４ ４： 待ち行列１０２のＰ３ この結果、待ち行列１０１のＰ５は、２回目には共有資
源にアクセス可能であり、実時間の応答性は改善され
る。しかしプライオリティインヘリタンスによる解決を
行うと、既に待ち行列にある要求を発行しているプロセ
スに対し、プロセスのプライオリティを変更する操作、
または要求のみプライオリティを変更する操作が必要に
なる。高いプライオリティを継承した要求が、他のプロ
セスと同期的な動作を必要とするプロセスのものであっ
た場合、プロセスのプライオリティの変更は、別の競合
を引き起こす危険性を持つ。一方、プロセスのプライオ
リティを変更せず、待ち行列内の要求のみプライオリテ
ィを変更する場合は、待ち行列管理が複雑となる。

【０００７】

【発明が解決しようとする課題】本発明は、上記のよう
な従来方式の問題点に注目しなされたものである。その
目的とするところは、プライオリティ変更の操作を行う
ことなく、実時間処理に適した要求受付処理系を実現す
る点にある。

【０００８】

【課題を解決するための手段】本発明は、複数のプロセ
ッサユニットが、共有メモリ領域を持ち、個々のプロセ
ッサユニットが、共有メモリ領域の使用を要求する際、
先着順処理される待ち行列、個々のプロセッサユニット
が、前記共有メモリ領域の使用終了を通知する手段、個
々のプロセッサユニットが、前記共有メモリ領域をアク
セスするプロセスの、プライオリティを通知する手段、
このプライオリティ記録列を形成する手段、上記プライ
オリティ記録列の順位に従い、前記プロセス待ち行列に
割り当てられる優先順位を変更する手段、優先順位の高
い待ち行列に含まれるプロセスから順に、サービスを行
う手段、により構成されたことを特徴とする。

【０００９】

【実施例】本発明の一つの実施例として、電子写真方式
ページプリンタのページ記述言語翻訳および画像生成装
置へ応用した場合の構成図を、図１に示す。システム全
体は、共有メモリ型の密結合マルチプロセッサシステム
を構成している。共有メモリ１が、システムバス２によ
り、４個のマイクロプロセッサ９に接続されているマイ
クロプロセッサ９は、共有メモリ１にアクセスする場
合、メモリアクセスを実際に行うプロセスを生成する。
次にこのプロセスが共有メモリ１にアクセスすることを
要求する。要求はメモリアクセス要求待ち行列７を作
り、アクセス許可を待つ。待ち行列７の実体は、関数へ
のポインタの連結リストである。共有メモリ使用のため
生成されたプロセスは、内部に実際に共有メモリ領域へ
アクセスする関数を持ち、この関数の開始番地が、シス
テム側のサービス処理により待ち行列７に入れられる。
一方、共有メモリ領域１へのアクセス要求は、システム
バス２を介して、メモリ使用調停回路３へ伝達される。
メモリ使用調停回路３は、待ち行列４を持ち、共有メモ
リ使用の要求はこの待ち行列に受け付けられる。ここで
待ち行列４は、後述する構成をなすことで、優先順位の
高い要求から取り出し可能である。すなわち、待ち行列
４が、プライオリティ記録列を構成している。待ち行列
４からの要求は、割り込み制御回路５により処理され、
要求を発生したプロセスが実行されているマイクロプロ
セッサ９に対し、割り込みを発生する。割り込み信号は
割り込み信号線１３を介して各マイクロプロセッサシス
テム６に伝達される。マイクロプロセッサシステム６内
部では、割り込み信号線８により、マイクロプロセッサ
９に、割り込みが行われる。割り込みを受けたマイクロ
プロセッサ９は、待ち行列７から関数へのポインタを１
つ取り出し、実行する。この関数は、前述のように共有
メモリ領域へのアクセスを含むものである。関数の実行
が終了すると、マイクロプロセッサシステム６は、信号
線１０を駆動し、共有メモリ領域使用の終了をメモリ使
用調停回路３に通知する。信号線１０による通知を受け
た割り込み制御回路５は、次の共有メモリ使用権に関
し、待ち行列４から要求を取り出し、前述と同様の手順
を行う。

【００１０】本実施例においては、印刷すべき画素デー
タの発生が行われた後、システムバス２に接続されたイ
ンターフェース１１を介し、プリントエンジン制御回路
１２へのデータ転送が行われ、実際の印刷処理がなされ
る。

【００１１】図４は、電子写真方式のページプリンタの
概略構成の説明図である。電子写真方式のプリンタにお
いては、感光体ドラム２０２上に、光書き込みユニット
２０７により印刷画素情報の書き込みを行う。２０６は
光書き込みの有効範囲を示す。この時光励起された電価
により形成される静電潜像が、現像プロセスによるトナ
ー吸着および、定着プロセスを経て印刷画素を生成する
動作が行われる。印刷用紙２０１は、感光体ドラム２０
２の回転に合わせ、紙送り操作がなされ印刷画素２０３
が形成される。このような印刷プロセスにおいて、感光
体ドラム２０２の円周長は、一般に印刷用紙２０１の紙
送り方向に比較し、かなり小さい値となっている。印刷
用紙サイズにもよるが、感光体ドラム２０２の直径が３
０ｍｍの場合、３から４回転程度で、用紙１枚の印刷が
行われる。一方、前述の印刷プロセスは、途中で停止す
ることが困難であるため、用紙１枚あたりの印刷動作は
連続して行われる。１インチあたり３００画素の印刷密
度により、毎分１０ページの印刷を行うページプリンタ
においては、用紙水平方向への、光書き込みユニット２
０７の走査は、１ラインあたり２ｍｓｅｃ以下である。
本実施例においては、１ページ全体の画素データを共有
メモリ１の変数領域に生成する。このデータの記録され
る配列変数を、本実施例はイメージバッファと呼ぶ。図
４の２０４は、この配列変数全体を示す。印刷動作時に
は、この大きな配列変数から、用紙垂直方向に対し１２
８画素に相当する部分を取り出し、図１のインターフェ
ース１１に転送する。この転送は、既に感光体ドラム２
０２の回転が始まっている場合、２５６ｍｓｅｃ以内に
行われる必要がある。図４の矢印２０５が示すメモリ上
の部分領域は、感光体ドラム２０２が約１／８回転する
間に、光書き込みのため転送されなければならない部分
である。一方インターフェース１１は、プリントエンジ
ン制御回路１２に対し、２ｍｓｅｃに１ラインの時間間
隔で、印刷画素データを転送し、印刷制御を行ってい
る。

【００１２】インターフェース１１は、その内部に、垂
直方向に１２８画素、水平方向に４０９６画素の画素デ
ータを記録するイメージメモリ３３および３４を持って
いる。２つのメモリは、管理上等価である。すなわち、
プリントエンジン１２が印刷処理中、まずイメージメモ
リ３３の内容が２ｍｓｅｃに一回の割合で、プリントエ
ンジン１２に転送される。これは上記光書き込みの水平
方向の１走査のデータ転送にあたる。この間イメージメ
モリ３４には、システムバス２からインターフェース１
１に転送される画素データの、書き込みが行われる。一
方、１２８走査の印刷処理が行われると、次にイメージ
メモリ３４の画素データが、プリントエンジン１２へ転
送され始め、これに代わりイメージメモリ３３は、シス
テムバス２から受信されるデータの書き込み処理に使用
される。

【００１３】マイクロプロセッサシステム６に関してよ
り詳細に説明する。図３は単一のマイクロプロセッサシ
ステム６を取り出した構成図である。マイクロプロセッ
サ９は、システム管理プログラムを個々にＲＯＭ１８に
持ち、局所的な作業用メモリ領域としてＲＡＭ１７を持
つ。ＲＯＭ１８およびＲＡＭ１７は、マイクロプロセッ
サ９のローカルバスに接続されており、他のマイクロプ
ロセッサシステム６とは独立しアクセス可能である。ア
ドレスバス３０および、データバス３１は、マイクロプ
ロセッサ９の管理するローカルなバスであり、システム
バス２に対して、通常は接続されない。またＩ／Ｏ回路
１６は、マイクロプロセッサ１６のローカルなバスに接
続されている。後述する手順によって共有メモリ１に対
するアクセスが許可された場合、メモリ使用調停回路３
の割り込み制御回路５が、信号線１３を駆動し、許可対
象となるマイクロプロセッサシステム６に、許可信号を
伝達する。許可信号は、２μｓｅｃ以下のパルス信号で
ある。この信号を受信したマイクロプロセッサシステム
６は、信号線１９を駆動し、アドレスバッファ１４およ
びデータバスバッファ１５を開放し、システムバス２へ
のアクセスを開始する。信号線３２は割り込みが多重に
受け付けられることを防止する。一方、マイクロプロセ
ッサ９が、共有メモリ１へのアクセスを終了した場合
は、信号線１０を駆動し短いパルス信号を発生する。こ
の信号によりメモリ使用調停回路３は、次の共有メモリ
１の使用割り当てを開始する。

【００１４】次に本実施例におけるプロセスの構造に関
し述べる。図２にマイクロプロセッサ９のメモリ使用の
説明図を示す。図１の各々のマイクロプロセッサに関
し、対応するプライベートなメモリ領域が存在する。こ
のメモリはＲＡＭ１７上に確保され、マイクロプロセッ
サシステム６に実装される。図２では、現在３つのプロ
セス２３がある場合を示しているが、プロセスの個数に
関する制限はなく、実装メモリの許す限りのプロセスを
扱うものとする。なお説明を簡単にするため、仮想記憶
を使用しないものとして述べる。本実施例におけるプロ
セスは、プロセスヘッダ２４と、ヒープ領域２５およ
び、スタック領域２６により構成される。ヒープ領域２
５は、より詳細には、大域変数領域、プログラムコード
領域、データ領域からなる。スタック領域は、局所変数
および、プログラム制御のための作業領域として使用さ
れる。ここで、プロセス２３は、次の実行がどのプログ
ラムカウンタ値から開始されるか、あるいは前回中止さ
れたときの変数値は、どのような値であったか等の情報
を保全していかなければならない。また、プロセスがど
のようなプライオリティを持つのかという情報と、加え
て、本実施例が並列システムであることから、どのマイ
クロプロセッサにより実行されるプロセスであるかとい
う識別コードを持つ必要がある。表１にプロセスヘッダ
の構造を示す。プロセスヘッダは、プログラム言語から
見たとき、１つのレコード（あるいは構造体とも呼ばれ
る）として管理される。

【００１５】 表１ プロセスヘッダの構造 要素１ プロセスＩＤ 整数 ２バイト 要素２ プロセスプライオリティ 整数 ２バイト 要素３ プロセッサＩＤ 整数 ２バイト 要素４ プログラムカウンタ値 整数 ４バイト 要素５ スタックポインタ値 整数 ４バイト 要素６ レジスタストレージポインタ 整数 ４バイト 図２において、システムヒープ領域２１および、システ
ムスタック領域２２は、マイクロプロセッサ９のシステ
ムプログラムにより消費される領域である。特にシステ
ムヒープ領域には、待ち行列７の管理プログラム等、並
列処理制御に必要なシステムのサービス処理プログラム
が含まれる。またＲＡＭ領域とは別に、マイクロプロセ
ッサシステム６には、ＲＯＭ１８が実装され、起動時処
理および割り込みハンドラ、低レベルサービス処理プロ
グラムが書き込まれている。

【００１６】次にマイクロプロセッサ９のプログラムに
ついて書く。図７は、一つのマイクロプロセッサ９につ
いて、その処理の流れをしめしたものである。マイクロ
プロセッサ９は、複数個のプロセスをシステムプログラ
ムの管理下で実行する。マイクロプロセッサシステム６
は、５ｍｓｅｃごとに割り込みを受け付け、プロセスを
切り替える。簡単のため図７では、この時間割り込みに
よるプロセス切り替えは省略し説明する。システムプロ
グラムにより開始あるいは再開（８１）されたプロセス
は、共有領域へアクセスするトラップワードでない限
り、命令語を実行する（８３）。ここでトラップワード
とは、一種のソフトウェア割り込み命令であり、この命
令語が実行されると、ユーザプログラムからシステムプ
ログラムへのジャンプが発生する。共有メモリへのアク
セスが発生した場合（８２）このトラップワードにより
システムプログラムのサービスが開始され、共有メモリ
へのアクセス要求（８４）が行われる。この時、システ
ムプログラムにより同時に、要求待ち行列７へのエンキ
ューが実行され、このプロセスの要求は、待ち行列７に
登録される。前述のようにこの要求は、メモリ使用調停
回路３に受け付けられ、直ちに許可されるとは限らな
い。このため、プロセスは一度休眠状態に入る（８
５）。システムプログラムはこれに代わり、他のプロセ
スを開始する（８６）。ところで、ある時間経過後、メ
モリ使用調停回路３からの割り込みが発生すると、シス
テムプログラムは、待ち行列７を検査し、先に（８４）
でエンキューしたプロセスが取り出される。次にプロセ
スは再開され（８８）、実際の共有メモリアクセスが行
われ（８９）、再び処理が継続される。

【００１７】さらに、待ち行列４の構成について書く。
待ち行列４は、一般的な先入れ先読み型（Ｆｉｓｔ Ｉ
ｎ Ｆｉｓｔ Ｏｕｔ）の構成をとらず、先入れ後出し
型（Ｆｉｓｔ Ｉｎ Ｌａｓｔ Ｏｕｔ）の構成とし
た。またメモリ使用調停回路３の操作により、待ち行列
４の、読み出し位置には、常に待ち行列内で最も優先度
の高い要求が置かれるように管理される。図５および図
６を用い、この管理方式の説明を行う。図５では、Ｓ
１，Ｓ２等がそれぞれ要求を示すものとする。ここで文
字”Ｓ”は要求を発生したマイクロプロセッサシステム
６を示し、文字”Ｓ”に続く数字は、その優先順位を示
すものとする。ここでは数値の大きな場合程優先順位が
高いものとする。今、図５において待ち行列４の現在の
状態を５２で表し、ここに新たに５１で示される要求が
生じたものとする。本実施例のメモリ使用調停回路３の
管理方式では、先頭読み出し位置の要求（この場合Ｓ
３）と、新たな要求５１の優先度が比較される。図５の
例では、新たな要求５１の優先度の方が高いため、要求
５１が待ち行列４の先頭に付加され、状態５３のように
待ち行列４が生成される。

【００１８】これに対し、図６は別の場合の例であり、
現在の待ち行列４の状態５５に対し、新たな要求５４が
あった場合を示している。この場合、メモリ使用調停回
路３の管理処理は、待ち行列４の現在状態５５で先頭読
み出し位置の要求（ここではＳ４）と、新たな要求５４
（ここではＳ２）を比較し、優先順位の高いＳ４の要求
を一時的に確保したメモリに退避する。このメモリ領域
は、先入れ後出し型の管理が行われる領域であり、ここ
では図６の状態５７となっている。一方、待ち行列４の
状態は、状態５５から先頭の要求を取り除いたことによ
って、状態５６となっている。次に、状態５６での、先
頭読み出し位置の要求と、新たな要求５４が再び比較さ
れ、ここでもまた先頭読み出し位置の要求の優先順位が
高いため、これが取り出され、上記で一時的に確保した
メモリに退避される。このためこのメモリ領域は、状態
５９となり、待ち行列４の現在状態は５８となる。さら
に待ち行列４の現在状態５８と新たな要求５４が比較さ
れ、ここでは待ち行列４の先頭読み出し位置の要求（こ
の場合Ｓ１）が、要求５４より小さな優先順位であるた
め、要求５４が、待ち行列４の先頭に加えられる。この
処理結果は状態６０の通りである。この後で、一時的に
確保したメモリ領域の先頭から順に、要求が取り出さ
れ、待ち行列４の先頭に付加される。この結果、最後に
得られた状態は６１であり、要求は優先順位の高い順に
整列している。

【００１９】このようなメモリ使用調停回路３の管理処
理が行われるため、割り込み制御回路５が、待ち行列４
から取り出すのは、常に最も高い優先順位を持つ要求で
ある。

【００２０】共有メモリ１は、本発明の構成上は、内部
の使用形態に制限はない。本実施例においては、共有メ
モリ空間の使用上の配置は、一つのプロセスのメモリマ
ップとほぼ類似であり、プログラムコード領域、変数領
域、作業領域からなる。（但しプロセスヘッダに相当す
る構造体部分は除かれる）共有メモリ空間の大きな部分
である変数領域に、本実施例においては、イメージバッ
ファと呼ばれる配列変数が存在する。印刷に使用される
画素データは、本実施例の印刷装置においては、１画素
＝１ビットの割り当てがなされ、イメージバッファ領域
に生成される。図４で説明した通り、電子写真方式のプ
リントエンジンを用いた印刷装置のコントローラには、
高速な実時間応答が要求される。このような実時間応答
のきびしい要求のシステムに関しては、要求待ち行列か
らの取り出しは、優先順サービスにより行われるのが一
般的である。しかし、本実施例のようなページプリンタ
のコントローラの構成においては、先着順待ち行列が必
要になる。この理由として一例を挙げればアウトライン
フォントの画素生成がある。アウトラインフォントは、
周知の様に、文字外形曲線の方程式の取り決めと、パラ
メータ指定により形状が記述される。従って処理上、ま
ず輪郭画素の点列をイメージメモリ上に発生させ、続い
て曲線群により閉じた領域を塗りつぶし、文字形状を得
る操作を行う。この場合明らかに、文字輪郭画素を先に
発生させる必要がある。通常、文字形状の輪郭発生に
は、フォントデータへのアクセスが必要であり、これれ
データ列は補助記憶装置に保持される。一方、塗りつぶ
し処理では、このような資源へのアクセスが不要であ
る。このためこれら２つの処理は、異なるプロセスとし
て記述される場合が多い。従って、これを実行するマイ
クロプロセッサ９にとって、要求待ち行列は、先着順処
理である必要がある。

【００２１】既に述べたように、本実施例においては、
ビデオインターフェース１１の内部メモリに、２５６ｍ
ｓｅｃに１回、必ずある大きさの画素データ列を転送す
る必要がある。この転送を行うのは、４つあるマイクロ
プロセッサシステム６のどれか１つであるが、この時マ
イクロプロセッサシステム６は、最も高い優先度の要求
を発行する。前述の手段により待ち行列４は、最も早く
この要求を取り出すことになる。この段回でメモリ調停
回路３は、要求を発生したマイクロプロセッサシステム
６にある待ち行列７に、最も高い優先順位を与える。従
って、この待ち行列７の先着の要求が直ちに処理され、
これらに続く前記データ要求が処理される。

【００２２】このように本発明においては、待ち行列に
優先順位を割り当て、かつこの優先順位を動的に変更す
るため、実時間応答の高いレスポンスが実現できる。

【００２３】上記実施例の中で示したように、本発明で
は各プロセッサシステムの待ち行列に優先順位が割り当
てられる。このため、ネットワークを用いた粗結合シス
テムにおいても同様に、ある共有資源への複数のアクセ
ス待ち行列に対し、それぞれ動的に優先順位を決めるこ
とができる。

【００２４】

【発明の効果】上記の実施例から明らかなように、本発
明のメモリ使用調停では、優先順位の高い要求に、早い
レスポンスで応答できる。また待ち行列の先着順サービ
スは維持されるため、同期を伴う処理においても動作の
保証が得られるという効果がある。ページ記述言語等の
処理は、マイクロコンピュータにとって負荷が大きく、
並列処理の必要性が高い分野である。一方で、実施例で
述べたようにページプリンタの構成上、実時間応答も要
求されるため、本発明の処理系による処理速度向上の効
果は大きいといえる。

【図面の簡単な説明】

【図１】本発明の実施例の構成図。

【図２】マイクロプロセッサシステムのメモリ使用の説
明図。

【図３】マイクロプロセッサシステム６の構成図。

【図４】電子写真方式ページプリンタの説明図。

【図５】

【図６】プライオリティ記録列作成段階の説明図。

【図７】マイクロプロセッサ９の処理の流れ図。

【図８】従来方法の説明図。

【符号の説明】

１ 共有メモリ ２ システムバス ３ メモリ使用調停回路 ４ 待ち行列 ５ 割り込み制御回路 ９ マイクロプロセッサ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 複数のプロセッサユニットが、共有メモ
   リ領域を持ち、個々のプロセッサユニットが、前記共有
   メモリ領域の使用を要求する際、先着順処理される待ち
   行列、個々のプロセッサユニットが、前記共有メモリ領
   域の使用終了を通知する手段、個々のプロセッサユニッ
   トが、前記共有メモリ領域をアクセスするプロセスの、
   プライオリティを通知する手段、このプライオリティ記
   録列を形成する手段、前記プライオリティ記録列の順位
   に従い、前記プロセス待ち行列に割り当てられる優先順
   位を変更する手段、優先順位の高い待ち行列に含まれる
   プロセスから順にサービスを行う手段、により構成され
   たことを特徴とする並列処理回路。