JPH05119221A - Production of optical waveguide - Google Patents

Production of optical waveguide

Info

Publication number
JPH05119221A
JPH05119221A JP30691491A JP30691491A JPH05119221A JP H05119221 A JPH05119221 A JP H05119221A JP 30691491 A JP30691491 A JP 30691491A JP 30691491 A JP30691491 A JP 30691491A JP H05119221 A JPH05119221 A JP H05119221A
Authority
JP
Japan
Prior art keywords
optical waveguide
dielectric layer
silicon oxide
wiring
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30691491A
Other languages
Japanese (ja)
Inventor
Satoshi Tokuda
敏 徳田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimadzu Corp
Original Assignee
Shimadzu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corp filed Critical Shimadzu Corp
Priority to JP30691491A priority Critical patent/JPH05119221A/en
Publication of JPH05119221A publication Critical patent/JPH05119221A/en
Pending legal-status Critical Current

Links

Landscapes

  • Optical Integrated Circuits (AREA)

Abstract

PURPOSE:To enable three-dimensional wiring of optical waveguides within a device or chip by forming an optical waveguide down to the position of an arbitrary depth in a dielectric layer. CONSTITUTION:Impurity ions 14 for increasing the refractive index of the dielectric substance of the dielectric layer 11 formed on the surface of a substrate 10 are implanted with high energy into the dielectric layer. The optical waveguide (core) 15 constituted of the high-concn. region of the impurity element is formed not on the surface but in the inside of the dielectric layer 11. The depth of the high-concn. region (core) 15 can be controlled by changing the implantation energy.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、情報処理、通信、セン
サ等のデバイス或いはチップの内部に形成される光導波
路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optical waveguide formed inside a device or chip such as information processing, communication and sensor.

【0002】[0002]

【従来の技術】光ファイバは、ファイバの中心部(コ
ア)の屈折率を周辺部よりも大きくすることにより、光
をコアに閉じ込めて伝送するものであり、伝送損失が非
常に低いことやノイズに強いこと等の特長から、電話網
等の遠距離通信はもとより、ビル内通信や機器間通信に
まで利用範囲が拡大している。また、光通信は単位時間
当たりの情報伝送量を飛躍的に増加させることができる
ことから、コンピュータ等の情報処理装置の処理データ
の大容量化及び処理の高速化に応じて、装置の内部、さ
らには1つのデバイス(或いはチップ)の内部において
も光を用いた通信が試みられている。
2. Description of the Related Art An optical fiber is one in which light is confined in the core and transmitted by making the refractive index of the central portion (core) of the fiber larger than that of the peripheral portion. Due to its strength, it can be used not only for long-distance communications such as telephone networks, but also for in-building communications and inter-device communications. In addition, since the amount of information transmission per unit time can be dramatically increased in optical communication, the inside of the device can be further Has attempted communication using light even inside one device (or chip).

【0003】しかし、1つのデバイス或いはチップの内
部で光通信を行なう場合、ファイバ型では取り扱いに不
便であり、また、集積化にも限界があるため、基板上に
形成する薄膜型光導波路が主流となる。これまで、薄膜
型の光導波路としては、(a)屈折率の異なる異種の誘
電体薄膜を積層したもの(ステップインデックス型光導
波路)、(b)誘電体薄膜の表面部分にイオン交換や金
属拡散により不純物を導入し、表面部分の誘電率を変化
させたもの、(c)誘電体の表面に凹凸又は埋込層を形
成し、その表面形状により光導波路を構成したもの、等
が考えられている。
However, when optical communication is performed inside a single device or chip, the fiber type is inconvenient to handle and has a limit to integration. Therefore, a thin film type optical waveguide formed on a substrate is mainstream. Becomes Heretofore, thin-film type optical waveguides are: (a) a stack of different types of dielectric thin films having different refractive indexes (step index type optical waveguide), (b) ion exchange or metal diffusion on the surface of the dielectric thin film. It is considered that impurities are introduced by the above method to change the dielectric constant of the surface portion, and (c) an unevenness or a buried layer is formed on the surface of the dielectric and an optical waveguide is constituted by the surface shape. There is.

【0004】[0004]

【発明が解決しようとする課題】上記従来の薄膜型光導
波路はいずれも誘電体薄膜の表面に形成するものである
ため、表面上の2次元配線に限定される。一方、取り扱
いデータの大容量化及び処理内容の高度化に伴い、デー
タ処理デバイス或いはチップに登載すべき素子の数は近
年飛躍的に増加している。このような素子数の増大及び
集積度の向上に対応するために、素子及び配線を3次元
的に配置する設計が行なわれ始めているが、このような
3次元デバイス或いはチップにおいて高速・大容量通信
を行なうためには、光導波路の3次元配線を可能にする
必要がある。
All of the above-mentioned conventional thin film type optical waveguides are formed on the surface of a dielectric thin film, and are therefore limited to two-dimensional wiring on the surface. On the other hand, the number of elements to be mounted on a data processing device or a chip has increased dramatically in recent years with the increase in capacity of handled data and the sophistication of processing contents. In order to cope with such an increase in the number of elements and an improvement in the degree of integration, designs for arranging elements and wirings in a three-dimensional manner are beginning to be performed. In order to perform the above, it is necessary to enable three-dimensional wiring of the optical waveguide.

【0005】本発明はこのような課題を解決するために
成されたものであり、その目的とするところは、基板表
面の誘電体層に形成する薄膜型光導波路に関して、光導
波路を誘電体層の内部の任意の深さの位置に形成するこ
とを可能にし、それにより、デバイス、チップ内におけ
る光導波路の3次元配線を可能にする光導波路の製造方
法を提供することにある。
The present invention has been made to solve the above problems, and an object of the present invention is to provide a thin film type optical waveguide formed on a dielectric layer on the surface of a substrate. It is an object of the present invention to provide a method for manufacturing an optical waveguide, which enables formation at an arbitrary depth position inside a substrate, thereby enabling three-dimensional wiring of the optical waveguide in a device or a chip.

【0006】[0006]

【課題を解決するための手段】上記課題を解決するため
に成された本発明に係る光導波路の製造方法は、誘電体
層に、該誘電体の屈折率を上昇させる不純物イオンを高
エネルギで注入し、不純物イオンの高濃度領域により構
成される光導波路を誘電体層の内部に形成するものであ
る。
In order to solve the above-mentioned problems, an optical waveguide manufacturing method according to the present invention comprises a dielectric layer with a high energy of impurity ions for increasing the refractive index of the dielectric. An optical waveguide composed of a high-concentration region of impurity ions is formed inside the dielectric layer.

【0007】[0007]

【作用】基板上の誘電体層の表面から高いエネルギで不
純物イオンを注入すると、誘電体層の表面直下では不純
物イオンは未だ非常に大きなエネルギを持っているため
に誘電体層を構成する分子又は原子と衝突しても停止せ
ず、ある程度の深さにまで達した時点で(内部で)はじ
めて停止する。すなわち、不純物イオンの濃度の高い部
分は誘電体層の表面ではなく、内部に形成される。従っ
て、高エネルギイオン注入を誘電体層の表面から線状に
行なうことにより、誘電体層の内部で不純物濃度の高い
部分をトンネル状に形成することができる。不純物イオ
ンは誘電体層の屈折率を上昇させるものを選択している
ため、この高濃度部分は誘電体層中において光導波路と
なる。そして、この光導波路の表面からの深さは不純物
イオンの注入エネルギを変化させることにより制御する
ことができるため、光導波路を誘電体層の内部の任意の
深さの位置に形成することができる。
When the impurity ions are injected from the surface of the dielectric layer on the substrate with high energy, the impurity ions still have a very large energy just below the surface of the dielectric layer, so that the molecules or molecules forming the dielectric layer are It does not stop even if it collides with an atom, and stops only when it reaches a certain depth (internally). That is, the portion where the concentration of impurity ions is high is formed not inside the surface of the dielectric layer but inside. Therefore, by performing the high-energy ion implantation linearly from the surface of the dielectric layer, a portion having a high impurity concentration inside the dielectric layer can be formed in a tunnel shape. Since the impurity ions are selected so as to increase the refractive index of the dielectric layer, this high concentration portion becomes an optical waveguide in the dielectric layer. Since the depth from the surface of the optical waveguide can be controlled by changing the implantation energy of the impurity ions, the optical waveguide can be formed at an arbitrary depth position inside the dielectric layer. ..

【0008】[0008]

【実施例】本発明の一実施例である光導波路の製造方法
を図1及び図2により説明する。本実施例の製造方法で
は、まず、シリコン(Si)基板10上に、熱酸化又は
CVDにより誘電体薄膜であるシリコン酸化膜(SiO
2)11を形成する(図1(a))。次に、このシリコ
ン酸化膜11上にフォトレジスト12を塗布し、フォト
リソグラフィにより光導波路を形成すべき箇所(線状)
に開口13を設ける(図1(b))。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A method of manufacturing an optical waveguide according to an embodiment of the present invention will be described with reference to FIGS. In the manufacturing method of the present embodiment, first, a silicon oxide film (SiO 2) which is a dielectric thin film is formed on the silicon (Si) substrate 10 by thermal oxidation or CVD.
2 ) 11 is formed (FIG. 1A). Next, a photoresist 12 is applied on the silicon oxide film 11 and a portion (linear shape) where an optical waveguide is to be formed by photolithography
An opening 13 is provided in the (FIG. 1 (b)).

【0009】そして、フォトレジスト12の上から、不
純物イオンであるリンイオン(P+)14を1MeV程
度の高いエネルギで打ち込む(図2(c))。リンイオ
ンはフォトレジスト12が残っている部分ではフォトレ
ジスト12によりブロックされてシリコン酸化膜11に
は達しない。フォトレジスト12の開口部分13ではリ
ンイオン14はシリコン酸化膜11に注入されるが、そ
のエネルギが非常に高いために表面直下では停止せず、
ある程度の深さに達したところではじめて酸化シリコン
(シリコン酸化膜)11の結晶格子にトラップされる。
このため、この高エネルギイオン注入によるシリコン酸
化膜11中のリンイオンの濃度分布の断面形状は図2
(c)のようになり、高濃度部分はシリコン酸化膜11
の内部に形成される。これを3次元的に見れば、リンイ
オンの高濃度部分はシリコン酸化膜11中においてトン
ネル状となっている。以下、この高濃度部分をコア15
と呼ぶ。
Then, phosphorus ions (P + ) 14 which are impurity ions are implanted from above the photoresist 12 at a high energy of about 1 MeV (FIG. 2C). The phosphorus ions are blocked by the photoresist 12 in the portion where the photoresist 12 remains, and do not reach the silicon oxide film 11. Phosphorus ions 14 are implanted into the silicon oxide film 11 at the opening 13 of the photoresist 12, but the energy thereof is so high that it does not stop immediately below the surface.
It is not trapped in the crystal lattice of the silicon oxide (silicon oxide film) 11 until it reaches a certain depth.
Therefore, the cross-sectional shape of the concentration distribution of phosphorus ions in the silicon oxide film 11 by this high energy ion implantation is shown in FIG.
As shown in (c), the high-concentration portion is the silicon oxide film 11
Formed inside. When viewed three-dimensionally, the phosphorus ion high concentration portion has a tunnel shape in the silicon oxide film 11. Hereafter, this high-concentration part is referred to as the core 15
Call.

【0010】ここで、リンイオン(P+)は酸化シリコ
ン(SiO2)の屈折率を上昇させる作用を有するた
め、このコア15はシリコン酸化膜11中において光導
波路となる。すなわち、このコア15に光を通せば、光
は周辺の低濃度部分(シリコン酸化膜11)との境界で
反射されてコア15の方に戻されるため、光はコア15
中を通って行く。なお、酸化シリコン11の屈折率を上
昇させる不純物としてはリンイオン以外にも、3価のホ
ウ素(B)や5価のヒ素(As)等、種々の元素のイオ
ンを用いることができる。
Since the phosphorus ion (P + ) has a function of increasing the refractive index of silicon oxide (SiO 2 ), the core 15 becomes an optical waveguide in the silicon oxide film 11. That is, when light passes through the core 15, the light is reflected at the boundary with the peripheral low-concentration portion (silicon oxide film 11) and returned to the core 15, so that the light is transmitted to the core 15.
Go through. In addition to phosphorus ions, ions of various elements such as trivalent boron (B) and pentavalent arsenic (As) can be used as impurities for increasing the refractive index of the silicon oxide 11.

【0011】次に、上記配線パターンのフォトレジスト
12を除去し、別の開口パターンを有するフォトレジス
ト16をシリコン酸化膜11上に形成する(図2
(d))。この配線パターン上からは、より高いエネル
ギ(例えば3MeV程度)でシリコン酸化膜11にリン
イオン17を注入する。このため、今回のイオン注入に
より形成されるリンイオンの高濃度部分(コア)18は
先に形成したものよりも深い位置に形成されることとな
り、図3(a)に示すように両コア15、18は立体交
差することになる。
Next, the photoresist 12 having the wiring pattern is removed, and a photoresist 16 having another opening pattern is formed on the silicon oxide film 11 (FIG. 2).
(D)). From above the wiring pattern, phosphorus ions 17 are implanted into the silicon oxide film 11 with higher energy (for example, about 3 MeV). Therefore, the phosphorus ion high-concentration portion (core) 18 formed by the ion implantation this time is formed at a deeper position than that formed previously, and as shown in FIG. 18 will cross over.

【0012】このように、本実施例の製造方法によれ
ば、基板10上の誘電体薄膜(シリコン酸化膜)11の
内部で、高屈折率のコア15、18を任意の深さの所に
形成することができる。そのため、図3(a)に示すよ
うな立体交差配線以外にも種々の3次元配線を行なうこ
とができる。例えば図3(b)に示すように、隣接する
平行な光導波路を交互に深い位置と浅い位置に区分して
配置することにより、高密度配線を行なうこともでき
る。図3(b)のような狭ピッチ配線は、多数の素子を
アレイ化して構成したデバイスの高集積化に特に有効で
ある。
As described above, according to the manufacturing method of the present embodiment, the high refractive index cores 15 and 18 are formed at arbitrary depths inside the dielectric thin film (silicon oxide film) 11 on the substrate 10. Can be formed. Therefore, various three-dimensional wiring can be performed in addition to the three-dimensional cross wiring as shown in FIG. For example, as shown in FIG. 3B, high density wiring can be performed by alternately arranging adjacent parallel optical waveguides at deep positions and shallow positions. The narrow pitch wiring as shown in FIG. 3B is particularly effective for high integration of a device formed by arraying a large number of elements.

【0013】なお、上記実施例ではフォトレジスト1
2、16により光導波路の配線パターンを形成したが、
細く絞ったイオンビームを線状に振らせることにより
(ベクタスキャン)、或いは逆に、イオンビームを細く
絞って固定したまま基板10(及び誘電体層11)の方
を移動させることにより、フォトレジストマスク12、
16を使用することなく任意のパターンのコア配線を形
成することもできる。また誘電体層としては、上記実施
例のような酸化シリコン以外にも、窒化シリコン等を用
いることも可能である。
In the above embodiment, the photoresist 1 is used.
The wiring pattern of the optical waveguide was formed by 2 and 16,
By moving the thinly focused ion beam linearly (vector scan), or conversely, by moving the substrate 10 (and the dielectric layer 11) while keeping the ion beam narrowly focused and fixed, the photoresist Mask 12,
It is also possible to form a core wiring of any pattern without using 16. Further, as the dielectric layer, it is possible to use silicon nitride or the like other than silicon oxide as in the above embodiment.

【0014】[0014]

【発明の効果】本発明では不純物イオンを高エネルギで
注入するため、不純物イオンの高濃度域すなわち光導波
路は誘電体層の内部に形成される。そして、この光導波
路の表面からの深さは、不純物イオンの注入エネルギを
変化させることにより変えることができる。従って、異
なる注入エネルギにより誘電体層の内部に2本以上の光
導波路を形成することにより、これらの光導波路を誘電
体層の内部で互いに交わることなく、上下に立体交差し
て配線することができる。また、平行配線の場合には、
隣接する配線の深さを交互に変えることにより配線ピッ
チを狭くすることができる。このような光導波路の3次
元配線(すなわち、立体交差配線や細ピッチ配線)によ
り、3次元デバイスにおいてもチップ内光通信を行なう
ことができるようになる。また、通常の2次元デバイス
においても、このような3次元配線を使用することによ
り、集積度の上昇をはかることができ、デバイス(チッ
プ)内通信時間の短縮及び処理速度の向上を実現するこ
とができる。また、3次元配線により配線設計の自由度
が向上するため、設計の負荷が大きく軽減される。
According to the present invention, since the impurity ions are implanted with high energy, the high concentration region of the impurity ions, that is, the optical waveguide is formed inside the dielectric layer. The depth from the surface of the optical waveguide can be changed by changing the implantation energy of impurity ions. Therefore, by forming two or more optical waveguides inside the dielectric layer with different implantation energies, it is possible to wire these optical waveguides in a vertically crossed manner without crossing each other inside the dielectric layer. it can. In the case of parallel wiring,
The wiring pitch can be narrowed by alternately changing the depths of adjacent wirings. By such three-dimensional wiring of the optical waveguide (that is, three-dimensional cross wiring or fine pitch wiring), it becomes possible to perform on-chip optical communication even in a three-dimensional device. Further, even in an ordinary two-dimensional device, by using such a three-dimensional wiring, the degree of integration can be increased, and the communication time within the device (chip) can be shortened and the processing speed can be improved. You can Further, since the degree of freedom in wiring design is improved by the three-dimensional wiring, the design load is greatly reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の一実施例である薄膜型光導波路の製
造工程の各段階を示す説明図であり、(a)は基板上に
誘電体層を設けたチップの斜視図、(b)は誘電体層の
上にフォトレジストを設けた状態のチップの斜視図。
FIG. 1 is an explanatory view showing each step of a manufacturing process of a thin film type optical waveguide which is an embodiment of the present invention, (a) is a perspective view of a chip having a dielectric layer provided on a substrate, and (b) is a diagram. FIG. 3 is a perspective view of a chip in which a photoresist is provided on a dielectric layer.

【図2】 実施例の図1以降の製造工程の各段階を示す
説明図であり、(c)はフォトレジスト上から高エネル
ギイオン注入を行なっている状態のチップの斜視図、
(d)は別のフォトレジストパターン、別の高エネルギ
でイオン注入を行なっている状態のチップの斜視図。
FIG. 2 is an explanatory view showing each step of the manufacturing process after FIG. 1 of the embodiment, and FIG. 2 (c) is a perspective view of the chip in a state where high-energy ion implantation is performed from above the photoresist,
FIG. 3D is a perspective view of another photoresist pattern and a chip in a state where ion implantation is performed with another high energy.

【図3】 (a)は誘電体層内で光導波路の立体交差配
線を行なったチップの斜視図、(b)は高密度平行配線
を行なったチップの斜視図。
FIG. 3A is a perspective view of a chip in which optical waveguides are three-dimensionally crossed in a dielectric layer, and FIG. 3B is a perspective view of a chip in which high-density parallel wiring is performed.

【符号の説明】[Explanation of symbols]

10…シリコン基板 11…誘電体層
(シリコン酸化膜) 12、16…フォトレジストマスク 13…開口部 14、17…高エネルギイオン 15、18…不純物高濃度部分(コア、光導波路)
DESCRIPTION OF SYMBOLS 10 ... Silicon substrate 11 ... Dielectric layer (silicon oxide film) 12, 16 ... Photoresist mask 13 ... Openings 14, 17 ... High energy ions 15, 18 ... High impurity concentration portions (core, optical waveguide)

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 誘電体層に、該誘電体の屈折率を上昇さ
せる不純物イオンを高エネルギで注入し、不純物イオン
の高濃度領域により構成される光導波路を誘電体層の内
部に形成することを特徴とする光導波路の製造方法。
1. An optical waveguide, which is composed of a high concentration region of impurity ions, is formed in the dielectric layer by injecting into the dielectric layer with high energy impurity ions for increasing the refractive index of the dielectric material. And a method for manufacturing an optical waveguide.
JP30691491A 1991-10-25 1991-10-25 Production of optical waveguide Pending JPH05119221A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30691491A JPH05119221A (en) 1991-10-25 1991-10-25 Production of optical waveguide

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30691491A JPH05119221A (en) 1991-10-25 1991-10-25 Production of optical waveguide

Publications (1)

Publication Number Publication Date
JPH05119221A true JPH05119221A (en) 1993-05-18

Family

ID=17962797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30691491A Pending JPH05119221A (en) 1991-10-25 1991-10-25 Production of optical waveguide

Country Status (1)

Country Link
JP (1) JPH05119221A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7378050B2 (en) 2000-12-20 2008-05-27 Murata Manufacturing Co., Ltd. Method of producing translucent ceramic

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7378050B2 (en) 2000-12-20 2008-05-27 Murata Manufacturing Co., Ltd. Method of producing translucent ceramic

Similar Documents

Publication Publication Date Title
US10007061B2 (en) Three-dimensional (3D) photonic chip-to-fiber interposer
US8165437B2 (en) Semiconductor integrated circuits including grating coupler for optical communication and methods of forming the same
US4789642A (en) Method for fabricating low loss crystalline silicon waveguides by dielectric implantation
US6898362B2 (en) Three-dimensional photonic crystal waveguide structure and method
US7058273B1 (en) Polysilicon light scatterers for silicon waveguides on five layer substrates
US7236668B2 (en) Spot-size transformer, method of producing spot-size transformer and waveguide-embedded optical circuit using spot-size transformer
CN206710638U (en) Silicon PHOTONIC DEVICE with hybrid waveguide
US6993236B1 (en) Polysilicon and silicon dioxide light scatterers for silicon waveguides on five layer substrates
US11740412B2 (en) Structure including waveguide and isolation space
JPH0341404A (en) Optical guide
CN106537199A (en) Crossed waveguide
US6816648B2 (en) Integrated waveguide gratings by ion implantation
JP2001013337A (en) Array waveguide grating element independent on temperature
Willner et al. Laser fabricated GaAs waveguiding structures
JPH05119221A (en) Production of optical waveguide
JP2010175924A (en) Optical coupler and method of manufacturing the same
US20210278742A1 (en) Reconfigurable optical grating/coupler
US6614952B2 (en) Programmable optical cross-connector using an array of intersecting waveguides
JP2005070557A (en) Spot size converter and its manufacturing method
JPS5960405A (en) Optical waveguide and its manufacture
JP3112114B2 (en) Method for manufacturing semiconductor optical waveguide
US20230384627A1 (en) Thin film lithium niobate optical device having an engineered substrate for heterogeneous integration
JP4150344B2 (en) Three-dimensional photonic crystal waveguide structure forming method
US20060093298A1 (en) Integrated optical waveguide and process for fabrication
CN117908189A (en) Efficient asymmetric directional coupler applied to 2.5-dimensional heterogeneous integrated optical waveguide