JPH05115178A - Power converter - Google Patents
Power converterInfo
- Publication number
- JPH05115178A JPH05115178A JP3272908A JP27290891A JPH05115178A JP H05115178 A JPH05115178 A JP H05115178A JP 3272908 A JP3272908 A JP 3272908A JP 27290891 A JP27290891 A JP 27290891A JP H05115178 A JPH05115178 A JP H05115178A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- current
- capacitor
- phase
- gto
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inverter Devices (AREA)
- Ac-Ac Conversion (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、自己消弧形半導体素子
を用いた電力変換装置に関し、特に、転流時の損失を低
減して効率を向上させた電力変換装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power converter using a self-arc-extinguishing semiconductor element, and more particularly to a power converter having reduced efficiency during commutation and improved efficiency.
【0002】[0002]
【従来の技術】図10は、従来の電力変換装置の一例を
示す構成図である。図に於て、第1の交流系統1交流電
圧は第1の変圧器2を介して変圧され、以下に述べるよ
うに構成された第1の変換器3Aに印加され、これによ
り直流に変換されるようになっている。第1の変換器3
Aは、ブリッジ接続した自己消弧形半導体素子、例え
ば、ゲートターンオフサイリスタ(以下GTOと記す)
スイッチ69〜74と、各GTOスイッチ69〜74に
それぞれ直列に接続したdi/dt抑制回路75〜80
とを備えている。各GTOスイッチ69〜74は、それ
ぞれGTO93と、ダイオード94,95と、コンデン
サ96と、抵抗97と、リアクトル98とからなってい
る。di/dt抑制回路75〜80は、それぞれダイオ
ード99と抵抗100とからなっている。2. Description of the Related Art FIG. 10 is a block diagram showing an example of a conventional power converter. In the figure, the AC voltage of the first AC system 1 is transformed through the first transformer 2 and applied to the first converter 3A configured as described below, whereby it is converted into DC. It has become so. First converter 3
A is a bridge-connected self-extinguishing type semiconductor device, for example, a gate turn-off thyristor (hereinafter referred to as GTO)
Switches 69 to 74 and di / dt suppression circuits 75 to 80 connected in series to the GTO switches 69 to 74, respectively.
It has and. Each of the GTO switches 69 to 74 includes a GTO 93, diodes 94 and 95, a capacitor 96, a resistor 97, and a reactor 98. The di / dt suppression circuits 75 to 80 each include a diode 99 and a resistor 100.
【0003】変換器3Aにより変換された直流は、コン
デンサ68によって平滑されるとともに、以下に述べる
構成の第2の変換器5Aにより交流に変換され、第2の
変圧器6を介して変圧され第2の交流系統に印加され
る。第2の変換器5Aは、第1の変換器3Aと同様に、
GTOスイッチ81〜86と、これらにそれぞれ直列接
続されたdi/dt抑制回路87〜92を備えており、
これらはいずれも第1の変換器3Aと同一構成となって
いる。The direct current converted by the converter 3A is smoothed by the capacitor 68, converted into an alternating current by the second converter 5A having the structure described below, and transformed by the second transformer 6 to convert the direct current. 2 is applied to the AC system. The second converter 5A, like the first converter 3A,
GTO switches 81-86 and di / dt suppressing circuits 87-92 serially connected to them are provided.
All of these have the same configuration as the first converter 3A.
【0004】このような構成のものにおいて、ダイオー
ド94は、GTOスイッチ72をオフしたときの回路電
流を還流するフリーホイールダイオードとして作用す
る。また、ダイオード95は、GTO93をオフすると
きGTO93に流れていた電流をコンデンサ96に導
く。コンデンサ96は、GTO93をオフするときのG
TO93の順電圧の上昇率dv/dtを、素子の許容値
以下に抑制するいわゆるスナバコンデンサとして作用す
る。抵抗器97は、GTO93をオンするときに、コン
デンサ96の電荷を放電する。以上の93〜97により
GTOスイッチ69を構成する。リアクトル98は、G
TO93をオンするときのGTO93の順電流の上昇率
di/dtを、素子の許容値以下に抑制する。ダイオー
ド99は、GTO93をオフするときリアクトル98に
流れていた電流を抵抗器100に導く。リアクトル98
にトラップされていた電磁エネルギは、抵抗器100に
より消費される。In such a structure, the diode 94 functions as a free wheel diode for circulating the circuit current when the GTO switch 72 is turned off. Further, the diode 95 guides the current flowing in the GTO 93 to the capacitor 96 when the GTO 93 is turned off. The condenser 96 is a G when the GTO 93 is turned off.
It acts as a so-called snubber capacitor that suppresses the forward voltage increase rate dv / dt of the TO93 below the allowable value of the element. The resistor 97 discharges the electric charge of the capacitor 96 when the GTO 93 is turned on. The GTO switch 69 is configured by the above 93 to 97. Reactor 98 is G
The forward current increase rate di / dt of the GTO 93 when the TO 93 is turned on is suppressed to be equal to or lower than the allowable value of the element. The diode 99 guides the current flowing through the reactor 98 to the resistor 100 when the GTO 93 is turned off. Reactor 98
The electromagnetic energy trapped in is consumed by the resistor 100.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、図10
に示す従来例にあっては、次の欠点がある。However, as shown in FIG.
The conventional example shown in (1) has the following drawbacks.
【0006】(1)GTO93がオフ状態のとき充電さ
れるコンデンサ96の電荷は、GTO93がオンすると
き抵抗器97に放電され熱損失となる。従って、電力変
換装置の効率を悪化させる。 (2)GTO93がオフ状態のときリアクトル98に流
れていた電流は、抵抗器100に放電され熱損失とな
る。従って、電力変換装置の効率を悪化させる。(1) The electric charge of the capacitor 96 charged when the GTO 93 is in the off state is discharged to the resistor 97 when the GTO 93 is turned on and becomes a heat loss. Therefore, the efficiency of the power converter is deteriorated. (2) The current flowing in the reactor 98 when the GTO 93 is in the off state is discharged to the resistor 100 and becomes a heat loss. Therefore, the efficiency of the power converter is deteriorated.
【0007】(3)例えば、GTOスイッチ69がオン
状態のとき、GTOスイッチ72が誤点弧すると直流回
路を短絡する経路を生ずる。そのため、過電流に対する
保護が難しく、構成が複雑である。(3) For example, when the GTO switch 69 is in the ON state and the GTO switch 72 is erroneously ignited, a path for short-circuiting the DC circuit is generated. Therefore, it is difficult to protect against overcurrent and the configuration is complicated.
【0008】本発明は、以上述べた従来の構成の欠点を
除去するためになされたものであり、回路構成が簡単
で、しかも効率の良い電力変換装置を提供することを目
的とする。The present invention has been made in order to eliminate the above-mentioned drawbacks of the conventional structure, and an object thereof is to provide a power converter having a simple circuit structure and high efficiency.
【0009】[0009]
【課題を解決するための手段】本発明は、前記目的を達
成するために、第1の自己消弧形半導体素子のカソード
と第1のダイオードのアノードを接続して第1の共通接
続点とし、また第2のダイオードのカソードと第2の自
己消弧形半導体素子のアノードを接続して第2の共通接
続点とし、前記第1の共通接続点と前記第2の共通接続
点にコンデンサを接続し、前記第1の自己消弧形半導体
素子のアノードと前記第2のダイオードのアノードを共
通に接続して第3の共通接続点とし、前記第1のダイオ
ードのカソードと前記第2の自己消弧形半導体素子のカ
ソードを共通に接続して第4の共通接続点とし、前記第
3の共通接続点と前記第4の共通接続点を端子とするス
イッチユニットを最小構成要素として成る電力変換装置
である。In order to achieve the above object, the present invention connects the cathode of the first self-arc-extinguishing semiconductor element and the anode of the first diode to form a first common connection point. A second common connection point is formed by connecting the cathode of the second diode and the anode of the second self-arc-extinguishing semiconductor element, and capacitors are connected to the first common connection point and the second common connection point. And connecting the anode of the first self-arc-extinguishing semiconductor element and the anode of the second diode in common to form a third common connection point, the cathode of the first diode and the second self A power conversion in which the cathodes of arc-extinguishing semiconductor elements are commonly connected to form a fourth common connection point, and a switch unit having the third common connection point and the fourth common connection point as terminals is a minimum constituent element. It is a device.
【0010】[0010]
【作用】本発明によれば、転流の過程に於て、交流側の
相電流を零にするときコンデンサに充電された電荷は、
次に同一相に電流を流すとき交流側へ放電されるから、
損失にならず、変換装置の効率がよい。According to the present invention, in the process of commutation, the electric charge charged in the capacitor when the phase current on the AC side is made zero is
Next, when current is applied to the same phase, it is discharged to the AC side,
There is no loss and the efficiency of the converter is good.
【0011】また、自己消弧形半導体素子をオフすると
き、通電中のダイオードにより、コンデンサが自己消弧
形半導体素子に並列に接続されるから、自己消弧形半導
体素子にかかるdv/dtを充分に抑制できる。従っ
て、自己消弧形半導体素子に対して、特別のスナバ回路
を設ける必要がなく、主回路構造が簡単になる。Further, when the self-arc-extinguishing semiconductor element is turned off, the capacitor is connected in parallel with the self-arc-extinguishing semiconductor element by the diode being energized. Can be suppressed sufficiently. Therefore, it is not necessary to provide a special snubber circuit for the self-arc-extinguishing type semiconductor element, and the main circuit structure is simplified.
【0012】[0012]
【実施例】以下、本発明の実施例について図面を参照し
て説明する。図1は本発明の一実施例の全体の構成を示
す図であり、この電力変換装置は以下に述べるスイッチ
ユニットを最小構成とし、これを複数個用いてブリッジ
接続した第1の変換器3および第2の変換器5から構成
されている。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram showing the overall configuration of an embodiment of the present invention. This power conversion device has a switch unit described below as a minimum structure, and a plurality of switch units are used in a bridge connection to form a first converter 3 and It is composed of a second converter 5.
【0013】スイッチユニットは、第1の自己消弧形半
導体素子例えばGTO(ゲートターンオフサイリスタ)
9のカソードと第1のダイオード21のアノードを接続
して第1の共通接続点とし、また第2のダイオード20
のカソードと第2の自己消弧形半導体素子例えばGTO
8のアノードを接続して第2の共通接続点とし、前記第
1の共通接続点と前記第2の共通接続点にコンデンサ3
2を接続し、第1のGTO9のアノードと第2のダイオ
ード20のアノードを共通に接続して第3の共通接続点
とし、前記第1のダイオード21のカソードと前記第2
のGTO8のカソードを共通に接続して第4の共通接続
点とし、前記第3の共通接続点と前記第4の共通接続点
を端子としたものである。他のスイッチユニットも同様
に構成され、図中10〜19はGTO、22〜31はダ
イオード、32〜37はコンデンサである。第2の変換
器5も第1の変換器3と同一構成となっており、38〜
49はGTO、50〜61はダイオード、62〜67は
コンデンサである。The switch unit is a first self-extinguishing type semiconductor device such as a GTO (gate turn-off thyristor).
9 and the anode of the first diode 21 are connected to form a first common connection point, and the second diode 20
Cathode and second self-extinguishing semiconductor device, eg GTO
8 anodes are connected to form a second common connection point, and a capacitor 3 is connected to the first common connection point and the second common connection point.
2 and the anode of the first GTO 9 and the anode of the second diode 20 are commonly connected to form a third common connection point, and the cathode of the first diode 21 and the second diode 21 are connected to each other.
Of the GTO 8 are commonly connected to form a fourth common connection point, and the third common connection point and the fourth common connection point are used as terminals. Other switch units are similarly configured, and 10 to 19 are GTOs, 22 to 31 are diodes, and 32 to 37 are capacitors in the figure. The second converter 5 also has the same configuration as the first converter 3, and 38 to
49 is a GTO, 50 to 61 are diodes, and 62 to 67 are capacitors.
【0014】以上の点を除くと図10の従来例と同一構
成であり、1は第1の交流系統、2は第1の変圧器、4
は直流リアクトル、6は第2の変圧器、7は第2の交流
系統である。Except for the above points, the configuration is the same as that of the conventional example of FIG. 10, 1 is a first AC system, 2 is a first transformer, 4
Is a DC reactor, 6 is a second transformer, and 7 is a second AC system.
【0015】以下、このように構成された本実施例の動
作について、第1の交流系統1の電力を第2の交流系統
7へ送る場合を例にとって、その動作について説明す
る。この場合、第1の交流系統1の電力は、第1の変圧
器2により第1の変換器3に供給され、第1の変換器3
は、順変換動作を行い交流電力を直流電力に変換する。
直流リアクトル4は、第1の変換器3の出力電流を平滑
する。第2の変換器5は、逆変換動作を行い直流電力を
交流電力に変換し、第2の変圧器6を介して、交流電力
を第2の交流系統7へ供給する。The operation of the present embodiment thus constructed will be described below by taking the case where the electric power of the first AC system 1 is sent to the second AC system 7 as an example. In this case, the power of the first AC system 1 is supplied to the first converter 3 by the first transformer 2 and the first converter 3
Performs a forward conversion operation to convert AC power into DC power.
The DC reactor 4 smoothes the output current of the first converter 3. The second converter 5 performs an inverse conversion operation to convert DC power into AC power, and supplies the AC power to the second AC system 7 via the second transformer 6.
【0016】ここで、u1,v1,w1は第1の変圧器
2の2次端子、P1,Nは第1の変換器3の直流出力端
子、P2,Nは第2の変換器5の直流入力端子、u2,
v2,w2は第2の変圧器6の2次端子である。iu1
は、第1の変圧器2の2次u1相から第1の変換器3へ
流入する電流である。iv1は、第1の変圧器2の2次
v1相から第1の変換器3へ流入する電流である。ID
は、第1の変換器3の直流出力電流である。Here, u1, v1 and w1 are secondary terminals of the first transformer 2, P1 and N are DC output terminals of the first converter 3, and P2 and N are DC of the second converter 5. Input terminal, u2
v2 and w2 are secondary terminals of the second transformer 6. iu1
Is a current flowing from the secondary u1 phase of the first transformer 2 into the first converter 3. iv1 is a current flowing from the secondary v1 phase of the first transformer 2 into the first converter 3. ID
Is the DC output current of the first converter 3.
【0017】iu2は、第2の変換器5から第2の変圧
器6の2次u2相へ流入する電流である。iv2は、第
2の変換器5から第2の変圧器6の2次v2相へ流入す
る電流である。iw2は、第2の変圧器6の2次w2相
から第2の変換器5へ流入する電流である。Iu2 is a current flowing from the second converter 5 to the secondary u2 phase of the second transformer 6. iv2 is a current flowing from the second converter 5 to the secondary v2 phase of the second transformer 6. iw2 is a current flowing into the second converter 5 from the secondary w2 phase of the second transformer 6.
【0018】図2は、第1の変換器3の順変換動作を示
す波形図である。図に於て、iu1は、第1の変圧器2
の2次u1相から第1の変換器3へ流入する電流であ
る。iv1は、第1の変圧器2の2次v1相から第1の
変換器3へ流入する電流である。vv1は、第1の変圧
器2の1次v1相の電圧である。vuv1は、第1の変
圧器2の2次u1相v1相の線間電圧である。FIG. 2 is a waveform diagram showing the forward conversion operation of the first converter 3. In the figure, iu1 is the first transformer 2
Is a current flowing into the first converter 3 from the secondary u1 phase. iv1 is a current flowing from the secondary v1 phase of the first transformer 2 into the first converter 3. vv1 is the voltage of the primary v1 phase of the first transformer 2. vuv1 is the line voltage of the secondary u1 phase v1 phase of the first transformer 2.
【0019】VCu1は、第1の変換器3のコンデンサ
32の電圧である。VCv1は、第1の変換器3のコン
デンサ33の電圧である。VGv1は、第1の変換器3
のGTO10,11の電圧である。VDv1は、第1の
変換器3のダイオード22,23の電圧である。ID
は、第1の変換器3の直流出力電流である。VD1は、
第1の変換器3の直流出力電圧である。VCu1 is the voltage of the capacitor 32 of the first converter 3. VCv1 is the voltage of the capacitor 33 of the first converter 3. VGv1 is the first converter 3
This is the voltage of GTOs 10 and 11. VDv1 is the voltage of the diodes 22 and 23 of the first converter 3. ID
Is the DC output current of the first converter 3. VD1 is
This is the DC output voltage of the first converter 3.
【0020】図3は、本発明の順変換時の転流動作を示
す波形図で、時刻t1から時刻t2に於て、u1相から
v1相への転流が行われる図2の“A”の部分の拡大波
形である。iu1,iv1,vv1,vuv1,VCu
1,VCv1は、それぞれ図2の同一記号と同一であ
る。FIG. 3 is a waveform diagram showing the commutation operation at the time of forward conversion of the present invention. From time t1 to time t2, the commutation from the u1 phase to the v1 phase is performed "A" in FIG. It is an enlarged waveform of the part. iu1, iv1, vv1, vuv1, VCu
1 and VCv1 are the same as the same symbols in FIG.
【0021】図4〜図7は、本発明の順変換時の転流動
作を説明する回路図で、8〜19はGTO、20〜31
はダイオード、32〜37はコンデンサであり、これら
は図1の記号と同一である。以下、図1〜図7を参照し
て、本発明の順変換時の転流動作を説明する。図4は、
時刻t1の以前の通電状態を示す図である。GTO8,
9,18,19とダイオード20,21,30,31が
オンしており、u1相電流iu1はダイオード20とG
TO8の直列回路と、GTO9とダイオード21の直列
回路に分流し直流側に供給される。また、直流電流ID
は、ダイオード30とGTO18の直列回路と、GTO
19とダイオード31の直列回路に分流しw1相に供給
される。このとき、iu1とIDとiw1は等しい。4 to 7 are circuit diagrams for explaining the commutation operation at the time of forward conversion according to the present invention. 8 to 19 are GTOs, 20 to 31.
Are diodes and 32-37 are capacitors, which are the same as the symbols in FIG. The commutation operation at the time of forward conversion according to the present invention will be described below with reference to FIGS. Figure 4
It is a figure which shows the electricity supply state before the time t1. GTO8,
9, 18, 19 and the diodes 20, 21, 30, 31 are turned on, and the u1 phase current iu1 is the diode 20 and the G
It is shunted into the series circuit of TO8 and the series circuit of GTO9 and diode 21, and is supplied to the DC side. DC current ID
Is a series circuit of the diode 30 and the GTO 18, and the GTO
It is shunted to the series circuit of 19 and the diode 31 and supplied to the w1 phase. At this time, iu1, ID, and iw1 are equal.
【0022】図5は、時刻t1から時刻t2までの、u
1相からv1相への正側転流の過程の通電状態を示す図
である。時刻t1に於て、GTO8,9をオフし、GT
O10,11をオンする。コンデンサ33の電圧VCv
1が、iv1を増加しかつiu1を減少する方向に加わ
る。このため、iv1が流れ初めて電流値が増加し、一
方iu1は減少する。コンデンサ32は、iu1により
充電されその電圧VCu1が増加する。VCu1もVC
v1と同様にiv1を増加しかつiu1を減少する方向
に加わる。v1相に対するu1相の線間電圧vuv1
は、VCv1とVCu1の和となる。時刻t2に於てi
u1とVCv1が零になると転流が完了する。FIG. 5 shows u from time t1 to time t2.
It is a figure which shows the electricity supply state in the process of the positive side commutation from 1 phase to v1 phase. At time t1, GTOs 8 and 9 are turned off, and GT
O10 and 11 are turned on. Voltage VCv of capacitor 33
1 is added in the direction of increasing iv1 and decreasing iu1. Therefore, the current value increases when iv1 starts to flow, while iu1 decreases. The capacitor 32 is charged by iu1 and its voltage VCu1 increases. VCu1 is also VC
Similar to v1, iv1 is increased and iu1 is decreased. Line voltage vuv1 of u1 phase with respect to v1 phase
Is the sum of VCv1 and VCu1. I at time t2
The commutation is completed when u1 and VCv1 become zero.
【0023】図6は、時刻t2の以降の通電状態を示す
図である。時刻t2に於て、VCv1が零になるとダイ
オード22,23が導通する。従って、iv1は、ダイ
オード22とGTO10の直列回路と、GTO11とダ
イオード23の直列回路に分流し直流側に供給される。
また、直流電流IDは、ダイオード30とGTO18の
直列回路と、GTO19とダイオード31の直列回路に
分流しw1相に供給される。このとき、iv1とIDと
iw1は等しい。FIG. 6 is a diagram showing the energized state after time t2. At time t2, when VCv1 becomes zero, the diodes 22 and 23 become conductive. Therefore, iv1 is shunted into the series circuit of the diode 22 and the GTO 10 and the series circuit of the GTO 11 and the diode 23, and is supplied to the DC side.
The direct current ID is shunted to the series circuit of the diode 30 and the GTO 18 and the series circuit of the GTO 19 and the diode 31, and is supplied to the w1 phase. At this time, iv1, ID, and iw1 are equal.
【0024】図7は、時刻t3以降の、w1相からu1
相への負側転流の過程の通電状態を示す図である。時刻
t3に於て、GTO18,19をオフし、GTO14,
15をオンする。コンデンサ35の電圧が、iu1を増
加しかつiw1を減少する方向に加わり、転流が開始さ
れる。以下図5で説明した場合と同様に動作する。この
ようにして順変換動作が行われ、第1の変圧器2の2次
側から供給される交流電力は、第1の変換器3より直流
電力に変換される。FIG. 7 shows that after the time t3, the w1 phase to u1
It is a figure which shows the electricity supply state of the process of the negative side commutation to a phase. At time t3, the GTOs 18 and 19 are turned off and the GTO 14 and
Turn on 15. The voltage of the capacitor 35 is applied in the direction of increasing iu1 and decreasing iw1 to start commutation. The operation is similar to that described with reference to FIG. In this way, the forward conversion operation is performed, and the AC power supplied from the secondary side of the first transformer 2 is converted into DC power by the first converter 3.
【0025】図8は、第2の変換器5の逆変換動作を示
す波形図である。図に於て、iu2は、第2の変換器5
から第2の変圧器6の2次u2相へ流入する電流であ
る。iv2は、第2の変換器5から第2の変圧器6の2
次v2相へ流入する電流である。vv2は、第2の変圧
器の1次V2相の電圧である。−vuv2は、第2の変
圧器6の2次v2相u2相の線間電圧である。VCu2
は、第2の変換器5のコンデンサ62の電圧である。V
Cv2は、第2の変換器5のコンデンサ63の電圧であ
る。VGv2は、第2の変換器5のGTO40,41の
電圧である。VDv2は、第2の変換器5のダイオード
52,53の電圧である。IDは、第2の変換器5へ流
入する直流入力電流である。VD2は、第2の変換器5
へ供給される直流入力電圧である。ICu2は、コンデ
ンサ62に流入する電流である。ICy2は、コンデン
サ66に流入する電流である。FIG. 8 is a waveform diagram showing the inverse conversion operation of the second converter 5. In the figure, iu2 is the second converter 5
To the secondary u2 phase of the second transformer 6 from. iv2 is 2 from the second converter 5 to the second transformer 6.
This is the current flowing into the next v2 phase. vv2 is the voltage of the primary V2 phase of the second transformer. -Vuv2 is the line voltage of the secondary v2 phase u2 phase of the second transformer 6. VCu2
Is the voltage of the capacitor 62 of the second converter 5. V
Cv2 is the voltage of the capacitor 63 of the second converter 5. VGv2 is the voltage of the GTOs 40 and 41 of the second converter 5. VDv2 is the voltage of the diodes 52 and 53 of the second converter 5. ID is a DC input current flowing into the second converter 5. VD2 is the second converter 5
DC input voltage supplied to the. ICu2 is a current flowing into the capacitor 62. ICy2 is a current flowing into the capacitor 66.
【0026】図9は、本発明の逆変換時の転流動作を示
す波形図で、u2相からv2相への転流が行われる図8
の“B”の部分の拡大波形である。iu2,iv2,v
v2,−vuv2,VCu2,VCv2,ICu2,I
Cy2は、それぞれ図8の同一記号と同一である。FIG. 9 is a waveform diagram showing a commutation operation at the time of inverse conversion according to the present invention. FIG. 8 shows the commutation from the u2 phase to the v2 phase.
It is an enlarged waveform of the portion "B" of. iu2, iv2, v
v2, -vuv2, VCu2, VCv2, ICu2, I
Cy2 is the same as the same symbol in FIG.
【0027】以下、図1、図8、図9を参照して、本発
明の逆変換時の転流動作を説明する。u2相からv2相
への転流が行われる時刻t4の以前は、GTO38,3
9,48,49とダイオード50,51,60,61が
オンしており、u2相電流iu2は、GTO38とダイ
オード50の直列回路と、ダイオード51とGTO39
の直列回路に分流して流れる。また、w2相電流iw2
は、GTO48とダイオード60の直列回路と、ダイオ
ード61とGTO49の直列回路に分流して流れる。こ
のとき、iu2とiw2とIDは等しい。The commutation operation at the time of inverse conversion according to the present invention will be described below with reference to FIGS. 1, 8 and 9. Before time t4 when the commutation from the u2 phase to the v2 phase is performed, GTO 38,3
9, 48, 49 and the diodes 50, 51, 60, 61 are turned on, and the u2-phase current iu2 is the series circuit of the GTO 38 and the diode 50, the diode 51 and the GTO 39.
It splits and flows into the series circuit of. Also, w2 phase current iw2
Is shunted into the series circuit of the GTO 48 and the diode 60 and the series circuit of the diode 61 and the GTO 49. At this time, iu2 and iw2 have the same ID.
【0028】時刻t4に於て、GTO38,39をオフ
し、GTO40,41をオンする。コンデンサ63の電
圧VCv2が、iv2を増加しかつiu2を減少する方
向に加わる。このため、iv2が流れ初めて電流値が増
加し、一方iu2は減少する。コンデンサ62は、iu
2により充電されその電圧VCu2が増加する。VCu
2もVCv2と同様にiv2を増加しかつiu2を減少
する方向に加わる。u2相に対するv2相の線間電圧−
vuv2は、VCv2とVCu2の和となる。At time t4, the GTOs 38 and 39 are turned off and the GTOs 40 and 41 are turned on. The voltage VCv2 of the capacitor 63 is applied in the direction of increasing iv2 and decreasing iu2. For this reason, the current value increases when iv2 starts flowing, while iu2 decreases. The capacitor 62 is iu
It is charged by 2 and its voltage VCu2 increases. VCu
Similarly to VCv2, 2 also increases iv2 and decreases iu2. Line voltage of v2 phase with respect to u2 phase-
vuv2 is the sum of VCv2 and VCu2.
【0029】iu2は、時刻t5に於て零になる。コン
デンサ63は、iv2により引続き放電され、時刻t6
に於てその電圧VCv2が零になるとダイオード52,
53が導通し転流が完了する。一方時刻t4からt5ま
での期間は、v2相とu2相の間に−vuv2で示す転
流電圧が発生し、このためv2相とw2相の間の電圧が
増加しコンデンサ66の電圧より高くなる。Iu2 becomes zero at time t5. The capacitor 63 is continuously discharged by iv2, and the time t6 is reached.
When the voltage VCv2 becomes zero, the diode 52,
53 is conducted and the commutation is completed. On the other hand, during the period from time t4 to t5, the commutation voltage indicated by -vuv2 is generated between the v2 phase and the u2 phase, and therefore the voltage between the v2 phase and the w2 phase increases and becomes higher than the voltage of the capacitor 66. ..
【0030】従って、ダイオード59とダイオード58
が順バイアスされコンデンサ66にICy2で示す電流
が流れる。時刻t5に於てiu2が零になりダイオード
50,51がオフすると、−vuv2が小さくなりv2
相とw2相の間の電圧も小さくなる、このためICy2
が減少し時刻t7で零になる。Therefore, the diode 59 and the diode 58
Is forward biased, and a current indicated by ICy2 flows through the capacitor 66. At time t5, when iu2 becomes zero and the diodes 50 and 51 are turned off, -vuv2 becomes smaller and v2 becomes smaller.
The voltage between the phase and the w2 phase is also small, so ICy2
Decreases to zero at time t7.
【0031】ICy2が流れることにより、iv2は、
この分だけ電流値が減少する。時刻t8に於て、−vu
v2がVCu2より高くなるとダイオード51,50が
導通して、コンデンサ62を充電する電流ICu2が流
れる。Since ICy2 flows, iv2 becomes
The current value is reduced by this amount. At time t8, -vu
When v2 becomes higher than VCu2, the diodes 51 and 50 become conductive, and the current ICu2 that charges the capacitor 62 flows.
【0032】時刻t9に於て、ICu2は零になる。I
Cu2は、時刻t10から時刻t11の期間再び流れ
る。次に、時刻t12に於て、GTO48,49をオフ
し、GTO44,45をオンすると、コンデンサ65の
電圧が、iu2を増加しかつiw2を減少する方向に加
わり、w2相からu2相への負側転流が行われる。この
とき、時刻t4から時刻t7までと同様に、時刻t12
から時刻t13までの期間コンデンサ62にICu2が
流れる。このようにして逆変換動作が行われ、第2の変
換器5に供給される直流電力は、交流電力に変換され、
第2の変圧器6を介して、第2の交流系統7へ供給され
る。以上転流動作を説明したように、本発明による電力
変換装置の実施例によれば、以下の特長がある。At time t9, ICu2 becomes zero. I
Cu2 flows again during the period from time t10 to time t11. Next, at time t12, when the GTOs 48 and 49 are turned off and the GTOs 44 and 45 are turned on, the voltage of the capacitor 65 is applied in the direction of increasing iu2 and decreasing iw2, and the negative polarity from the w2 phase to the u2 phase. Side commutation occurs. At this time, as at time t4 to time t7, at time t12
ICu2 flows through the capacitor 62 during the period from to the time t13. In this way, the reverse conversion operation is performed, and the DC power supplied to the second converter 5 is converted into AC power,
It is supplied to the second AC system 7 via the second transformer 6. As described above, the embodiment of the power conversion device according to the present invention has the following features.
【0033】(1)転流の過程に於て、交流側の相電流
を零にするとき、コンデンサに充電された電荷は、次に
同一相に電流を流すとき交流側へ放電されるから、損失
にならず、変換装置の効率がよい。(1) In the process of commutation, when the phase current on the alternating current side is set to zero, the electric charge charged in the capacitor is discharged to the alternating current side when the current flows in the same phase next time. There is no loss and the efficiency of the converter is good.
【0034】(2)図5から分かるように、u1相のG
TO8,9をオフするとき、通電中のダイオード21,
20により、コンデンサ32がGTO8,9に並列に接
続されるから、GTO8,9にかかるdv/dtを充分
に抑制できる。従って、GTOに対して、特別のスナバ
回路を設ける必要がなく、主回路構造が簡単になる。そ
の他、前述した従来方式の欠点を除去することができ
る。(2) As can be seen from FIG. 5, u1 phase G
When the TO8 and 9 are turned off, the diode 21,
Since the capacitor 32 is connected in parallel to the GTOs 8 and 9 by 20, the dv / dt applied to the GTOs 8 and 9 can be sufficiently suppressed. Therefore, it is not necessary to provide a special snubber circuit for the GTO, and the main circuit structure is simplified. Besides, it is possible to eliminate the above-mentioned drawbacks of the conventional method.
【0035】なお、以上の説明では、一例として、本発
明の電力変換装置をGTOを用いて構成した場合につい
て説明したが、電力変換装置を構成するスイッチング素
子はGTOに限定されることはなく、他の種類の自己消
弧形半導体素子を用いることもできる。In the above description, the case where the power conversion device of the present invention is configured by using the GTO has been described as an example, but the switching element forming the power conversion device is not limited to the GTO. Other types of self-quenching semiconductor devices can also be used.
【0036】[0036]
【発明の効果】本発明によれば、回路構成が簡単で、し
かも効率のよい電力変換装置を提供できる。According to the present invention, a power converter having a simple circuit configuration and high efficiency can be provided.
【図1】本発明による電力変換装置の一実施例の全体構
成を示す図。FIG. 1 is a diagram showing an overall configuration of an embodiment of a power conversion device according to the present invention.
【図2】図1の実施例による変換器の順変換動作を示す
波形図。FIG. 2 is a waveform diagram showing a forward conversion operation of the converter according to the embodiment of FIG.
【図3】図1の実施例の順変換時の転流動作を示す波形
図。3 is a waveform diagram showing a commutation operation during forward conversion in the embodiment of FIG.
【図4】図1の実施例による順変換時の転流動作を説明
する回路図。FIG. 4 is a circuit diagram illustrating a commutation operation during forward conversion according to the embodiment of FIG.
【図5】図1の実施例による順変換時の転流動作を説明
する回路図。5 is a circuit diagram illustrating a commutation operation during forward conversion according to the embodiment of FIG.
【図6】図1の実施例による順変換時の転流動作を説明
する回路図。FIG. 6 is a circuit diagram illustrating a commutation operation during forward conversion according to the embodiment of FIG.
【図7】図1の実施例による順変換時の転流動作を説明
する回路図。7 is a circuit diagram illustrating a commutation operation during forward conversion according to the embodiment of FIG.
【図8】図1の実施例による変換器の逆変換動作を示す
波形図。8 is a waveform diagram showing an inverse conversion operation of the converter according to the embodiment of FIG.
【図9】図1の実施例による変換器の逆変換時の転流動
作を示す波形図。9 is a waveform diagram showing a commutation operation during reverse conversion of the converter according to the embodiment of FIG.
【図10】従来の電力変換器の一例の全体構成を示す
図。FIG. 10 is a diagram showing an overall configuration of an example of a conventional power converter.
1…第1の交流系統、2…第1の変圧器、3…第1の変
換器、4…直流リアクトル、5…第2の変換器、6…第
2の変圧器、7…第2の交流系統、8〜19…GTO、
20〜31…ダイオード、32〜37…コンデンサ、3
8〜49…GTO、50〜61…ダイオード、62〜6
7,68…コンデンサ、69〜74…GTOスイッチ、
75〜80…di/dt抑制回路、81〜86…GTO
スイッチ、87〜92…di/dt抑制回路、93…G
TO、94,95…ダイオード、96…コンデンサ、9
7…抵抗器、98…リアクトル、99…ダイオード、1
00…抵抗器。1 ... 1st AC system, 2 ... 1st transformer, 3 ... 1st converter, 4 ... DC reactor, 5 ... 2nd converter, 6 ... 2nd transformer, 7 ... 2nd AC system, 8 to 19 ... GTO,
20-31 ... Diode, 32-37 ... Capacitor, 3
8 to 49 ... GTO, 50 to 61 ... Diode, 62 to 6
7, 68 ... Capacitor, 69-74 ... GTO switch,
75-80 ... di / dt suppression circuit, 81-86 ... GTO
Switch, 87-92 ... di / dt suppression circuit, 93 ... G
TO, 94, 95 ... Diode, 96 ... Capacitor, 9
7 ... Resistor, 98 ... Reactor, 99 ... Diode, 1
00 ... resistor.
Claims (1)
と第1のダイオードのアノードを接続して第1の共通接
続点とし、また第2のダイオードのカソードと第2の自
己消弧形半導体素子のアノードを接続して第2の共通接
続点とし、前記第1の共通接続点と前記第2の共通接続
点にコンデンサを接続し、前記第1の自己消弧形半導体
素子のアノードと前記第2のダイオードのアノードを共
通に接続して第3の共通接続点とし、前記第1のダイオ
ードのカソードと前記第2の自己消弧形半導体素子のカ
ソードを共通に接続して第4の共通接続点とし、前記第
3の共通接続点と前記第4の共通接続点を端子とするス
イッチユニットを最小構成要素として成る電力変換装
置。1. A cathode of a first self-arc-extinguishing semiconductor element and an anode of a first diode are connected to form a first common connection point, and a cathode of a second diode and a second self-arc-extinguishing type. An anode of the semiconductor element is connected to form a second common connection point, a capacitor is connected to the first common connection point and the second common connection point, and an anode of the first self-arc-extinguishing semiconductor element is formed. An anode of the second diode is commonly connected to form a third common connection point, and a cathode of the first diode and a cathode of the second self-arc-extinguishing semiconductor element are commonly connected to form a fourth common connection point. A power conversion device comprising a switch unit having a common connection point and terminals of the third common connection point and the fourth common connection point as minimum components.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3272908A JP2619165B2 (en) | 1991-10-21 | 1991-10-21 | Power converter |
US07/964,075 US5287260A (en) | 1991-10-21 | 1992-10-21 | GTO rectifier and inverter |
EP92118005A EP0538825B1 (en) | 1991-10-21 | 1992-10-21 | Power converting apparatus |
DE69210940T DE69210940T2 (en) | 1991-10-21 | 1992-10-21 | Power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3272908A JP2619165B2 (en) | 1991-10-21 | 1991-10-21 | Power converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05115178A true JPH05115178A (en) | 1993-05-07 |
JP2619165B2 JP2619165B2 (en) | 1997-06-11 |
Family
ID=17520436
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3272908A Expired - Lifetime JP2619165B2 (en) | 1991-10-21 | 1991-10-21 | Power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2619165B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6125045A (en) * | 1998-08-24 | 2000-09-26 | Kabushiki Kaisha Toshiba | Power converter having first and second power conversion units with thyristors |
US7262982B2 (en) | 2005-12-14 | 2007-08-28 | Toshiba Mitsubishi-Electric Industrial Systems Corporation | Power conversion apparatus |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE60335479D1 (en) | 2002-08-19 | 2011-02-03 | Merstech Inc | PULSE POWER SUPPLY FOR REGENERATING MAGNETIC ENERGY |
JP4406733B2 (en) | 2006-10-05 | 2010-02-03 | 国立大学法人東京工業大学 | Inverter power supply |
-
1991
- 1991-10-21 JP JP3272908A patent/JP2619165B2/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6125045A (en) * | 1998-08-24 | 2000-09-26 | Kabushiki Kaisha Toshiba | Power converter having first and second power conversion units with thyristors |
US7262982B2 (en) | 2005-12-14 | 2007-08-28 | Toshiba Mitsubishi-Electric Industrial Systems Corporation | Power conversion apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP2619165B2 (en) | 1997-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5049964B2 (en) | Power converter | |
EP0573836A2 (en) | Electric power converter | |
JP3325030B2 (en) | Three-level inverter device | |
JPH09327176A (en) | Ac/dc converter circuit | |
EP0538825B1 (en) | Power converting apparatus | |
EP0588635B1 (en) | Gate power supply circuit | |
EP1450476B1 (en) | Power converter circuit | |
JP3681596B2 (en) | DC power supply | |
JP3239757B2 (en) | AC current source circuit | |
JPH07312878A (en) | Snubber circuit for three-level inverter | |
JPH0435994B2 (en) | ||
JP2619165B2 (en) | Power converter | |
GB2337643A (en) | Power converter | |
US20090027923A1 (en) | Power supply device and power supply control method | |
JP2861430B2 (en) | Rectifier circuit | |
JP2001169563A (en) | Three-level inverter | |
JPH0444510B2 (en) | ||
JPH07337022A (en) | Power converter employing auxiliary resonance commutation circuit | |
JPH0731158A (en) | Snubber energy recovery circuit for power converter | |
JPS6046778A (en) | Power converter | |
JP2000184710A (en) | Dc-dc converter insulated by transformer | |
JPH0336221Y2 (en) | ||
JP2528811B2 (en) | Power converter | |
JP2023154840A (en) | Forced commutation circuit for thyristor | |
JP3246159B2 (en) | DC-AC converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 15 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 15 |