JPH05110229A - Electrical connection element - Google Patents

Electrical connection element

Info

Publication number
JPH05110229A
JPH05110229A JP3055992A JP3055992A JPH05110229A JP H05110229 A JPH05110229 A JP H05110229A JP 3055992 A JP3055992 A JP 3055992A JP 3055992 A JP3055992 A JP 3055992A JP H05110229 A JPH05110229 A JP H05110229A
Authority
JP
Japan
Prior art keywords
conductive
island
decal
islands
electrical connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3055992A
Other languages
Japanese (ja)
Other versions
JPH0736468B2 (en
Inventor
Mark S Schneider
マーク・スチーブン・シユナイダー
John Acocella
ジヨン・アコセラ
Lester W Herron
レスター・ウイン・ヘロン
Mark R Kordus
マーク・リチヤード・コーダス
Louis H Wirtz
ルイス・ハリー・ワーツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH05110229A publication Critical patent/JPH05110229A/en
Publication of JPH0736468B2 publication Critical patent/JPH0736468B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Electrical Connectors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE: To provide an electrical connecting element that can be manufactured without degrading structural unification of a package or the functions of a device. CONSTITUTION: An electric connecting element contains electrical connecting elements, having at least one first conductive island 12 and at least one second conductive island 31, at least one first and second islands having at least a third conductive island 32 between them. A substance for the third island is different from the substances for the first and second islands, and the third island and the part of first and second islands is surrounded by an inorganic insulating substance 39.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、一般的にはデカル(d
ecal)の新しい構造に関し、特に、無機絶縁物質で
充填された、導電性を有するデカルに関する。以後、こ
の明細書では導電デカルと呼ぶ。本明細書では、無機絶
縁物質で充填したこれらの導電デカルを製造するために
使用される種々の方法および工程も開示される。
BACKGROUND OF THE INVENTION The present invention generally relates to decals (d
ecal), in particular, a conductive decal filled with an inorganic insulating material. Hereinafter, in this specification, it is referred to as a conductive decal. Also disclosed herein are various methods and steps used to make these conductive decals filled with an inorganic insulating material.

【0002】[0002]

【従来の技術】市場では、密度が増大する回路をパッケ
ージ化することへの要求が募っている。これらの要求を
満足させるために、デバイス技術のレベルに近い製造方
法を用いた新しいパッケージ化の概念が発展してきた。
2. Description of the Related Art In the market there is an increasing demand for packaging circuits of increasing density. To meet these demands, new packaging concepts have been developed using manufacturing methods close to the level of device technology.

【0003】この必要に向けて、いくつかの新しいパッ
ケージ化方法が開発されてきたが、その1つがデカルの
使用である。
To this end, several new packaging methods have been developed, one of which is the use of decals.

【0004】デカル技術は最初、2つの目的に使用でき
る接着剤の利用に依存していた。1)全工程を通じて、
金属箔と完成イメージをキャリアに接着するという目的
と、2)基板への移設の際のポリマと箔の完全な剥離と
いう目的である。
Decal technology initially relied on the use of adhesives that could be used for two purposes. 1) Throughout the entire process
The purpose is to bond the metal foil and the finished image to the carrier, and 2) the purpose to completely peel off the polymer and foil when transferring to the substrate.

【0005】初期のデカルは3つの部分からなる積層板
から製造された。プロセス積層板は、接着剤でポリマ・
キャリアに接着された薄い金属または合金の箔の形をと
る金属層から構成されていた。接着剤は、移設の際にキ
ャリアから分離することができる剥離物質でもあった。
導体剥離の信頼性は、ポリマ層の表面エネルギーが、デ
カルが移設される導体または基板よりずっと少ないこと
により保証される。例えば米国特許第4,879,15
6号明細書を参照されたい。これらの初期のソリッドな
導体はフォトリソグラフィやエッチング工程から形成さ
れた。
Early decals were made from three-part laminates. The process laminate is made of polymer with adhesive.
It consisted of a metal layer in the form of a thin metal or alloy foil adhered to a carrier. The adhesive was also a release material that could be separated from the carrier during transfer.
The reliability of conductor stripping is ensured by the fact that the surface energy of the polymer layer is much less than the conductor or substrate to which the decal is transferred. For example, U.S. Pat. No. 4,879,15
See Specification No. 6. These early solid conductors were formed by photolithography and etching processes.

【0006】初期の研究によって、このようなデカル・
システムが適切な形状配置を高信頼に達成するには限界
があることをすぐに示された。イメージの移動は、ガラ
ス・アートワークに比べて顕著であり、プロセス流体の
吸収および脱離から生じることが分かった。フィルム・
キャリアは、プロセス環境にさらしたときの吸収等温線
上の位置に応じて、ある場合には拡張、ある場合には収
縮した。
Early research has shown that such decals
It was immediately shown that the system had limits to reliably achieving proper geometry. It was found that the image transfer was more pronounced than the glass artwork and resulted from the absorption and desorption of the process fluid. the film·
The carrier expanded in some cases and contracted in other cases, depending on its position on the absorption isotherm when exposed to the process environment.

【0007】研究は、キャリアとしての無機ポリマの限
界を認識したので、プロセスを通じて寸法の完全性が維
持できキャリアとして使用することができる物質の識別
に集中した。
Since research has recognized the limitations of inorganic polymers as carriers, they have focused on identifying materials that can maintain dimensional integrity throughout the process and can be used as carriers.

【0008】不安定なポリマの代わりに選ばれた物質は
金属箔であり、金属箔はプロセス温度が上昇してもプロ
セス流体の吸収または変形を受けにくい。
The material of choice for the labile polymer is a metal foil, which is less susceptible to absorption or deformation of the process fluid at elevated process temperatures.

【0009】積層構造においてこのような金属箔を用い
ると、金属箔キャリアからの金属剥離が一様に行えない
ことがすぐに分かる。これは、両金属表面、すなわち金
属層と金属箔キャリアに剥離接着剤が一様に接着してい
る結果であった。
It is readily apparent that the use of such metal foils in a laminated structure does not allow uniform metal stripping from the metal foil carrier. This was a result of the release adhesive uniformly adhering to both metal surfaces, ie the metal layer and the metal foil carrier.

【0010】この欠点を克服するために、金属キャリア
の表面エネルギーを、デカル金属およびデカルを受ける
基板の表面エネルギーよりずっと小さいレベルまで減少
させた。金属キャリアからの導体金属の信頼できる剥離
は、これにより与えられる。所望の接着特性は、キャリ
ア箔の表面をポリイミドのような物質で被覆することに
より得られ、これにより元のシステムの剥離特性を回復
する。2層剥離物質を有する金属キャリアは、元の物質
と同じくらい、導体移設に関して良好に作用し、形状配
置精度の改良された能力を与えることが分かった。
To overcome this drawback, the surface energy of the metal carrier was reduced to a level much less than that of the decal metal and the substrate receiving the decal. This gives a reliable release of the conductor metal from the metal carrier. The desired adhesive properties are obtained by coating the surface of the carrier foil with a material such as polyimide, which restores the release properties of the original system. It has been found that the metal carrier with the two-layer exfoliation material works as good as the conductor transfer with the original material, giving an improved ability of shape placement accuracy.

【0011】付加工程の利用は、金属キャリア上に直接
導体を形成する別の方法を与える。フォトリソグラフィ
工程と共にメッキまたはリフトオフ工程を用いると、付
加的に導体形成が可能になる。この技術は、付加工程の
固有の優れたイメージ形成能力により、パッケージ密度
の増大を達成する手段を提供する。
The use of additional steps provides another method of forming conductors directly on the metal carrier. The use of plating or lift-off processes in conjunction with photolithography processes allows for additional conductor formation. This technique provides a means to achieve increased package density due to the superior imaging capabilities inherent in the additive process.

【0012】単純なデカル構造が開発されて、剥離物質
を使用せずに、金属キャリアから導体の直接剥離ができ
るようになった。この技術は、付加工程によっても除去
工程によっても導体形成に適用でき、広範囲の金属およ
び合金が導体として利用できるようにした。このことは
米国特許第4,879,156号明細書に説明されてい
る。
A simple decal structure has been developed to allow direct stripping of conductors from metal carriers without the use of stripping materials. This technique can be applied to conductor formation by both addition and removal steps, allowing a wide range of metals and alloys to be utilized as conductors. This is explained in US Pat. No. 4,879,156.

【0013】他のパッケージ方法は、凹版印刷プロセス
である。イメージは版面より下に圧着され、デザインの
印刷はレリーフのイメージを形成する。これは米国特許
第4,879,156号明細書に開示されている。この
技術は、導体パターンを金属キャリアの表面までエッチ
ングし、その深さが、導体を形成するために必要な金属
の堆積が続いて行われる完成した金属の必要な厚さに等
しくなるようにして、パッケージ化プロセスに利用する
ことができる。この技術によって、キャリアに凹版され
たイメージによって定められる形状に導体を形成でき
る。
Another packaging method is the intaglio printing process. The image is crimped below the plate and the printing of the design forms the image of the relief. This is disclosed in U.S. Pat. No. 4,879,156. This technique etches the conductor pattern to the surface of the metal carrier, making its depth equal to the required thickness of the finished metal, followed by the deposition of the metal required to form the conductor. , Available for the packaging process. This technique allows the conductor to be formed into a shape defined by the intaglio image on the carrier.

【0014】パッケージ相互接続に使用される他のいく
つかの技術がある。例えば、米国特許第3,541,2
22号明細書には、ボードまたはモジュールの隣接表面
を相互接続するためのコネクタ・スクリーンが開示され
ている。コネクタ・スクリーンは非導電物質のウェブに
よって分離された導電コネクタ要素を有している。
There are several other techniques used for package interconnection. For example, US Pat. No. 3,541,2
No. 22 discloses a connector screen for interconnecting adjacent surfaces of a board or module. The connector screen has conductive connector elements separated by a web of non-conductive material.

【0015】回路基板検査装置のためのコネクタ・アセ
ンブリは、米国特許第4,707,657号明細書に開
示されている。導電物質の回路トラックを有する電気絶
縁物質は、反対側の表面に配置される。検査点は互いに
絶縁されている。
A connector assembly for a circuit board inspection system is disclosed in US Pat. No. 4,707,657. An electrically insulating material having circuit tracks of conductive material is disposed on the opposite surface. The inspection points are insulated from each other.

【0016】ソリッドな金属導体を有する多層セラミッ
ク(MLC)基板を形成するプロセスは、米国特許第
4,753,694号明細書に開示されている。MLC
基板は、ソリッドで非多孔性の導体パターンを、剥離層
を有する支持シートに形成し、さらにそのパターンをセ
ラミック・グリーンシートに移設することを含む。
A process for forming a multi-layer ceramic (MLC) substrate having a solid metal conductor is disclosed in US Pat. No. 4,753,694. MLC
The substrate includes forming a solid, non-porous conductor pattern on a support sheet having a release layer and transferring the pattern to a ceramic green sheet.

【0017】米国特許第4,926,549号明細書
は、電気接続要素を形成する方法を開示している。キャ
リアが第1の導電要素上に形成され、キャリア部分にホ
ールがエッチングされ、第1の導電要素を露出し、その
中に凹部が設けられる。凹部は対応するホールの直径よ
り大きな直径を有する。キャリア中に形成された個々の
ホールは、第2の導電物質で充填され、続いて、第1の
導電要素がキャリアから除去され、これにより、キャリ
アの上下表面から突出している複数の導電物質をキャリ
アが持ったままにする。複数の導電突出物を有するキャ
リアは、半導体デバイスを回路基板に接続するのに用い
ることができる。
US Pat. No. 4,926,549 discloses a method of forming electrical connection elements. A carrier is formed on the first conductive element and a hole is etched in the carrier portion to expose the first conductive element and provide a recess therein. The recess has a diameter larger than the diameter of the corresponding hole. The individual holes formed in the carrier are filled with a second conductive material, and subsequently the first conductive element is removed from the carrier, thereby removing the plurality of conductive materials protruding from the upper and lower surfaces of the carrier. Leave it with the carrier. A carrier having a plurality of conductive protrusions can be used to connect a semiconductor device to a circuit board.

【0018】IBM Technical Discl
osure Bulletin,Vol.27, N
o.3, pp.1404−1405(August
1984)は、薄膜導体パターンを多層セラミック基板
に移設するプロセスを開示している。導体パターンはキ
ャリア上に形成される。導体パターンは、絶縁体によっ
て完全に囲まれ、絶縁体にはホールが設けられて、導電
パターンの上面を露出する。ホールはさらに、導電物質
で充填され、このアセンブリを多層基板に固定した後、
キャリアは除去される。
IBM Technical Discl
Osure Bulletin, Vol. 27, N
o. 3, pp. 1404-1405 (August
1984) discloses a process of transferring a thin film conductor pattern to a multilayer ceramic substrate. The conductor pattern is formed on the carrier. The conductor pattern is completely surrounded by the insulator, and a hole is provided in the insulator to expose the upper surface of the conductive pattern. The holes are further filled with a conductive material, after fixing this assembly to the multilayer substrate,
The carrier is removed.

【0019】初期の研究において発生した問題の1つ
は、銅バイアのようなバイアと、セラミック側壁のよう
な絶縁体側壁との接合点にギャップを形成することであ
る。この種のギャップは、特に焼結の後工程中に、流体
の浸透および捕獲を許容する。この問題への対策とし
て、ギャップをポリイミドで埋め戻しする。このプロセ
スには固有の欠点があり、すなわちポリイミドと銅バイ
アとの間が良好に接着されなかったり、基板の内部を浸
透したポリイミドを完全にキュアするのが困難だったり
する。これらの固有の欠点は、次に基板上面に堆積する
薄膜再配分構造に欠陥を生じる。
One of the problems encountered in earlier work is to create a gap at the junction of a via, such as a copper via, and an insulator sidewall, such as a ceramic sidewall. Gaps of this kind allow the penetration and trapping of fluids, especially during the subsequent steps of sintering. As a measure against this problem, the gap is backfilled with polyimide. This process has its own drawbacks: poor adhesion between the polyimide and copper vias, and difficulty in completely curing the polyimide that has penetrated inside the substrate. These inherent drawbacks result in defects in the thin film redistribution structure that is then deposited on top of the substrate.

【0020】上面メタライゼーション形状寸法は、現在
の処理技術では制限がある。さらに、次の処理で浸透問
題を生じるバイア・ギャップは、形成され続ける。
Topside metallization geometries are limited by current processing technology. Moreover, via gaps that continue to create penetration problems in subsequent processing continue to form.

【0021】本発明は、バイア・レジストレーションの
ためのバイア・スタッドを有するTFR(薄膜再配分)
デカル構造を与える。この構造は、MLC基板に積層さ
れ、次いで焼成されて“密封”(hermeticit
y)を行う。本明細書のプロセスは、前の上面プロセス
のように、基板にクラックを形成しない。細線メタライ
ゼーションも行われる。さらに、バイアに対する上面形
状の迅速な位置合せが達成される。
The present invention is a TFR (Thin Film Redistribution) with via studs for via registration.
Give decal structure. This structure is laminated to an MLC substrate and then fired to "hermetic".
y). The process herein does not crack the substrate like the previous top surface process. Fine line metallization is also done. Moreover, rapid alignment of the top features with the vias is achieved.

【0022】本明細書において、セラミック基板上の薄
膜処理を排除する技術が開示され、これは新規なエッチ
ング技術とデカル構造を、焼結の前に行われ焼結サイク
ルにも耐える薄膜再配分(TFR:thin film
redistribution)の同等物を構成する
ために利用する。
Disclosed herein is a technique that eliminates thin film processing on ceramic substrates, which uses a novel etching technique and decal structure to re-distribute thin films that are performed prior to sintering and survive the sintering cycle. TFR: thin film
It is used to construct the equivalent of redistribution).

【0023】デカル構造は、再配分ラインと、ソリッド
な金属バイア・スタッドの上面におけるC4パッド(電
気相互接続部として作用する)と、ECパッドからな
る。このプロセスにおいて、必要な焼結後処理だけが、
C4に対する一種のボール制限構造でNiメッキやAu
メッキを行っていた。
The decal structure consists of redistribution lines, C4 pads (acting as electrical interconnects) on top of the solid metal via studs, and EC pads. In this process, the only required post-sintering treatment is
A kind of ball restriction structure for C4 with Ni plating or Au
I was plating.

【0024】本発明は実行可能なパッケージ化手法とし
て、基板に移設可能なソリッドな導体を形成する努力に
集約される。
The present invention focuses on efforts to form solid conductors that can be transferred to a substrate as a viable packaging technique.

【0025】本明細書は、ソリッドな移設可能な電気導
体の形成に関して、いくつかの固有の処理方法を開示し
ている。
The present specification discloses several unique processing methods for forming solid transferable electrical conductors.

【0026】[0026]

【発明が解決しようとする課題】本発明により、パッケ
ージの構造的一体性、またはデバイス(1または複数)
の機能性を侵すことなく、導電デカルを製造することが
できる。
SUMMARY OF THE INVENTION In accordance with the present invention, the structural integrity of the package or device (s).
The conductive decal can be manufactured without compromising the functionality of the.

【0027】本発明の目的は、改良された導電デカルを
製造することにある。
It is an object of the present invention to produce an improved conductive decal.

【0028】本発明の他の目的は、電気配線,バイア・
スタッド,スタッド・キャップ,C4パッド,ECパッ
ドその他を有する、改良された導電デカルを製造するこ
とにある。
Another object of the invention is to provide electrical wiring, vias,
To produce an improved conductive decal having studs, stud caps, C4 pads, EC pads, etc.

【0029】本発明のさらに他の目的は、互いに積層お
よび結合できる複数の導電デカルを製造することにあ
る。
Yet another object of the present invention is to manufacture a plurality of conductive decals that can be stacked and bonded together.

【0030】本発明の他の目的は、基板に固定すること
のできる導電デカルを製造することにある。
Another object of the invention is to produce a conductive decal that can be fixed to a substrate.

【0031】本発明の他の目的は、導電デカルが基板ま
たはモジュールにしっかりと固定された後に、密封され
たパッケージを提供することにある。
Another object of the present invention is to provide a package which is hermetically sealed after the conductive decal is firmly fixed to the substrate or module.

【0032】本発明の他の目的は、電気的相互接続部を
有する絶縁層を与えることにある。
Another object of the present invention is to provide an insulating layer having electrical interconnections.

【0033】本発明の他の目的は、デカルが焼結サイク
ルを終えた後、通電性または構造的一体性を検査するこ
とができる導電デカルを提供することにある。
It is another object of the present invention to provide a conductive decal that can be tested for electrical conductivity or structural integrity after the decal has completed its sintering cycle.

【0034】[0034]

【課題を解決するための手段】本発明の電気接続要素
は、少なくとも1つの第1の導電アイランドと、少なく
とも1つの第2の導電アイランドとを有し、第1と第2
のアイランドの少なくとも1つは、その間に少なくとも
1つの第3の導電アイランドを有し、第3のアイランド
のための物質は、第1と第2のアイランドのための物質
とは異なり、第3のアイランドおよび、第1および第2
のアイランドの1つの少なくとも一部は、無機絶縁物質
によって囲まれている。
SUMMARY OF THE INVENTION An electrical connection element of the present invention has at least one first conductive island and at least one second conductive island, the first and second conductive islands.
At least one of the islands has at least one third conductive island therebetween and the material for the third island is different from the material for the first and second islands. Island and first and second
At least a portion of one of the islands is surrounded by an inorganic insulating material.

【0035】[0035]

【実施例】本明細書は、導電デカルの構造とその製造方
法を開示する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT This specification discloses a structure of a conductive decal and a method of manufacturing the same.

【0036】本明細書に記述されているソリッドな回路
パターンは、デカルと呼ばれ、他の物質に移設するため
に特別に準備された物質上にプリントされた図,デザイ
ン,またはラベルとして定義される。これらの導電デカ
ルは、電気接続要素とも称する。
The solid circuit pattern described herein is called a decal and is defined as a figure, design, or label printed on a material specially prepared for transfer to another material. It These conductive decals are also referred to as electrical connection elements.

【0037】導電デカルは、キャリアから剥離して多層
セラミック(MLC:multilayered ce
ramic)パッケージのような適切な基板または絶縁
体に導体を移設することを許容する表面特性を有するキ
ャリア上の金属系に形成されたパターンである。パター
ン移設に続く、セラミック基板のような無機基板の制御
された焼結により、永久的な結合が行われる。
The conductive decal is peeled off from the carrier to remove the multilayer ceramic (MLC).
a pattern formed in a metal system on a carrier having surface characteristics that allow conductors to be transferred to a suitable substrate or insulator such as a package. Permanent bonding is achieved by controlled sintering of an inorganic substrate, such as a ceramic substrate, following pattern transfer.

【0038】本発明は、単一または複数層の多層セラミ
ック(MLC)パッケージのために製作することがで
き、MLCモジュールの厚膜導体に代わるものと考えら
れてきた個々のデカルの製造を可能にする。
The present invention enables the fabrication of individual decals that can be fabricated for single or multiple layer multi-layer ceramic (MLC) packages and have been considered to replace the thick film conductors of MLC modules. To do.

【0039】この技術の他の重要な利点は、細線能力の
改良である。この技術を用いると、導体は寸法を減少で
き、配線密度の増大が行える。この技術により、分解能
において、下層アートワークの分解能に近い導体を提供
することができる。この能力の結果、回路密度の増大に
対する可能性が改良される。
Another important advantage of this technique is improved fine wire capability. Using this technique, conductors can be reduced in size and wiring density can be increased. This technique can provide a conductor in resolution that is close to that of the underlying artwork. This ability results in improved potential for increased circuit density.

【0040】本発明の他の利点は、 a)エッチング停止物質の両側の金属が位置合せして配
置され、固定されているセルフアライン導電接続要素。 b)スタッド・キャップ,バイア・スタッド,およびエ
ッチングによる細線を定めるために組み込まれたエッチ
ング障壁を有する新規なデカル構造。 c)焼結後のプロセスで流体の浸透を阻止するために、
バイア・キャップが基板を密封する。 d)焼結後の平坦化が必要でない。 e)ガラス・セラミック基板中のバイアをシールするた
めのポリイミド埋め戻しが必要でない。 f)デカル・バイア・スタッドは底面バイアをバイア・
スタッド領域の50%で捕獲するだけでよく、デカルの
この表面でのインターフェースへの回路配線がないの
で、基板の残り領域へのパターン・レジストレーション
がスプレーされたシートにより容易に行われる。 g)両面フォトリソグラフィ露出ステップは、TFRパ
ターンへのバイア・スタッドへの位置合せを保証する。
Other advantages of the invention are: a) A self-aligned conductive connecting element in which the metal on both sides of the etch stop material is aligned and fixed. b) A novel decal structure with stud caps, via studs, and an etch barrier incorporated to define the fine lines of the etch. c) to prevent fluid penetration in the post-sintering process,
The via cap seals the substrate. d) No flattening after sintering is required. e) No polyimide backfill is needed to seal the vias in the glass-ceramic substrate. f) Decal via studs
Since only 50% of the stud area needs to be captured and there is no circuit wiring to the interface at this surface of the decal, pattern registration to the rest of the substrate is facilitated by the sprayed sheet. g) The double sided photolithography exposure step ensures alignment of the via studs to the TFR pattern.

【0041】図1はワークピースまたはデカルベース5
と呼ばれる三層構造を示す。デカルベース5は三層構造
で、中間層はエッチング障壁すなわちエッチング停止層
11であり、その周囲は導電金属層13および15であ
る。エッチング障壁すなわちエッチング停止層11は、
導電物質であり、エッチング停止層すなわち第3層11
を被覆または挟んでいる他の2つの金属層13および1
5の優先エッチングを許容する任意の物質である。エッ
チング障壁11の目的は、後に説明する。エッチング停
止層11は、十分な厚さを持ち、不所望のエッチング液
の浸透を妨げるべきである。エッチング停止層に適切な
物質は、アルミニウム,クロム,銅,金,モリブデン,
パラジウム,白金,銀,チタン,タングステン、または
それらの合金を含むグループから選択される。
FIG. 1 shows a workpiece or decal base 5
Shows a three-layer structure called. The decal base 5 has a three-layer structure, the intermediate layer is an etching barrier or an etching stop layer 11, and the periphery thereof is conductive metal layers 13 and 15. The etching barrier or etching stop layer 11 is
It is a conductive material and is an etching stop layer, that is, the third layer 11
The other two metal layers 13 and 1 covering or sandwiching
5 is any substance that allows preferential etching of 5. The purpose of the etching barrier 11 will be described later. The etch stop layer 11 should have sufficient thickness to prevent unwanted penetration of the etchant. Suitable materials for the etch stop layer are aluminum, chromium, copper, gold, molybdenum,
Selected from the group including palladium, platinum, silver, titanium, tungsten, or alloys thereof.

【0042】2つの外部層である導電物質13および1
5は、所望の最終結果に応じて、同じかまたは異なる物
質とすることができる。導電物質13および15のため
の適切な物質は、アルミニウム,銅,金,鉄,モリブデ
ン,ニッケル,タングステン,またはそれらの合金を含
むグループから選択される物質である。同様に、2つの
外部層13および15は、同じかまたは異なる厚さであ
り、これらの層が最終パッケージにどのように利用され
るのかによる。図によると、金属層15は薄い物質から
なり、金属層13はそれより厚い物質からなるが、所望
のデカル・プロフィールを作るために、上下の厚さは任
意のバリエーションが可能である。
Two outer layers, conductive materials 13 and 1
5 can be the same or different material, depending on the desired end result. Suitable materials for the conductive materials 13 and 15 are materials selected from the group comprising aluminum, copper, gold, iron, molybdenum, nickel, tungsten, or alloys thereof. Similarly, the two outer layers 13 and 15 are of the same or different thickness, depending on how these layers are utilized in the final package. According to the figure, the metal layer 15 is made of a thin material and the metal layer 13 is made of a thicker material, but the upper and lower thicknesses can be varied to create the desired decal profile.

【0043】図1に示すワークピースまたはデカルベー
ス5は、多くの従来技術、例えば被覆,コーティング,
蒸着,メッキ,スパッタリング,または他の適切な方法
により製造することができる。これらの任意のプロセス
の組合せは、デカルベース5を形成するときにも採用さ
れる。これらの任意の方法は、必要な導体厚を得るため
に用いることができる。デカルベース5の1つの層は、
他の2層がその上に形成できるように、開始層(または
キャリア)として使用されることができる。エッチング
障壁11は開始層として使用でき、外部層13および1
5が同時にまたは引き続き開始層に形成することができ
る。このデカルベース5は、プロセスを通じて、寸法の
安定した構造を与える。
The workpiece or decal base 5 shown in FIG. 1 can be used in many conventional techniques, such as coating, coating,
It can be manufactured by vapor deposition, plating, sputtering, or any other suitable method. A combination of any of these processes is also employed when forming the decal base 5. Any of these methods can be used to obtain the required conductor thickness. One layer of decal base 5 is
It can be used as a starting layer (or carrier) so that the other two layers can be formed on it. The etching barrier 11 can be used as a starting layer and the outer layers 13 and 1
5 can be formed simultaneously or subsequently in the starting layer. This decal base 5 provides a dimensionally stable structure throughout the process.

【0044】図2は、両面にレジスト・パターンを有す
るデカルベース5を示す。デカルベース5が完成される
と、導電物質13および15の露出表面にフォトレジス
ト17および19が設けられる。このフォトレジスト1
7および19の形成は、ウェット・プロセス,ドライ・
プロセスのどちらによっても、例えば浸漬,電気泳動,
積層,ローラ・コーティング,スピニング,スプレー,
またはこれらのプロセスの組合せによって行うことがで
きる。フォトレジスト17および19は、使用されるフ
ォトマスクおよび所望の最終結果に応じて、ネガまたは
ポジのフォトレジストとすることができる。
FIG. 2 shows a decal base 5 having a resist pattern on both sides. When the decal base 5 is completed, photoresists 17 and 19 are provided on the exposed surfaces of the conductive materials 13 and 15. This photoresist 1
7 and 19 are formed by wet process, dry process
Depending on either process, eg immersion, electrophoresis,
Lamination, roller coating, spinning, spraying,
Alternatively, a combination of these processes can be used. Photoresists 17 and 19 can be negative or positive photoresist depending on the photomask used and the desired end result.

【0045】所望のパターンを有する2つのフォトマス
クは、互いに位置合せされ、フォトレジスト17および
19を有するデカルベース5は位置合せされたフォトマ
スクの間に置かれ、フォトレジスト17および19は露
光される。フォトマスクは回路パターン,またはスルー
バイア・パターン,または両者の組合せ,または他の電
気的機構、例えばバイア・スタッドおよびスタッド・キ
ャップからなる。フォトレジスト17および19は同時
にまたは連続的に露光することができる。好適には、位
置の整合性を保証するために同時にデカルベース5の両
側を露光する。同様に、両側はフォトレジストの組合せ
によって、同時にまたは連続的に現像することができ
る。フォトレジストは任意の好適な技術、例えば浸漬,
スプレー等によって現像される。現像後も残っているフ
ォトレジストは、回路パターン、および、バイア・スタ
ッドとスタッド・キャップ、またはそのいずれかの最終
イメージを定める。図2に示すように、フォトレジスト
・パターン17および19は、ホールまたは開口領域1
6および18をそれぞれ有し、ここから導電物質15お
よび13が次の工程において除去される。
The two photomasks with the desired pattern are aligned with each other, the decal base 5 with the photoresists 17 and 19 is placed between the aligned photomasks, and the photoresists 17 and 19 are exposed. .. The photomask consists of circuit patterns, or through via patterns, or a combination of both, or other electrical features such as via studs and stud caps. Photoresists 17 and 19 can be exposed simultaneously or sequentially. Preferably, both sides of the decal base 5 are exposed at the same time to ensure positional alignment. Similarly, both sides can be developed simultaneously or sequentially with a combination of photoresists. Photoresist may be applied by any suitable technique, such as dipping,
Developed by spraying. The photoresist remaining after development defines the circuit pattern and / or the final image of the via studs and / or stud caps. As shown in FIG. 2, the photoresist patterns 17 and 19 have holes or open areas 1
6 and 18, respectively, from which the conductive materials 15 and 13 are removed in the next step.

【0046】図3はデカルベース5の部分エッチングを
示す。露出された導電物質13および15は、イメージ
されたデカルベース5の中にあり、電解エッチング,化
学エッチング,またはドライエッチングのような従来の
エッチング・プロセスによって除去される。異種金属ま
たは厚さの異なる金属を、導電物質13および15とし
て用いることにより、エッチング停止層11は、部分エ
ッチング後に片側で露出される。これは通常、回路パタ
ーンおよびスタッド・キャップを含む薄い方の導電金属
側であるか、あるいは最初にエッチングされている導電
金属側である。エッチング停止層11が露出される側の
反対の側は、エッチング停止層11に向けて全行程がエ
ッチングされるか、または部分エッチングされるかであ
る。これは、2つの外部導電層の厚さの比による。エッ
チング停止層11は、2つの外部層が個々に、または同
時に処理されるのを許容する。これの利点は1つの外部
層が、両側で種々の密度のパターンを形成するか、また
はイメージのアスペクト比(イメージ寸法の厚さに対す
る比)を改良することを可能にすることである。導電物
質13および15の第1のエッチングは、上面が開口部
16を通してエッチングされ、エッチング停止層11が
露出された後に終了する。これはスタッド・キャップ1
2および回路配線14を定める開口部21を形成する。
このエッチングされた金属は、アイランドと呼ばれる。
使用されるエッチング物質またはエッチング・プロセス
は、所望の物質および形状のみをエッチングするのに適
切なエッチング物質またはエッチング・プロセスである
べきである。図3において、デカルベース5の上面と、
定められた回路配線14と、スタッド・キャップ12を
示す。薄い導電金属層15のエッチングは、スタッド・
キャップ12と回路配線14を、導電エッチング障壁1
1を通じての他は、互いを電気的に接続する物質がなく
なるまで、続けるべきである。なぜなら、同時エッチン
グが使用されたために、デカルベース5の下側が、開口
部23を定めるためにのみ露光されたからである。
FIG. 3 shows a partial etching of the decal base 5. The exposed conductive materials 13 and 15 are in the imaged decal base 5 and are removed by conventional etching processes such as electrolytic etching, chemical etching, or dry etching. By using dissimilar metals or metals having different thicknesses as the conductive materials 13 and 15, the etching stop layer 11 is exposed on one side after partial etching. This is usually the thinner conductive metal side that contains the circuit pattern and stud cap, or the conductive metal side that was originally etched. The side opposite to the side where the etching stop layer 11 is exposed is whether the entire process is etched toward the etching stop layer 11 or is partially etched. This is due to the thickness ratio of the two outer conductive layers. The etch stop layer 11 allows the two outer layers to be processed individually or simultaneously. The advantage of this is that one outer layer makes it possible to form patterns of varying density on both sides or to improve the aspect ratio (ratio of image dimension to thickness) of the image. The first etching of the conductive materials 13 and 15 ends after the top surface is etched through the opening 16 and the etch stop layer 11 is exposed. This is a stud cap 1
2 and the opening 21 that defines the circuit wiring 14 is formed.
This etched metal is called an island.
The etching material or etching process used should be an etching material or etching process suitable for etching only desired materials and features. In FIG. 3, the upper surface of the decal base 5 and
The defined circuit wiring 14 and the stud cap 12 are shown. The thin conductive metal layer 15 is etched by stud
Connect the cap 12 and the circuit wiring 14 to the conductive etching barrier 1
Everything else through 1 should continue until there is no material that electrically connects them to each other. Because the simultaneous etching was used, the underside of the decal base 5 was exposed only to define the opening 23.

【0047】図4はデカルベース5の上面からレジスト
17を除去した図である。フォトレジスト17は適切な
任意の剥離技術によって、上側から除去される。ここ
で、フォトレジスト17のみをエッチングし、フォトレ
ジスト・イメージ19に損傷または除去を与えないよう
に、適切な剥離プロセスを用いることが考慮されるべき
である。
FIG. 4 is a view in which the resist 17 is removed from the upper surface of the decal base 5. Photoresist 17 is removed from the top by any suitable stripping technique. Here, it should be considered to use only a suitable stripping process so as to etch only the photoresist 17 and not damage or remove the photoresist image 19.

【0048】図5は部分エッチングしたデカルベース5
の上面へ、接着剥離物質を設ける工程を示す。上面は、
PMMA(ポリメタクリル酸メチル)のような適切な接
着剥離物質25をスプレーすることができる。接着剥離
物質25は、ローラ・コーティング,スピニング,スプ
レー,その他選ばれた少数の技術を用いて、エッチング
されたデカルベース5の上面に設けられる。接着剥離物
質25は、開口部21の充填および開口部27の形成を
行って、エッチング表面に適合する。
FIG. 5 shows a partially etched decal base 5
The step of providing an adhesive peeling substance on the upper surface of FIG. The upper surface is
A suitable debonding material 25 such as PMMA (polymethylmethacrylate) can be sprayed. The debonding material 25 is applied to the top surface of the etched decal base 5 using roller coating, spinning, spraying, or a few other techniques selected. The debonding material 25 fills the openings 21 and forms the openings 27 to conform to the etched surface.

【0049】図6は支持部材すなわちキャリア29を、
部分エッチングしたデカルベース5の接着剥離物質25
に固定する様子を示す。キャリア29は接着剥離物質2
5に接着する限り、任意の適切なポリマまたは金属とす
ることができる。例えば、ポリマをキャリア29に使用
する場合には、ポリエステルまたはポリイミド物質をキ
ャリア29に使用することができる。一方、金属がキャ
リア29として使用されるなら、キャリア29は、ポリ
イミドのようなポリマによって片側または両側を被覆さ
れるべきであり、または、すでにデカルベース上にある
接着剥離物質25に接触する表面でも少なくとも被覆さ
れるべきであり、そうすれば次の工程の際にデカルベー
ス5からキャリア29の剥離が保証される。
FIG. 6 shows a support member or carrier 29,
Adhesive peeling material 25 of partially etched decal base 5
It shows the state of fixing to. The carrier 29 is the adhesive release material 2
It can be any suitable polymer or metal, as long as it adheres to 5. For example, if a polymer is used for carrier 29, a polyester or polyimide material can be used for carrier 29. On the other hand, if a metal is used as the carrier 29, the carrier 29 should be coated on one or both sides with a polymer such as polyimide, or at least on the surface in contact with the debonding substance 25 already on the decal base. It should be coated, so that the peeling of the carrier 29 from the decal base 5 is guaranteed during the next step.

【0050】金属キャリア29のための適切な物質は銅
である。接着剥離物質または層25の初期の機能は、部
分エッチングされたデカルベース5にキャリア29を付
着させ、キャリア29を次の工程でデカルベース5から
除去することができるようにすることである。キャリア
29は2つの目的に働く。1つは、エッチングされたデ
カルベース5の機械的支持であり、もう1つはデカルベ
ース5の片側に対するエッチング障壁として、デカルベ
ース5の反対側がさらに処理できるようにすることであ
る。キャリア29がエッチング障壁として必要な唯一の
場合は、同じ金属が導電物質13および15として用い
られているときである。キャリア29は、接着剥離物質
25が積層,熱処理,または圧縮のような何らかの適切
な手段によって設けられている側で、エッチングされた
ワークピースまたはデカルベース5に固定することがで
きる。
A suitable material for the metal carrier 29 is copper. The initial function of the debonding material or layer 25 is to attach the carrier 29 to the partially etched decal base 5 so that the carrier 29 can be removed from the decal base 5 in the next step. The carrier 29 serves two purposes. One is the mechanical support of the etched decal base 5, and the other is as an etching barrier for one side of the decal base 5, allowing the other side of the decal base 5 to be further processed. The only case where the carrier 29 is needed as an etching barrier is when the same metal is used as the conductive materials 13 and 15. The carrier 29 can be secured to the etched workpiece or decal base 5 on the side where the debonding material 25 is provided by any suitable means such as lamination, heat treatment, or compression.

【0051】デカルベース5の下部の完全なエッチング
工程を図7に示す。デカルベース5は、フォトレジスト
19およびキャリア29によって所望のイメージを保護
し、エッチング停止層11の底面が露出されるまで、エ
ッチングされる。この第2エッチング工程は開口部33
を形成し、バイア・スタッドすなわち相互接続部31を
形成する。エッチングされた金属はアイランドと呼ばれ
る。デカルベース5の下部のこのエッチングは、化学エ
ッチング,電解エッチング,またはドライエッチング等
の従来の手段によって行われる。
The complete etching process of the lower part of the decal base 5 is shown in FIG. Decal base 5 is etched until photoresist 19 and carrier 29 protect the desired image and the bottom surface of etch stop layer 11 is exposed. This second etching process is performed in the opening 33
To form via studs or interconnects 31. The etched metal is called an island. This etching of the bottom of the decal base 5 is done by conventional means such as chemical etching, electrolytic etching, or dry etching.

【0052】図8はデカルベース5からフォトレジスト
19を除去した状態を示す図である。これは典型的に、
再露光,現像,または化学的ストリッピングのようなウ
ェット技術、またはRIEや灰化のようなドライ技術に
よって行われる。
FIG. 8 is a view showing a state where the photoresist 19 is removed from the decal base 5. This is typically
This can be done by wet techniques such as re-exposure, development or chemical stripping or dry techniques such as RIE or ashing.

【0053】図9は導電アイランドと呼ばれるエッチン
グ停止相互接続部すなわちアイランド32を形成するた
めに、露出されたエッチング停止層11のエッチング除
去による、デカルベース5の最終エッチングを示す。あ
る場合には、エッチング停止物質11は、後に説明する
ように、デカルベースから除去される必要はない。もし
エッチング停止層11が除去されねばならないなら、そ
れは化学エッチング,電解エッチング,またはドライエ
ッチングによって行うことができる。エッチング停止相
互接続部32は、スタッド・キャップ12をバイア・ス
タッド31に電気的に接続する。このエッチングはまた
開口部33を拡張して開口部35を形成する。エッチン
グ停止層11の除去は、形成された全電気相互接続部を
孤立させ、バイア・スタッド31と回路配線14のショ
ートを防止する。
FIG. 9 shows the final etch of decal base 5 by etching away the exposed etch stop layer 11 to form etch stop interconnects or islands 32 called conductive islands. In some cases, etch stop material 11 need not be removed from the decal base, as described below. If the etch stop layer 11 has to be removed, it can be done by chemical etching, electrolytic etching or dry etching. The etch stop interconnect 32 electrically connects the stud cap 12 to the via stud 31. This etching also expands opening 33 to form opening 35. Removal of the etch stop layer 11 isolates all formed electrical interconnects and prevents shorts between the via studs 31 and circuit wiring 14.

【0054】ある場合には、露出されたエッチング停止
物質11は、図9の破線36によって示され、デカルベ
ース5から除去される必要はない。これは露出されたエ
ッチング停止物質11に次に何が起こるかによる。例え
ば、あるエッチング停止物質は、絶縁物質と相互作用し
て、焼結工程の際に絶縁酸化物を形成して絶縁体として
働く。この良い例がエッチング停止物質11としてクロ
ムの使用である。焼結工程中、露出されたエッチング停
止物質が絶縁体である酸化クロムを形成する。
In some cases, the exposed etch stop material 11 need not be removed from the decal base 5 as indicated by the dashed line 36 in FIG. This depends on what happens next to the exposed etch stop material 11. For example, some etch stop materials interact with insulating materials to form insulating oxides and act as insulators during the sintering process. A good example of this is the use of chromium as the etch stop material 11. During the sintering process, the exposed etch stop material forms the insulator chromium oxide.

【0055】図10は完全にエッチングされたデカルベ
ース5中の開口部35を、無機絶縁物質のスラリ39で
充填した状態を示す図である。無機絶縁物質39はエッ
チング停止相互接続部すなわちアイランド32を完全に
囲まねばならず、スタッド・キャップ12またはバイア
・スタッド31のどちらか、またはその両方の少なくと
も一部を囲み、隣接電気要素間の電気ショートを防ぐべ
きである。無機絶縁体または絶縁物質39は、通常は酸
化アルミニウムまたはセラミックまたはガラス・セラミ
ック物質から選択される。開口部35の充填は、ローラ
・コーティング,スプレー,スピニング等によって行う
ことができる。絶縁物質39の厚さは、バイア・スタッ
ド31の高さより大きくない。スプレーの間にスラリは
堆積し、その後バイア・スタッドの上から流れ出し“自
浄する”。バイア・スタッド31の上面41の無機汚染
は最小であろう。バイア・スタッド31の終端は絶縁物
質39の表面42から上に突出するか、あるいは絶縁物
質39の表面42を洗い流した後に残る。これは適切な
被覆技術、平坦化により、またはドライエッチング工程
により行われる。
FIG. 10 is a view showing a state in which the opening 35 in the completely etched decal base 5 is filled with a slurry 39 of an inorganic insulating material. The inorganic insulating material 39 must completely surround the etch stop interconnect or island 32 and surround at least a portion of either the stud cap 12 or the via stud 31, or both, to provide electrical connection between adjacent electrical elements. You should prevent short circuits. The inorganic insulator or material 39 is typically selected from aluminum oxide or ceramic or glass-ceramic materials. The filling of the opening 35 can be performed by roller coating, spraying, spinning, or the like. The thickness of the insulating material 39 is no greater than the height of the via stud 31. During the spray, the slurry builds up, then flows over the via studs and “self-cleans”. Inorganic contamination of the upper surface 41 of the via stud 31 will be minimal. The ends of the via studs 31 either project above the surface 42 of the insulating material 39 or remain after flushing the surface 42 of the insulating material 39. This is done by a suitable coating technique, planarization or by a dry etching process.

【0056】前に述べたように、露出されたエッチング
停止層11は、除去される必要はない。もしエッチング
停止層11がパターン上に残るなら、露出されたエッチ
ング停止層11は焼結工程中に絶縁酸化物を形成する物
質からなるべきである。スタッド・キャップ12とバイ
ア・スタッド31の間にある露出されないエッチング停
止層11は、エッチング停止相互接続部32と同様に、
導電アイランドを形成する。これはスタッド・キャップ
12およびバイア・スタッド31のための導電物質がエ
ッチング停止層11に拡散し、界面境界において電気的
接続部を形成するという事実による。露出されたエッチ
ング停止層11は、酸化物に変換されるとき、エッチン
グされた金属スタッド・キャップ12と、回路配線14
と、セラミック絶縁物質のような絶縁物質39との間の
接着を促進することになる。
As mentioned previously, the exposed etch stop layer 11 need not be removed. If the etch stop layer 11 remains on the pattern, the exposed etch stop layer 11 should consist of a material that forms an insulating oxide during the sintering process. The unexposed etch stop layer 11 between the stud cap 12 and the via stud 31, as well as the etch stop interconnect 32,
Form conductive islands. This is due to the fact that the conductive material for the stud cap 12 and the via stud 31 diffuses into the etch stop layer 11 and forms an electrical connection at the interface boundary. The exposed etch stop layer 11 converts the etched metal stud cap 12 and the circuit trace 14 when converted to oxide.
And promotes adhesion between the insulating material 39 and the insulating material 39, such as a ceramic insulating material.

【0057】露出されたエッチング停止層11が除去さ
れ、所望の基板に移設する準備のできた、完成したデカ
ルを図10に示す。この完成したデカルは、セラミック
基板のような焼成されていない無機基板に移設する準備
ができており、完成した構造は基板に必要な金属および
相互接続部を与えることになる。
The completed decal with the exposed etch stop layer 11 removed and ready for transfer to the desired substrate is shown in FIG. The finished decal is ready to be transferred to an unfired inorganic substrate, such as a ceramic substrate, and the finished structure will provide the substrate with the necessary metals and interconnects.

【0058】図11は図10に示したデカルを、基板4
5または他の層45に結合した状態を示す図である。導
電デカルまたは電気接続要素は、積み重ねられるか、ま
たは焼成されていない無機基板または他の導電デカルに
結合され、積層および焼結される。デカルのイメージま
たは形状は基板45すなわち次の層45のイメージまた
は形状に対して位置合せされ、加熱および圧縮、または
そのいずれかを適用することにより結合される。この導
電デカルは焼成されていない無機層または基板45に結
合されねばならない。キャリア29は、絶縁体39が層
または基板45の絶縁体43に結合された後、焼結サイ
クルに先立って、デカルから剥離され除去される。キャ
リア29が剥離される、または除去された後にデカル上
に残る接着剥離物質25は、焼結工程中に焼かれて除去
され、表面52を形成する。この結合工程の間、層また
は基板45のスタッド接続部44は、デカル・スタッド
31の端部41と結合し、焼結工程の際互いに溶け合
う。焼結サイクルを通じてデカルが移設された後、電気
的連続性または構造的一体性が最終生産物の欠陥を削減
するために、簡単に検査することができる。
FIG. 11 shows the decal shown in FIG.
5 is a view showing a state of being bonded to 5 or another layer 45. Conductive decals or electrical connection elements are stacked or bonded to unfired inorganic substrates or other conductive decals, laminated and sintered. The image or shape of the decal is aligned with the image or shape of the substrate 45 or the next layer 45 and combined by applying heat and / or compression. This conductive decal must be bonded to the unfired inorganic layer or substrate 45. The carrier 29 is stripped and removed from the decal prior to the sintering cycle after the insulator 39 has been bonded to the layer or insulator 43 of the substrate 45. The debonding material 25 that remains on the decal after the carrier 29 has been peeled or removed is burned off and removed during the sintering process to form the surface 52. During this bonding process, the stud connections 44 of the layer or substrate 45 bond with the ends 41 of the decal stud 31 and fuse together during the sintering process. After the decal has been transferred through the sintering cycle, electrical continuity or structural integrity can be easily inspected to reduce defects in the final product.

【0059】図12は本発明の導電デカルのさらなる処
理を示す。層または基板45に結合されたデカルを有す
る図11の構造は、同じ方法で形成された別の構造5
5、または焼結されていないスタック層55に結合され
る。もし構造55中の絶縁体がセラミックのような無機
物質なら、構造55は図11の焼結されていない構造に
結合されねばならず、結合後、全スタックが焼結され
る。焼結工程の際、スタッド接続部51はスタッド・キ
ャップ12に溶け込み、絶縁体59は境界52で絶縁体
39に接着する。典型的なパターンは回路配線54をも
含む。構造55中の絶縁体がポリマのような有機物質な
ら、構造55は図11で形成された焼成構造に密着せね
ばならない。この密着は加熱および圧縮積層工程によっ
て行われねばならず、そのとき、スタッド接続部51は
スタッド・キャップ12に結合され、絶縁体59は境界
52で絶縁体39に接着する。図12に示したように、
基板55は回路配線54をも含むことができる。
FIG. 12 illustrates further processing of the conductive decal of the present invention. The structure of FIG. 11 with the decal bonded to a layer or substrate 45 is an alternative structure 5 formed in the same manner.
5, or bonded to the unsintered stack layer 55. If the insulator in structure 55 is an inorganic material, such as ceramic, structure 55 must be bonded to the unsintered structure of FIG. 11 and, after bonding, the entire stack is sintered. During the sintering process, the stud connection 51 melts into the stud cap 12 and the insulator 59 adheres to the insulator 39 at the boundary 52. The typical pattern also includes circuit wiring 54. If the insulator in structure 55 is an organic material such as a polymer, structure 55 should adhere to the fired structure formed in FIG. This sealing must be done by a heating and compression laminating process, where the stud connection 51 is bonded to the stud cap 12 and the insulator 59 is bonded to the insulator 39 at the boundary 52. As shown in FIG.
The substrate 55 can also include circuit wiring 54.

【0060】図13は本発明の完成された導電デカルま
たは電気接続要素の別の実施例である。前述のプロセス
は、導電デカルに集中し、そこでは2つの導電金属層1
3および15の厚さが等しくない、すなわち一方の側が
回路パターン14およびスタッド・キャップ12のため
に薄くなり、他の側がスルーバイア・スタッド31のた
めに厚くなっている。前述のように、本発明の方法は、
2つの導電金属層13および15の厚さが等しい状況に
おいて使用することができる。製造工程は、基本的に、
前述した概要と同じであり、唯一の相違は生産物の最終
的な使用形態である。生産物はスルーバイア層としてバ
イア・スタッドと共にのみ使用することができ、完成し
た生産物の片側には、回路パターンは存在しない。図1
3に示したように、絶縁体39とバイア・スタッド61
は互いに分離している。バイア・スタッド31と61は
同じ物質であってもよいし違う物質であってもよい。ま
た、同じ高さおよび厚さであってもよいし、違っていて
もよい。図13には、外側の両金属層が等しい厚さであ
る、完成した焼成されていない導電デカルの断面図を示
す。この生産物は、焼成されていない回路パターンを焼
成されていない無機基板に結合し、焼成されていない無
機基板を他の焼成されていない無機基板に結合するため
の、典型的な相互接続部として使用することができる。
全結合の後、完全なパッケージが焼結され、最終生産物
を形成する。
FIG. 13 is another embodiment of the completed conductive decal or electrical connection element of the present invention. The process described above concentrates on the conductive decal, where two conductive metal layers 1
The thicknesses of 3 and 15 are not equal, ie one side is thin due to the circuit pattern 14 and the stud cap 12 and the other side is thick due to the through via stud 31. As mentioned above, the method of the present invention comprises:
It can be used in situations where the two conductive metal layers 13 and 15 have equal thickness. The manufacturing process is basically
It is the same as the above-mentioned outline, and the only difference is the final use form of the product. The product can only be used with via studs as a through via layer and there is no circuit pattern on one side of the finished product. Figure 1
Insulator 39 and via stud 61 as shown in FIG.
Are separated from each other. Via studs 31 and 61 may be the same material or different materials. Further, they may have the same height and thickness or may have different heights. FIG. 13 shows a cross section of a completed unfired conductive decal with both outer metal layers being of equal thickness. This product serves as a typical interconnect for bonding unbaked circuit patterns to unbaked inorganic substrates and unbaked inorganic substrates to other unbaked inorganic substrates. Can be used.
After full bonding, the complete package is sintered to form the final product.

【0061】図14は本発明の完成された電気接続要素
を、1組の基板または電気デバイス65および75に結
合する実施例を示す。基板65および75はそれぞれス
タッド接続部62および72を有することができる。同
様に、基板65は、回路配線64を有することもでき、
基板75は、回路配線(図示せず)を有することができ
る。結合プロセスの間、絶縁体39は絶縁体69に表面
52で接着し、絶縁体79に表面42で接着する。完全
なデカルは、2つの回路層を共に、焼結されていない基
板と回路層を共に、あるいは2つの焼結されていない層
を共に、それぞれこの完成されたデカルの反対側で結合
するのに用いることができる。
FIG. 14 illustrates an embodiment of coupling the completed electrical connection element of the present invention to a set of substrates or electrical devices 65 and 75. Substrates 65 and 75 can have stud connections 62 and 72, respectively. Similarly, the substrate 65 can also have circuit wiring 64,
The substrate 75 can have circuit wiring (not shown). During the bonding process, insulator 39 adheres to insulator 69 at surface 52 and insulator 79 at surface 42. A complete decal can be used to bond two circuit layers together, an unsintered substrate and a circuit layer together, or two unsintered layers together, on opposite sides of this completed decal. Can be used.

【0062】本発明は特定の実施例について述べている
が、前述したところから当業者には、本発明の範囲を逸
脱することなく変形,変更が可能なことは明らかであ
る。
Although the present invention has been described with respect to particular embodiments, it will be apparent to those skilled in the art from the foregoing that modifications and changes can be made without departing from the scope of the present invention.

【0063】[0063]

【発明の効果】本発明は、単一または複数層の多層セラ
ミック(MLC)パッケージのために製作することがで
き、MLCモジュールの厚膜導体に代わるものと考えら
れてきた個々のデカルの製造を可能にする。
The present invention allows the fabrication of individual decals that can be fabricated for single or multiple layer multi-layer ceramic (MLC) packages and have been considered to replace the thick film conductors of MLC modules. to enable.

【図面の簡単な説明】[Brief description of drawings]

【図1】導電エッチング停止層を有するデカルベースを
示す図である。
FIG. 1 illustrates a decal base having a conductive etch stop layer.

【図2】両面にレジスト・パターンを有するデカルベー
スを示す図である。
FIG. 2 shows a decal base having resist patterns on both sides.

【図3】薄い電気導体の側のエッチング停止層を露出す
るためのデカルベースの部分エッチングを示す図であ
る。
FIG. 3 shows a partial etch of the decal base to expose the etch stop layer on the side of the thin electrical conductor.

【図4】薄い電気導体の上面からのレジストの除去を示
す図である。
FIG. 4 illustrates removal of resist from the top surface of a thin electrical conductor.

【図5】部分エッチング・デカルベースの上面への接着
剥離物質の付与を示す図である。
FIG. 5 is a diagram showing application of a debonding material to the upper surface of a partially etched decal base.

【図6】部分エッチング・デカルベース上の接着剥離物
質へのキャリアの設置を示す図である。
FIG. 6 illustrates placement of a carrier on a debond material on a partially etched decal base.

【図7】デカルベースの厚い電気導体の側の完全なエッ
チングを示す図である。
FIG. 7 shows a complete etching of the thick electrical conductor side of the decal base.

【図8】厚い電気導体の表面からのフォトレジストの除
去を示す図である。
FIG. 8 illustrates removal of photoresist from the surface of a thick electrical conductor.

【図9】露出されたエッチング停止層のエッチング除去
を示す図である。
FIG. 9 is a diagram showing etching removal of an exposed etching stop layer.

【図10】デカルベースの厚い電気導体の間の領域への
無機絶縁物質の充填を示す図である。
FIG. 10 shows the filling of the regions between the thick electrical conductors of the decal base with an inorganic insulating material.

【図11】基板または他の層へのデカルの結合を示す図
である。
FIG. 11 illustrates the attachment of a decal to a substrate or other layer.

【図12】本発明のデカルに関するさらなる処理を示す
図である。
FIG. 12 illustrates further processing for the decal of the present invention.

【図13】本発明の完成した導電デカルの他の実施例を
示す図である。
FIG. 13 is a view showing another embodiment of the completed conductive decal of the present invention.

【図14】本発明の完成した導電デカルの実施例の、1
組の電気デバイスへの結合を示す図である。
FIG. 14: 1 of the embodiment of the completed conductive decal of the present invention
FIG. 7 is a diagram showing coupling to a set of electrical devices.

【符号の説明】[Explanation of symbols]

5 デカルベース 13 第1の導電物質 15 第2の導電物質 11 第3の導電物質(エッチング停止層) 12 スタッド・キャップ 14 回路配線 16,21,23,33,35 開口部 17,19 フォトレジスト 25 接着剥離物質 29 キャリア 31 バイア・スタッド 39 絶縁物質(スラリ) 5 Decal Base 13 First Conductive Material 15 Second Conductive Material 11 Third Conductive Material (Etching Stop Layer) 12 Stud Cap 14 Circuit Wiring 16, 21, 23, 33, 35 Opening 17, 19 Photoresist 25 Adhesion Stripping material 29 Carrier 31 Via stud 39 Insulating material (slurry)

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 // H01L 21/90 B 7353−4M (72)発明者 ジヨン・アコセラ アメリカ合衆国 ニユーヨーク州 ホープ ウエル ジヤンクシヨン アルパイン ド ライブ 5 (72)発明者 レスター・ウイン・ヘロン アメリカ合衆国 ニユーヨーク州 ホープ ウエル ジヤンクシヨン インスブルツク ブルバード 12 (72)発明者 マーク・リチヤード・コーダス アメリカ合衆国 ニユーヨーク州 プレザ ント バレー アール アール 1 ボツ クス 313 (72)発明者 ルイス・ハリー・ワーツ アメリカ合衆国 ニユーヨーク州 ハイラ ンド スミス テラス 17─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification number Internal reference number FI Technical display location // H01L 21/90 B 7353-4M (72) Inventor Zyon Acosera Hope Well Jiyankyon Alpine, New York, USA Drive 5 (72) Inventor Lester Win Heron Hope Well Jianxion Insbrutk Boulevard, New York, United States 12 (72) Inventor Mark Richard Codas United States New York, Present Valley Earl 1 Boxes 313 (72) Inventor Lewis Harry Worts United States New York Highland Smith Terrace 17

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】少なくとも1つの第1の導電アイランド
と、少なくとも1つの第2の導電アイランドとを含む導
電要素であって、前記第1と前記第2のアイランドの少
なくとも1つは、その間に少なくとも1つの第3の導電
アイランドを有し、前記第3のアイランドのための物質
は、前記第1と前記第2のアイランドのための物質とは
異なり、前記第3のアイランドおよび、前記第1と第2
のアイランドの1つの少なくとも一部は、無機絶縁物質
によって囲まれる、電気接続要素。
1. A conductive element comprising at least one first conductive island and at least one second conductive island, wherein at least one of said first and said second island is at least in between. Having a third conductive island, the material for the third island is different than the material for the first and second islands, and the third island and the first island Second
An electrical connection element in which at least a portion of one of the islands of is surrounded by an inorganic insulating material.
【請求項2】前記第3の導電アイランドの少なくとも1
つは、エッチング停止物質を含む、請求項1記載の電気
接続要素。
2. At least one of the third conductive islands.
The electrical connection element of claim 1, wherein one comprises an etch stop material.
【請求項3】前記第3の導電アイランドの少なくとも1
つは、アルミニウム,クロム,銅,金,モリブデン,ニ
ッケル,パラジウム,白金,銀,チタン,タングステ
ン,またはそれらの合金を含むグループから選択され
る、請求項1記載の電気接続要素。
3. At least one of the third conductive islands.
The electrical connection element of claim 1, wherein one is selected from the group comprising aluminum, chromium, copper, gold, molybdenum, nickel, palladium, platinum, silver, titanium, tungsten, or alloys thereof.
【請求項4】前記第1の導電アイランドおよび前記第2
の導電アイランドのための物質は、アルミニウム,銅,
金,鉄,モリブデン,ニッケル,タングステン,または
それらの合金を含むグループから選択される、請求項1
記載の電気接続要素。
4. The first conductive island and the second conductive island.
Materials for the conductive islands of aluminum, copper,
The selected from the group including gold, iron, molybdenum, nickel, tungsten, or alloys thereof.
The electrical connection element described.
【請求項5】前記無機絶縁物質は、酸化アルミニウムま
たはセラミックまたはガラス・セラミックを含むグルー
プから選択される、請求項1記載の電気接続要素。
5. The electrical connecting element according to claim 1, wherein the inorganic insulating material is selected from the group comprising aluminum oxide or ceramics or glass ceramics.
【請求項6】前記第1のアイランドの少なくとも1つ、
または前記第2のアイランドの少なくとも1つは、導電
配線を形成する、請求項1記載の電気接続要素。
6. At least one of said first islands,
Or the electrical connection element of claim 1, wherein at least one of the second islands forms a conductive wire.
【請求項7】前記第1のアイランドの少なくとも1つ、
または前記第2のアイランドの少なくとも1つは、導電
バイア・スタッドを形成する、請求項1記載の電気接続
要素。
7. At least one of said first islands,
Or the electrical connection element of claim 1, wherein at least one of the second islands forms a conductive via stud.
【請求項8】前記第1の導電アイランドの厚さは、前記
第2の導電アイランドの厚さとは異なる、請求項1記載
の電気接続要素。
8. The electrical connection element according to claim 1, wherein the thickness of the first conductive island is different from the thickness of the second conductive island.
【請求項9】前記第1の導電アイランドの厚さは、前記
第2の導電アイランドの厚さと同じである、請求項1記
載の電気接続要素。
9. The electrical connecting element of claim 1, wherein the thickness of the first conductive island is the same as the thickness of the second conductive island.
【請求項10】前記第1のアイランドは、導電スタッド
・キャップであり、前記第1のアイランドの反対側の前
記第2のアイランドは、導電バイア・スタッドである、
電気接続要素。
10. The first island is a conductive stud cap and the second island opposite the first island is a conductive via stud.
Electrical connection element.
JP3055992A 1991-03-06 1992-02-18 Conductive transfer member Expired - Lifetime JPH0736468B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US66563191A 1991-03-06 1991-03-06
US665631 1991-03-06

Publications (2)

Publication Number Publication Date
JPH05110229A true JPH05110229A (en) 1993-04-30
JPH0736468B2 JPH0736468B2 (en) 1995-04-19

Family

ID=24670919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3055992A Expired - Lifetime JPH0736468B2 (en) 1991-03-06 1992-02-18 Conductive transfer member

Country Status (1)

Country Link
JP (1) JPH0736468B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134189A (en) * 2000-10-23 2002-05-10 Ibiden Co Ltd Connection material, connection structure and method for manufacturing them
JP2002353630A (en) * 2001-05-24 2002-12-06 Daiwa Kogyo:Kk Method of forming columnar metal body and method of manufacturing multilayer wiring board
WO2004073369A1 (en) * 2003-02-13 2004-08-26 Daiwa Co., Ltd. Multilayer printed wiring board and process for producing the same
JP2007329514A (en) * 2002-02-13 2007-12-20 Tessera Interconnect Materials Inc Multilayer wiring circuit forming board, and manufacturing method therefor
JP2014501449A (en) * 2010-12-24 2014-01-20 エルジー イノテック カンパニー リミテッド Printed circuit board and manufacturing method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260796A (en) * 1996-03-22 1997-10-03 Nec Corp Heat radiation structured printed board

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134189A (en) * 2000-10-23 2002-05-10 Ibiden Co Ltd Connection material, connection structure and method for manufacturing them
JP2002353630A (en) * 2001-05-24 2002-12-06 Daiwa Kogyo:Kk Method of forming columnar metal body and method of manufacturing multilayer wiring board
JP4582277B2 (en) * 2001-05-24 2010-11-17 デンカAgsp株式会社 Method for forming columnar metal body and method for manufacturing multilayer wiring board
JP2007329514A (en) * 2002-02-13 2007-12-20 Tessera Interconnect Materials Inc Multilayer wiring circuit forming board, and manufacturing method therefor
JP4732411B2 (en) * 2002-02-13 2011-07-27 テセラ・インターコネクト・マテリアルズ,インコーポレイテッド Method for manufacturing substrate for forming multilayer wiring circuit
WO2004073369A1 (en) * 2003-02-13 2004-08-26 Daiwa Co., Ltd. Multilayer printed wiring board and process for producing the same
JP2014501449A (en) * 2010-12-24 2014-01-20 エルジー イノテック カンパニー リミテッド Printed circuit board and manufacturing method thereof

Also Published As

Publication number Publication date
JPH0736468B2 (en) 1995-04-19

Similar Documents

Publication Publication Date Title
JPH0736351B2 (en) Method of manufacturing electrical connection element
JPH0736350B2 (en) Method of manufacturing electrical connection element
US5338900A (en) Structures for electrically conductive decals filled with inorganic insulator material
US5817541A (en) Methods of fabricating an HDMI decal chip scale package
US6093643A (en) Electrically conductive projections and semiconductor processing method of forming same
US5747222A (en) Multi-layered circuit substrate and manufacturing method thereof
US5198385A (en) Photolithographic formation of die-to-package airbridge in a semiconductor device
JPH04313247A (en) Interconnecting device having contact bump on same plane and manufacture thereof
JP3630777B2 (en) Multi-chip module manufacturing method
EP0450381B1 (en) Multilayer interconnection structure
US4052787A (en) Method of fabricating a beam lead flexible circuit
JPS63258055A (en) Manufacture of electronic circuit device
TW200405486A (en) Method for producing wiring substrate
GB2274353A (en) Connections for semiconductor devices
JPH0150119B2 (en)
KR100256292B1 (en) Method for producing circuit board for semiconductor package
JP2003229450A (en) Semiconductor device and method of manufacturing the same
US5306872A (en) Structures for electrically conductive decals filled with organic insulator material
JPH10125818A (en) Substrate for semiconductor device, semiconductor device and manufacture thereof
JPH05110229A (en) Electrical connection element
US5292624A (en) Method for forming a metallurgical interconnection layer package for a multilayer ceramic substrate
JP2002527906A (en) Electronic module, especially multi-chip module having multilayer metal wiring layer and method of manufacturing the same
JPH0724233B2 (en) Electrical connection element
JPH0567878A (en) Hybrid circuit board and manufacture thereof
JPH07240434A (en) Bump electrode and its manufacture