JPH0498559A - Data transfer speed control system - Google Patents

Data transfer speed control system

Info

Publication number
JPH0498559A
JPH0498559A JP21756590A JP21756590A JPH0498559A JP H0498559 A JPH0498559 A JP H0498559A JP 21756590 A JP21756590 A JP 21756590A JP 21756590 A JP21756590 A JP 21756590A JP H0498559 A JPH0498559 A JP H0498559A
Authority
JP
Japan
Prior art keywords
data transfer
transfer rate
processing device
input
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21756590A
Other languages
Japanese (ja)
Inventor
Hiroyuki Matsunami
松波 博之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP21756590A priority Critical patent/JPH0498559A/en
Publication of JPH0498559A publication Critical patent/JPH0498559A/en
Pending legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)

Abstract

PURPOSE:To assure the coincidence of data transfer speeds between an input/ output processor and a peripheral processor by setting the information on the data transfer speed stored previously in a service processor as the data transfer speeds of the input/output processor and the peripheral processor themselves. CONSTITUTION:A data transfer speed control part 32 reads the data transfer speed set value (alphaMB/S) out of a data transfer speed control table 33 and transmits it to the interface control parts 12 and 22 of an input/output processor 11 and a peripheral processor 21 respectively. Both parts 12 and 22 receive the value (alphaMB/S) and set the information of this value to the data transfer speed tables 14 and 24 to control the data transmission/reception parts 13 and 23 respectively at a data transfer speed defined as alphaMB/S. Thus the data are transferred at the speed alphaMB/S in regard of the interface set between both processors 11 and 21.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は入出力処理装置と周辺処理装置間でデ−タ転送
を実施する接続関係がある情報処理システムの入出力処
理装置と周辺処理装置間のデータ転送速度制御方式に関
する。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to an input/output processing device and a peripheral processing device of an information processing system in which there is a connection relationship for transferring data between the input/output processing device and the peripheral processing device. The present invention relates to a data transfer rate control method between

〔従来の技術〕[Conventional technology]

従来、この種のデータ転送速度制御方式としては、情報
処理システムのハードウェアのインストール時に、入出
力処理装置が如何なるデータ転送速度で動作するかを入
出力処理装置内のハードウェア中のデイツプスイッチで
設定し、同様に周辺処理装置が如何なるデータ転送速度
で動作するかを周辺処理装置内のハードウェア中のデイ
ツプスイッチで設定し、それぞれの設定値を等しくする
ことで入出力処理装置と周辺処理装置間のデータ転送速
度の整合性を保証していた。
Conventionally, this type of data transfer rate control method has been used to control the data transfer rate at which an input/output processing device operates when installing hardware for an information processing system. Similarly, set the data transfer speed at which the peripheral processing unit operates using a dip switch in the hardware in the peripheral processing unit, and by making each setting equal, the input/output processing unit and the peripheral It guaranteed consistency in data transfer rates between processing units.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述した従来のデータ転送速度制御方式は、入出力処理
装置及び周辺処理装置のデータ転送速度のデイツプスイ
ッチによる設定に必ず人手操作が介在する方式となって
いるので、設定ミスによって入出力処理装置と周辺処理
装置間のデータ転送速度に不整合があったとしても検出
することは不可能であり、またその動作は保証されない
という致命的な欠点がある。
The conventional data transfer rate control method described above always requires manual operation to set the data transfer rate of the input/output processing unit and peripheral processing unit using dip switches. The fatal drawback is that even if there is a mismatch in the data transfer speed between the computer and the peripheral processing device, it is impossible to detect it, and its operation is not guaranteed.

〔課題を解決するための手段〕[Means to solve the problem]

本発明のデータ転送速度制御方式は、入出力処理装置と
周辺処理装置とを制御するサービス処理装置から成り、
前記サービス処理装置は前記入出力処理装置と前記周辺
処理装置間におけるデータ転送速度を予め規定した転送
速度情報を格納するデータ転送速度管理テーブルと、前
記転送速度情報を前記入出力装置および周辺処理装置へ
送信するためのデータ転送速度制御部とを有し、前記入
出力処理装置は前記転送速度情報を記憶する入出力処理
装置データ転送速度テーブルと、前記入出力処理装置デ
ータ転送速度テーブルに前記転送速度を設定するための
指示及び設定機能を有しさらに前記入出力処理装置デー
タ転送速度テーブル中の前記転送速度情報に基づき下位
装置とのインターフェースの制御を行う入出力処理装置
インターフェース制御部とを有し、前記周辺処理装置は
前記転送速度を記憶する周辺処理装置データ転送速度テ
ーブルと、前記周辺処理装置データ転送速度テーブルに
前記転送速度情報を設定するための指示及び設定機能を
有しさらに前記周辺処理装置データ転送速度テーブル中
の転送速度情報に基づき上位装置とのインターフェース
の制御を行う周辺処理装置インターフェース制御部とを
有し、且つ前記サービス処理装置と前記入出力処理装置
間に前記入出力処理装置インターフェース制御部と前記
データ転送速度制御部間の相互通信を行う第1の通信手
段と、前記サービス処理装置と前記周辺処理装置間に前
記周辺処理装置インターフェース制御部と前記データ転
送速度制御部間の相互通信を行う第2の通信手段とを有
している。
The data transfer rate control method of the present invention includes a service processing device that controls an input/output processing device and a peripheral processing device,
The service processing device includes a data transfer rate management table that stores transfer rate information that predefines the data transfer rate between the input/output processing device and the peripheral processing device, and a data transfer rate management table that stores the transfer rate information that predefines the data transfer rate between the input/output processing device and the peripheral processing device. the input/output processing device has an input/output processing device data transfer rate table that stores the transfer rate information, and a data transfer rate control unit for transmitting the transfer rate information to the input/output processing device data transfer rate table. The input/output processing device interface control unit has an instruction and setting function for setting a speed, and further controls an interface with a lower-level device based on the transfer speed information in the input/output processing device data transfer speed table. The peripheral processing device has a peripheral processing device data transfer rate table for storing the transfer rate, and an instruction and setting function for setting the transfer rate information in the peripheral processing device data transfer rate table. a peripheral processing device interface control unit that controls an interface with a host device based on transfer rate information in a processing device data transfer rate table; a first communication means for mutual communication between the device interface control section and the data transfer rate control section; and a first communication means for mutual communication between the service processing device and the peripheral processing device; and second communication means for mutual communication.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本発明の一実施例のデータ転送速度制御方式を
示すブロック図である。
FIG. 1 is a block diagram showing a data transfer rate control method according to an embodiment of the present invention.

第1図において、本実施例はサービスプロセッサ31と
、サービスプロセッサ31に信号線42で接続している
入出力処理装置11と、サービスプロセッサ31に信号
線43で接続し入出力処理装置11に信号線41で接続
する周辺処理装置21とで構成し、サービスプロセッサ
31は入出力処理装置11と周辺処理装置21間のデー
タ転送速度を予め規定した転送速度情報(データ転送速
度設定値αMB/S)を格納するデータ転送速度管理テ
ーブル33と、入出力処理装置11および周辺処理装置
21へ転送速度情報を送信するためのデータ転送速度制
御部32とを存し、入出力装置11は転送速度情報を記
憶するデータ転送速度テーブル14と、データ転送速度
テーブル14に転送速度情報を設定するための指示及び
設定機能を有しさらにデータ転送速度テーブル14中の
転送速度情報に基づき周辺処理装置21とのインターフ
ェースの制御を行うインターフェース制御部12と、周
辺処理装置21とデータの送受信を行うデータ送受信部
13とを有し、周辺処理装置21は転送速度情報を記憶
するデータ転送速度テ−プル24と、データ転送速度テ
ーブル24に転送速度情報を設定するための指示及び設
定機能を有しさらにデータ転送速度テーブル24中の転
送速度情報に基づき入出力処理装置11とのインターフ
ェースの制御を行うインターフェース制御部22と、入
出力処理装置11とデータの送受信を行うデータ送受信
部23とを有し、且つデータ転送速度制御部32および
インターフェース制御部12.22にはそれぞれ転送速
度情報の送受信機能を有して構成している。
In FIG. 1, this embodiment includes a service processor 31, an input/output processing device 11 connected to the service processor 31 by a signal line 42, and a signal connected to the service processor 31 by a signal line 43 to the input/output processing device 11. The service processor 31 is configured with a peripheral processing device 21 connected by a line 41, and the service processor 31 has transfer rate information (data transfer rate setting value αMB/S) that predefines the data transfer rate between the input/output processing device 11 and the peripheral processing device 21. and a data transfer rate control unit 32 for transmitting transfer rate information to the input/output processing device 11 and the peripheral processing device 21, and the input/output device 11 transmits the transfer rate information. It has a data transfer rate table 14 to be stored, an instruction and setting function for setting transfer rate information in the data transfer rate table 14, and an interface with the peripheral processing device 21 based on the transfer rate information in the data transfer rate table 14. The peripheral processing device 21 has a data transfer rate table 24 that stores transfer rate information, and a data transfer rate table 24 that stores transfer rate information. an interface control unit 22 which has an instruction and setting function for setting transfer rate information in the data transfer rate table 24 and further controls an interface with the input/output processing device 11 based on the transfer rate information in the data transfer rate table 24; , a data transmitting/receiving section 23 for transmitting and receiving data with the input/output processing device 11, and a data transfer rate control section 32 and an interface control section 12.22 each have a function of transmitting and receiving transfer rate information. ing.

次に、入出力処理装置111周辺処理装置21およびサ
ービスプロセッサ31のそれぞれの動作について説明す
る。
Next, the respective operations of the input/output processing device 111, the peripheral processing device 21, and the service processor 31 will be explained.

入出力処理装置11において、インターフェース制御部
12はデータ転送速度制御部32に対し「データ転送速
度要求コマンド」を出す。
In the input/output processing device 11, the interface control unit 12 issues a “data transfer rate request command” to the data transfer rate control unit 32.

次に、インターフェース制御部12はデータ転送速度制
御部32から送信されるデータ転送速度設定値を受は取
り、受は取ったデータ転送速度設定値をデータ転送速度
テーブル14へ設定し、データ転送速度テーブル14に
設定されているデータ転送速度でもってデータ送受信部
13の制御を行う。データ送受信部13は設定されたデ
ータ転送速度で周辺処理装置21とのデータの送受信を
行い、データ転送速度テーブル14はデータ転送速度設
定値を記憶する。
Next, the interface control unit 12 receives the data transfer rate setting value transmitted from the data transfer rate control unit 32, sets the received data transfer rate setting value in the data transfer rate table 14, and sets the data transfer rate setting value to the data transfer rate table 14. The data transmitter/receiver 13 is controlled at the data transfer rate set in the table 14. The data transmitting/receiving unit 13 transmits and receives data to and from the peripheral processing device 21 at a set data transfer rate, and the data transfer rate table 14 stores the data transfer rate setting value.

周辺処理装置21においても、同様にインターフェース
制御部22はデータ転送速度制御部32に対し「データ
転送速度要求コマンド」を出す。
Similarly, in the peripheral processing device 21, the interface control unit 22 issues a “data transfer rate request command” to the data transfer rate control unit 32.

インターフェース制御部22はデータ転送速度制御部3
2から送信されるデータ転送速度設定値を受は取り、受
は取ったデータ転送速度設定値をデータ転送速度テーブ
ル24へ設定し、データ転送速度テーブルに設定されて
いるデータ転送速度でもってデータ送受信部23の制御
を行う。データ送受信部23は入出力処理装置11との
データの送受信を行い、データ転送速度テーブル24は
データ転送速度設定値を記憶する。
The interface control unit 22 is the data transfer rate control unit 3
The receiver receives the data transfer rate setting value sent from the data transfer rate table 24, sets the received data transfer rate setting value in the data transfer rate table 24, and transmits and receives data at the data transfer rate set in the data transfer rate table. The controller 23 controls the unit 23. The data transmitting and receiving unit 23 transmits and receives data to and from the input/output processing device 11, and the data transfer rate table 24 stores data transfer rate settings.

サービスプロセッサ31においては、データ転送速度管
理テーブル33が、入出力処理装置11と周辺処理装置
21間におけるデータ転送速度を予め規定した情報即ち
データ転送速度設定値を記憶する。本実施例においてデ
ータ転送速度設定値は、例えはαMB/Sに設定されて
いる。また、データ転送速度管理テーブル33はハード
ウェアのデイツプスイッチにより設定されており不揮発
性であるとする。データ転送速度制御部32は「データ
転送速度要求コマンド」を受は取るとデータ転送速度管
理テーブル33からデータ転送速度設定値を読み取り、
「データ転送速度要求コマンド」を出した装置に対しデ
ータ転送速度規定値を送信する。
In the service processor 31, a data transfer rate management table 33 stores information that predefines the data transfer rate between the input/output processing device 11 and the peripheral processing device 21, that is, a data transfer rate setting value. In this embodiment, the data transfer rate setting value is set to αMB/S, for example. It is also assumed that the data transfer rate management table 33 is set by a hardware dip switch and is nonvolatile. When the data transfer rate control unit 32 receives the "data transfer rate request command", it reads the data transfer rate setting value from the data transfer rate management table 33, and
Sends the specified data transfer rate value to the device that issued the "data transfer rate request command".

次に、本実施例によるデータ転送速度制御動作について
説明する。
Next, the data transfer rate control operation according to this embodiment will be explained.

入出力処理装置11において、イニシャライズ信号を受
は取ると、インターフェース制御部12は信号線42を
通してデータ転送速度制御部32へ「データ転送速度要
求コマンド」を出す。データ転送速度制御部32は「デ
ータ転送速度要求コマンド」を受は取るとデータ転送速
度管理テーブル33からデータ転送速度設定値(αMB
/S)を読み取り、データ転送速度設定値をインターフ
ェース制御部12へ送信する。インターフェース制御部
12は、データ転送速度設定値を受信するとそのデータ
転送設定値情報をデータ転送速度テーブル14へ設定し
、データ転送速度をαMB/Sとしてデータ送受信部1
3の制御を行う。従って、入出力処理装置11は周辺処
理装置21とのインターフェースとしてデータ転送速度
αMB/Sにて動作可能状態となる。
When the input/output processing device 11 receives the initialization signal, the interface control section 12 issues a "data transfer rate request command" to the data transfer rate control section 32 through the signal line 42. When the data transfer rate control unit 32 receives the “data transfer rate request command”, the data transfer rate setting value (αMB
/S) and sends the data transfer rate setting value to the interface control unit 12. Upon receiving the data transfer rate setting value, the interface control unit 12 sets the data transfer setting value information in the data transfer rate table 14, sets the data transfer rate to αMB/S, and transmits the data transmission/reception unit 1.
3. Therefore, the input/output processing device 11 becomes operable as an interface with the peripheral processing device 21 at the data transfer rate αMB/S.

周辺処理装置21において、イニシャライズ信号を受は
取ると、インターフェース制御部22は信号線43を通
してデータ転送速度制御部32へ「データ転送速度要求
コマンド」を出す。データ転送速度制御部32は「デー
タ転送速度要求コマンド」を受は取るとデータ転送速度
管理テーブル33からデータ転送速度設定値(αMB/
S)を読み取り、データ転送速度設定値をインターフェ
ース制御部22へ送信する。インターフェース制御部2
2は、データ転送速度設定値を受信するとそのデータ転
送設定値情報をデータ転送速度テーブル24へ設定し、
データ転送速度をαMB/Sとして゛データ送受信部2
3の制御を行う。従って、周辺処理装置21は入出力処
理装置11とのインターフェースとしてデータ転送速度
αMB/Sにて動作可能状態となる。
When the peripheral processing device 21 receives the initialization signal, the interface control section 22 issues a "data transfer rate request command" to the data transfer rate control section 32 through the signal line 43. When the data transfer rate control unit 32 receives the “data transfer rate request command”, the data transfer rate setting value (αMB/
S) and sends the data transfer rate setting value to the interface control unit 22. Interface control unit 2
2 sets the data transfer setting value information in the data transfer rate table 24 upon receiving the data transfer rate setting value;
Assuming the data transfer rate is αMB/S, data transmitter/receiver 2
3. Therefore, the peripheral processing device 21 becomes operable as an interface with the input/output processing device 11 at the data transfer rate αMB/S.

従って、以上より入出力処理装置11と周辺処理装置2
1とのインターフェースは、データ転送速度αMB/S
にてデータ転送が行われる。
Therefore, from the above, the input/output processing device 11 and the peripheral processing device 2
1 has a data transfer rate of αMB/S.
Data transfer is performed at

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、入出力処理装置及び周辺
処理装置がサービス処理装置内に予め設定されて格納さ
れているデータ転送速度情報を入出力処理装置及び周辺
処理装置自身のデータ転送速度として設定することによ
り、入出力処理装置と周辺処理装置間のデータ転送速度
の整合性を保証できる効果がある。
As explained above, the present invention allows an input/output processing device and a peripheral processing device to use data transfer rate information preset and stored in a service processing device as the data transfer rate of the input/output processing device and peripheral processing device themselves. Setting this value has the effect of ensuring consistency in data transfer speed between the input/output processing device and the peripheral processing device.

御方式を示すブロック図である。FIG. 2 is a block diagram showing a control method.

11・・・入出力処理装置、12・・・インターフェー
ス制御部、13・・・データ送受信部、14・・・デー
タ転送速度テーブル、21・・・周辺処理装置、22・
・・インターフェース制御部、23・・・データ送受信
部、24・・・データ転送速度テーブル、31・・・サ
ービスプロセッサ、32・・・データ転送速度制御部、
33・・・データ転送速度管理テーブル、41.424
3・・・信号線。
DESCRIPTION OF SYMBOLS 11... I/O processing device, 12... Interface control unit, 13... Data transmission/reception unit, 14... Data transfer rate table, 21... Peripheral processing device, 22...
... Interface control unit, 23... Data transmission/reception unit, 24... Data transfer rate table, 31... Service processor, 32... Data transfer rate control unit,
33...Data transfer rate management table, 41.424
3...Signal line.

Claims (1)

【特許請求の範囲】[Claims] 入出力処理装置と周辺処理装置とを制御するサービス処
理装置から成り、前記サービス処理装置は前記入出力処
理装置と前記周辺処理装置間におけるデータ転送速度を
予め規定した転送速度情報を格納するデータ転送速度管
理テーブルと、前記転送速度情報を前記入出力装置およ
び周辺処理装置へ送信するためのデータ転送速度制御部
とを有し、前記入出力処理装置は前記転送速度情報を記
憶する入出力処理装置データ転送速度テーブルと、前記
入出力処理装置データ転送速度テーブルに前記転送速度
を設定するための指示及び設定機能を有しさらに前記入
出力処理装置データ転送速度テーブル中の前記転送速度
情報に基づき下位装置とのインターフェースの制御を行
う入出力処理装置インターフェース制御部とを有し、前
記周辺処理装置は前記転送速度を記憶する周辺処理装置
データ転送速度テーブルと、前記周辺処理装置データ転
送速度テーブルに前記転送速度情報を設定するための指
示及び設定機能を有しさらに前記周辺処理装置データ転
送速度テーブル中の転送速度情報に基づき上位装置との
インターフェースの制御を行う周辺処理装置インターフ
ェース制御部とを有し、且つ前記サービス処理装置と前
記入出力処理装置間に前記入出力処理装置インターフェ
ース制御部と前記データ転送速度制御部間の相互通信を
行う第1の通信手段と、前記サービス処理装置と前記周
辺処理装置間に前記周辺処理装置インターフェース制御
部と前記データ転送速度制御部間の相互通信を行う第2
の通信手段とを有することを特徴とするデータ転送速度
制御方式。
The service processing device includes a service processing device that controls an input/output processing device and a peripheral processing device, and the service processing device has a data transfer function that stores transfer rate information predetermining a data transfer rate between the input/output processing device and the peripheral processing device. a data transfer rate control unit for transmitting the transfer rate information to the input/output device and the peripheral processing device; the input/output processing device is an input/output processing device that stores the transfer rate information; a data transfer rate table, and an instruction and setting function for setting the transfer rate in the input/output processing device data transfer rate table; an input/output processing unit interface control unit that controls an interface with the device; The peripheral processing unit interface control unit has an instruction and setting function for setting transfer rate information and further controls an interface with a host device based on the transfer rate information in the peripheral processing unit data transfer rate table. , and a first communication means for performing mutual communication between the input/output processing device interface control unit and the data transfer rate control unit between the service processing device and the input/output processing device, and the service processing device and the peripheral processing device. a second device for mutual communication between the peripheral processing unit interface control unit and the data transfer rate control unit;
1. A data transfer rate control method comprising a communication means.
JP21756590A 1990-08-17 1990-08-17 Data transfer speed control system Pending JPH0498559A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21756590A JPH0498559A (en) 1990-08-17 1990-08-17 Data transfer speed control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21756590A JPH0498559A (en) 1990-08-17 1990-08-17 Data transfer speed control system

Publications (1)

Publication Number Publication Date
JPH0498559A true JPH0498559A (en) 1992-03-31

Family

ID=16706258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21756590A Pending JPH0498559A (en) 1990-08-17 1990-08-17 Data transfer speed control system

Country Status (1)

Country Link
JP (1) JPH0498559A (en)

Similar Documents

Publication Publication Date Title
JPH0475700B2 (en)
JPS6115263A (en) Control system for command transfer between processors
JPH0498559A (en) Data transfer speed control system
JP2564499B2 (en) Transmission data flow control method
JPS61147332A (en) Code converter
JP2656250B2 (en) Digital key telephone apparatus and data setting method in the apparatus
JPS63234649A (en) Communication control system
JPS63143639A (en) System monitoring device
JP2670123B2 (en) Information sharing device in network
JPH04142648A (en) Data transfer processing system
JPS61190626A (en) Process display device
JPS628832B2 (en)
JPH0226493A (en) Connection control system
JPH02135559A (en) Input/output device switching control system
JPS6121650A (en) Data terminal connection control system of automatic exchange
JPH04102958A (en) Control system for data transfer speed
JPH0730706A (en) Facsimile equipment
JPH0199146A (en) Transmitting right control system for communication between different-type computers
JPS61139868A (en) Broadcast bus control system
JPS6055463A (en) Multiprocessor system
JPH0228747A (en) Method for controlling bus
JPH04205156A (en) Communication controller
JPH01297591A (en) Setting and processing system for system timepiece
JPH0683288B2 (en) Communication control device
JPH0582617B2 (en)