JPH04907A - Amplifier circuit - Google Patents
Amplifier circuitInfo
- Publication number
- JPH04907A JPH04907A JP10201690A JP10201690A JPH04907A JP H04907 A JPH04907 A JP H04907A JP 10201690 A JP10201690 A JP 10201690A JP 10201690 A JP10201690 A JP 10201690A JP H04907 A JPH04907 A JP H04907A
- Authority
- JP
- Japan
- Prior art keywords
- input terminal
- circuit
- analog switch
- amplifier
- amplification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 abstract description 42
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 42
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、演算増幅器を用いた増幅回路に関するもので
ある。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to an amplifier circuit using an operational amplifier.
（従来の技術）
種々の分野において電気信号を増幅するために演算増幅
器が広く用いられており、制御信号により増幅率を何段
階かに切り換えることができるように構成された増幅器
も広く用いられている。(Prior Art) Operational amplifiers are widely used in various fields to amplify electrical signals, and amplifiers configured so that the amplification factor can be switched in several stages by control signals are also widely used. There is.
第４図は、演算増幅器を用いて、電気信号により増幅率
を何段階かに切り換えることができるように構成された
増幅器の一例を示した回路図である。FIG. 4 is a circuit diagram showing an example of an amplifier configured to use an operational amplifier so that the amplification factor can be switched to several levels by an electric signal.
演算増幅器１のマイナス入力端子１ａとこの増幅器の入
力端子２との間に抵抗素子Ｒ１゜が接続されており、プ
ラス入力端子１ｂは接地されている。A resistor element R1° is connected between the minus input terminal 1a of the operational amplifier 1 and the input terminal 2 of this amplifier, and the plus input terminal 1b is grounded.
またこの演算増幅器１の出力端子ＩＣとマイナス入力端
子１ａとの間には、互いに直列に接続された抵抗素子Ｒ
１とアナログスイッチＳＷＩが挿入されており、またこ
れと並列に、互いに直列に接続された抵抗素子Ｒ２とア
ナログスイッチＳＷ２も挿入されている。また、この演
算増幅器１の出力端子ＩＣはこの増幅器全体の出力端子
３と接続されている。アナログスイッチＳＷ１とアナロ
グスイッチＳＷ２は、図示しない制御回路から出力され
る制御信号により、オン／オフされる。Further, between the output terminal IC and the negative input terminal 1a of the operational amplifier 1, a resistive element R is connected in series with each other.
1 and an analog switch SWI are inserted, and a resistance element R2 and an analog switch SW2, which are connected in series with each other, are also inserted in parallel. Further, the output terminal IC of the operational amplifier 1 is connected to the output terminal 3 of the entire amplifier. The analog switch SW1 and the analog switch SW2 are turned on/off by a control signal output from a control circuit (not shown).
尚、ここでは簡単のため、各抵抗素子を表わす記号と該
各抵抗素子が有する抵抗値を表わす記号とで互いに同一
の記号を用いることとする。Here, for the sake of simplicity, the same symbol is used for each resistance element and the resistance value of each resistance element.
上記のように構成された増幅器において、アナログスイ
ッチＳＷＩがオンされかつアナログスイッチＳＷ２がオ
フされると、増幅率Ｇは、概略Ｇ＝Ｒ１／Ｒ＋−・・・
（１）
となり、アナログスイッチＳＷ１がオフされかつアナロ
グスイッチＳＷ２がオンされると、増幅率Ｇは、概略
Ｇ＝Ｒ２／ＲＩ−・・・（２）
となる。In the amplifier configured as described above, when the analog switch SWI is turned on and the analog switch SW2 is turned off, the amplification factor G is approximately G=R1/R+-...
(1) When the analog switch SW1 is turned off and the analog switch SW2 is turned on, the amplification factor G becomes approximately G=R2/RI- (2).
従って抵抗素子Ｒ１と抵抗素子Ｒ２の各抵抗値Ｒ，，Ｒ
２をＲ１≠Ｒ２とすることにより、増幅率を切り換える
ことができる。Therefore, each resistance value R,,R of resistance element R1 and resistance element R2
2 such that R1≠R2, the amplification factor can be switched.
（発明が解決しようとする課Ｓ＞
上記（１）、（２）式で表わされる増幅率Ｇは、概略値
であり、実際にはアナログスイッチＳＷＩ、ＳＷ２がオ
ンとなっても例えば１００Ω程度のいわゆるオン抵抗Ｒ
０，が残存しており、実際の増幅率Ｇは、アナログスイ
ッチＳＷ１がオンされかつアナログスイッチＳＷ２がオ
フされた場合、Ｇ−（Ｒ，＋Ｒ，，）／Ｒｔ。(Problem S to be solved by the invention> The amplification factor G expressed by the above equations (1) and (2) is an approximate value, and in reality, even when the analog switches SWI and SW2 are turned on, the gain G is approximately 100Ω. So-called on-resistance R
0, remains, and the actual amplification factor G is G-(R, +R,,)/Rt when the analog switch SW1 is turned on and the analog switch SW2 is turned off.
−（１＋Ｒ，、／Ｒ１） ・Ｒｒ／Ｒ１−・・・（３
）
となり、アナログスイッチＳＷＩがオフされかつアナロ
グスイッチＳＷ２がオンされた場合、Ｇ−（Ｒ２＋Ｒ，
、）／Ｒ，。-(1+R,,/R1) ・Rr/R1-...(3
), and when analog switch SWI is turned off and analog switch SW2 is turned on, G-(R2+R,
, )/R,.
−（１＋Ｒ０，／Ｒ２） ・Ｒ２／Ｒ＋−・・・（４
）
となり、増幅誤差ΔＧは、
ΔＧ−Ｒ，，／Ｒ１・・・（５）
ΔＧ−Ｒ，，／Ｒ２・・・（６）
となる。-(1+R0,/R2) ・R2/R+-...(4
), and the amplification error ΔG is as follows: ΔG-R,, /R1 (5) ΔG-R,, /R2 (6).
例えば、増幅率Ｇ−１とＧ−２とを切り換えるために、
Ｒ，、−Ｒ，−１０ｋΩ、Ｒ２−２０ｋΩ、Ｒｏ。−１
００Ωとしたとき、増幅誤差ΔＧは、ΔＧ−１００Ω／
１０にΩｘｌＯＯ（％）−１（％）
・・・（７）もしくは、
ΔＧ−１００Ω／２０にΩｘ１００（％）−０，５（％
） ・・・（８）となり、この増幅
器の用途によってはこの誤差を減らすことが望まれる。For example, in order to switch between amplification factors G-1 and G-2,
R,, -R, -10kΩ, R2-20kΩ, Ro. -1
00Ω, the amplification error ΔG is ΔG-100Ω/
10 to ΩxlOO(%)-1(%)
...(7) Or ΔG-100Ω/20 plus Ωx100(%)-0.5(%
)...(8), and it is desirable to reduce this error depending on the use of this amplifier.
ここで、抵抗値の大きな抵抗素子Ｒ１ａ、Ｒ１Ｒ２を用
いると、増幅誤差ΔＧはＲｏ。／Ｒ３゜Ｒ，、／Ｒ２で
表わされるため、増幅誤差ΔＧは少なくなるが、その一
方で抵抗値の大きな抵抗素子Ｒ，ｆｉ、Ｒ，，Ｒ２を用
いたことにより熱雑音が増えてこの増幅器のノイズ特性
が悪くなるため、あまりに大きな抵抗値を有する抵抗素
子Ｒ＋ｆｆ１ｌ ＲＩ ｒＲ２を用いることは好ましく
ない。Here, if resistance elements R1a and R1R2 with large resistance values are used, the amplification error ΔG is Ro. /R3°R, , /R2, the amplification error ΔG is reduced, but on the other hand, thermal noise increases due to the use of resistive elements R, fi, R, , R2 with large resistance values, and this amplifier It is not preferable to use a resistor element R+ff1l RI rR2 having an excessively large resistance value because the noise characteristics of the resistor R+ff1l RI rR2 will deteriorate.
また、上記（３）、（４）式で表わされる増幅率Ｇが所
望とする増幅率となるように、アナ口グスイッチＳＷＩ
ＳＷ２のオン抵抗Ｒａｍを考慮にいれた回路設計を
行うことも考えられる。しかしオン抵抗Ｒ，，，は各ア
ナログスイッチ毎に異なり、しかも一つのアナログスイ
ッチにおいても周囲温度等により変化するものであり、
アナログスイッチＳＷ１、ＳＷ２のオン抵抗Ｒｏｎを考
慮にいれた回路設計にも限度がある。In addition, the anode switch SWI is adjusted so that the amplification factor G expressed by the above equations (3) and (4) becomes the desired amplification factor.
It is also conceivable to design a circuit that takes into consideration the on-resistance Ram of SW2. However, the on-resistance R,... differs for each analog switch, and even in a single analog switch, it changes depending on the ambient temperature, etc.
There is also a limit to the circuit design that takes into account the on-resistance Ron of the analog switches SW1 and SW2.
そこで本発明は、上記事情に鑑み、アナログスイッチを
用いて増幅率を切り換える増幅器においてアナログスイ
ッチのオン抵抗に起因する増幅誤差を低減させた増幅回
路を提供することを目的とするものである。SUMMARY OF THE INVENTION In view of the above circumstances, it is an object of the present invention to provide an amplifier circuit that reduces amplification errors caused by on-resistance of the analog switch in an amplifier that switches the amplification factor using an analog switch.
（課題を解決するための手段）
本発明の第一の増幅回路は、
演算増幅器と、該演算増幅器のプラス入力端子もしくは
マイナス入力端子に接続された入力回路と、該演算増幅
器のマイナス入力端子と出力端子との間に接続されたフ
ィードバック回路とを有する増幅回路において、
前記フィードバック回路が、前記マイナス入力端子と前
記出力端子とに直接に接続された抵抗素子からなるフィ
ードバックループと、互いに直列に接続された抵抗素子
とアナログスイッチとからなる、前記フィードバックル
ープと並列に前記マイナス入力端子と前記出力端子との
間に接続された一つもしくは複数のフィードバックルー
プとを有することを特徴とするものである。(Means for Solving the Problems) A first amplifier circuit of the present invention includes an operational amplifier, an input circuit connected to a positive input terminal or a negative input terminal of the operational amplifier, and a negative input terminal of the operational amplifier. and a feedback circuit connected between the output terminal and the output terminal, wherein the feedback circuit is connected in series with a feedback loop consisting of a resistive element directly connected to the negative input terminal and the output terminal. and one or more feedback loops connected between the negative input terminal and the output terminal in parallel with the feedback loop, the feedback loop being composed of a resistive element and an analog switch. .
また、本発明の第二の増幅回路は、
演算増幅器と、該演算増幅器のプラス入力端子もしくは
マイナス入力端子に接続された入力回路と、該演算増幅
器のマイナス入力端子と出力端子との間に接続されたフ
ィードバック回路とを有する増幅回路において、
前記入力回路が、前記増幅回路の入力端子と前記演算増
幅器のプラス入力端子もしくはマイナス入力端子とに直
接に接続された抵抗素子からなる信号入力経路と、互い
に直列に接続された抵抗素子とアナログスイッチとから
なる、前記信号入力経路と並列に前記増幅回路の入力端
子と前記演算増幅器のプラス入力端子もしくはマイナス
入力端子との間に接続された一つもしくは複数の信号入
力経路とを有することを特徴とするものである。Moreover, the second amplifier circuit of the present invention includes an operational amplifier, an input circuit connected to the positive input terminal or the negative input terminal of the operational amplifier, and a connection between the negative input terminal and the output terminal of the operational amplifier. a signal input path in which the input circuit includes a resistive element directly connected to an input terminal of the amplifier circuit and a positive input terminal or a negative input terminal of the operational amplifier; One or more resistive elements connected in series with each other and an analog switch connected in parallel with the signal input path between the input terminal of the amplifier circuit and the positive input terminal or negative input terminal of the operational amplifier. It is characterized by having a plurality of signal input paths.
（作 用）
本発明の第一の増幅回路は、複数のフィードバックルー
プを備え、そのうちのひとつは演算増幅器のマイナス入
力端子と出力端子とに直接に接続された抵抗素子からな
りアナログスイッチを含まず、他のフィードバックルー
プにのみアナログスイッチを接続したため、後述する実
施例で示すようにアナログスイッチのオン抵抗に起因す
る増幅誤差が低減される。(Function) The first amplifier circuit of the present invention includes a plurality of feedback loops, one of which includes a resistive element directly connected to the negative input terminal and output terminal of an operational amplifier, and does not include an analog switch. Since the analog switch is connected only to the other feedback loops, the amplification error caused by the on-resistance of the analog switch is reduced, as will be shown in the embodiment described later.
また本発明の第二の増幅回路は、複数の信号入力経路を
備え、その内のひとつは増幅回路の入力端子と演算増幅
器のプラス入力端子もしくはマイナス入力端子とに直接
に接続された抵抗素子からなりアナログスイッチを含ま
ず、他の信号入力経路にのみアナログスイッチを接続し
たため、上記第一の増幅回路と同様に、アナログスイッ
チのオン抵抗に起因する増幅誤差が低減される。Further, the second amplification circuit of the present invention includes a plurality of signal input paths, one of which is from a resistive element directly connected to the input terminal of the amplification circuit and the positive input terminal or negative input terminal of the operational amplifier. Since no analog switch is included and the analog switch is connected only to the other signal input path, the amplification error caused by the on-resistance of the analog switch is reduced, similar to the first amplifier circuit described above.
（実 施 例） 以下、本発明の実施例について説明する。(Example) Examples of the present invention will be described below.
第１図は、本発明の第一の増幅回路の一実施例を表わし
た回路図である。この第１図、およびこの後において説
明する各図において、前述した第４図と同一の要素には
第４図に示した番号、記号と同一の番号、記号を用い、
説明を省略することがある。FIG. 1 is a circuit diagram showing an embodiment of the first amplifier circuit of the present invention. In this FIG. 1 and each of the figures described later, the same numbers and symbols as those shown in FIG. 4 are used for the same elements as in FIG.
Explanation may be omitted.
この第１図に示した回路は、第４図に示した回路と比較
し、第４図に示したアナログスイッチＳＷ１が無く、抵
抗素子Ｒ１が演算増幅器１のマイナス入力端子１ａと出
力端子１ｃに直接に接続されている点が異なる。Compared to the circuit shown in FIG. 4, the circuit shown in FIG. 1 does not have the analog switch SW1 shown in FIG. The difference is that they are directly connected.
ここで、アナログスイッチＳＷ２がオフのときの増幅率
Ｇは、
Ｇ ＝ Ｒ１／ Ｒ＋ 、 ・・
・（９〉となり、アナログスイッチＳＷ２のオン抵抗Ｒ
ｏ ｍの影響を受けず、増幅誤差ΔＧ’−０となる。Here, the amplification factor G when the analog switch SW2 is off is G = R1/R+, ・・
・(9>), and the on-resistance R of analog switch SW2
It is not affected by om, and the amplification error becomes ΔG'-0.
またアナログスイッチＳＷ２がオンのときの増幅率Ｇは
、
ｃ−（Ｒ１（Ｒ２＋Ｒ，，）１
／ （Ｒｔｍ （Ｒ＋ ＋Ｒ２＋Ｒ，，））−（ｌ
＋Ｒ２Ｒ，、／ （Ｒ１（Ｒ，＋Ｒ２＋Ｒ，，，））
ｘＲ，Ｒ２／ （Ｒ１−（Ｒ１＋Ｒ２））・・・（ｌ
Ｏ）
となり、アナログスイッチＳＷ２のオン抵抗Ｒｅ ｇに
起因する増幅誤差ΔＧ′は、
ΔＧ’−Ｒ２Ｒ，。Furthermore, the amplification factor G when the analog switch SW2 is on is c-(R1(R2+R,,)1/(Rtm (R+ +R2+R,,))-(l
+R2R,, / (R1(R, +R2+R,,,))
xR, R2/ (R1-(R1+R2))...(l
O), and the amplification error ΔG' due to the on-resistance Reg of the analog switch SW2 is ΔG'-R2R.
／ （Ｒ１（Ｒ＋ 十Ｒ２＋Ｒ，，））Ｘ１００ （
％） ・・・（１１）となる。/ (R1(R+ 1R2+R,,))X100 (
%) ...(11).
この増幅誤差ΔＧ′を前述した増幅誤差ΔＧ（（３）式
）と比較すると、
ΔＧ−ΔＧ’−Ｒ，，／Ｒ，−Ｒ２Ｒ１，。When this amplification error ΔG' is compared with the amplification error ΔG (formula (3)) described above, ΔG-ΔG'-R,, /R, -R2R1,.
／ｉ （Ｒ１＋Ｒ２＋Ｒ，，）
−（Ｒ，ｓ （Ｒ１”Ｒｏｊ ）
／ （Ｒ，（Ｒ，＋１２＋Ｒ，、）ｌ ・・・（１２）
となり、
Ｒ１，Ｒ２，Ｒ，。〉０
であるため、常に
ΔＧ〉ΔＧ′
即ち、第４図の回路と比較し常に増幅誤差が小さくなる
。/i (R1+R2+R,,) -(R,s (R1"Roj) / (R, (R,+12+R,,)l...(12)
So, R1, R2, R,. 0, the amplification error is always smaller than ΔG>ΔG', that is, compared to the circuit shown in FIG.
例えば、増幅率Ｇ−１とＧ−２とを切り換えるために、
Ｒｌｅ−１０ｋΩ、Ｒ＋ −Ｒ２−２０ｋΩ、Ｒｏ、−
１００Ωとしたとき、上記（９）式で表わされる増幅誤
差ΔＧ′は、
ΔＧ’ −Ｒ２Ｒ，。For example, in order to switch between amplification factors G-1 and G-2,
Rle-10kΩ, R+ -R2-20kΩ, Ro, -
When the resistance is 100Ω, the amplification error ΔG' expressed by the above equation (9) is ΔG' - R2R.
／ （Ｒ１（Ｒ１＋Ｒ２＋Ｒ６ハ）
Ｘ１００ （％）
−２０にΩ−１００Ω
／ （２０ｋΩ ・ （２０ｋΩ＋２０ ｋΩ＋
１０ロ Ω） ）Ｘ１００ （％）
−０，２５（％） ・・・（１３
）となり、前述した（７） 、 （８）式と比較し、小
さな誤差となっている。/ (R1(R1+R2+R6c)
10Ω) )X100 (%) -0,25(%) ...(13
), which is a small error compared to equations (7) and (8) mentioned above.
第２図は、本発明の第一の増幅回路の他の実施例を表わ
した回路図である。この回路は、第１図に示した回路と
比較し、第１図に示した回路に更に互いに並列に接続さ
れた抵抗素子Ｒ９とアナログスイッチＳＷ３からなるフ
ィードバックループが備えられている。この場合も第１
図に示した回路の場合と同様に、フィードバック抵抗と
して抵抗素子Ｒ１のみ、あるいは抵抗素子Ｒ１と抵抗素
子Ｒ２，Ｒ，との合成抵抗を用いることにより増幅誤差
を低減することができる。FIG. 2 is a circuit diagram showing another embodiment of the first amplifier circuit of the present invention. This circuit is different from the circuit shown in FIG. 1 in that the circuit shown in FIG. 1 is further provided with a feedback loop consisting of a resistance element R9 and an analog switch SW3 connected in parallel with each other. In this case as well, the first
As in the case of the circuit shown in the figure, the amplification error can be reduced by using only the resistance element R1 or a combined resistance of the resistance element R1 and the resistance elements R2, R, as the feedback resistance.
第３図は、本発明の第二の増幅回路の一実施例を表わし
た回路図である。FIG. 3 is a circuit diagram showing an embodiment of the second amplifier circuit of the present invention.
この回路にはフィードバック抵抗として抵抗素子Ｒ１の
みが備えられており、この増幅器の入力端子２と演算増
幅器１のマイナス入力端子１ａとの間をつなぐ信号入力
経路として抵抗素子Ｒ１ｆｉ１からなる第一の信号入力
経路と、互いに並列に接続された抵抗素子Ｒ１゜２およ
びアナログスイッチＳＷ２からなる第二の信号入力経路
とが備えられている。この様に入力抵抗としてアナログ
スイッチの接続されていない信号入力経路、もしくは該
信号入力経路とアナログスイッチを備えた信号入力経路
とを同時に用いることにより、上記第１図。This circuit is equipped with only a resistive element R1 as a feedback resistor, and a first signal consisting of a resistive element R1fi1 is used as a signal input path connecting between the input terminal 2 of this amplifier and the negative input terminal 1a of the operational amplifier 1. An input path and a second signal input path consisting of a resistive element R1.2 and an analog switch SW2 connected in parallel with each other are provided. In this way, by simultaneously using as an input resistor a signal input path to which no analog switch is connected, or the signal input path and a signal input path provided with an analog switch, the configuration shown in FIG.
第２図に示すような複数のフィードバックループを備え
た場合と同様に、増幅誤差を低減することができる。Similar to the case where a plurality of feedback loops as shown in FIG. 2 are provided, amplification errors can be reduced.
（発明の効果）
以上詳細に説明したように、本発明の第一の増幅回路は
、フィードバック回路が、演算増幅器のマイナス入力端
子と出力端子とに直接に接続された抵抗素子からなるフ
ィードバックループと、互いに直列に接続された抵抗素
子とアナログスイッチとからなる、前記フィードバック
ループと並列に前記マイナス入力端子と前記出力端子と
の間に接続された一つもしくは複数のフィードバックル
ープとを有しているため、また本発明の第二の増幅回路
は、入力回路が、該増幅回路の入力端子と演算増幅器の
プラス入力端子もしくはマイナス入力端子とに直接に接
続された抵抗素子からなる信号入力経路と、互いに直列
に接続された抵抗素子とアナログスイッチとからなる、
前記信号入力経路と並列に増幅回路の入力端子と演算増
幅器のプラス入力端子もしくはマイナス入力端子との間
に接続された一つもしくは複数の入力回路とを有してい
るため、アナログスイッチのオン抵抗に起因する増幅誤
差が低減される。(Effects of the Invention) As described above in detail, the first amplifier circuit of the present invention has a feedback circuit including a feedback loop consisting of a resistance element directly connected to the negative input terminal and output terminal of an operational amplifier. , having one or more feedback loops connected between the negative input terminal and the output terminal in parallel with the feedback loop, each consisting of a resistive element and an analog switch connected in series with each other. Therefore, the second amplification circuit of the present invention includes a signal input path in which the input circuit includes a resistive element directly connected to an input terminal of the amplification circuit and a positive input terminal or a negative input terminal of an operational amplifier; Consisting of a resistive element and an analog switch connected in series with each other,
Since the analog switch has one or more input circuits connected in parallel with the signal input path between the input terminal of the amplifier circuit and the positive input terminal or negative input terminal of the operational amplifier, the on-resistance of the analog switch is reduced. The amplification error caused by this is reduced.
第１図は、本発明の第一の増幅回路の一実施例を表わし
た回路図、
第２図は、本発明の第一の増幅回路の他の実施例を表わ
した回路図、
第３図は、本発明の第二の増幅回路の一実施例を表わし
た回路図、
第４図は、演算増幅器を用いて、電気信号により増幅率
を何段階かに切り換えることができるように構成された
増幅器の一例を示した回路図である。
１・・・演算増幅器
１ａ・・・演算増幅器のマイナス入力端子１ｂ・・・演
算増幅器のプラス入力端子２・・・増幅器の入力端子
３・・・増幅器の出力端子FIG. 1 is a circuit diagram showing one embodiment of the first amplifier circuit of the present invention, FIG. 2 is a circuit diagram showing another embodiment of the first amplifier circuit of the present invention, and FIG. 4 is a circuit diagram showing an embodiment of the second amplification circuit of the present invention, and FIG. FIG. 2 is a circuit diagram showing an example of an amplifier. 1... Operational amplifier 1a... Negative input terminal of operational amplifier 1b... Plus input terminal of operational amplifier 2... Input terminal of amplifier 3... Output terminal of amplifier
Claims (2)
しくはマイナス入力端子に接続された入力回路と、該演
算増幅器のマイナス入力端子と出力端子との間に接続さ
れたフィードバック回路とを有する増幅回路において、 前記フィードバック回路が、前記マイナス入力端子と前
記出力端子とに直接に接続された抵抗素子からなるフィ
ードバックループと、互いに直列に接続された抵抗素子
とアナログスイッチとからなる、前記フィードバックル
ープと並列に前記マイナス入力端子と前記出力端子との
間に接続された一つもしくは複数のフィードバックルー
プとを有することを特徴とする増幅回路。(1) An amplifier circuit having an operational amplifier, an input circuit connected to the positive input terminal or the negative input terminal of the operational amplifier, and a feedback circuit connected between the negative input terminal and the output terminal of the operational amplifier. In this case, the feedback circuit includes a feedback loop consisting of a resistance element directly connected to the negative input terminal and the output terminal, and a feedback loop consisting of a resistance element and an analog switch connected in series with each other. and one or more feedback loops connected between the negative input terminal and the output terminal.
しくはマイナス入力端子に接続された入力回路と、該演
算増幅器のマイナス入力端子と出力端子との間に接続さ
れたフィードバック回路とを有する増幅回路において、 前記入力回路が、前記増幅回路の入力端子と前記演算増
幅器のプラス入力端子もしくはマイナス入力端子とに直
接に接続された抵抗素子からなる信号入力経路と、互い
に直列に接続された抵抗素子とアナログスイッチとから
なる、前記信号入力経路と並列に前記増幅回路の入力端
子と前記演算増幅器のプラス入力端子もしくはマイナス
入力端子との間に接続された一つもしくは複数の信号入
力経路とを有することを特徴とする増幅回路。(2) An amplifier circuit having an operational amplifier, an input circuit connected to the positive input terminal or the negative input terminal of the operational amplifier, and a feedback circuit connected between the negative input terminal and the output terminal of the operational amplifier. wherein the input circuit includes a signal input path consisting of a resistance element directly connected to an input terminal of the amplifier circuit and a positive input terminal or a negative input terminal of the operational amplifier, and resistance elements connected in series with each other. one or more signal input paths connected between the input terminal of the amplifier circuit and the positive input terminal or negative input terminal of the operational amplifier in parallel with the signal input path, the signal input path comprising an analog switch; An amplifier circuit featuring:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10201690A JPH04907A (en) | 1990-04-18 | 1990-04-18 | Amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10201690A JPH04907A (en) | 1990-04-18 | 1990-04-18 | Amplifier circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04907A true JPH04907A (en) | 1992-01-06 |
Family
ID=14315961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10201690A Pending JPH04907A (en) | 1990-04-18 | 1990-04-18 | Amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04907A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007158771A (en) * | 2005-12-06 | 2007-06-21 | Denso Corp | Operational amplifier circuit |
| JP2013243479A (en) * | 2012-05-18 | 2013-12-05 | Rohm Co Ltd | Variable gain amplifier, and current detection circuit, motor drive circuit and electronic apparatus using the same |
-
1990
- 1990-04-18 JP JP10201690A patent/JPH04907A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007158771A (en) * | 2005-12-06 | 2007-06-21 | Denso Corp | Operational amplifier circuit |
| JP4626503B2 (en) * | 2005-12-06 | 2011-02-09 | 株式会社デンソー | Operational amplifier circuit |
| JP2013243479A (en) * | 2012-05-18 | 2013-12-05 | Rohm Co Ltd | Variable gain amplifier, and current detection circuit, motor drive circuit and electronic apparatus using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020041206A1 (en) | Variable gain amplifier | |
| JPH05191883A (en) | Protective circuit | |
| JPH04907A (en) | Amplifier circuit | |
| JPH0993624A (en) | Subscriber circuit | |
| KR100480883B1 (en) | Electronic volume circuit | |
| US6963238B2 (en) | Level shift circuit | |
| CA1135802A (en) | Output amplifier with non-linear negative feedback | |
| US6741132B2 (en) | Low noise level differential amplifier | |
| JPH04229707A (en) | Differential type single end amplifier | |
| US7646245B2 (en) | Amplifier | |
| US5166983A (en) | Mute circuit for audio amplifiers | |
| US4459493A (en) | Absolute magnitude circuit | |
| JP3425961B2 (en) | Control circuit device | |
| EP3736976A1 (en) | High signal-to-noise ratio amplifier with multiple output modes | |
| JPH02266601A (en) | Differential amplifier | |
| EP0508711B1 (en) | Transistor direct-coupled amplifier | |
| JPH02695Y2 (en) | ||
| JPS6111486B2 (en) | ||
| JP3854118B2 (en) | Composite electronic circuit | |
| JP3707483B2 (en) | Current generator | |
| JPWO2003084059A1 (en) | Semiconductor integrated circuit | |
| JPH10224156A (en) | Current-voltage conversion circuit | |
| JPH1010162A (en) | Current detection circuit, voltage applying current measuring circuit and constant current source circuit employing it | |
| JPH03267898A (en) | Subscriber line circuit | |
| JP3178016B2 (en) | Signal input selection circuit |