JPH0488708A - Switching circuit - Google Patents

Switching circuit

Info

Publication number
JPH0488708A
JPH0488708A JP20456590A JP20456590A JPH0488708A JP H0488708 A JPH0488708 A JP H0488708A JP 20456590 A JP20456590 A JP 20456590A JP 20456590 A JP20456590 A JP 20456590A JP H0488708 A JPH0488708 A JP H0488708A
Authority
JP
Japan
Prior art keywords
switch circuit
circuit
operational amplifier
resistance
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20456590A
Other languages
Japanese (ja)
Other versions
JP3060496B2 (en
Inventor
Kikufumi Katou
菊文 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2204565A priority Critical patent/JP3060496B2/en
Publication of JPH0488708A publication Critical patent/JPH0488708A/en
Application granted granted Critical
Publication of JP3060496B2 publication Critical patent/JP3060496B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Abstract

PURPOSE:To reduce the distortion factor by inputting an input signal to a noninverting input terminal of an operational amplifier circuit via a 1st switch circuit section and feeding back an output signal to an inverting input terminal via a 2nd switch circuit section. CONSTITUTION:An input signal S1(S2) is inputted to a noninverting input terminal of an operational amplifier 22 via a 1st switch circuit section 4(6) and an output signal S0 of the operational amplifier circuit 22 is fed back to an inverting input terminal via a 2nd switch circuit section 24. Thus, a resistance of a feedback resistor is varied in response to a change in an on-resistance of the switch circuit section 4(6) and the switch circuit is applied to a general analog circuit to reduce the distortion factor.

Description

【発明の詳細な説明】 A産業上の利用分野 本発明はスイッチ回路に関し、例えば電子ボリュームの
切り換え、可変利得増幅回路の利得切り換えに適用し得
る。
DETAILED DESCRIPTION OF THE INVENTION A. Field of Industrial Application The present invention relates to a switch circuit, and can be applied to, for example, switching an electronic volume or switching the gain of a variable gain amplifier circuit.

B発明の概要 本発明は、スイッチ回路において、入力信号を演算増幅
回路でなるバッファ回路を介して出力するようにし、当
該演算増幅回路の非反転入力端に第1のスイッチ回路部
を介して入力信号を入力すると共に、反転入力端に第2
のスイッチ回路部を介して出力信号を帰還することによ
り、従来に比して歪率を低減することができる。
B. Summary of the Invention The present invention provides a switch circuit in which an input signal is output through a buffer circuit made of an operational amplifier circuit, and is input to a non-inverting input terminal of the operational amplifier circuit through a first switch circuit section. At the same time as inputting the signal, the second
By feeding back the output signal through the switch circuit section, the distortion factor can be reduced compared to the conventional method.

C従来の技術 従来、例えばアナログ信号を処理する集積回路中にスイ
ッチ回路を組み込む場合、第4図に示すようなPチャン
ネルM OS (metal oxide semic
onductor)  トランジスタ及びNチャンネル
MOSトランジスタを組み合わせてスイッチ回路を形成
するようになされている。
BACKGROUND ART Conventionally, for example, when incorporating a switch circuit into an integrated circuit that processes an analog signal, a P-channel MOS (metal oxide semiconductor) as shown in FIG.
(onductor) transistor and an N-channel MOS transistor are combined to form a switch circuit.

すなわちPチャンネルMO3)ランジスタ1及びNチャ
ンネルMO3)ランジスタ2においては、ソース及びド
レインを共通接続し、それぞれアナログ信号の入力出力
端子に割り当てる。
That is, in the P-channel MO3) transistor 1 and the N-channel MO3) transistor 2, the sources and drains are commonly connected and assigned to analog signal input/output terminals, respectively.

この状態でPチャンネルMOSトランジスタ1及びNチ
ャンネルMOSトランジスタ2のゲートに極性の異なる
制御信号Q及びIQを印加する。
In this state, control signals Q and IQ having different polarities are applied to the gates of P-channel MOS transistor 1 and N-channel MOS transistor 2.

これにより制御信号Q及びIQの極性を同時に切り換え
て、オンオフ状態を切り換え得るようになされている。
This allows the polarities of the control signals Q and IQ to be switched simultaneously to switch the on/off state.

D発明が解決しようとする課題 ところがこの種のスイッチ回路においては、第5図に示
すように、入力信号の信号レベルに応じてオン抵抗が変
化することを避は得ない。
D Problems to be Solved by the Invention However, in this type of switch circuit, as shown in FIG. 5, the on-resistance inevitably changes depending on the signal level of the input signal.

このため当該スイッチ回路に接続される負荷抵抗が小さ
い場合、非線型歪みが発生する問題があった。
Therefore, when the load resistance connected to the switch circuit is small, there is a problem in that nonlinear distortion occurs.

すなわち第6図に示すように、それぞれスイッチ回路4
及び6を介して2つの入力信号S1及びS2を選択入力
し、負荷抵抗8を介して増幅回路に出力する。
That is, as shown in FIG.
and 6 to selectively input two input signals S1 and S2, and output them to the amplifier circuit via a load resistor 8.

このとき入力信号S1又はS2の振幅レベルが±2〔■
〕の場合、0(■〕で約2(kΩ〕のオン抵抗が−2(
■〕で約ICkΩ]に変化する。
At this time, the amplitude level of input signal S1 or S2 is ±2 [■
], the on-resistance of about 2 (kΩ) at 0 (■) becomes -2 (
■] changes to approximately ICkΩ].

従って、抵抗値20(kΩ]の負荷抵抗8を接続した場
合、次式、 で表される5〔%〕の歪率になる。
Therefore, if a load resistor 8 with a resistance value of 20 (kΩ) is connected, the distortion factor will be 5% as expressed by the following equation.

また、当該オン抵抗に変化に伴い、増幅回路を介して出
力する際の利得も変化する。
Further, as the on-resistance changes, the gain when outputting through the amplifier circuit also changes.

この問題を解決する1つの方法としてPチャンネルMO
3)ランジスタ1及びNチャンネルMOSトランジスタ
2のチップサイズを大型化すると共に、当該チップサイ
ズの比を変化させることにより、オン抵抗を小さくして
歪率を低減する方法がある。
One way to solve this problem is to use P-channel MO.
3) There is a method of increasing the chip size of the transistor 1 and the N-channel MOS transistor 2 and changing the ratio of the chip sizes to reduce the on-resistance and reduce the distortion factor.

ところがこの方法では、歪率を充分に低減し得ず、さら
にチップサイズを大型化した分、集積回路に適用するこ
とが困難になる。
However, with this method, the distortion factor cannot be sufficiently reduced, and furthermore, the increased chip size makes it difficult to apply to integrated circuits.

これに対して第7図に示すように、ボルテージフォロア
回路構成の演算増幅回路10を接続することにより、負
荷抵抗を大きな値に設定する方法もあるが、浮遊容量1
2の影響で高域側でインピーダンスの低下を避は得す、
この場合も歪率を充分に低減し得ない。
On the other hand, as shown in FIG. 7, there is a method of setting the load resistance to a large value by connecting an operational amplifier circuit 10 having a voltage follower circuit configuration, but the stray capacitance 1
Due to the influence of 2, it is possible to avoid a drop in impedance on the high frequency side.
In this case as well, the distortion rate cannot be reduced sufficiently.

すなわち浮遊容量12をC=5 (pF:l、入力信号
S1又はS2を周波数20(kHz)、振幅レベル±2
〔■〕の正弦波とすると、第5図の特性曲線図よりスイ
ッチ回路4及び6のオン抵抗は±1〔kΩ]変化する。
In other words, the stray capacitance 12 is C=5 (pF: l, the input signal S1 or S2 has a frequency of 20 (kHz), an amplitude level of ±2
Assuming a sine wave [■], the on-resistance of the switch circuits 4 and 6 changes by ±1 [kΩ] from the characteristic curve diagram in FIG.

従って、この場合オン抵抗の変化分をΔRとおくと、お
おむね歪率T1は、次式、 XIO3 2πX20X10″x5x10−目 ζ0.06C%〕       ・・・・・・(2)で
表される。
Therefore, in this case, if the change in on-resistance is set as ΔR, then the distortion factor T1 is approximately expressed by the following formula:

これに対して第8図に示すように、反転増幅回路構成の
演算増幅回路14を用いて歪率を低減する方法も考えら
れる。
On the other hand, as shown in FIG. 8, there is also a method of reducing the distortion factor using an operational amplifier circuit 14 having an inverting amplifier circuit configuration.

すなわち演算増幅回路14の帰還路に、帰還抵抗Rfと
共にスイッチ回路16を介挿し、当該スイッチ回路16
を常時オン状態に保持する。
That is, the switch circuit 16 is inserted together with the feedback resistor Rf in the feedback path of the operational amplifier circuit 14, and the switch circuit 16 is
is kept on at all times.

さらに当該帰還抵抗と同一抵抗値の入力抵抗R1及びR
2を介して人力信号S1及びS2を入力し、これにより
スイッチ回路4及び6のオン抵抗の変化をスイッチ回路
16のオン抵抗の変化で補正する。
Furthermore, the input resistors R1 and R have the same resistance value as the feedback resistor.
2, human input signals S1 and S2 are inputted, whereby changes in the on-resistance of the switch circuits 4 and 6 are corrected by changes in the on-resistance of the switch circuit 16.

この方法によれば歪率を格段的に低減し得る反面、入力
信号S1、S2が反転して出力される他、入力インピー
ダンスを高くし得す、入力抵抗R1、R2及び帰還抵抗
Rfの抵抗値を等しくしなければならない等の欠点があ
る。
According to this method, the distortion factor can be significantly reduced, but the input signals S1 and S2 are inverted and output, and the input impedance can be increased, and the resistance values of the input resistors R1 and R2 and the feedback resistor Rf There are disadvantages such as having to make them equal.

従って結局この方法の場合、使用方法が限定され、広く
アナログ回路一般に適用し得ない問題があった。
Therefore, in the case of this method, the method of use is limited, and there is a problem that it cannot be widely applied to analog circuits in general.

本発明は以上の点を考慮してなされたもので、アナログ
回路一般に適用して歪率を格段的に低減することができ
るスイッチ回路を提案しようとするものである。
The present invention has been made in consideration of the above points, and aims to propose a switch circuit that can be applied to analog circuits in general and can significantly reduce distortion.

E課題を解決するための手段 かかる課題を解決するため本発明においては、Pチャン
ネルMOSトランジスタ1及びNチャンネルMOSトラ
ンジスタ2とで形成された第1のスイッチ回路部4(6
)と、PチャンネルMOSトランジスタ1及びNチャン
ネルMO3I−ランジスタ2とで形成された第2のスイ
ッチ回路部24と、第1のスイッチ回路部4(6)を介
して入力信号Sl (S2)を非反転入力端に入力する
と共に、第2のスイッチ回路部24を介して出力信号S
Oを反転入力端に帰還する演算増幅回路22とを備える
ようにする。
E Means for Solving the Problems In order to solve the problems, the present invention provides a first switch circuit section 4 (6) formed of a P-channel MOS transistor 1 and an N-channel MOS transistor 2.
), a second switch circuit section 24 formed of a P-channel MOS transistor 1 and an N-channel MO3I-transistor 2, and the first switch circuit section 4 (6). The output signal S
The operational amplifier circuit 22 is configured to feed back O to the inverting input terminal.

F作用 第1のスイッチ回路部4(6)を介して入力信号Sl 
(S2)を演算増幅回路22の非反転入力端に入力する
と共に、当該演算増幅回路22の出力信号SOを第2の
スイッチ回路部24を介して反転入力端に帰還すれば、
第1のスイッチ回路部4(6)のオン抵抗の変化に応動
して帰還抵抗の抵抗値を可変し得、これによりアナログ
回路一般に適用して歪率を低減することができる。
The input signal Sl is transmitted through the F-action first switch circuit section 4 (6).
(S2) is input to the non-inverting input terminal of the operational amplifier circuit 22, and the output signal SO of the operational amplifier circuit 22 is fed back to the inverting input terminal via the second switch circuit section 24.
The resistance value of the feedback resistor can be varied in response to a change in the on-resistance of the first switch circuit section 4 (6), so that it can be applied to general analog circuits to reduce distortion.

G実施例 以下図面について、本発明の一実施例を詳述する。G example An embodiment of the present invention will be described in detail below with reference to the drawings.

第8図との対応部分に同一符号を付して示す第1図にお
いて、20は全体として選択入力回路を示し、集積回路
化された信号処理回路の入力回路を形成する。
In FIG. 1, in which parts corresponding to those in FIG. 8 are given the same reference numerals, 20 indicates a selection input circuit as a whole, forming an input circuit of an integrated signal processing circuit.

すなわち非反転増幅回路構成の演算増幅回路22にスイ
ッチ回路4及び6の選択信号を入力し、当該演算増幅回
路22の帰還路にスイッチ回路24を介挿する。
That is, the selection signals of the switch circuits 4 and 6 are input to the operational amplifier circuit 22 having a non-inverting amplifier circuit configuration, and the switch circuit 24 is inserted in the feedback path of the operational amplifier circuit 22.

この状態でスイッチ回路24は、常時オン状態に保持さ
れるようになされている。
In this state, the switch circuit 24 is always kept on.

従って、演算増幅回路22においては、充分な利得を保
持していることにより、非反転入力端及び反転入力端の
電位が等しくなるように出力信号SOを出力する。
Therefore, in the operational amplifier circuit 22, by maintaining a sufficient gain, the output signal SO is outputted so that the potentials of the non-inverting input terminal and the inverting input terminal are equal.

これによりスイッチ回路24においては、スイッチ回路
4又は6のオン抵抗の変化に追従してオン抵抗が変化し
、スイッチ回路4又は6のオン抵抗の変化に伴う歪の発
生を格段的に低減することができる。
As a result, in the switch circuit 24, the on-resistance changes in accordance with the change in the on-resistance of the switch circuit 4 or 6, and the occurrence of distortion due to the change in the on-resistance of the switch circuit 4 or 6 can be significantly reduced. I can do it.

すなわち人力信号S1及びS2の信号レベルを■1とお
き、出力信号SOの信号レベルをvOとおくと、演算増
幅回路22の利得A、帰還回路の帰還率Fを用いて、次
式 の関係式を得ることができる。
That is, if the signal levels of the human input signals S1 and S2 are set to 1, and the signal level of the output signal SO is set to vO, then using the gain A of the operational amplifier circuit 22 and the feedback factor F of the feedback circuit, the following relational expression is obtained. can be obtained.

但し、非反転入力端及び反転入力端の浮遊容量26及び
28をCとおく。
However, let C be the stray capacitances 26 and 28 at the non-inverting input terminal and the inverting input terminal.

ここでスイッチ回路4.6のオン抵抗変化ΔRは、入力
信号St及びS2の振幅レベルにほぼ比例することによ
り、スイッチ回路24のオン抵抗変化分ΔR2は、(3
)式より、次式 で表すことができる。
Here, since the on-resistance change ΔR of the switch circuit 4.6 is approximately proportional to the amplitude levels of the input signals St and S2, the on-resistance change ΔR2 of the switch circuit 24 is (3
), it can be expressed as the following equation.

従って、選択入力回路20の歪率T2は、次式■ jωC で表し得、これを解いて、 jωC 1+AF −・TI        ・・・・・・ (7)で表し
得、これにより第8図の構成に比して、歪率を約1/A
倍に低減し得ることが分かる。
Therefore, the distortion factor T2 of the selection input circuit 20 can be expressed by the following equation ■ jωC, which can be solved as jωC 1+AF −・TI (7), which results in the configuration shown in FIG. The distortion rate is approximately 1/A compared to
It can be seen that this can be reduced by a factor of two.

すなわち、利得A=100の演算増幅回路22を用いた
場合でも、歪率T2を0.0006 (%〕に低減する
ことができる。
That is, even when using the operational amplifier circuit 22 with gain A=100, the distortion factor T2 can be reduced to 0.0006 (%).

実際上、浮遊容量26及び28においては、配線パター
ンの形状、スイッチ回路4.6のレイアウト等により、
実用上充分な範囲で等しい値に設定することができる。
In reality, the stray capacitances 26 and 28 depend on the shape of the wiring pattern, the layout of the switch circuit 4.6, etc.
They can be set to equal values within a practically sufficient range.

さらに演算増幅回路22の利得Aも、充分に高い値に設
定することができる。
Furthermore, the gain A of the operational amplifier circuit 22 can also be set to a sufficiently high value.

かくして、この実施例による選択入力回路20において
は、歪率を従来に比して格段的に低減することができる
Thus, in the selection input circuit 20 according to this embodiment, the distortion factor can be significantly reduced compared to the conventional one.

さらにスイッチ回路4.6.22においては、同一セル
サイズに設定するだけで歪率を低減し得ることにより、
セルサイズを小型化し得、その分簡易に集積回路化して
全体形状を小型化することができる。
Furthermore, in switch circuit 4.6.22, the distortion factor can be reduced simply by setting the same cell size.
The cell size can be reduced, and the overall shape can be reduced by easily integrating the circuit.

かくしてこの実施例において、スイッチ回路4及び6は
、それぞれPチャンネルMO3)ランジスタ1及びNチ
ャンネルMOSトランジスタ2とで形成された第1のス
イッチ回路部を構成するのに対し、スイッチ回路24は
、同様にPチャンネルMO3I−ランジスタ1及びNチ
ャンネルMOSトランジスタ2とで形成された第2のス
イッチ回路部を構成する。
Thus, in this embodiment, the switch circuits 4 and 6 constitute a first switch circuit section formed by the P-channel MO transistor 1 and the N-channel MOS transistor 2, respectively, whereas the switch circuit 24 similarly A second switch circuit section is formed of a P-channel MO3I-transistor 1 and an N-channel MOS transistor 2.

以上の構成によれば、演算増幅回路22の非反転入力端
にスイッチ回路4.6の選択信号を入力すると共に、ス
イッチ回路24を介して当該演算増幅回路22の出力信
号を帰還することにより、スイッチ回路4.6のオン抵
抗の変化に追従して帰還回路の抵抗値を補正し得、これ
により従来に比して格段的に歪率を低減することができ
る。
According to the above configuration, by inputting the selection signal of the switch circuit 4.6 to the non-inverting input terminal of the operational amplifier circuit 22 and feeding back the output signal of the operational amplifier circuit 22 through the switch circuit 24, The resistance value of the feedback circuit can be corrected following the change in the on-resistance of the switch circuit 4.6, thereby making it possible to significantly reduce the distortion factor compared to the conventional method.

なお上述の実施例においては、本発明を選択入力回路に
適用した場合について述べたが、本発明はこれに限らず
、例えば第2図に示すような電子ボリューム30の切り
換えに適用してもよい。
In the above-described embodiment, the present invention was applied to a selection input circuit, but the present invention is not limited to this, and may be applied to switching an electronic volume 30 as shown in FIG. 2, for example. .

すなわち電子ボリューム30においては、入力信号S3
を直列抵抗回路32で分圧し、各分圧出力をスイッチ回
路33〜37で選択して演算増幅回路22に与える。
That is, in the electronic volume 30, the input signal S3
is divided by a series resistor circuit 32, and each divided voltage output is selected by switch circuits 33 to 37 and applied to the operational amplifier circuit 22.

これにより演算増幅回路22の出力信号レベルを、直列
抵抗回路32の分圧比及びスイッチ回路33〜37の選
択入力で決まる信号レベルに保持し得、このときスイッ
チ回路24でスイッチ回路33〜37のオン抵抗の変動
を補正することにより、従来に比して格段的に歪率を低
減することができる。
As a result, the output signal level of the operational amplifier circuit 22 can be maintained at a signal level determined by the voltage division ratio of the series resistor circuit 32 and the selection inputs of the switch circuits 33 to 37. At this time, the switch circuit 24 turns on the switch circuits 33 to 37. By correcting resistance fluctuations, the distortion factor can be reduced significantly compared to the conventional method.

さらに上述の実施例においては、帰還回路でなるスイッ
チ回路24を常時オン状態に保持する場合について述べ
たが、本発明はこれに限らず、第3図に示すように非反
転入力端子側のスイッチ回路40を常時オン状態に保持
して、例えば可変利得増幅回路42を構成するようにし
てもよい。
Further, in the above-described embodiment, a case has been described in which the switch circuit 24, which is a feedback circuit, is always kept on, but the present invention is not limited to this, and as shown in FIG. For example, the circuit 40 may be kept in an on state to constitute a variable gain amplifier circuit 42.

すなわち可変利得増幅回路42においては、分圧抵抗4
4及び46に接続されたスイッチ回路47及び48を切
り換え、これにより演算増幅回路22の帰還率を切り換
えて全体の増幅率を切り換える。
That is, in the variable gain amplifier circuit 42, the voltage dividing resistor 4
4 and 46 are switched, thereby switching the feedback factor of the operational amplifier circuit 22 and switching the overall amplification factor.

このような可変利得増幅回路42においては、スイッチ
回路40でスイッチ回路47及び48のオン抵抗の変動
を補正することにより、従来に比して格段的に歪率を低
減することができる。
In such a variable gain amplifier circuit 42, by correcting variations in the on-resistance of the switch circuits 47 and 48 using the switch circuit 40, the distortion factor can be significantly reduced compared to the conventional one.

さらに電子ボリューム30、可変利得増幅回路42に限
らず、種々のアナログ信号回路のスイッチ回路に適用し
て、歪率を低減することができる。
Furthermore, the present invention can be applied not only to the electronic volume 30 and the variable gain amplifier circuit 42, but also to switch circuits of various analog signal circuits to reduce the distortion factor.

さらに上述の実施例においては、集積回路化された選択
入力回路に本発明を適用した場合について述べたが、本
発明は集積回路化する場合に限らず、ディスクリート部
品で構成する場合にも広く適用することができる。
Furthermore, in the above-described embodiments, the present invention is applied to a selection input circuit that is an integrated circuit, but the present invention is widely applicable not only to an integrated circuit but also to a case where the selection input circuit is configured using discrete components. can do.

H発明の効果 上述のように本発明によれば、演算増幅回路の非反転入
力端に第1のスイッチ回路部を介して人力信号を入力す
ると共に、当該演算増幅回路の反転入力端に第2のスイ
ッチ回路部を介して出力信号を帰還することにより、第
1及び第2のスイッチ回路部のオン抵抗の変動を相互に
補正し得、これにより従来に比して歪率を低減し得るス
イッチ回路を得ることができる。
H Effects of the Invention As described above, according to the present invention, a human input signal is input to the non-inverting input terminal of the operational amplifier circuit via the first switch circuit section, and a second input signal is input to the inverting input terminal of the operational amplifier circuit. By feeding back the output signal through the switch circuit section of the switch circuit section, fluctuations in the on-resistance of the first and second switch circuit sections can be mutually corrected, thereby reducing the distortion factor compared to the conventional switch. You can get the circuit.

示す接続図、第5図はそのオン抵抗の変化を示す特性曲
線図、第6図は当該スイッチ回路で構成した選択回路を
示すブロック図、第7図及び第8図は歪率改善の説明に
供する接続図である。
5 is a characteristic curve diagram showing changes in on-resistance, FIG. 6 is a block diagram showing a selection circuit configured with the switch circuit, and FIGS. 7 and 8 are for explanation of distortion rate improvement. FIG.

1.2・・・・・・MOS)ランジスタ、4.6.16
.24.33〜37.40.47.48・・・・・・ス
イッチ回路、10.22・・・・・・演算増幅回路。
1.2...MOS) transistor, 4.6.16
.. 24.33-37.40.47.48... Switch circuit, 10.22... Operational amplifier circuit.

Claims (1)

【特許請求の範囲】 PチャンネルMOSトランジスタ及びNチャンネルMO
Sトランジスタとで形成された第1のスイッチ回路部と
、 PチャンネルMOSトランジスタ及びNチャンネルMO
Sトランジスタとで形成された第2のスイッチ回路部と
、 上記第1のスイッチ回路部を介して入力信号を非反転入
力端に入力すると共に、上記第2のスイッチ回路部を介
して出力信号を反転入力端に帰還する演算増幅回路と を具えることを特徴とするスイッチ回路。
[Claims] P-channel MOS transistor and N-channel MO
A first switch circuit section formed of an S transistor, a P channel MOS transistor and an N channel MO
An input signal is inputted to the non-inverting input terminal via a second switch circuit section formed of an S transistor and the first switch circuit section, and an output signal is inputted via the second switch circuit section. A switch circuit comprising: an operational amplifier circuit that feeds back to an inverting input terminal.
JP2204565A 1990-07-31 1990-07-31 Switch circuit Expired - Fee Related JP3060496B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2204565A JP3060496B2 (en) 1990-07-31 1990-07-31 Switch circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2204565A JP3060496B2 (en) 1990-07-31 1990-07-31 Switch circuit

Publications (2)

Publication Number Publication Date
JPH0488708A true JPH0488708A (en) 1992-03-23
JP3060496B2 JP3060496B2 (en) 2000-07-10

Family

ID=16492577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2204565A Expired - Fee Related JP3060496B2 (en) 1990-07-31 1990-07-31 Switch circuit

Country Status (1)

Country Link
JP (1) JP3060496B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09135132A (en) * 1995-11-10 1997-05-20 Fujitsu Ltd Amplifier circuit
JP2010278489A (en) * 2009-05-26 2010-12-09 Mitsutoyo Corp Non-inverting amplifier circuit and measuring machine
CN102195580A (en) * 2010-03-16 2011-09-21 北京中星微电子有限公司 PGA (programmable gain amplifier) circuit and implementation method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09135132A (en) * 1995-11-10 1997-05-20 Fujitsu Ltd Amplifier circuit
JP2010278489A (en) * 2009-05-26 2010-12-09 Mitsutoyo Corp Non-inverting amplifier circuit and measuring machine
CN102195580A (en) * 2010-03-16 2011-09-21 北京中星微电子有限公司 PGA (programmable gain amplifier) circuit and implementation method thereof

Also Published As

Publication number Publication date
JP3060496B2 (en) 2000-07-10

Similar Documents

Publication Publication Date Title
EP0759228B1 (en) Continuous time programmable analog block architecture
KR910001630B1 (en) Tunable active filter
US6891439B2 (en) Circuit and a method for controlling the bias current in a switched capacitor circuit
KR100299740B1 (en) Filter circuit
US5001441A (en) Operational transconductance amplifier programmable filter
US7151409B2 (en) Programmable low noise amplifier and method
Pandey et al. Mixed mode universal filter
US6396934B1 (en) Analog audio filter for high frequencies
US4091333A (en) Transconductance amplifier circuit
JP4098701B2 (en) Variable time constant circuit and filter circuit using the same
JPH0429246B2 (en)
EP0655831B1 (en) High performance transconductance operational amplifier, of the CMOS integrated type
JPH0488708A (en) Switching circuit
JP4682419B2 (en) Variable gain amplifier circuit
US5650752A (en) Amplifier circuit with parallel connected amplifiers
JPH0380608A (en) Push-pull amplifier
JP2501311B2 (en) Active low-pass filter
Choubey et al. CCII based multifunction inverse filter
US5394113A (en) High impedance low-distortion linear amplifier
US20030011429A1 (en) Operational transconductance amplifier and filter circuit
JPH10233636A (en) Amplifier and semiconductor integrated circuit device
US20080224795A1 (en) Active balun
Reed et al. An operational transconductance amplifier with multiple-inputs and a wide linear range
JP2003124751A (en) Semiconductor integrated circuit
US6819167B2 (en) Filter circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees