JPH0486277A - Pattern generator - Google Patents

Pattern generator

Info

Publication number
JPH0486277A
JPH0486277A JP20486190A JP20486190A JPH0486277A JP H0486277 A JPH0486277 A JP H0486277A JP 20486190 A JP20486190 A JP 20486190A JP 20486190 A JP20486190 A JP 20486190A JP H0486277 A JPH0486277 A JP H0486277A
Authority
JP
Japan
Prior art keywords
pattern
information
code
pattern information
print data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20486190A
Other languages
Japanese (ja)
Inventor
Hajime Kanamori
一 金盛
Yoshinobu Takatsuki
高月 好暢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Industries Inc
Original Assignee
Toray Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Industries Inc filed Critical Toray Industries Inc
Priority to JP20486190A priority Critical patent/JPH0486277A/en
Publication of JPH0486277A publication Critical patent/JPH0486277A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To allow efficient storage of pattern information and at the same time, efficient reading of said information by reading address information corresponding to internal character codes and designated specific pattern information and generating print pattern. CONSTITUTION:Address information corresponding to internal character codes obtained by conversion of character code and writing style code and specified pattern information obtained using the number of useful dots in a vertical and a horizontal direction of print pattern which is read from pattern dot count storage memory 26, are read using a code conversion part 25. Then a pattern control part 27 generates specified pattern information based on the magnification rate of the pattern information and print data which is read. Therefore, the pattern control part 27 can store pattern information efficiently and read specified pattern information at any magnification rate.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、印字データに応じて文字およびバーコードの
印字パターンを発生ずるパターン発生装置に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a pattern generation device that generates print patterns of characters and barcodes according to print data.

(従来の技術) 従来、この種のパターン発生装置では、制御部から出力
する印字データに応じてプリンタ等の印字装置に内蔵さ
れたROM等のメモリに予め書き込まれた所定の印字パ
ターンを読み出し、その後、」二記固定された印字パタ
ーンによる書体の文字印字等を行っていた。また、印字
パターンの拡大印字を行う際には、予め設定された拡大
率を指定し、上記設定された拡大率によって印字パター
ンの拡大を行っていた。
(Prior Art) Conventionally, in this type of pattern generation device, a predetermined print pattern written in advance in a memory such as a ROM built in a printing device such as a printer is read out in accordance with print data output from a control unit, and After that, characters were printed in the font using the fixed printing pattern. Furthermore, when enlarging a print pattern, a preset enlargement rate is specified, and the print pattern is enlarged according to the set enlargement rate.

(発明か解決しようとする課題) ところが、このようなパターン発生装置では、フォント
パターンのドツト構成が固定であるために、自由なドツ
ト構成のフォントパターンを使用することができない。
(Problem to be Solved by the Invention) However, in such a pattern generating device, the dot configuration of the font pattern is fixed, and therefore a font pattern with a free dot configuration cannot be used.

また、ドツト構成を、使用するフォノI・パターンの最
大ドツト数として規定すると、小さなフォントパターン
においては余分なメモリが必要になる。さらに、バーコ
ードのフォントパターンは、外字として登録されていて
、ドツト構成が固定であるため、余分なパターンを格納
しなければならない。
Also, if the dot configuration is defined as the maximum number of dots in the phono I pattern used, extra memory will be required for small font patterns. Furthermore, since the barcode font pattern is registered as a custom character and the dot configuration is fixed, an extra pattern must be stored.

本発明は、従来の装置の上述した問題点を解決し、各文
字およびバーコードのフォントパターンごとに縦方向お
よび横方向のドツト構成を登録しておくことで多種類の
ドツト構成のパターンを発生することができ、メモリの
記憶領域を効率よく使用することかできるパターン発生
装置を提供することを目的とする。
The present invention solves the above-mentioned problems of conventional devices, and generates patterns with many types of dot configurations by registering vertical and horizontal dot configurations for each character and barcode font pattern. It is an object of the present invention to provide a pattern generating device that can efficiently use the storage area of a memory.

(課題を解決するための手段) 上記目的を達成するために、本発明では、指定されたア
ドレス情報に対応する所定のパターン情報を読み出し、
該パターン情報に応じた印字パターンを発生するパター
ン発生装置において、前記パターン情報を格納するパタ
ーン情報格納手段と、前記印字パターンの文字コード、
書体コードを有する印字データを格納する印字データ格
納手段と、前記印字パターンの有効ドツト数を記憶する
有効ドツト数記憶手段と、指定された印字パターンに応
して前記印字データ格納手段から所定印字データを読み
出す印字データ読出制御手段と、前記読み出された印字
データの文字コードと書体コードに応じて有効ドツト数
記憶手段から対応する有効ドツト数を読み出すドット数
読出制御手段と、前記文字コードと書体コードを内部文
字コードに変換するコード変換手段と、前記変換された
内部文字コードに対応するアドレス情報および前記読み
出された有効ドツト数から所定のパターン情報を読み出
すパターン情報読出制御手段とを具えたものである。
(Means for Solving the Problem) In order to achieve the above object, the present invention reads predetermined pattern information corresponding to specified address information,
A pattern generation device that generates a print pattern according to the pattern information, a pattern information storage means for storing the pattern information, a character code of the print pattern,
a print data storage means for storing print data having a typeface code; an effective dot number storage means for storing the number of effective dots of the print pattern; and a print data storage means for storing predetermined print data from the print data storage means in accordance with a specified print pattern a dot number read control means for reading out a corresponding number of effective dots from an effective dot number storage means according to the character code and font code of the read print data; code conversion means for converting a code into an internal character code; and pattern information readout control means for reading out predetermined pattern information from the address information corresponding to the converted internal character code and the readout number of effective dots. It is something.

(作用) 文字コードと書体コードとから変換された内部文字コー
ドに対応するアドレス情報と、指定された該当印字パタ
ーンの縦および横方向の有効ドツト数とから所定のパタ
ーン情報を読み出し、」1記パターン情報に応した印字
パターンを発生する。
(Operation) Reads predetermined pattern information from the address information corresponding to the internal character code converted from the character code and font code and the effective number of dots in the vertical and horizontal directions of the specified corresponding printing pattern, Generates a print pattern according to pattern information.

従って、本発明では、パターン情報を効率よく格納する
と共に、読み出すことが可能になる。
Therefore, according to the present invention, it becomes possible to efficiently store and read pattern information.

(実施例) 以下、本発明の実施例を第1図ないし第12図の図面に
基づき詳細に説明する。
(Example) Hereinafter, an example of the present invention will be described in detail based on the drawings of FIGS. 1 to 12.

第1図は、本発明に係るパターン発生装置を用いた印字
装置の概略構成を示す構成ブロック図である。図におい
て、制御部(CPU)1.0は、キーボード11および
デイスプレィ12を使用して磁気記録媒体または通信回
線を介して印字データを読み取り、上記印字データをパ
ターン発生部13が解析可能な印字データに変換して、
上記印字データをページ単位でパターン発生部13に転
送している。パターン発生部]3は、上記転送されてき
た印字データに応じて文字またはバーコードのパターン
の所定の拡大および回転処理を行って1ペ一ジ分の印字
パターン情報を生成し、上記生成した印字パターン情報
をCPUl0と後述する印字部14からの制御信号に基
づき、上記印字部14に出力している。印字部14は、
例えば細密な印字密度を持ったプリンタで、CPUl0
からの動作制御信号により、上記取り込んだ印字パター
ンに応じた所定の文字またはバーコードのパターンを記
録紙等に印字する印字動作を行う。
FIG. 1 is a block diagram showing a schematic configuration of a printing device using a pattern generation device according to the present invention. In the figure, a control unit (CPU) 1.0 uses a keyboard 11 and a display 12 to read print data via a magnetic recording medium or a communication line, and converts the print data into print data that can be analyzed by a pattern generation unit 13. Convert it to
The above print data is transferred to the pattern generation section 13 page by page. The pattern generation unit] 3 performs predetermined enlargement and rotation processing on the character or barcode pattern according to the transferred print data, generates print pattern information for one page, and generates the print pattern information generated above. The pattern information is output to the printing section 14 based on a control signal from the CPU10 and the printing section 14, which will be described later. The printing section 14 is
For example, in a printer with fine print density, CPU10
A printing operation is performed to print a predetermined character or barcode pattern on a recording paper or the like according to the print pattern taken in by the operation control signal from the printer.

第2図は、本発明に係るパターン発生部13の構成を示
す構成ブロック図である。図において、パターン発生部
用主制御部20は、CPUl0と印字部14からの動作
制御信号に基つき、後述するパターン発生部13を構成
する全てのメモリおよび制御部をそれぞれ動作制御して
いる。
FIG. 2 is a block diagram showing the configuration of the pattern generating section 13 according to the present invention. In the figure, a pattern generation section main control section 20 controls the operations of all memories and control sections constituting a pattern generation section 13, which will be described later, based on operation control signals from the CPU 10 and the printing section 14.

印字データ格納メモリ21は、CPUl0から転送され
てきた1ペ一ジ分の印字データを格納する、いわゆるデ
ュアルポートのRAMまたは通常のRAMにアドレスバ
スとデータバスの選択器を付加してなるメモリで、実施
例では第3図に示すように、2つのメモリ(RAM)2
 ]、a、2 l bと、71’し7バスとデータバス
のセレクタ回路21. c〜21」と、取り込んだアド
レス情報を書込信号または読出信号の入力に対応してカ
ウントアツプするライトアドレスカウンタ回路21に、
  リートアドレスカウンタ回路21βとから構成され
ており、CPUl0と主制御部20からの印字データの
読み出しと書き込みが行えるようになっている。
The print data storage memory 21 is a so-called dual port RAM or a memory with an address bus and data bus selector added to a normal RAM and stores one page of print data transferred from the CPU10. In the embodiment, as shown in FIG. 3, two memories (RAM) 2 are used.
], a, 2 l b, 71' and a selector circuit 21 for the 7 bus and the data bus. c~21'', the read address information is counted up by the write address counter circuit 21 in response to the input of the write signal or read signal.
It is composed of a read address counter circuit 21β, and is capable of reading and writing print data from the CPU 10 and the main control unit 20.

すなわち、例えばCPUl0が第1のRAM21aをア
クセスしてワード単位の印字データの書き込みや読み出
しを行っている際に、主制御部20が第2のRAM21
bをアクセスして印字データの読み出しを行い、ページ
が変更(格納する印字データか変更)されるたびに、C
PUl0と主制御部20のアクセスするRAM2 + 
a、2 l bを交換している。
That is, for example, when the CPU 10 accesses the first RAM 21a to write or read print data in units of words, the main control unit 20 accesses the first RAM 21a.
B is accessed to read the print data, and each time the page is changed (the print data to be stored is changed), the C
RAM2 + accessed by PU10 and main control unit 20
a, 2 l b are exchanged.

印字データ格納メモリ21に格納される印字デ夕は、例
えは第4図に示すように、文字またはバーコードごとに
2バイトの文字コードト、4ビツトの書体コードと、1
2ビットの水平方向印字位置と、12ビツトの垂直方向
印字位置と、1ハイドの縦方向拡大率(拡大数)と、1
バイトの横方向拡大率(拡大数)と、2ピツトの回転方
向を示す情報で構成されており、また制御フラグとして
1ビツトつつの情報終了フラグと印字終了フラグが付加
されている。なお、印字データ格納メモリ21は、断続
した印字パターン出力を行う場合には、1つのRAMに
よって構成することも可能であり、また連続した印字パ
ターン出力を行う場合には、2つ以−FのRA、 Mに
よって構成することも可能である。
The print data stored in the print data storage memory 21 includes, for example, a 2-byte character code, a 4-bit font code, and a 1-byte font code for each character or barcode, as shown in FIG.
2-bit horizontal print position, 12-bit vertical print position, 1-hide vertical enlargement rate (enlargement number), 1
It consists of information indicating the horizontal expansion rate (number of expansions) of the byte and the rotation direction of the two pits, and an information end flag and a print end flag for each bit are added as control flags. Note that the print data storage memory 21 can be configured with one RAM when outputting an intermittent print pattern, or it can be configured with two or more RAMs when outputting a continuous print pattern. It is also possible to configure it by RA and M.

レジスタ回路22.23は、パターン印字の際に、主制
御部20の制御によって上記印字データ格納メモリ21
から読み出された文字コード、書体コードの情報をそれ
ぞれ一時格納しており、レジスタ回路22.23に格納
された文字コードと書体コードは、後述するパターンド
ツト数格納メモリ24のアドレス情報となると共に、コ
ード変換部25に出力される。また、縦および横方向拡
大数は、図示しないレジスタ回路を介して後述するパタ
ーン制御部27に、水平および垂直方向印字位置、回転
方向の情報は、図示しないレジスタ回路を介して印字パ
ターンの格納制御を行うアドレス制御部に出力される。
The register circuits 22 and 23 are connected to the print data storage memory 21 under the control of the main control section 20 during pattern printing.
The character code and font code information read from the register circuits 22 and 23 are temporarily stored, and the character code and font code stored in the register circuits 22 and 23 serve as address information for the pattern dot number storage memory 24, which will be described later. , is output to the code converter 25. Further, the number of enlargements in the vertical and horizontal directions is transmitted to a pattern control unit 27 (described later) via a register circuit (not shown), and information regarding the horizontal and vertical printing positions and rotational direction is transmitted to a storage control unit 27 (described later) via a register circuit (not shown). output to the address control section that performs

パターンドツト数格納メモリ24は、レジスタ回路22
.23から入力する文字コードと書体コトをアドレス情
報とし、当該アドレス情報に対応した文字パターンおよ
びバーコードパターンの縦および横方向の有効ドツト数
の情報を格納する、いわゆるデュアルポートのRAMま
たは通常のRAMにアドレスバスとデータバスの選択器
を付加してなるメモリからなっており、CPU]、Oと
主制御部20からの情報の読み出しと書き込みか行える
ようになっている。実施例では、パターンドツト数格納
メモリ24は、第5図に示すように、コード/有効ドツ
ト変換RAMからなり、例えば縦および横方向それぞれ
8ビツト(HDOTO〜HDOT7、VDOTO〜VD
OT7)の有効l・ット数の情報を持ち、256X25
6ドツトまでのパターンの定義か可能である。パターン
印字の際には、アドレス情報として文字コー1’(C0
8〜C15)のうちの上位バイトの文字コーF’(C0
8〜Cl01C12〜C15)と4ビツトの書体コード
(800〜803)から」二記有効ドツト数の情報(H
DOTO〜HDOT7、VDOTO〜VDOT7)を読
み出し、後述するパターン制御部27に出力している。
The pattern dot number storage memory 24 is a register circuit 22.
.. A so-called dual-port RAM or normal RAM that stores the character code and font type input from 23 as address information, and stores information on the number of effective dots in the vertical and horizontal directions of the character pattern and barcode pattern corresponding to the address information. It consists of a memory with an address bus and data bus selector added to the memory, and can only read and write information from the CPU, O, and the main control unit 20. In the embodiment, the pattern dot number storage memory 24, as shown in FIG.
Contains information on the effective number of OT7), 256 x 25
It is possible to define patterns of up to 6 dots. When printing a pattern, use the character code 1' (C0) as address information.
Character code F' (C0
8 to Cl01C12 to C15) and 4-bit font code (800 to 803), information on the number of effective dots (H
DOTO to HDOT7, VDOT to VDOT7) are read out and output to a pattern control section 27, which will be described later.

このパターン印字の際には、主制御部20からビジー信
号か入力しており、CPUl0からの読み出しおよび書
き込みが禁止されている。また、CPUl0からの読み
出しまたは書き込みの際には、文字コードと書体コトに
応じてアドレス情報(ABOI〜A、B11.)を指定
し、コントロール信号によってデータ(DB00〜DB
 l 5)の読み出しまたは書き込みを行っている。
When printing this pattern, a busy signal is input from the main control unit 20, and reading and writing from the CPU 10 is prohibited. Also, when reading or writing from CPU10, address information (ABOI~A, B11.) is specified according to the character code and font, and data (DB00~DB11.) is specified by the control signal.
l 5) is being read or written.

なお、上記文字コードの上位ハイド(C08〜C15)
は、第1表に示すように、 第1表 第2表 と定義され、他のコードは、異常コードとして処理され
る。また、バーコードの文字コード(008〜C15)
は、バーコードのコード種を示すもので、これによりコ
ード種ごとに異なって設定されているバーコードの横方
向の有効ドツト数を認識することかできる。また、文字
コードの下位バイト(COO−C07)は、キャラクタ
を示すコードである。
In addition, the upper hide of the above character code (C08 to C15)
are defined as Table 1 and Table 2, as shown in Table 1, and other codes are treated as abnormal codes. Also, the character code of the barcode (008-C15)
indicates the code type of the barcode, and from this it is possible to recognize the effective number of horizontal dots of the barcode, which is set differently for each code type. Furthermore, the lower byte (COO-C07) of the character code is a code indicating a character.

また、書体コードは、第2表に示すように、と定義され
、ここでバーコードの書体コードは、ナローバーのドツ
ト数(バーコード密度)に対応し、※は異常コードとし
て処理される。この定義により、本実施例では、漢字が
4書体、英数字か8書体、OCR文字が1書体、キャラ
クタ数16種類以下のバーコードが16密度8種類、3
2種類以下のバーコードが16密度8種類、64種類以
下のバーコードが16密度4種類および12828種類
以下−コードが16密度2種類を取り扱うことができる
Further, the font code is defined as shown in Table 2, where the font code of the barcode corresponds to the number of dots (barcode density) of the narrow bar, and * is processed as an abnormal code. According to this definition, in this example, there are 4 fonts for Kanji characters, 8 fonts for alphanumeric characters, 1 font for OCR characters, 16 types of barcodes with 16 or less characters, 8 types of densities, 3
It can handle 8 types of 16 density barcodes with 2 types or less, 4 types of 16 density barcodes with 64 types or less, and 2 types of 16 density barcodes with 12828 types or less.

コード変換部25は、パターン印字の際に、lノシスタ
回路22.23から入力する文字コードと書体コードを
アドレス情報としてパターン発生部13内の内部文字コ
ードを生成するROMであり、CPUl0と主制御部2
0からの情報の読み出しが行えるようになっている。本
実施例では、第6図に示すように、アドレス情報として
は文字コード(COO−C15)と4ビツトの書体コー
ド(800〜5O3)から16ビツトの内部文字コード
(I00〜■15)を生成してパターンアドレス格納メ
モリ26に出力する。
The code conversion unit 25 is a ROM that generates an internal character code in the pattern generation unit 13 using the character code and font code input from the lnosister circuit 22 and 23 as address information when printing a pattern, and it is a ROM that generates an internal character code in the pattern generation unit 13, and is connected to the CPU l0 and the main controller. Part 2
Information can be read from 0. In this embodiment, as shown in Fig. 6, 16-bit internal character codes (I00 to ■15) are generated from the character code (COO-C15) and 4-bit font code (800 to 5O3) as address information. and outputs it to the pattern address storage memory 26.

パターンアドレス格納メモリ26は、内部文字コードを
アドレス情報とし、当該アドレス情報に対応して文字パ
ターンおよびバーコードパターンが格納されているフォ
ントメモリ28上の所定パターン情報の先頭の格納領域
を示す位置情報と、当該位置情報に対応する格納領域に
パターン情報が格納されているかどうかを示す情報(フ
ラグ)とを格納する、いわゆるデュアルポートのR,A
 Mまたは通常のRAMにアドレスバスとデータバスの
選択器を付加してなるメモリからなっており、CPUl
0と主制御部20からの情報の読み出しと書き込みが行
えるようになっている。実施例では、パターンアドレス
格納メモリ26内に格納されている情報は、例えば後述
するフォントメモリ2Bの格納領域を8メガワードとす
ると、23ビツトの上記位置情報と1ビツトのフラグか
らなる24ビツトの情報で、1文字分のパターン情報の
位置を示している。上記所定パターン情報の格納位置に
対応して読み出されたアドレス情報は、後述するパター
ン制御部27に出力される。
The pattern address storage memory 26 uses internal character codes as address information, and stores position information indicating the first storage area of predetermined pattern information on the font memory 28 in which character patterns and barcode patterns are stored corresponding to the address information. and information (flag) indicating whether pattern information is stored in the storage area corresponding to the location information, so-called dual port R and A.
It consists of a memory consisting of M or normal RAM with an address bus and data bus selector added, and the CPU
0 and the main control unit 20 can be read and written. In the embodiment, the information stored in the pattern address storage memory 26 is, for example, 24-bit information consisting of 23-bit position information and a 1-bit flag, assuming that the storage area of the font memory 2B, which will be described later, is 8 megawords. indicates the position of pattern information for one character. Address information read out corresponding to the storage position of the predetermined pattern information is output to a pattern control section 27, which will be described later.

パターン制御部27は、第7図に示すように、主制御部
20からの書込信号に同期して動作するカウンタ回路2
7a〜27e、上記カウンタ回路27a〜27eからの
出力信号を取り込み、七記出ノJ信号に基ついてセレク
タ回路27g、27+]、レジスタ回路2711力ウン
タ回路27j、シフトレジスタ回路271(を動作制御
するコントローラ27f等から構成されている。
As shown in FIG. 7, the pattern control section 27 includes a counter circuit 2 that operates in synchronization with the write signal from the main control section 20.
7a to 27e, take in the output signals from the counter circuits 27a to 27e, and control the operation of the selector circuits 27g, 27+], the register circuit 2711, the power counter circuit 27j, and the shift register circuit 271 (based on the output J signal). It is composed of a controller 27f and the like.

カウンタ回路27a、27dは、レジスタ回路からの横
方向および縦方向拡大数Xm、Ymを格納しており、カ
ウンタ回路27))は、1ワ一ド分のトソト数C(実施
例ではフォントメモリ28の横方向のドツト数である1
6ドツト)を格納しており、カウンタ回路27c、27
eは、パターンドツト数格納メモリ24からのフォント
の横方向および縦方向の有効ドツト数Xd、Y(]をそ
れぞれ格納している。カウンタ回路27aは、格納した
横方向拡大数の情報Xmと、1ヒツトごと入力する書込
信号の数とか一致すると、カウント終了信号をカウンタ
回路27b、27cに出力すると共に、−・致信号をコ
ントローラ27fに出力する。
The counter circuits 27a and 27d store the horizontal and vertical expansion numbers Xm and Ym from the register circuit, and the counter circuit 27)) is the number C for one word (in the font memory 28). 1, which is the number of horizontal dots in
6 dots), and the counter circuits 27c, 27
e stores the number of effective dots Xd and Y(] in the horizontal and vertical directions of the font from the pattern dot number storage memory 24, respectively.The counter circuit 27a stores the stored information Xm of the number of horizontal expansions, When the number of write signals input for each hit matches, a count end signal is output to the counter circuits 27b and 27c, and a -.match signal is output to the controller 27f.

カウンタ回路27b、27cは、入力するカウント終了
信号と、格納した情報とが一致すると、一致信号をコン
トローラ27fに出力し、カウンタ回路27cはこれと
共に、カウンタ回路27dにカウント終了信号を出力す
る。カウンタ回路27dは、入力するカウント終了信号
と、格納した縦方向拡大数の情報とか一致すると、一致
信号をコントローラ27fに出力する。
When the input count end signal matches the stored information, the counter circuits 27b and 27c output a match signal to the controller 27f, and the counter circuit 27c simultaneously outputs a count end signal to the counter circuit 27d. The counter circuit 27d outputs a match signal to the controller 27f when the input count end signal matches the stored information on the number of vertical expansions.

コントローラ27fは、セレクタ回路27g27hルジ
スタ回路2711カウンタ回路27jを介して取り込ん
だパターンアドレス格納メモリ26からのアドレス情報
と、横方向および縦方向拡大数と、パターンドツト の横方向および縦方向の有効ドツト数に応じてフォント
メモリ28からパターン情報(フォント)をシフトレジ
スタ回路27kに読み出し、」二記読み出したフォント
をシフトレジスタ回路27kから1ビツトづつアドレス
制御部に出力する上記パターン情報の拡大処理を行う。
The controller 27f receives the address information from the pattern address storage memory 26 taken in via the selector circuit 27g27h register circuit 2711 and the counter circuit 27j, the number of horizontal and vertical expansions, and the number of valid dots of the pattern dots in the horizontal and vertical directions. Accordingly, the pattern information (font) is read from the font memory 28 to the shift register circuit 27k, and the pattern information is expanded by outputting the read font one bit at a time from the shift register circuit 27k to the address control section.

フォントメモリ28は、文字およびバーコードのパター
ンを格納する、いわゆるデュアルポートのRAMまたは
通常のR 、A Mにアドレスバスとブタバスの選択器
を付加してなるパターン情報格納メモリからなっており
、cputoと主制御部20からの情報の読み出しと書
き込みが行えるようになっている。実施例では、フォン
トメモリ28は、16ビツトのデータ幅で8メガワード
の記憶容量を持っており、−F記フォントメモリ28に
格納されるパターン情報は、第8図に示すように、縦有
効ドツト数かへ4、横有効ドツト数かDとすると、第9
図に示すような16ドツトごとの状態で」−記パターン
情報を格納している。そして、フォントメモリ28は、
パターン印字の際には、パターン制御部27からのアド
レス情報に応じたパターン情報をパターン制御部27に
出力し、また、フォントメモリ28内のパターン情報の
書き込み/読み出しの際には、パターン制御部27から
のアドレス情報に応したパターン情報を図示しないレジ
スタ回路を介して人出力している。
The font memory 28 is composed of a so-called dual-port RAM that stores character and barcode patterns, or a pattern information storage memory formed by adding an address bus and a pig bus selector to a normal R, AM. It is possible to read and write information from the main control unit 20. In the embodiment, the font memory 28 has a storage capacity of 8 megawords with a data width of 16 bits, and the pattern information stored in the -F font memory 28 is divided into vertical effective dots as shown in FIG. If the number is 4 and the number of horizontal effective dots is D, then the 9th
The pattern information is stored for every 16 dots as shown in the figure. And the font memory 28 is
When printing a pattern, pattern information corresponding to the address information from the pattern control section 27 is output to the pattern control section 27, and when writing/reading pattern information in the font memory 28, the pattern control section Pattern information corresponding to address information from 27 is outputted via a register circuit (not shown).

次に、本発明に係るパターン発生装置のパターン発生動
作について説明する。
Next, the pattern generation operation of the pattern generation device according to the present invention will be explained.

フォントメモリ28からパターン情報を読み出すには、
主制御部20は、CPUIOからフォントメモリ28内
のパターン情報の読み出し命令を受は取ると、各制御部
とメモリを制御してフォントメモリ2日の読み出し処理
を行わせる。ます、主制御部20は、レジスタ回路22
.23に印字データ格納メモリ21から文字コードおよ
び書体コードの情報を格納させた後、所定のタイミング
でパターンドツト 変換部25に出力させると共に、横方向および縦方向拡
大数を図示しないレジスタ回路を介してパターン制御部
27に出力させる。次に、パターンドツト数格納メモリ
24からは、上記レジスタ回路22.23からの文字コ
ードおよび書体コードをアドレス情報として対応する横
方向およO・縦方向の有効ドツト数の情報をパターン制
御部27に出力させ、コード変換部25からは、上記文
字コ−Fおよび書体コードに対応する内部文字コードを
出力させる。また、上記内部文字コードをアドレス情報
としてパターンアドレス格納メモリ26からはパターン
先頭アドレスの情報が出力される。
To read pattern information from the font memory 28,
When the main control unit 20 receives a command to read the pattern information in the font memory 28 from the CPUIO, it controls each control unit and memory to perform the process of reading out the font memory 2 days. First, the main control unit 20 includes a register circuit 22.
.. 23 stores the character code and font code information from the print data storage memory 21, and then outputs it to the pattern dot converter 25 at a predetermined timing, and also outputs the horizontal and vertical enlargement numbers via a register circuit (not shown). The pattern control section 27 is made to output it. Next, from the pattern dot number storage memory 24, the character code and font code from the register circuit 22, 23 are used as address information, and information on the corresponding effective number of dots in the horizontal direction and O/vertical direction is sent to the pattern control unit 27. The code conversion section 25 outputs an internal character code corresponding to the character code F and the font code. Furthermore, the pattern address storage memory 26 outputs information on the pattern start address using the internal character code as address information.

パターン制御部27は、上記パターンアドレス格納メモ
リ26からのパターン先頭アドレス情報を取り込むと、
パターン先頭アドレス情報に応じたフォントメモリ28
のアドレス情報と、縦および横方向拡大数を参照しなが
ら主制御部20からの制御信号に同期して1ビツトづつ
書き込み用のパターン情報をアドレス制御部に出力する
When the pattern control unit 27 takes in the pattern start address information from the pattern address storage memory 26,
Font memory 28 according to pattern start address information
The pattern information for writing is output to the address control section one bit at a time in synchronization with the control signal from the main control section 20 while referring to the address information and the number of vertical and horizontal expansions.

次に、上記パターン制御部27の動作を第10図ないし
第12図のフローチャートに基づき詳細に説明する。な
お、実施例では、第9図に示したパターン情報をビット
マツプメモリへ書き込むものとし、例えば横方向拡大数
Xmを“3”、縦方向拡大数Ymを“2”、■ワードの
ドツト数Cを16ドツトとする。
Next, the operation of the pattern control section 27 will be explained in detail based on the flowcharts of FIGS. 10 to 12. In this embodiment, the pattern information shown in FIG. 9 is written into the bitmap memory, and for example, the number of horizontal expansions Xm is "3", the number of vertical expansions Ym is "2", and the number of dots in a word C. is 16 dots.

まず、パターン制御部27は、横方向拡大数Xmをカウ
ンタ回路27aに、■ワードのドツト数Cをカウンタ回
路27bに、横方向の有効ドツト数Xdをカウンタ回路
27cに、縦方向拡大数Ymをカウンタ回路27dに、
縦方向の有効ドツト数Ydをカウンタ回路27eにそれ
ぞれ格納する。
First, the pattern control unit 27 sends the number of horizontal expansions Xm to the counter circuit 27a, the number of dots C of the ■word to the counter circuit 27b, the number of effective dots in the horizontal direction Xd to the counter circuit 27c, and the number of vertical expansions Ym to the counter circuit 27a. In the counter circuit 27d,
The number Yd of effective dots in the vertical direction is stored in each counter circuit 27e.

このとき、セレクタ回路27gは、出力可能状態とし、
レジスタ回路27iには、コントローラ27fからの制
御信号により、パターンアドレス格納メモリ26から出
力された文字またはバーコードのパターン先頭アドレス
(第9図に示した最初の1ワ一ド分の記憶領域lを示す
アドレス)を格納する(ステップ101)。このレジス
タ回路27iに格納されたアドレスをArとする。また
、コントローラ27fの制御信号によって、レジスタ回
路27iに格納されたアドレスArをカウンタ回路27
jに格納する。このカウンタ回路27jに格納されたア
ドレスをAcとする。そして、カウンタ回路27jに格
納した値Aをフォントメモリ28のアドレス情報とし、
上記アドレス情報Aに応じてフォントメモリ28から読
み出した16ビツトのパターン情報(記憶領域1のパタ
ーン情報)をシフトレジスタ回路27kに格納する(ス
テラプ102)。この後、セレクタ回路27gは出力不
可能状態とし、セレクタ回路27hは出力可能状態とす
る。従って、レジスタ回路27iには、セレクタ回路2
7hを介してカウンタ回路27jの出力が入力される。
At this time, the selector circuit 27g is in an output enabled state,
The register circuit 27i stores the character or barcode pattern start address (storage area l for the first word shown in FIG. 9) output from the pattern address storage memory 26 by a control signal from the controller 27f. address) is stored (step 101). Let Ar be the address stored in this register circuit 27i. Further, the address Ar stored in the register circuit 27i is transferred to the counter circuit 27 by a control signal from the controller 27f.
Store in j. The address stored in this counter circuit 27j is assumed to be Ac. Then, the value A stored in the counter circuit 27j is used as the address information of the font memory 28,
The 16-bit pattern information (pattern information in storage area 1) read from the font memory 28 in accordance with the address information A is stored in the shift register circuit 27k (stapper 102). After this, the selector circuit 27g is set to an output disabled state, and the selector circuit 27h is set to an output enabled state. Therefore, the register circuit 27i includes the selector circuit 2
The output of the counter circuit 27j is input via 7h.

次に、主制御部20から書き込み信号が1ビツト出力さ
れると(ステップ103)カウンタ回路27aの横方向
拡大数Xmを1つ減算する(ステップ104)。実施例
では、Xmは“3”なので、シフトレジスタ回路27k
からは最初のワード(記憶領域1のパターン情報)の最
上位ビット、つまり第15ビツトのパターン情報が1ビ
ツトづつ3回読み出されてアドレス制御部に出力され、
Xmは上記パターン情報の読み出しのたびに減算される
。そして、カウンタ回路27aの横方向拡大数Xmが書
き込み信号と一致して“0”になるまでステップIO・
3からの動作を繰り返し行い(ステップ10’5)、上
記横方向拡大数Xmが“0”になると、横方向拡大数X
mをカウンタ回路27aに再びセットする(ステップ1
06)。
Next, when a 1-bit write signal is output from the main control section 20 (step 103), the horizontal expansion number Xm of the counter circuit 27a is subtracted by one (step 104). In the embodiment, since Xm is "3", the shift register circuit 27k
From there, the most significant bit of the first word (pattern information in storage area 1), that is, the 15th bit, is read three times one bit at a time and output to the address control section.
Xm is subtracted every time the pattern information is read. Then, step IO is performed until the horizontal expansion number Xm of the counter circuit 27a matches the write signal and becomes "0".
The operation from step 3 is repeated (step 10'5), and when the above horizontal expansion number Xm becomes "0", the horizontal expansion number X
m is set in the counter circuit 27a again (step 1
06).

次に、第11図において、カウンタ回路27aにXmか
セットされると、カウンタ回路27aはコントローラ2
7fに信号を出力すると共に、カウンタ回路27bおよ
びカウンタ回路27cにカウント終了信号を出力する。
Next, in FIG. 11, when Xm is set in the counter circuit 27a, the counter circuit 27a
7f, and also outputs a count end signal to the counter circuit 27b and the counter circuit 27c.

コントローラ27fは、上記出力信号を取り込むと、シ
フトレジスタ回路27に内のパターンデータを1ビツト
シフトする(ステップ107)。また、カウンタ回路2
7bおよびカウンタ回路27cは、上記カウント終了信
号が出力されるたびにドツト数Cおよび有効ドツト数X
dをそれぞれ1減算しくステップ108.1O9)、そ
の結果、ドツト数Cおよび有効ドツト数Xdが“0”に
なったかどうか判断する(ステップ110.111)。
When the controller 27f receives the output signal, it shifts the pattern data in the shift register circuit 27 by 1 bit (step 107). In addition, counter circuit 2
7b and the counter circuit 27c calculate the number of dots C and the number of effective dots X each time the count end signal is output.
d is subtracted by 1 (step 108.1O9), and as a result, it is determined whether the number C of dots and the number of effective dots Xd have become "0" (step 110.111).

ここで、ドツト数Cおよび有効ドツト数Xdが共に“0
”でない場合には、ステップ103に戻って、上記動作
を繰り返して行い、シフトレジスタ回路27kからは第
14ビツトから第0ビツトまで順にパターン情報が3回
読み出されてアドレス制御部に出力される。また、上記
動作を繰り返した後に、カウンタ回路27b内のドツト
数Cが“0”、すなわち上記読み出しているパターン情
報が1ワードのドツト数である16ドツトに達した場合
(この例では、第Oビットのパターン情報が3回読み出
されたとき)には、1ワ一ド分のパターン情報(記憶領
域lのパターン情報の最後の情報)の読み出しが終了し
たものと判断して、ドツト数C(16ドツト)をカウン
タ回路27bに再ひセットしくステップ1.12)、カ
ウンタ回路27c内の有効ドツト数Xdが“0″になっ
たかどうか判断する(ステップ113)。
Here, both the number of dots C and the number of effective dots Xd are "0".
”, the process returns to step 103 and repeats the above operation, and the pattern information is read three times in order from the 14th bit to the 0th bit from the shift register circuit 27k and output to the address control section. Furthermore, after repeating the above operation, if the number of dots C in the counter circuit 27b reaches "0", that is, the pattern information being read out reaches 16 dots, which is the number of dots in one word (in this example, When the pattern information of O bits has been read three times), it is determined that the reading of the pattern information for one word (the last information of the pattern information in storage area l) has been completed, and the number of dots is C (16 dots) is reset to the counter circuit 27b (step 1.12), and it is determined whether the number of effective dots Xd in the counter circuit 27c has become "0" (step 113).

ここで、カウンタ回路27bにCがセットされ、有効ド
ツト数Xclが“0”でない場合、すなわち次の1ワ一
ド分のパターン情報(記憶領域2のパターン情報)の読
み出しが可能で、まだ有効ドツト数に達していない場合
には、カウンタ回路27bからコントローラ27fに信
号が出力され、ステップ102に戻る。コントローラ2
7fは、上記出力信号を取り込むと、カウンタ回路27
jのアドレス情報Acに1加算しくステップ114)、
上記加算したアドレス情報に対応したパターン情報(1
ワ一ド分の記憶領域2のパターン情報)を読み出してシ
フトレジスタ回路271(に格納し、ステップ103以
下の動作を上記と同様に行う。
Here, if C is set in the counter circuit 27b and the number of effective dots If the number of dots has not been reached, a signal is output from the counter circuit 27b to the controller 27f, and the process returns to step 102. controller 2
7f receives the above output signal and then outputs the counter circuit 27.
Add 1 to the address information Ac of j (step 114),
Pattern information (1
The pattern information in the memory area 2 corresponding to one word) is read out and stored in the shift register circuit 271, and the operations from step 103 onwards are performed in the same manner as above.

そして、横方向の有効ドツト数がXdに達する、すなわ
ちステップ111または113において、カウンタ回路
27c内のXdが“0”になると、横方向の拡大(記憶
領域1−Nまでのパターン情報の拡大)が終了したと判
断してカウンタ回路27cにXdを再びセットする(ス
テップ115)。
Then, when the number of effective dots in the horizontal direction reaches Xd, that is, in step 111 or 113, when Xd in the counter circuit 27c becomes "0", the horizontal direction is expanded (pattern information is expanded to storage area 1-N). It is determined that the process has ended, and Xd is set in the counter circuit 27c again (step 115).

次に、第12図において、カウンタ回路27cにXdが
セットされると、カウンタ回路21dにカウント終了信
号が出力される。上記カウント終了信号により、カウン
タ回路27dは、縦方向の拡大数Ymを1減算しくステ
ップ1 ] 6) 、その結果、縦方向の拡大数Ymが
“0”になったかどうか判断する(ステップ117)。
Next, in FIG. 12, when Xd is set in the counter circuit 27c, a count end signal is output to the counter circuit 21d. In response to the count end signal, the counter circuit 27d subtracts 1 from the vertical expansion number Ym (step 1) and determines whether the vertical expansion number Ym has become "0" (step 117). .

この実施例では、縦方向の拡大率は、“2”なので、カ
ウンタ回路27d内のYmか“0″でない場合には、カ
ウンタ回路27cからコントローう27fに信号が出力
される。コントローラ27fは、上記出力信号を取り込
むと、レジスタ回路27i内に格納されている上記先頭
アドレス情報Arを再びカウンタ回路27jにセットす
る(ステップ118)。そして、ステップ102に戻り
、コントローラ27fは、Acをフォントメモリ28の
アドレス情報として読み出した16ビツトのバタン情報
(記憶領域lのパターン情報)をシフトレジスタ回路2
7kに格納し、ステップ103以下の動作を上記と同様
に行う。そして、縦方向の拡大数がYmに達する、すな
わちステップ117において、Ymが“0”になると、
縦方向の拡大が終了したと判断してカウンタ回路27d
にYmを再ひセットし、信号をコントローラ27fに出
力すると共に、カウンタ回路27eにカウント終了信号
を出力する(ステップ119)。
In this embodiment, the vertical expansion rate is "2", so if Ym in the counter circuit 27d is not "0", a signal is output from the counter circuit 27c to the controller 27f. When the controller 27f receives the output signal, it sets the top address information Ar stored in the register circuit 27i in the counter circuit 27j again (step 118). Then, returning to step 102, the controller 27f transfers the 16-bit button information (pattern information of storage area l) read out from Ac as the address information of the font memory 28 to the shift register circuit 2.
7k, and perform the operations from step 103 onwards in the same manner as above. Then, when the number of vertical expansions reaches Ym, that is, when Ym becomes "0" in step 117,
The counter circuit 27d determines that the vertical expansion has been completed.
Ym is reset again, a signal is output to the controller 27f, and a count end signal is output to the counter circuit 27e (step 119).

コントローラ27fは、上記出力信号を取り込むと、カ
ウンタ回路27jのアドレス情報Acに1加算すると共
に、セレクタ回路2711を介し°CCレジスフ路27
1に上記加算したアドレス情報Ac+1を格納する(ス
テップ120)。また、上記カウント終了信号により、
カウンタ回路27eは、縦方向の有効ドツト数Ydを1
減算しくステップ121)、その結果、有効ドツト数Y
dが“O”になったかどうか判断する(ステップ122
)。
When the controller 27f takes in the above output signal, it adds 1 to the address information Ac of the counter circuit 27j, and also adds 1 to the address information Ac of the counter circuit 27j and adds it to the CC register path 27 via the selector circuit 2711.
The address information Ac+1 added above is stored in 1 (step 120). Also, due to the above count end signal,
The counter circuit 27e calculates the number of effective dots Yd in the vertical direction by 1.
Subtract step 121), and as a result, the number of effective dots Y
Determine whether d has become “O” (step 122
).

ここで、有効ドツト数Ydが“0”でない場合には、ス
テップ118に戻って、レジスタ回路271のアドレス
情報をカウンタ回路27jに格納して上記動作を繰り返
す。また、Ydが“0”の場合には、1の文字またはバ
ーコードのパターン情報の読み出しが終了したものと判
断して、」二記動作を終了する。
Here, if the number of effective dots Yd is not "0", the process returns to step 118, the address information of the register circuit 271 is stored in the counter circuit 27j, and the above operation is repeated. Furthermore, if Yd is "0", it is determined that the reading of pattern information of one character or barcode has been completed, and the operation described in "2" is completed.

これにより、アドレス制御部には、シフトレジスタ回路
27kから拡大処理の施されたパターン情報が入力する
こととなり、アドレス制御部は、印字データ格納メモリ
21から取り込んた水平および垂直方向の印字位置(印
字開始位置)情報と回転方向の情報に応じてビットマツ
プメモリの水平方向アドレスと垂直方向アドレスとを操
作して上記入力したパターン情報をビットマップメモリ
に書き込むことができる。
As a result, the enlarged pattern information is input from the shift register circuit 27k to the address control unit, and the address control unit inputs the pattern information in the horizontal and vertical directions (print position) taken in from the print data storage memory 21. The input pattern information can be written into the bitmap memory by manipulating the horizontal and vertical addresses of the bitmap memory in accordance with the starting position) information and the rotation direction information.

従って、本実施例では、コード変換部によって文字コー
ドと書体コードとから変換された内部文字コードに対応
するアドレス情報と、パターンドツト数格納メモリから
読み出された該当印字パターンの縦および横方向の有効
ドツト数とから所定のパターン情報を読み出し、上記パ
ターン情報および読み出された印字データの拡大率に基
づき、パターン制御部が所定パターン情報を発生するこ
とができるので、パターン情報を効率よく格納すると共
に、任意の拡大率で所定パターン情報を読み出すことが
可能になる。
Therefore, in this embodiment, the address information corresponding to the internal character code converted from the character code and font code by the code converter, and the vertical and horizontal directions of the corresponding print pattern read from the pattern dot number storage memory. The pattern control unit can read predetermined pattern information based on the number of effective dots and generate the predetermined pattern information based on the pattern information and the enlargement rate of the read print data, so the pattern information can be stored efficiently. At the same time, it becomes possible to read out the predetermined pattern information at any magnification ratio.

(発明の効果) 以上説明したように、本発明では、指定されたアドレス
情報に対応する所定のパターン情報を読み出し、該パタ
ーン情報に応した印字パターンを発生するパターン発生
装置において、前記パターン情報を格納するパターン情
報格納手段と、前記印字パターンの文字コード、書体コ
ードを有する印字データを格納する印字データ格納手段
と、前記印字パターンの有効ドツト数を記憶する有効ド
ツト数記憶手段と、指定された印字パターンに応じて前
記印字データ格納手段から所定印字データを読み出す印
字データ読出制御手段と、前記読み出された印字データ
の文字コードと書体コードに応じて有効ドツト数記憶手
段から対応する有効ドツト数を読み出すドット数読出制
御手段と、前記文字コードと書体コードを内部文字コー
ドに変換するコード変換手段と、前記変換された内部文
字コードに対応するアドレス情報および前記読み出され
た有効ドツト数から所定のパターン情報を読み出すパタ
ーン情報読出制御手段とを具えたので、パターン発生に
必要な有効ドツト数とアドレス情報によってメモリに格
納された任意のドツト構成の各書体ごとの文字フォント
およびナロードツト数のバーコードパターン情報を読み
出し、メモリの記憶領域を効率良く使用することができ
る。
(Effects of the Invention) As explained above, in the present invention, in a pattern generation device that reads predetermined pattern information corresponding to designated address information and generates a print pattern corresponding to the pattern information, the pattern information is a pattern information storage means for storing, a print data storage means for storing print data having a character code and a font code of the print pattern, an effective dot number storage means for storing the number of effective dots of the print pattern; print data read control means for reading predetermined print data from the print data storage means according to a print pattern; and a corresponding number of effective dots from the effective dot number storage means according to the character code and font code of the read print data. a dot number reading control means for reading out the number of dots; a code conversion means for converting the character code and font code into an internal character code; and a code conversion means for converting the character code and font code into an internal character code; A pattern information readout control means for reading out pattern information of the character font and narrow dot number barcode for each font of any dot configuration stored in the memory according to the number of effective dots necessary for pattern generation and address information. Pattern information can be read out and memory storage areas can be used efficiently.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明に係るパターン発生装置を用いた印字
装置の概略構成を示す構成ブロック図、第2図は第1図
に示したパターン発生部の構成を示す構成ブロック図、
第3図は本発明に係る印字データ格納メモリの一実施例
を示す構成ブロック図、第4図は本発明に係る印字デー
タ格納メモリに格納される印字データの一実施例を示す
構成図、第5図は同じくパターンドツト数格納メモリの
一実施例を示す構成図、第6図は同じくコード変換器の
一実施例を示す構成図、第7図は同じくパターン制御部
の構成を示す構成ブロック図、第8図は同じくフォント
メモリに格納されるパターン情報の縦および横有・効ド
ツト数を示す図、第9図はフォントメモリに格納される
パターン情報の一実施例を示す構成図、第10図ないし
第12図は第7図に示したパターン制御部におけるパタ
ーン情報の拡大処理動作を説明するためのフローチャー
トである。 10・・・制御部(CPU) 、l 3・・・パターン
発生部、14・・・印字部(プリンタ)、20・・・主
制御部、21・・・印字データ格納メモリ、22.23
・・・レジスタ回路、24・・・パターンドツト数格納
メモリ、25・・・コード変換部、26・・・パターン
アドレス格納メモリ、27・・・パターン制御部、2B
・・・フォントメモリ。
FIG. 1 is a configuration block diagram showing a schematic configuration of a printing device using a pattern generation device according to the present invention, FIG. 2 is a configuration block diagram showing the configuration of a pattern generation section shown in FIG. 1,
FIG. 3 is a configuration block diagram showing an embodiment of the print data storage memory according to the present invention; FIG. 4 is a configuration diagram showing an embodiment of print data stored in the print data storage memory according to the invention; FIG. 5 is a block diagram showing an embodiment of the pattern dot number storage memory, FIG. 6 is a block diagram showing an embodiment of the code converter, and FIG. 7 is a block diagram showing the structure of the pattern control section. , FIG. 8 is a diagram showing the number of vertical and horizontal effective dots of pattern information stored in the font memory, FIG. 9 is a configuration diagram showing an example of pattern information stored in the font memory, and FIG. 12 are flowcharts for explaining the enlargement processing operation of pattern information in the pattern control section shown in FIG. 7. 10... Control unit (CPU), l 3... Pattern generation unit, 14... Printing unit (printer), 20... Main control unit, 21... Print data storage memory, 22.23
...Register circuit, 24.. Pattern dot number storage memory, 25.. Code converter, 26.. Pattern address storage memory, 27.. Pattern control section, 2B
...font memory.

Claims (2)

【特許請求の範囲】[Claims] (1)指定されたアドレス情報に対応する所定のパター
ン情報を読み出し、該パターン情報に応じた印字パター
ンを発生するパターン発生装置において、前記パターン
情報を格納するパターン情報格納手段と、前記印字パタ
ーンの文字コード、書体コードを有する印字データを格
納する印字データ格納手段と、前記印字パターンの有効
ドット数を記憶する有効ドット数記憶手段と、指定され
た印字パターンに応じて前記印字データ格納手段から所
定印字データを読み出す印字データ読出制御手段と、前
記読み出された印字データの文字コードと書体コードに
応じて有効ドット数記憶手段から対応する有効ドット数
を読み出すドット数読出制御手段と、前記文字コードと
書体コードを内部文字コードに変換するコード変換手段
と、前記変換された内部文字コードに対応するアドレス
情報および前記読み出された有効ドット数から所定のパ
ターン情報を読み出すパターン情報読出制御手段とを具
えたことを特徴とするパターン発生装置。
(1) In a pattern generation device that reads predetermined pattern information corresponding to designated address information and generates a print pattern according to the pattern information, a pattern information storage means for storing the pattern information; a print data storage means for storing print data having character codes and font codes; an effective dot number storage means for storing the number of effective dots of the print pattern; and a print data storage means for storing print data having character codes and font codes; a print data read control means for reading print data; a dot number read control means for reading a corresponding number of effective dots from an effective dot number storage means according to the character code and font code of the read print data; and the character code. code conversion means for converting the typeface code into an internal character code; and pattern information readout control means for reading out predetermined pattern information from the address information corresponding to the converted internal character code and the read effective number of dots. A pattern generator characterized by:
(2)前記有効ドット数記憶手段は、各文字および書体
ごとに印字パターンの縦方向および横方向の構成ドット
数を示すパターン情報を格納する手段であることを特徴
とする請求項1記載のパターン発生装置。
(2) The pattern according to claim 1, wherein the effective dot number storage means is means for storing pattern information indicating the number of constituent dots in the vertical and horizontal directions of the print pattern for each character and typeface. Generator.
JP20486190A 1990-07-30 1990-07-30 Pattern generator Pending JPH0486277A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20486190A JPH0486277A (en) 1990-07-30 1990-07-30 Pattern generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20486190A JPH0486277A (en) 1990-07-30 1990-07-30 Pattern generator

Publications (1)

Publication Number Publication Date
JPH0486277A true JPH0486277A (en) 1992-03-18

Family

ID=16497612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20486190A Pending JPH0486277A (en) 1990-07-30 1990-07-30 Pattern generator

Country Status (1)

Country Link
JP (1) JPH0486277A (en)

Similar Documents

Publication Publication Date Title
JPH0640257B2 (en) Information output device
JPH0486277A (en) Pattern generator
JPS594706B2 (en) Print pattern generator
JPS5853338B2 (en) Dot pattern output method
JPH0486274A (en) Pattern generation system
JPS6330256A (en) Printer
JP2699385B2 (en) Printing device
JP2644778B2 (en) Character generator
KR890001867B1 (en) Latter image modulating method and device
JPH0486270A (en) Pattern generation system
JPH0486271A (en) Pattern printing system
JPH082712Y2 (en) Display controller
JPH0486275A (en) Pattern generation system
JPH0486276A (en) Font information storage system
JPS63116192A (en) Image data output device
JPS62208091A (en) Information output unit
JP2910183B2 (en) Character processor
JPS59162584A (en) Character generator
JPH03193371A (en) Character pattern generator
JPS61186989A (en) Data processor
JPS6010293A (en) Character pattern generator
JPS61173951A (en) Printing control apparatus
KR890006387A (en) Arbitrary font generation method and circuit in printer
JPH02216523A (en) Character processor
JPS61208083A (en) Character dot pattern data generation system