JPH0486111A - Amplifier circuit - Google Patents

Amplifier circuit

Info

Publication number
JPH0486111A
JPH0486111A JP20201990A JP20201990A JPH0486111A JP H0486111 A JPH0486111 A JP H0486111A JP 20201990 A JP20201990 A JP 20201990A JP 20201990 A JP20201990 A JP 20201990A JP H0486111 A JPH0486111 A JP H0486111A
Authority
JP
Japan
Prior art keywords
transistor
amplifier circuit
circuit
base
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20201990A
Other languages
Japanese (ja)
Inventor
Takefumi Suzuki
鈴木 丈史
Masahito Kitagawa
雅人 北川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP20201990A priority Critical patent/JPH0486111A/en
Publication of JPH0486111A publication Critical patent/JPH0486111A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PURPOSE:To attain constant voltage control to the amplifier circuit to a desired value with an excellent constant voltage characteristic by employing a transistor(TR) which receives a connecting point potential of a series resistance circuit to its base for a constant voltage circuit. CONSTITUTION:When the resistance of resistors R1, R2 of a base bias circuit comprising the resistors R1, R2 and transistors(TRs) Q1, Q2 is set as R1=R2, a collector-emitter voltage of the TR Q2 is made constant. Similarly, when the resistance of resistors R4, R5 of a constant voltage circuit comprising the resistors R4, R5 and a TR Q7 is set as R4=R5 t a collector-emitter voltage VCE of the TR Q7, that is, a base-base voltage between an NPN TR Q5 and a PNP TR Q6 is controlled to be a constant voltage. The constant voltage characteristic is revised optionally by revising the resistance of the resistors R4, R5 while the ratio is kept constant.

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は高周波領域でのクリンプ動作特性を改善した増
幅回路に関する。
DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application The present invention relates to an amplifier circuit with improved crimp operation characteristics in a high frequency region.

(ロ)従来の技術 第3図を参照して従来のシングルエンデッドブッンユブ
ル増幅回路(以下、単に増幅回路と称する)を説明する
(B) Prior Art A conventional single-ended amplifier circuit (hereinafter simply referred to as an amplifier circuit) will be explained with reference to FIG.

この増幅回路は電源端子+VCCと出力端子■。0□に
それぞれコレクタ、エミッタが接続されるNPNトラン
ジスタフタl 7と、電源端子−■coと出力端子V。
This amplifier circuit has a power supply terminal +VCC and an output terminal ■. 0□, an NPN transistor lid 17 whose collector and emitter are connected to each other, a power supply terminal -■co, and an output terminal V.

lJ□にそれぞれエミッタ、コレクタが接続されるPN
P トランジスタQ +aと、所定の電流増幅率を得る
ためにNPN )ランジフタQ +7、PNP )ラン
ジフタQ 18にそれぞれダーリントン接続されるNP
N )ランジフタQ +s、PNP )うンジフタQ 
16と、抵抗R18、R+oおよびトランジスタQ l
 3からなるベース バイアス回路と、トランジスタQ
 l l、Q1□からなる差動増幅回路と、抵抗R24
、コンデンサCI4からなる負帰還回路等から構成され
る。
PN whose emitter and collector are connected to lJ□ respectively
P transistor Q +a and NPN to obtain a predetermined current amplification factor) NP connected Darlington to the range shifter Q +7, PNP) range shifter Q 18, respectively
N) lunge lid Q +s, PNP) lunge lid Q
16, resistor R18, R+o and transistor Q l
3 base bias circuit and transistor Q
A differential amplifier circuit consisting of l l, Q1□, and resistor R24
, a negative feedback circuit including a capacitor CI4, etc.

抵抗R18、RlgおよびトランジスタQ 13からな
るベース バイアス回路は、その抵抗R18、Rの抵抗
値が例えばR16−3R4,に設定されて、トランジス
タQ11のコレクタ エミッタ間電圧VcEが一定な Vcff=V、g(R+++R12)/R=4■ll□
#2.4V とされている、(VeEはトランジスタQ I+のベー
ス・エミッタ電圧) そこで、A、B点の電位に着目すると、電位■6、■8
の関係はV A= V B + 4 V a 、となり
、全てのトランジスタのベース エミッタ電圧がvag
に等しいと仮定すると、電位■8がVa−2Veh、即
ちV 、= V B+ 4 V 82” 2 V !I
Eのとき、NPNトランジスタフタ1、Q l 7、P
NP )ランジフタQ +a、Q 18の全てのトラン
ジスタがオフする。
The base bias circuit consisting of resistors R18, Rlg and transistor Q13 is configured such that the resistance values of resistors R18 and R are set to, for example, R16-3R4, and the collector-emitter voltage VcE of transistor Q11 is constant Vcff=V, g (R+++R12)/R=4■ll□
#2.4V (VeE is the base-emitter voltage of transistor Q I+) Therefore, if we focus on the potentials at points A and B, the potentials ■6, ■8
The relationship is V A = V B + 4 V a , and the base-emitter voltage of all transistors is vag
Assuming that the potential ■8 is equal to Va-2Veh, that is, V, = V B+ 4 V 82" 2 V !I
When E, NPN transistor lid 1, Q l 7, P
NP) All transistors of the range shifter Q+a and Q18 are turned off.

ソシテ、電位V a カV s >  2 V a E
になると、PNP)ランジフタQ reとQ18はオフ
し、電位vA= V B +4 V BE > 2 V
 IIEによりNPN )ランジフタQ15とQ 17
が負帰還回路の定数により定まる正極性のV 、)1.
7を出力する。
Potential V a V s > 2 V a E
, the PNP) lunge cover Q re and Q18 are turned off, and the potential vA = V B +4 V BE > 2 V
NPN by IIE) lunge lid Q15 and Q17
is the positive polarity V determined by the constant of the negative feedback circuit, )1.
Outputs 7.

また、電位■8カ≦V a<  2 V ueになると
NPNトランジスタフタ5とQ +7がオフし、PNP
 トランジスタQ 16とQ18が動作して負極性の所
定振幅のVO,)7を出力する。
Also, when the potential ■8≦V a<2 V ue, the NPN transistor lid 5 and Q+7 are turned off, and the PNP
Transistors Q16 and Q18 operate to output VO, )7 with a predetermined amplitude of negative polarity.

以上のように、シングルエンデツド プッシュプル増幅
回路は入力信号■、Nに対応する電位■8の半波毎にN
PN )ランジフタQ 15とQ 17、PNP)ラン
ジフタQ 16とQ toが交互に動作してVOLI□
を出力する。
As described above, the single-ended push-pull amplifier circuit has N
PN) lunge lid Q15 and Q17, PNP) lunge lid Q16 and Qto operate alternately and VOLI□
Output.

第4図は前記した増幅回路の出力段トランジスタを高バ
イアスで、かつ30KH2で動作させたときの実測波形
図であって、NPN )ランジフタQ 17とPNP 
)ランジフタQ 18のエミッタ電流IE11.IEl
の波形およびそのベース ベース間電圧VBHの波形を
示している。
FIG. 4 is a diagram of actually measured waveforms when the output stage transistor of the amplifier circuit described above is operated at high bias and 30KH2.
) Emitter current IE11 of lunge lid Q18. IEl
The waveform of VBH and its base-to-base voltage VBH are shown.

NPN トランジスタQ 14とPNP トランジスタ
Q 15を高バイアス動作させると、それらトランジス
タのベース領域には過剰な少数キャリアが蓄積される。
When NPN transistor Q 14 and PNP transistor Q 15 are operated at high bias, excessive minority carriers are accumulated in the base regions of these transistors.

そこで、NPNトランジスタフタ+5、Qがクリップ(
飽和)状態から脱して後の暫くはこの少数キャリアに基
づ(電流rEa゛が重畳して流れ、出力V。Uoは飽和
状態のレベルを維持する。
Therefore, the NPN transistor lid +5, Q is clipped (
For a while after coming out of the saturated state, a current rEa′ flows in a superimposed manner based on the minority carriers, and the output V.Uo maintains the level of the saturated state.

この出力■。U□が抵抗R24、コンデンサC14から
なる負帰還回路を介して、トランジスタQ +l、Q 
l 2からなる差動増幅回路の反転入力端子に入力され
ると差動増幅回路のトランジスタQ 12がオフし、こ
れにより比較的バイアスが深く変化し始めているトラン
ジスタQ l lをさらに深くバイアスすることになる
。そこで、トランジスタQ I+がオンし、PNP )
ランジフタQ +aとQ 18がオンして、過剰少数キ
ャリアに基づいてNPN)ランジフタQ 17からPN
P トランジスタQ IAに貫通する電流が流れる。こ
のとき、過剰少数キャリアは電源電圧2Vccにより加
速されるためその電流は極めて大きな値となり、大きな
電力損失となる。
This output■. U□ is connected to transistors Q +l, Q
When input to the inverting input terminal of the differential amplifier circuit consisting of Q12, the transistor Q12 of the differential amplifier circuit is turned off, thereby further biasing the transistor Q12 whose bias has begun to change relatively deeply. become. Then, the transistor Q I+ turns on and PNP )
Run shifter Q +a and Q 18 are turned on and NPN based on excess minority carrier) Run shifter Q 17 to PN
A current flows through the P transistor Q IA. At this time, the excess minority carriers are accelerated by the power supply voltage 2Vcc, so the current becomes extremely large, resulting in large power loss.

なお、NPN )ランジフタQ 17からPNPトラン
ジスタフタ8に貫通する電流の原因はこの他にも予測さ
れるのであるが、未解明の部分を含むため留保する。
It should be noted that there are other possible causes of the current flowing from the NPN transistor cover Q 17 to the PNP transistor cover 8, but these will be reserved because they include some unexplained parts.

(ハ)発明が解決しようとする課距 従って、本発明が解決しようとする一般的課題は増幅回
路を高周波でクリップ動作させるとシングルエンデッド
・プッシュプル接続されるトランジスタのベース−ベー
ス間電圧VBBが上昇する現象の発見に基づくものであ
って、増幅回路の高周波領域でのクリップ動作特性の改
善にあるが、本発明のより具体的解決課題の説明のため
、上記した課題を解決するために本発明の開発過程にお
いて検討された増幅回路を第5図を参照して説明する。
(c) Problems to be Solved by the Invention Therefore, the general problem to be solved by the present invention is that when an amplifier circuit is clipped at a high frequency, the base-to-base voltage VBB of a transistor that is connected in a single-ended push-pull manner is This invention is based on the discovery of the phenomenon in which The amplifier circuit studied during the development process of the present invention will be explained with reference to FIG.

同図に示す増幅回路は第3図に示しtζζ増目回路NP
N )ランジフタQ 17とPNPトランジスタフタ+
aのベース ベース間にツェナーダイオードZDを付加
したものであって、NPN )ランジスタQ 17とP
NP )ランジフタQ 18のベース ペース間電圧v
s8が2V程度の降伏電圧を有するツェナーダイオード
ZDによって定電圧制御されるため、原理上はNPN 
トランジスタQ 17とPNP トランジスタQ 18
の両トランジスタが同時にオンすることが防止され、一
応の目的が達せられる。
The amplifier circuit shown in the same figure is shown in FIG.
N) Lunge lid Q17 and PNP transistor lid +
A Zener diode ZD is added between the base of a, and NPN) transistor Q17 and P
NP) Base to pace voltage v of lunge lid Q18
Since s8 is controlled at a constant voltage by a Zener diode ZD with a breakdown voltage of about 2V, in principle it is an NPN
Transistor Q17 and PNP transistor Q18
This prevents both transistors from turning on at the same time, thus achieving the intended purpose.

しかしながら、2v程度の降伏電圧を有するツェナーダ
イオードZDの降伏特性はツェナー降伏が支配的であり
、その降伏特性が滑らかであるため必要とする定電圧特
性を得るCとが極めて困難である。また、降伏特性が滑
らかであることとツェナーダイオードZDのコンタクト
抵抗降下の影響により、ツェナーダイオードZDが降伏
領域で線形動作してベース−ベース間電圧VBBを完全
には定電圧制御できない問題を有している。
However, the breakdown characteristics of the Zener diode ZD having a breakdown voltage of about 2V are dominated by Zener breakdown, and since the breakdown characteristics are smooth, it is extremely difficult to obtain the required constant voltage characteristics. Furthermore, due to the smooth breakdown characteristics and the influence of contact resistance drop of the Zener diode ZD, there is a problem that the Zener diode ZD operates linearly in the breakdown region, making it impossible to completely control the base-base voltage VBB at a constant voltage. ing.

従って、本発明が解決しようとするより具体的解決課顕
はシングルエンデッド・プッシュプル接続されるトラン
ジスタのベース−ベース間電圧■88を良好な定電圧特
性で、かつ所望の値に定電圧制御でき、もって熱暴走を
容易に防止することができる増幅回路を捉供することに
ある。
Therefore, the more specific problem to be solved by the present invention is to control the base-to-base voltage (88) of a single-ended push-pull connected transistor to a desired value with good constant voltage characteristics. The object of the present invention is to provide an amplifier circuit that can easily prevent thermal runaway.

(駒課題を解決するfcめの手段 本発明は上記課題に鑑みてなされたものであって、シン
グルエンデツド プッシュプル接続される出力段トラン
ジスタのベース ベース間に電圧制御並びに定電圧特性
の制御の容易な定電圧回路を挿入することによって、ベ
ース ベース間電圧のパルス的な上昇を抑制し、出力段
トランジスタの貫通電流を防止するしのである。
(Fc Means for Solving the Problems) The present invention has been made in view of the above-mentioned problems, and is intended to control the voltage between the bases of the output stage transistors connected in a single-ended push-pull manner and to control the constant voltage characteristics. By inserting a simple constant voltage circuit, a pulse-like rise in the base-base voltage can be suppressed and a through current in the output stage transistor can be prevented.

(ネ)作用 定電圧回路として、直列抵抗回路の接続点電位をベース
入力するトランジスタを用いたため、電圧制御を直列抵
抗回路の抵抗比により、また定電圧特性をその抵抗値に
より容易に設定でき、臨界的に設定することが可能とな
る。また、抵抗調整により設定することが可能であるた
めアセンブリ後の調整も可能になり、特に混成集積化に
適する。
(4) As the constant voltage circuit uses a transistor whose base input is the connection point potential of the series resistor circuit, voltage control can be easily set by the resistance ratio of the series resistor circuit, and constant voltage characteristics can be easily set by the resistance value. It becomes possible to set criticality. Furthermore, since settings can be made by adjusting the resistance, adjustments can be made after assembly, making it particularly suitable for hybrid integration.

(へ)実施例 第1図を参照して本発明の一実施例を説明する。(f) Example An embodiment of the present invention will be described with reference to FIG.

同図に図示する増幅回路は電源端子十V。Cと出力端子
V。U□にそれぞれコレクタ、エミッタが接続されるN
PN)ランジフタQ5、電源端子−VCCと出力端子■
。1.l□にそれぞれエミッタ、コレクタが接続される
PNP トランジスタQ6、所定の電流増幅率を得るた
めにNPNトランジスタフタ、PNP )ランジフタQ
6にそれぞれダーリントン接続されるNPNトランジス
タフタ、PNPトランジスタフタ、抵抗R5、R2、ト
ランジスタQ1、Q2からなるベース バイアス回路お
よび抵抗R4、R5、トランジスタQ7からなる定電圧
回路から回路構成される。なお、一部の電圧増幅回路お
よび負帰還回路は省略されている。
The amplifier circuit shown in the figure has a power supply terminal of 10V. C and output terminal V. N with collector and emitter connected to U□, respectively
PN) Lunge lid Q5, power supply terminal - VCC and output terminal■
. 1. A PNP transistor Q6 whose emitter and collector are connected to l
The circuit is composed of a base bias circuit consisting of an NPN transistor lid, a PNP transistor lid, resistors R5, R2, and transistors Q1, Q2, and a constant voltage circuit consisting of resistors R4, R5, and a transistor Q7, which are connected to each other by Darlington. Note that some voltage amplification circuits and negative feedback circuits are omitted.

本発明は混成集積回路化された増幅回路に限定されるも
のではないが、実施例ではそのトランジスタはチップ形
状で絶縁金属基板上に形成された配線パターンに実装さ
れ、抵抗はチップ抵抗によりあるいは印刷抵抗により同
様に絶縁金属基板上に形成された配線パターンに実装さ
れている(図示されていない)、また、前記ベース バ
イアス回路および定電圧回路はNPN トランジスタQ
1、PNP )ランジフタQ6に隣接配置されて、その
温度を迅速に検知し、増幅回路の温度補償を適正に行う
ようなされている。
Although the present invention is not limited to an amplifier circuit formed into a hybrid integrated circuit, in the embodiment, the transistor is mounted in a chip shape on a wiring pattern formed on an insulated metal substrate, and the resistor is a chip resistor or a printed circuit. The base bias circuit and the constant voltage circuit are also mounted on a wiring pattern formed on an insulated metal substrate using a resistor (not shown).
1, PNP) is placed adjacent to the lunge lid Q6 to quickly detect its temperature and appropriately compensate for the temperature of the amplifier circuit.

抵抗R1、R2およびトランジスタQ1、Q2からなる
ベース バイアス回路の抵抗R1、R2の抵抗値はR,
=R2に設定され、トランジスタQ2のコレクタ エミ
ッタ間電圧■。Eは一定なVCE−2VBE(R1+R
2)/R2Vag とされている、(VacはトランジスタQ、、Q2のベ
ース−エミッタ電圧) 従って、入力信号■1 °とVINの関係はV +  
 = V r N+4 V BEとなって、従来例のA
、B点の電位にそれぞれ対応する電位が得られ、従来の
増幅回路と同様な動作が行われる。
The resistance values of resistors R1 and R2 of the base bias circuit consisting of resistors R1 and R2 and transistors Q1 and Q2 are R,
= R2, and the collector-emitter voltage of transistor Q2. E is a constant VCE-2VBE (R1+R
2) /R2Vag (Vac is the base-emitter voltage of transistor Q, Q2) Therefore, the relationship between input signal ■1 ° and VIN is V +
= V r N + 4 V BE, and the conventional example A
, B are obtained, and the same operation as a conventional amplifier circuit is performed.

全く同様に、抵抗R4、R5、トランジスタQ7からな
る定電圧回路の抵抗R1、R6の抵抗値は略R,=R6
に設定されており、トランジスタQ7のコレクタ・エミ
ッタ間電圧■。E、即ちNPN )ランジフタQ5、P
NP )ランジフタQ6のベースペース間電圧V@8は VCE=V8B = V B E (Ra 十Rs ) / R5=2V
、。
In exactly the same way, the resistance values of resistors R1 and R6 of the constant voltage circuit consisting of resistors R4 and R5 and transistor Q7 are approximately R, = R6
The collector-emitter voltage of transistor Q7 is set to . E, i.e. NPN) lunge lid Q5, P
NP) The base-to-base voltage V@8 of the lunge cover Q6 is VCE=V8B=VBE (Ra + Rs)/R5=2V
,.

なる定電圧に制御される。この定電圧回路の温度特性は
トランジスタQ7のベース エミッタ間電圧の温度特性
そのものであり、出力段トランジスタQ5、Q6の温度
特性と類似するため、前記したように、これらトランジ
スタを隣接配置することによって温度補償6行うことが
できる。また、この定電圧特性は、抵抗R4、R5の抵
抗値の比を固定したまま値を変更することによって任意
に変更することができる。
The voltage is controlled to a constant voltage. The temperature characteristics of this constant voltage circuit are the same as the temperature characteristics of the base-emitter voltage of transistor Q7, and are similar to the temperature characteristics of output stage transistors Q5 and Q6. Compensation 6 can be done. Further, this constant voltage characteristic can be arbitrarily changed by changing the value while keeping the ratio of the resistance values of the resistors R4 and R5 fixed.

第2図は前記定電圧回路の抵抗R4、R6の抵抗値の比
を1としtこまま、抵抗値を75Ω、330Ω、3にΩ
としたときの周波数−増幅回路全電流特性の一例を示し
、抵抗Rイ、R5に高抵抗を用いるときはトランジスタ
Q7の飽和電流の値が低くなって充分に定電圧制御が行
われず、動作周波数の上昇と共に増幅回路が熱暴走する
傾向が示されている。また、Cれに対して、抵抗R4、
R5を75Ω、330Ωとするときには100KH,程
度の周波数まで安定動作し、動作周波数の上唇と共に回
路電流が低下する艮好な傾向を示す。
Figure 2 shows that the ratio of the resistance values of resistors R4 and R6 of the constant voltage circuit is set to 1, and the resistance values are changed to 75Ω, 330Ω, and 3Ω.
An example of the frequency vs. total current characteristics of the amplifier circuit when It has been shown that the amplifier circuit tends to go into thermal runaway as the temperature increases. In addition, for C distortion, resistance R4,
When R5 is set to 75Ω and 330Ω, stable operation is achieved up to a frequency of about 100KH, and the circuit current shows a remarkable tendency to decrease as the operating frequency increases.

なお、前記した抵抗値は増幅回路の定格出力と共に変更
されるべきものであると共に定電圧回路のトランジスタ
Q7の規格により変化するものである。
Note that the above-mentioned resistance value should be changed along with the rated output of the amplifier circuit, and also changes depending on the specification of the transistor Q7 of the constant voltage circuit.

([)発明の効果 以上述べtこように本発明によれば、シングルエンデツ
ド ブンシュブル接続される出力段トランジスタのベー
ス ベース間に、抵抗分圧電圧をベース入カスるトラン
ジスタによる定電圧回路を接続するtこめ、抵抗値の比
により電圧制御を行うことができると共に、定電圧回路
を構成するトランジスタの規格並びに抵抗値の変更によ
り定電圧特性を変更することができる。
([) Effects of the Invention As described above, according to the present invention, a constant voltage circuit using a transistor that inputs a resistor-divided voltage to the base is connected between the bases of the output stage transistors connected in a single-ended bundling manner. In addition, the voltage can be controlled by the ratio of resistance values, and the constant voltage characteristics can be changed by changing the specifications and resistance values of the transistors constituting the constant voltage circuit.

従って、本発明はどのような規格の増幅回路に対しても
高周波領域でのクリップ動作特性を容易に改善すること
ができる。
Therefore, the present invention can easily improve the clipping operation characteristics in the high frequency region for any standard amplifier circuit.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例の要部回路図、第2図は実施
例の周波数−回路電流特性図、第3図は従来の増幅回路
の回路図、第4図は従来の増幅回路の動作波形図、第5
図は従来の他の増幅回路の要部回路図。 第 I  R4 Q1〜Q、−・トランジスタ、 R2−R7抵抗、V 
IN、V IN″・・入力端子、 ■。0□・出力端子
。 第2図
Fig. 1 is a circuit diagram of a main part of an embodiment of the present invention, Fig. 2 is a frequency-circuit current characteristic diagram of the embodiment, Fig. 3 is a circuit diagram of a conventional amplifier circuit, and Fig. 4 is a conventional amplifier circuit. Operation waveform diagram, 5th
The figure is a circuit diagram of the main parts of another conventional amplifier circuit. No. I R4 Q1-Q, - Transistor, R2-R7 resistance, V
IN, V IN″・Input terminal, ■.0□・Output terminal. Fig. 2

Claims (5)

【特許請求の範囲】[Claims] (1)シングルエンデッド・プッシュプル接続される第
1および第2のトランジスタのベース・ベース間に第3
のトランジスタのコレクタおよびエミッタをそれぞれ接
続すると共に、そのコレクタ、エミッタ間に直列抵抗回
路を接続し、その直列抵抗回路の接続点電位を第3のト
ランジスタのベースに入力したことを特徴とする増幅回
路。
(1) A third transistor is connected between the bases of the first and second transistors connected in a single-ended push-pull manner.
An amplifier circuit characterized in that the collector and emitter of the transistor are connected to each other, a series resistance circuit is connected between the collector and the emitter, and the potential at the connection point of the series resistance circuit is inputted to the base of the third transistor. .
(2)前記第3のトランジスタのコレクタ、エミッタ間
電圧が略2Vでクリップするように前記抵抗の抵抗値お
よびそれらの比が設定される請求項1記載の増幅回路。
(2) The amplifier circuit according to claim 1, wherein the resistance value of the resistor and the ratio thereof are set so that the voltage between the collector and emitter of the third transistor is clipped at approximately 2V.
(3)前記第1乃至第3のトランジスタおよび抵抗器を
含む増幅回路を構成する回路素子が絶縁金属基板上に実
装される請求項1記載の増幅回路。
(3) The amplifier circuit according to claim 1, wherein circuit elements constituting the amplifier circuit including the first to third transistors and resistors are mounted on an insulated metal substrate.
(4)前記第3のトランジスタが第1および第2のトラ
ンジスタに隣接配置される請求項1記載の増幅回路。
(4) The amplifier circuit according to claim 1, wherein the third transistor is arranged adjacent to the first and second transistors.
(5)前記第1および第2のトランジスタが相補型トラ
ンジスタで構成される請求項1記載の増幅回路。
(5) The amplifier circuit according to claim 1, wherein the first and second transistors are complementary transistors.
JP20201990A 1990-07-30 1990-07-30 Amplifier circuit Pending JPH0486111A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20201990A JPH0486111A (en) 1990-07-30 1990-07-30 Amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20201990A JPH0486111A (en) 1990-07-30 1990-07-30 Amplifier circuit

Publications (1)

Publication Number Publication Date
JPH0486111A true JPH0486111A (en) 1992-03-18

Family

ID=16450578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20201990A Pending JPH0486111A (en) 1990-07-30 1990-07-30 Amplifier circuit

Country Status (1)

Country Link
JP (1) JPH0486111A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007334276A (en) * 2006-06-16 2007-12-27 Chunghwa Picture Tubes Ltd Output buffer for gray-scale voltage source

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54111262A (en) * 1978-02-20 1979-08-31 Matsushita Electric Ind Co Ltd Complementary push-pull power amplifier
JPS5813711B2 (en) * 1977-06-04 1983-03-15 キ−ケルト、ゲゼルシャフト、ミット、ベシュレンクテル、ハフツング、ウント、コンパニ−、コマンディ−トゲゼルシャフト car door lock
JPS63279605A (en) * 1987-05-11 1988-11-16 Onkyo Corp Bias circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5813711B2 (en) * 1977-06-04 1983-03-15 キ−ケルト、ゲゼルシャフト、ミット、ベシュレンクテル、ハフツング、ウント、コンパニ−、コマンディ−トゲゼルシャフト car door lock
JPS54111262A (en) * 1978-02-20 1979-08-31 Matsushita Electric Ind Co Ltd Complementary push-pull power amplifier
JPS63279605A (en) * 1987-05-11 1988-11-16 Onkyo Corp Bias circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007334276A (en) * 2006-06-16 2007-12-27 Chunghwa Picture Tubes Ltd Output buffer for gray-scale voltage source

Similar Documents

Publication Publication Date Title
JPS63136712A (en) Differential comparator
JPH02186706A (en) Bias voltage generating circuit and method thereof
US3629717A (en) Circuit arrangement for stabilizing against variations in temperature and supply voltage
JPH03110907A (en) Am detection circuit
JPH0486111A (en) Amplifier circuit
US4731589A (en) Constant current load and level shifter circuitry
EP0611105B1 (en) Current source
JPH077337A (en) Bipolarity voltage/current converting circuit
US4302719A (en) Circuit for controlling a current source transistor
JPH0486112A (en) Amplifier circuit
US4028630A (en) Push-pull amplifier arrangement
JP2709033B2 (en) Constant voltage generator
SU900272A1 (en) Dc voltage stabilizer
JPH0151207B2 (en)
JP4646470B2 (en) Comparator circuit
EP0087602B1 (en) Variable gain control circuit
JPH0969735A (en) Operational amplifier circuit
JPH06260925A (en) Level shift circuit
JPS5816272Y2 (en) Schmitt circuit
JPH10124162A (en) Constant current generating circuit, resistance variation detecting circuit for integrated circuit, and resistance selecting circuit for integrated circuit
JPS6211375B2 (en)
JPH0420209B2 (en)
JPH05110351A (en) Current voltage conversion circuit
JPS6036022B2 (en) Voltage-current converter
JPH01238205A (en) Frequency modulation circuit