JPH0480876A - シミュレーション方法 - Google Patents

シミュレーション方法

Info

Publication number
JPH0480876A
JPH0480876A JP2194651A JP19465190A JPH0480876A JP H0480876 A JPH0480876 A JP H0480876A JP 2194651 A JP2194651 A JP 2194651A JP 19465190 A JP19465190 A JP 19465190A JP H0480876 A JPH0480876 A JP H0480876A
Authority
JP
Japan
Prior art keywords
description
level
logical
logical description
simulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2194651A
Other languages
English (en)
Inventor
Yasunobu Ono
大野 康宣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2194651A priority Critical patent/JPH0480876A/ja
Publication of JPH0480876A publication Critical patent/JPH0480876A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はLSI(ラージ・スケール・インテグレーテッ
ド・サーキット)の論理設計段階でのシミュレーション
方法、特にミックストレベルシミュレーションにおける
論理記述の選択に適用して有効な技術に関するものであ
る。
〔従来の技術〕
LSIの論理設計段階でのシミュレーションは。
対象LSIを種々の記述レベルでモデル化して、その論
理動作を検証するために行われるが、LSIの大規模化
に従って、LSIの階層化設計などの設計手法並びにマ
シンリソースへの適合という観点から、単一の論理記述
レベルでシミュレーションを行う手法に対し、ゲートレ
ベルやレジスタトランスファレベルといった異なる論理
記述レベルを混在させたミックストレベルシミュレーシ
ョンが採用されるに至っている。
例えば、シミュレーション対象LSIモデルが複数個の
個別機能ブロックの集合とされ、個別機能ブロックのた
めの論理記述には複数レベルが存在する場合に、当該L
SIモデルに対してミックストレベルシミュレーション
を行うには1個々の個別機能ブロックのための複数種類
の論理記述が格納されているファイルを個別的に逐一指
定しすることにより、所望の複数の論理記述レベルを混
在させてシミュレーションが可能になる。即ち、従来に
おける論理記述レベルの指定は、必要な記述が格納され
ているファイルを直接指定することを意味する。
なお、ミックストレベルシミュレーションレこおける斯
る論理記述レベルの指定操作につし1ては。
例えばCadence社Verilog操作マニュアル
(1988年12月発行)などに記載されている。
〔発明が解決しようとする課題〕
しかしながら、従来の技術では、設計者が各設計段階で
論理検証に必要な論理記述レベルを選択する場合に、所
望の論理記述が格納されてl、)るファイルを探し出し
、その個々のファイルを指定してシミュレーションをし
なければならず、操作性が悪い上に、ファイルの指定ミ
スの虞も回避し難いという問題点があった。
本発明の目的は、所望の論理記述に対応するファイルを
直接指定することなく所望の論理記述レベルでシミュレ
ーションを行うことができる方法を提供することにある
。本発明の別の目的は論理記述レベルの指定という点で
操作性の良好なミックストレベルシミュレーション方法
を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は本明細
書の記述並びに添付図面から明らかになるであろう。
〔課題を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである。
すなわち、個別機能ブロックの集合であって個別機能ブ
ロックのための論理記述には複数レベルが存在するシミ
ュレーション対象LSIモデルに対して、複数の記述レ
ベルを混在させてシミュレーションを行う方法に、シミ
ュレーションを行うための論理記述レベルを指定するス
テップと、前記ステップでの指定に基づいて個別機能ブ
ロック毎の論理記述を選択するステップとを含めるもの
である。
双方の処理ステップは、コンパイルされるへきソースプ
ログラム、或いは、コンパイルされたオブジェクトプロ
グラムの何れに対しても選択的に行わせることができる
前記論理記述レベルの指定の仕方としては、シミュレー
ション対象LSIモデル全体に対する包括指定でもよく
、さらには、シミュレーション対象LSIモデルの個別
機能ブロックを特定して行う個別指定と、その他の個別
機能ブロックに対する包括指定とを併用してもよい。
前記指定に基づいて論理機能記述を選択するステップと
しては、指定された論理記述レベルが存在する場合には
当該レベルを選択し、存在しない場合には予め論理記述
に割り当てられている優先準位に従って降順又は降順で
別の論理記述レベルを選択するようにできる。
〔作 用〕 上記した手段よれば、論理記述レベルの指定に基づいて
、個別機能ブロック毎の論理記述の選択を自動的に行う
ため、所望の論理記述に対応するファイルを直接指定す
ることなく所望の論理記述レベルでシミュレーションを
行うことを達成し、操作性の向上と論理記述ファイルの
指定ミス防止とを達成する。
〔実 施 例〕
第1図には本発明に係るシミュレーション方法の一実施
例が示される。
第1図において1はシミュレーション対象LSIをモデ
ル化するための論理記述を複数レベルで保有するファイ
ル群であり、磁気ディスク装置のような記憶装置に格納
される。シミュレーション対象LSIモデルは複数個の
個別機能ブロックの集合とされ1個別機能ブロックのた
めの論理記述には複数レベルが存在する。例えば当該L
SIモデルが第2図のように4個の個別機能ブロックB
L1〜BL4を含むとき、個別機能ブロックBL1に対
応して動作記述ファイルIA、真理値表記述ファイルI
B、及びゲート記述ファイルICの3レベルのファイル
が存在し、個別機能ブロックBL2に対応する論理記述
ファイルとして真理値表記述ファイル2B及びゲート記
述ファイル2Cの2レベルのファイルが存在し、また、
個別機能ブロックBL3に対応する論理記述ファイルと
して動作記述ファイル3A及びゲート記述ファイル3C
の2レベルのファイルが存在し、そして機能ブロックB
L4に対応する論理記述ファイルとしてルベルのゲート
記述ファイル4Cが存在している。
ここで、前記各種論理記述はLSIの設計言語に対応さ
れるものであり、LSIに対する記述対象が構造的か動
作的か、更にはその記述の抽象度が高いか低いかなどの
特性によって分類される。
第1図の例に従えば、論理記述ファイル群1に含まれる
論理記述は、特に制限されないが、ソースプログラムに
対してコンノ(イルされたオブジェクトプログラムとし
てのレベルを持つ。
コンパイルによって論理記述ファイル群1を生成するた
めの処理例は第3図に示される。即ち、ソースプログラ
ムとしての全ての論理記述をコンパイルし、動作記述は
それ専用の記憶領域若しくはディスクDi s kAに
オブジェクトとして格納され、真理値表記述はそれ専用
の記憶領域若しくはディスクDiskBにオブジェクト
として格納され、また、ゲート記述はそれ専用の記憶領
域若しくはディスクDiskCにオブジェクトとして格
納される。
尚、個別機能ブロックの種類によって論理記述ファイル
の種類が相違されているのは、個々の機能ブロックの機
能や特性の相違、さらには既検証の度合いの相違などに
よる。例えば中央処理装置のような機能ブロックに対し
ては真理値表記述ではその機能を表現し難く、真理値表
記述などが存在しない機能ブロックがある。
この論理記述ファイル群1を用いて第2図に示されるよ
うなLSIモデル全体に対するシミュレーションは図示
しないコンピュータ上で行われることになる。このとき
、どの論理記述レベルを用いてシミュレーションを行う
かの指定は、従来のような個々の論理記述ファイルが格
納されている記憶装置もしくはディスクを直接指定する
のではなく、シミュレーションレベル即ち論理記述レベ
ルの指定で行われる。論理記述レベルの指定態様として
は、シミュレーション対象LSIモデル全体に対する包
括指定、又はシミュレーション対象LSIモデルの個別
機能ブロックを特定して論理記述レベルを指定する個別
指定、或いは個別指定と包括指定の双方を併用する態様
が考えられる。
論理記述レベルの指定は図示しないキーボードなどの入
力装置を介して行われることになる。
論理記述レベルが指定されると、これに基づいて個別機
能ブロック毎の論理記述ファイルを第4図に示されるよ
うな手順で選択して夫々の論理記述ファイルをリンクす
る処理が行われる。
論理記述ファイルの選択の手順は第4図に示されるよう
に、指定された論理記述レベルが存在する場合には当該
レベルの論理記述ファイルを選択し、存在しない場合に
は予め論理記述に割り当てられている優先準位に従って
例えば降順で別の論理記述レベルのファイルを選択する
ものである。
即ち、先ず前記論理記述レベルの指定を解釈し、例えば
これが動作記述レベルの包括指定である場合には、動作
記述のディスクDiskAを検索してそれに含まれる動
作記述ファイルを選択する。
このとき動作記述ファイルが存在しない個別機能ブロッ
クに対しては真理値表記述のディスクD1skBを検索
して残りの個別機能ブロックに対応する真理値表記述フ
ァイルを選択する。同様にこのとき真理値表記述ファイ
ルが存在しない個別機能ブロックに対してはゲート記述
のディスクDiskCを検索して残りの個別機能ブロッ
クに対応するゲート記述ファイルを選択する。第1図の
例に従えば、動作記述レベルが包括指定される場合、動
作記述ファイルIA、3Aと、真理値表記述ファイル2
Bとゲート記述ファイル4Cが選択される。
指定された論理記述レベルの解釈結果が真理値表記述レ
ベルの包括指定である場合には、真理値表記述のディス
クDiskBを検索してそれに含まれる真理値表記述フ
ァイルを選択する。このとき真理値表記述ファイルが存
在しない個別機能ブロックに対してはゲート記述のディ
スクDiskCを検索して残りの個別機能ブロックに対
応するゲート記述ファイルを選択する。第1図の例に従
えば、真理値表記述レベルが包括指定される場合、真理
値表記述ファイルIB、2Bとゲート記述ファイル3C
,4Cが選択される。
指定された論理記述レベルの解釈結果がゲート記述レベ
ルの包括指定である場合には、ゲート記述のディスクD
i s kCを検索してそれに含まれるゲート記述ファ
イルを選択する。第1図の例に従えば、ゲート記述ファ
イルIC,2C3C,4Cが選択される。
個別指定の場合には、指定された論理機能ブロックと論
理記述レベルを対応させて検索する。このとき指定され
た論理記述ファイルが存在しない場合には、上記優先制
御によって次に優先度の高い記述レベルのディスクを検
索させて別の論理記述ファイルを選択させることができ
る。
個別指定と包括指定を併用する場合には、個別指定され
た個別機能ブロックの論理記述ファイルを選択し、残り
に対しては包括指定同様に処理される。
このようにしてリンクされた論理記述とテストパターン
によってシミュレーションが行われ、その結果が得られ
る。
次に、更に具体的な例をもって論理記述レベルの指定並
びに選択処理を説明する。例えば、第2図のLSIモデ
ルにおいて、個別機能ブロックBL1〜BL3は既に検
証済みの標準化された機能ブロックであり、これに個別
機能ブロックBL4を追加してLSIを設計する場合を
一例とする。
このような場合に、未だ論理検証されていない個別機能
ブロックBL4に対しては詳細なゲート記述レベルとし
、残りの検証済み個別機能ブロックBLI〜BL3に対
しては大まかな動作記述レベルとしてLSIモデル全体
をシミュレーションするとき、動作記述レベルの包括指
定、又は機能ブロックBL4に対するゲート記述への個
別指定と残りに対する動作記述レベルの包括指定により
、記述ファイルLA、2B、3A、4Cが選択される。
このようにして選択された複数の論理記述レベルが混在
されてミックストレベルシミュレーションが行われるこ
とにより、マシンリソースが少なくても、所要の個別機
能ブロックBL4に対してはゲートレベルで詳細な検証
が行われる。
上記実施例によれば以下の作用効果を得る。
(1)論理記述レベルの指定に基づいて、個別機能ブロ
ック毎の論理記述の選択を自動的に行うため、所望の論
理記述に対応するファイルを直接指定することなく所望
の論理記述レベルでシミュレーションを行うことができ
、論理記述ファイル選択のための操作性を向上させるこ
とができると共に、論理記述ファイルの指定ミスを防止
することができる。
(2)論理記述レベル毎にそのファイルの格納領域を決
定しておいて、複数の論理記述レベルに優先度を定めて
おくことにより、記述レベルの包括指定に対して容易に
対処することができると共に、個別機能ブロックを指定
して論理記述レベルの指定を行う個別指定を併用すれば
、特定個別機能ブロックの記述レベルの変更も容易であ
る。
(3)指定された論理記述レベルが存在する場合には当
該レベルを選択し、存在しない場合には予め論理記述に
割り当てられている優先準位に従って降順で相対的に優
先準位の高い論理記述レベルを選択するような手順を採
用することにより、指定された記述レベルが存在しない
場合にも自動的に別の論理記述レベルを選択させること
ができるようになる。
(4)論理記述ファイルを予めコンパイルしておくこと
によりシミュレーションの処理性能が向上する。
以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが、本発明はそれに限定されるもので
はなく、その要旨を逸脱しない範囲において種々変更可
能である。
例えば、論理記述レベルは上記実施例に限定されず、レ
ジスタトランスファレベルなどが含まれてもよいし、ま
た、その他の組合せでもよい。
また、論理記述ファイルの管理は記述レベル毎に群分け
して記述ファイルを格納しておく形式に限定されず、夫
々のファイルに固有の識別情報や記述レベルの識別情報
などを与えることによって管理してもよく、データベー
ス化による管理形式はその他種々変更可能である。或い
は論理記述それ自体の内容例えば記述言語種類などから
記述レベルを判定して選択可能にしてもよい。
また、シミュレーションのやり方はシミュレーションを
やりながらその信号伝播に即して対象機能ブロックと論
理記述レベルを切り替えていくようなダイナミックなリ
ンクによるシミュレーションにも適用することができる
。即ち、予め記述ファイルのリンクを行わず、記述ファ
イルをシミュレーションの進行に応じてダイナミックに
リンクさせてもよい。
また、前記論理記述レベルの指定とこれに基づく個別機
能ブロック毎の論理記述の選択とは、コンパイルされた
オブジェクトに対する処理に限定されず、コンパイルさ
れるべきソースプログラムに対して行ってもよい。
また、シミュレーション対象はLSIだけでなく、ボー
ドレベル、システムレベルなどにも適用できる。
本発明は回路シミュレーションや故障シミュレーション
など種々のシミュレーションに適用することができる。
〔発明の効果〕
本願において開示された発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記の通りである。
すなわち、論理記述レベルの指定に基づいて、個別機能
ブロック毎の論理記述の選択を自動的に行うため、所望
の論理記述に対応するファイルを直接指定することなく
所望の論理記述レベルでシミュレーションを行うことが
でき、論理記述ファイル選択のための操作性を向上させ
ることができると共に、論理記述ファイルの指定ミスを
防止することができるという効果がある。
また、複数の論理記述レベルに優先度を定めておき、指
定された論理記述レベルが存在する場合には当該レベル
を選択し、存在しない場合にはその優先準位に従って別
の論理記述レベルを選択するような手順を採用すること
により、指定された記述レベルが存在しない場合にも自
動的に別の論理記述レベルを選択させることができるよ
うになる。これにより、記述レベルの包括指定に対して
容易に対処することができると共に、個別機能ブロック
を指定して論理記述レベルの指定を行う個別指定を併用
すれば、特定個別機能ブロックの記述レベルの変更も容
易になるという効果がある。
【図面の簡単な説明】
第1図は本発明に係るシミュレーション方法の一実施例
説明図、 第2図はシミュレーション対象LSIモデルのm個ブロ
ック図、 第3図は論理記述ファイルの群管理のためのコンパイル
の一例処理手順説明図、 第4図は指定レベルに対する論理記述ファイルの一例選
択手順説明図である。 1・・・論理記述ファイル群、IA、3A・・・動作記
述ファイル、IB、2B・・真理値表記述ファイル、I
C−4C・・ゲート記述ファイル、DiskA〜Dis
kC・・・ディスク、BLI〜BK4・・・個別機能ブ
ロック。 第 図

Claims (1)

  1. 【特許請求の範囲】 1、個別機能ブロックの集合であって個別機能ブロック
    のための論理記述には複数レベルが存在するシミュレー
    ション対象LSIモデルに対して、複数の記述レベルを
    混在させてシミュレーションを行う方法において、 シミュレーションを行うための論理記述レベルを指定す
    るステップと、 前記ステップでの指定に基づいて個別機能ブロック毎の
    論理記述を選択するステップとを含むシミュレーション
    方法。 2、前記論理記述レベルを指定するステップと前記個別
    機能ブロック毎の論理記述を選択するステップとは、コ
    ンパイルされたオブジェクトプログラムに対して行われ
    るものである請求項1記載のシミュレーション方法。 3、前記選択するステップは、指定された論理記述レベ
    ルが存在する場合には当該レベルを選択し、存在しない
    場合には予め論理記述に割り当てられている優先準位に
    従って別の論理記述レベルを選択するものである請求項
    1又は2項記載のシミュレーション方法。 4、前記論理記述レベルを指定するステップは、シミュ
    レーション対象LSIモデル全体に対する包括指定であ
    る請求項1乃至3の何れか1項記載のシミュレーション
    方法。 5、前記論理記述レベルを指定するステップは、シミュ
    レーション対象LSIモデルの個別機能ブロックを特定
    する個別指定と、その他の個別機能ブロックに対する包
    括指定とを含む請求項1乃至3の何れか1項記載のシミ
    ュレーション方法。
JP2194651A 1990-07-23 1990-07-23 シミュレーション方法 Pending JPH0480876A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2194651A JPH0480876A (ja) 1990-07-23 1990-07-23 シミュレーション方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2194651A JPH0480876A (ja) 1990-07-23 1990-07-23 シミュレーション方法

Publications (1)

Publication Number Publication Date
JPH0480876A true JPH0480876A (ja) 1992-03-13

Family

ID=16328056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2194651A Pending JPH0480876A (ja) 1990-07-23 1990-07-23 シミュレーション方法

Country Status (1)

Country Link
JP (1) JPH0480876A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008033919A (ja) * 2006-06-29 2008-02-14 Fujitsu Ltd 論理回路の記述形式変換方法、プログラム及び装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008033919A (ja) * 2006-06-29 2008-02-14 Fujitsu Ltd 論理回路の記述形式変換方法、プログラム及び装置

Similar Documents

Publication Publication Date Title
US6026226A (en) Local compilation in context within a design hierarchy
US6026220A (en) Method and apparatus for incremntally optimizing a circuit design
US7861217B2 (en) Non-graphical model dependencies in graphical modeling environments
US6684376B1 (en) Method and apparatus for selecting components within a circuit design database
US5164911A (en) Schematic capture method having different model couplers for model types for changing the definition of the schematic based upon model type selection
US5715433A (en) Dynamic software model for emulating hardware
US7367006B1 (en) Hierarchical, rules-based, general property visualization and editing method and system
US7865346B2 (en) Instruction encoding in a hardware simulation accelerator
US20060212756A1 (en) Highly specialized scenarios in random test generation
US6553514B1 (en) Digital circuit verification
US5727187A (en) Method of using logical names in post-synthesis electronic design automation systems
IL139029A (en) System and method for identifying machines for final states and verifying circuit designs
US20070150249A1 (en) Verification Operation Supporting System and Method of the Same
US6915248B1 (en) Method and apparatus for transforming test stimulus
US7949509B2 (en) Method and tool for generating simulation case for IC device
US7086017B1 (en) Method of post-implementation simulation of a HDL design
JPH0480876A (ja) シミュレーション方法
US7275223B2 (en) Facilitating high-level validation of integrated circuits in parallel with development of blocks in a hierarchical design approach
US20040163078A1 (en) Method for rapidly prototyping, testing and verifying application software
US7277840B2 (en) Method for detecting bus contention from RTL description
Balarin et al. Verilog HDL modeling styles for formal verification
Maurer Electrical design automation: An essential part of a computer engineer's education
JP2001022808A (ja) 論理回路削減装置ならびに論理シミュレーション方法および装置
JP2006285860A (ja) シミュレーションモデル生成方法およびその装置
JP2982418B2 (ja) 機能シミュレーション装置