JPH0478213B2 - - Google Patents

Info

Publication number
JPH0478213B2
JPH0478213B2 JP60213010A JP21301085A JPH0478213B2 JP H0478213 B2 JPH0478213 B2 JP H0478213B2 JP 60213010 A JP60213010 A JP 60213010A JP 21301085 A JP21301085 A JP 21301085A JP H0478213 B2 JPH0478213 B2 JP H0478213B2
Authority
JP
Japan
Prior art keywords
signal
level
automatic gain
control
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60213010A
Other languages
Japanese (ja)
Other versions
JPS6272227A (en
Inventor
Sadao Takenaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP21301085A priority Critical patent/JPS6272227A/en
Publication of JPS6272227A publication Critical patent/JPS6272227A/en
Publication of JPH0478213B2 publication Critical patent/JPH0478213B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

【発明の詳細な説明】 〔概要〕 自動利得制御回路において、入力する多値振巾
変調信号がアナログ/デイジタル変換器の正規信
号レベルの最大値以上又は最小値以下の場合自動
利得制御増幅器の利得を下げるようにし、中心し
きい値電圧の上下の正規信号レベル間にある場合
は利得を上げるようにし、その他で前に制御電圧
が選択されている場合はそれが保持され、それ以
外では制御電圧は零とされることによつて入力信
号の大小に拘わらず常に正しい制御が行なえる。
[Detailed Description of the Invention] [Summary] In an automatic gain control circuit, when the input multilevel amplitude modulation signal is higher than the maximum value or lower than the minimum value of the normal signal level of the analog/digital converter, the gain of the automatic gain control amplifier is increases the gain if it is between normal signal levels above and below the center threshold voltage, otherwise it retains the control voltage if it was previously selected, otherwise the control voltage By setting the value to zero, correct control can always be performed regardless of the magnitude of the input signal.

〔産業上の利用分野〕[Industrial application field]

本発明は、デイジタル通信に使用する多値振幅
変調信号又は多値直交振幅変調信号用自動利得制
御回路の改良に関するものである。
The present invention relates to an improvement in an automatic gain control circuit for multilevel amplitude modulation signals or multilevel quadrature amplitude modulation signals used in digital communications.

第3図は多値振幅変調信号伝送系のブロツク図
を示す。
FIG. 3 shows a block diagram of a multilevel amplitude modulation signal transmission system.

図において、変調部側では、入力したmビツト
の2値信号はデイジタル/アナログ変換器1でベ
ースバンド帯のn(=2m)値振幅変調信号(以下
n値AM信号と省略する)に変換された後、低域
フイルタ2を通つて変調器3に加えられる。
In the figure, on the modulation unit side, the input m-bit binary signal is converted into a baseband n (= 2 m ) value amplitude modulation signal (hereinafter abbreviated as n-value AM signal) by digital/analog converter 1. After that, it is applied to a modulator 3 through a low-pass filter 2.

ここで、ベースバンド帯のn値AM信号は発振
器4の出力によつて搬送波帯のn値AM信号に変
換される。
Here, the n-value AM signal in the baseband band is converted into the n-value AM signal in the carrier band by the output of the oscillator 4.

復調部側では、入力された搬送波帯のn値AM
信号は復調器5でキヤリア発生回路6の出力を用
いてベースバンド帯のn値AM信号に変換され、
低域フイルタ7を通つて、一部はクロツク再生回
路10でクロツクが抽出され、残りは自動利得制
御増幅器(以下AGC増幅器と省略する)8で正
規信号レベルに変換され、アナログ/デイジタル
変換器(以下A/D変換器と省略する)9でmビ
ツトの2値信号に変換される。
On the demodulator side, the n value AM of the input carrier band is
The signal is converted into a baseband n-value AM signal by the demodulator 5 using the output of the carrier generation circuit 6.
After passing through the low-pass filter 7, a part of the clock is extracted by the clock recovery circuit 10, and the rest is converted to a normal signal level by the automatic gain control amplifier (hereinafter abbreviated as AGC amplifier) 8, and then sent to the analog/digital converter ( The signal is converted into an m-bit binary signal by an A/D converter (hereinafter abbreviated as A/D converter) 9.

この時、A/D変換器とAGC増幅器を含む
AGC回路は入力する信号の振幅の如何に拘わら
ず、正しい制御が行われることが必要である。
At this time, it includes an A/D converter and an AGC amplifier.
The AGC circuit needs to be controlled correctly regardless of the amplitude of the input signal.

〔従来の技術〕[Conventional technology]

第4図はAGC回路の従来例のブロツク図、第
5図は第4図の動作説明図を示す。尚、入力する
AM信号は8値とする。
FIG. 4 is a block diagram of a conventional example of an AGC circuit, and FIG. 5 is an explanatory diagram of the operation of FIG. 4. Please enter
The AM signal is 8-value.

第4図において、入力した8値AM信号は
AGC増幅器8を通つてA/D変換器9に加えら
れる。
In Figure 4, the input 8-level AM signal is
The signal is applied to an A/D converter 9 through an AGC amplifier 8.

ここでは、第5図に示す様に、V1〜V7の7つ
のしきい値電圧で8値AM信号をa1,a2,a
3の2値デイジタル信号列に変換するが、かかる
しきい値電圧の上下のd/2(dはしきい値電圧
間の値)の値にある電圧が正規信号レベルとなつ
ている。例えば、◎のレベルの場合は110の信号
をa1,a2,a3より出力すると共に、もう一
つのしきい値電圧(正規のレベルに等しい)でこ
のレベルと正規のレベル(黒丸のレベル)とのず
れを検出し(誤差信号と云い、εで示す)、εと
a1とを用いてAGC増幅器8の利得を制御し、
このずれを補償する。
Here, as shown in FIG.
The normal signal level is a voltage at a value of d/2 above and below the threshold voltage (d is the value between the threshold voltages). For example, in the case of level ◎, a signal of 110 is output from a1, a2, and a3, and another threshold voltage (equal to the normal level) is used to differentiate this level from the normal level (black circle level). Detects the deviation (referred to as an error signal, indicated by ε), controls the gain of the AGC amplifier 8 using ε and a1,
Compensate for this deviation.

例えば、正規信号レベルより僅かに小さい8値
AM信号が入力した場合、V4より上にある信号
ではa1が1、εが0、V4より下にある信号で
はa1が0、εが1となるので、EX−OR回路
11から1が積分器12に加えられる。積分器1
2はこれを積分して制御信号を作り、これで例え
ばAGC増幅器の利得を上げる様に制御して8値
AM信号のレベルを正規の状態にする。入力信号
レベルが正規のレベルよりも大きい場合は逆とな
りV4より上の場合a1=1、ε=1、V4より下の
場合a1=0、ε=0となり、EX−OR回路の出力
が0となり、AGC増幅器の利得を下げる様に制
御される。
For example, 8 values slightly lower than the normal signal level.
When an AM signal is input, a1 is 1 and ε is 0 for a signal above V4, and a1 is 0 and ε is 1 for a signal below V4, so 1 from EX-OR circuit 11 is an integrator. Added to 12. Integrator 1
2 integrates this to create a control signal, and uses this to control, for example, to increase the gain of the AGC amplifier and generate 8 values.
Set the AM signal level to normal. If the input signal level is higher than the normal level, the opposite is true; if it is above V 4 , a 1 = 1, ε = 1; if it is below V 4 , a 1 = 0, ε = 0, and the EX-OR circuit The output becomes 0 and the gain of the AGC amplifier is controlled to be lowered.

尚、積分器12に加えられるEX−ORの出力
信号が1又は0の場合、0.5に相当するレベルの
時(1と0が同じ確率で入力する)に8値AM信
号は正規レベルとなる。
Note that when the output signal of EX-OR applied to the integrator 12 is 1 or 0, the 8-level AM signal becomes the normal level when the level corresponds to 0.5 (1 and 0 are input with the same probability).

又、A/D変換器9に加えられる入力信号はオ
フセツトはなく、正の部分と負の部分は対称的に
動くものとする。
It is also assumed that the input signal applied to the A/D converter 9 has no offset, and the positive and negative parts move symmetrically.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上記で説明した様に、入力する8値AM信号の
レベルが正規レベルよりも少し下つた時のεは
V4より上の部分では0、下の部分では1となる。
As explained above, when the level of the input 8-level AM signal is slightly lower than the normal level, ε is
It becomes 0 in the part above V4 and 1 in the part below.

一方入力多値振巾変調信号の各振巾は、所定伝
送時間内ではアナログ/デイジタル変換器の各正
規信号レベルに平均して分散されるように出力さ
れているため、振巾が正規信号レベルと異なる場
合正規信号レベルとなるように増幅器の利得は制
御される。しかし第5図に示す様に伝送路上の障
害等によつて入力信号レベルが急激に変化し、8
値AM信号のレベル(図中の×印)が非常に小さ
くなつて隣り合う信号点間のレベル差αdの信号
が入力したとする(α<1)。
On the other hand, each amplitude of the input multilevel amplitude modulation signal is output so as to be averaged and distributed to each normal signal level of the analog/digital converter within a predetermined transmission time, so the amplitude is equal to the normal signal level. The gain of the amplifier is controlled so that the normal signal level is obtained when the signal level is different from the normal signal level. However, as shown in Figure 5, the input signal level changes rapidly due to disturbances on the transmission path, etc.
Assume that the level of the value AM signal (indicated by an x in the figure) becomes very small and a signal with a level difference αd between adjacent signal points is input (α<1).

この時、EX−OR回路11の出力は第5図に
示す様に1と0の数が同じになるので、これを積
分器12で積分しても入力した8値AM信号のレ
ベルは正規と判定してAGC増幅器の利得は制御
されない。
At this time, the output of the EX-OR circuit 11 has the same number of 1s and 0s as shown in Figure 5, so even if this is integrated by the integrator 12, the level of the input 8-level AM signal is not normal. As a result, the gain of the AGC amplifier is not controlled.

即ち、αの状態によつては、 0の数が1よ
りも多い場合 1の数が0よりも多い場合
同数の場合の3通りの状態が考えられるが、
の場合は0の数が減少するので制御感度が低下
し、の場合は逆方向に制御され、の場合は制
御されない。
That is, depending on the state of α, the number of 0's is greater than 1. The number of 1's is greater than 0.
There are three possible situations in which the number is the same,
In the case of , the control sensitivity decreases because the number of 0s decreases, and in the case of , control is performed in the opposite direction, and in the case of , there is no control.

また、入力信号のレベルと正規レベルとの差が
あまり大きいと制御が正常に行われないと云う問
題点がある。
Another problem is that if the difference between the input signal level and the normal level is too large, control will not be performed properly.

〔問題点を解決する為の手段〕[Means for solving problems]

上記問題点は本発明により、入力多値振巾変調
信号を増幅する自動利得制御増幅器と、その出力
をデイジタル信号に変換するアナログ/デイジタ
ル変換器と、変換された出力デイジタル信号を選
択して自動利得制御増幅器に対する制御電圧を発
生する選択回路とよりなり、アナログ/デイジタ
ル変換器は、自動利得制御増幅器よりの多値振巾
変調信号を複数の等分に区分された正規信号レベ
ルのそれぞれの中間点のしきい値電圧で2値デイ
ジタル信号列に変換し、選択回路は入力多値振巾
変調信号が、アナログ/デイジタル変換器におけ
る最大正規信号レベル以上となつた場合、または
最小正規信号レベル以下となつた場合の2値デイ
ジタル信号にもとずいて自動利得制御増幅器の利
得を下げる制御信号を発生し、中心のしきい値電
圧の上下の正規信号レベル内にある場合の2値デ
イジタル信号にもとずいて自動利得制御増幅器の
利得を上げる制御電圧を発生し、それ以外で前に
選択された制御信号があればその制御電圧を保持
し、その他の場合は制御電圧を零とすることを特
徴とする自動利得制御回路によつて解決される。
The above problems can be solved by the present invention, which includes an automatic gain control amplifier that amplifies the input multilevel amplitude modulation signal, an analog/digital converter that converts the output into a digital signal, and an automatic gain control amplifier that selects the converted output digital signal. The analog/digital converter includes a selection circuit that generates a control voltage for the gain control amplifier, and the analog/digital converter converts the multi-level amplitude modulation signal from the automatic gain control amplifier to the intermediate level of each of the normal signal levels divided into a plurality of equal parts. When the input multilevel amplitude modulation signal exceeds the maximum normal signal level in the analog/digital converter, or below the minimum normal signal level, the selection circuit converts it into a binary digital signal string at the threshold voltage of the point A control signal is generated to lower the gain of the automatic gain control amplifier based on the binary digital signal when It initially generates a control voltage that increases the gain of the automatic gain control amplifier, otherwise holds the control voltage if there is a previously selected control signal, and otherwise sets the control voltage to zero. This problem is solved by the characteristic automatic gain control circuit.

〔作用〕[Effect]

本発明は、入力する多値AM信号のレベルが正
規信号レベルの最大値以上又は最小値以下になつ
た時にA/D変換器より出力される2値デイジタ
ル信号にもとずいて増幅器の利得は下げるように
され、中心のしきい値電圧の上下の正規信号レベ
ル内の場合には増幅器の利得は上げるようにさ
れ、その他で前に選択された制御信号のある場合
にはそれが保持され、その他は制御電圧は零とさ
れる。
In the present invention, the gain of the amplifier is determined based on the binary digital signal output from the A/D converter when the level of the input multilevel AM signal becomes higher than the maximum value or lower than the minimum value of the normal signal level. the gain of the amplifier is increased when within normal signal levels above and below the center threshold voltage, and otherwise the previously selected control signal, if any, is maintained; In other cases, the control voltage is set to zero.

即ち、しきい値を2つだけにして、途中のレベ
ルは見ない様にしたので、この時入力する多値
AM信号のレベルが小さくなつた時はEX−ORの
出力は1しか、大きくなつた時は0しか出力しな
いので誤ることがない。
In other words, we set only two thresholds and did not look at intermediate levels, so the multi-value input at this time
When the level of the AM signal becomes small, the EX-OR output is only 1, and when it becomes large, only 0 is output, so there is no error.

この為、入力レベルの如何に拘わらず正常な制
御ができる。
Therefore, normal control can be performed regardless of the input level.

〔実施例〕〔Example〕

第1図は本発明の実施例のブロツク図、第2図
は第1図の動作説明図で、第2図aは入力レベル
が正規レベルより大幅に下がつた場合、第2図b
〜dは入力信号レベルが少し上下した時の動作説
明図を示す。尚、全図を通じて同一符号は同一対
象物を示し、本発明の実施例で付加された部分は
点線の部分である。
FIG. 1 is a block diagram of an embodiment of the present invention, FIG. 2 is an explanatory diagram of the operation of FIG. 1, and FIG.
-d show diagrams explaining the operation when the input signal level goes up and down a little. The same reference numerals indicate the same objects throughout the drawings, and the parts added in the embodiment of the present invention are indicated by dotted lines.

そこで、第2図を参照しながら本発明の動作を
説明する。
Therefore, the operation of the present invention will be explained with reference to FIG.

まず、第2図aに示す様に、入力する8値AM
信号のレベルが正規信号レベルの最大値111及び
000より上及び下に、又は最小値100と011の間に
ある(斜線の部分)時のa1とεによつて制御信号
を形成する様にしている。
First, as shown in Figure 2a, input the 8-value AM
The signal level is the maximum normal signal level of 111 and
A control signal is formed by a 1 and ε when the value is above and below 000 or between the minimum value 100 and 011 (shaded area).

そこで、従来例と同じく正規信号レベルより大
幅にレベルが低下した8値AM信号(図中の×印
がそのレベルを示す)がA/D変換器9に入力し
た時、選択回路13に1000と0111が入力した時の
み1を積分器12に送出するので、前記と同じく
AGC増幅器は利得が大きくなる様に制御される。
尚、積分器12には選択回路13より入力がない
時は例えば前の値を保持する様になつている。
Therefore, when an 8-level AM signal whose level is significantly lower than the normal signal level (the x mark in the figure indicates the level) is input to the A/D converter 9, as in the conventional example, the selection circuit 13 receives 1000. Since 1 is sent to the integrator 12 only when 0111 is input, the same as above
The AGC amplifier is controlled to increase its gain.
Incidentally, when there is no input from the selection circuit 13 to the integrator 12, the previous value is held, for example.

ここで、選択回路の構成としては、例えばリー
ドオンリメモリで構成し、A/D変換器より出力
される4ビツトの信号をアドレスとして、1000,
0110が入力した時は1を、1111,0000が入力した
時は0を出力する様にしておけばよい。
Here, the configuration of the selection circuit is, for example, configured with a read-only memory, and uses a 4-bit signal output from an A/D converter as an address to select 1000, 1000,
It is sufficient to output 1 when 0110 is input, and 0 when 1111,0000 is input.

又、積分器12には選択回路13よりの入力が
ない時は、例えば前の値を保持する。
Further, when there is no input from the selection circuit 13 to the integrator 12, the previous value is held, for example.

次に、第2図bに示すレベルを持つ8値AM信
号が入力し、この信号のレベルが小さくなると第
2図cに示す様にa,d,e,f点で1が選択回
路13から積分器12に加えられるので、AGC
増幅器8は利得を増加する様に制御され、中心の
0.5で安定する。
Next, an 8-level AM signal having the level shown in Fig. 2b is input, and when the level of this signal becomes small, 1 is output from the selection circuit 13 at points a, d, e, and f as shown in Fig. 2c. Since it is added to the integrator 12, the AGC
Amplifier 8 is controlled to increase the gain and the center
Stable at 0.5.

一方、第2図bのレベルが大きくなると第2図
dに示す様に0が積分器12に加えられるので
AGC増幅器は利得が減少する様に制御される。
On the other hand, when the level in Fig. 2b becomes large, 0 is added to the integrator 12 as shown in Fig. 2d.
The AGC amplifier is controlled so that the gain is reduced.

尚、入力信号の振幅はランダムな値を取り、信
号の振幅が斜線と斜線の間しか取らない確率は非
常に小さいことを仮定しているが、この条件は実
用上、問題なく満たされる。
It is assumed that the amplitude of the input signal takes a random value and that the probability that the amplitude of the signal takes only between the diagonal lines is very small, but this condition is satisfied in practice without any problem.

又、本回路は搬送波帯の振幅変調信号又は直交
振幅変調信号及びトランスバーサル自動等化器の
タツプ係数器にも使用可能である。更に、AGC
増幅器を搬送波帯に配置しても全く同等の効果が
得られる。
The circuit can also be used for carrier band amplitude modulated signals or quadrature amplitude modulated signals and tap coefficient transformers for transversal automatic equalizers. Furthermore, AGC
Even if the amplifier is placed in the carrier band, exactly the same effect can be obtained.

〔発明の効果〕〔Effect of the invention〕

以上詳細に説明した様に、本発明によれば入力
レベルと正規レベルとの差が大きくても、小さく
ても常に正しく制御が行なわれると云う効果があ
る。
As described above in detail, the present invention has the advantage that control is always performed correctly even if the difference between the input level and the normal level is large or small.

これにより、誤り率の劣化、回線品質の劣化が
改善される。
This improves the deterioration of error rate and line quality.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例のブロツク図、第2図
は第1図の動作説明図、第3図は多値AM信号伝
送系のブロツク図、第4図は従来例のブロツク
図、第5図は第4図の動作説明図を示す。 図において、8はAGC増幅器、9はA/D変
換器、12は積分器、13は選択回路を示す。
Fig. 1 is a block diagram of an embodiment of the present invention, Fig. 2 is an explanatory diagram of the operation of Fig. 1, Fig. 3 is a block diagram of a multilevel AM signal transmission system, Fig. 4 is a block diagram of a conventional example, FIG. 5 shows an explanatory diagram of the operation of FIG. 4. In the figure, 8 is an AGC amplifier, 9 is an A/D converter, 12 is an integrator, and 13 is a selection circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 入力多値振巾変調信号を増幅する自動利得制
御増幅器と、その出力をデイジタル信号に変換す
るアナログ/デイジタル変換器と、変換された出
力デイジタル信号を選択して自動利得制御増幅器
に対する制御電圧を発生する選択回路とよりな
り、アナログ/デイジタル変換器は、自動利得制
御増幅器よりの多値振巾変調信号を複数の等分に
区分された正規信号レベルのそれぞれの中間点の
しきい値電圧で2値デイジタル信号列に変換し、
選択回路は入力多値振巾変調信号が、アナログ/
デイジタル変換器における最大正規信号レベル以
上となつた場合、または最小正規信号レベル以下
となつた場合の2値デイジタル信号にもとずいて
自動利得制御増幅器の利得を下げる制御信号を発
生し、中心のしきい値電圧の上下の正規信号レベ
ル内にある場合の2値デイジタル信号にもとずい
て自動利得制御増幅器の利得を上げる制御電圧を
発生し、それ以外で前に選択された制御信号があ
ればその制御電圧を保持し、その他の場合は制御
電圧を零とすることを特徴とする自動利得制御回
路。
1 An automatic gain control amplifier that amplifies the input multilevel amplitude modulation signal, an analog/digital converter that converts the output into a digital signal, and a control voltage for the automatic gain control amplifier by selecting the converted output digital signal. The analog/digital converter converts the multilevel amplitude modulation signal from the automatic gain control amplifier at the threshold voltage at the midpoint of each of the normal signal levels divided into a plurality of equal parts. Convert to a binary digital signal string,
The selection circuit selects whether the input multilevel amplitude modulation signal is analog/
A control signal is generated to lower the gain of the automatic gain control amplifier based on the binary digital signal when it exceeds the maximum normal signal level in the digital converter, or when it falls below the minimum normal signal level. Generates a control voltage that increases the gain of an automatic gain control amplifier based on a binary digital signal when it is within normal signal levels above and below a threshold voltage, and otherwise when a previously selected control signal is present. An automatic gain control circuit characterized in that the control voltage is maintained at one time, and the control voltage is set to zero in other cases.
JP21301085A 1985-09-26 1985-09-26 Automatic gain control circuit Granted JPS6272227A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21301085A JPS6272227A (en) 1985-09-26 1985-09-26 Automatic gain control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21301085A JPS6272227A (en) 1985-09-26 1985-09-26 Automatic gain control circuit

Publications (2)

Publication Number Publication Date
JPS6272227A JPS6272227A (en) 1987-04-02
JPH0478213B2 true JPH0478213B2 (en) 1992-12-10

Family

ID=16631998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21301085A Granted JPS6272227A (en) 1985-09-26 1985-09-26 Automatic gain control circuit

Country Status (1)

Country Link
JP (1) JPS6272227A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1473831A1 (en) * 2003-04-28 2004-11-03 CoreOptics, Inc., c/o The Corporation Trust Center Method and circuit for controlling amplification
US7636386B2 (en) * 2005-11-15 2009-12-22 Panasonic Corporation Method of continuously calibrating the gain for a multi-path angle modulator

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59144218A (en) * 1983-02-08 1984-08-18 Nippon Telegr & Teleph Corp <Ntt> Multilevel discriminator

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59144218A (en) * 1983-02-08 1984-08-18 Nippon Telegr & Teleph Corp <Ntt> Multilevel discriminator

Also Published As

Publication number Publication date
JPS6272227A (en) 1987-04-02

Similar Documents

Publication Publication Date Title
EP0153708B1 (en) Multi-level decision circuit
US4875049A (en) Automatic level control circuit for an ad convertor
US4250458A (en) Baseband DC offset detector and control circuit for DC coupled digital demodulator
US3731199A (en) Multilevel signal transmission system
EP0296253A1 (en) Discrimination timing control circuit
WO1994018772A1 (en) Error tracking loop
EP0308891B1 (en) Stepped square-QAM demodulator utilizing all signal points to generate control signals
JPH04233850A (en) Multivalue digital signal receiver
US4553102A (en) Multilevel amplitude modulation demodulator with DC drift compensation
EP0118119A2 (en) Timing synchronizing circuit
US4860010A (en) Automatic drift control circuit
US4544894A (en) DC Voltage control circuits
JPH0478213B2 (en)
JP3378397B2 (en) Four-level FSK demodulation circuit and digital demodulation method of multi-level signal
JP3610356B2 (en) Wireless communication apparatus and quadrature amplitude demodulation circuit thereof
JPS60174550A (en) Code regenerating circuit
JPS59144218A (en) Multilevel discriminator
JPH0611122B2 (en) Multi-value identification circuit
JP4053972B2 (en) Wireless communication apparatus and quadrature amplitude demodulation circuit thereof
JP2932775B2 (en) Demodulator
JPH0262983B2 (en)
JPH0554298B2 (en)
JP2587432B2 (en) Effective area judgment signal detection circuit
JPS61236217A (en) Offset voltage correction circuit
JPS61198849A (en) Selective control carrier recovery system