JPH0478050B2 - - Google Patents
Info
- Publication number
- JPH0478050B2 JPH0478050B2 JP59163867A JP16386784A JPH0478050B2 JP H0478050 B2 JPH0478050 B2 JP H0478050B2 JP 59163867 A JP59163867 A JP 59163867A JP 16386784 A JP16386784 A JP 16386784A JP H0478050 B2 JPH0478050 B2 JP H0478050B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- input
- switching control
- composite
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000002131 composite material Substances 0.000 claims description 19
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
発明の技術分野
本発明は、温度による特性変動を補償したアナ
ログスイツチ回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION Technical Field of the Invention The present invention relates to an analog switch circuit that compensates for characteristic fluctuations due to temperature.
従来技術と問題点
中継器のモニタ回路等に於いて、複数チヤネル
のうちの1チヤネルを選択してモニタするアナロ
グスイツチ回路が設けられている。このようなア
ナログスイツチ回路に於いては、直線性が良く且
つ低消費電力であることが要望されており、この
ような要望を満たす為に、第1図に示す構成が先
に提案された。同図に於いて、IN1,IN2はア
ナログ信号の入力端子、CT1,CT2は切換制御
信号の入力端子、REFは比較基準電圧の入力端
子、OUTは出力端子、VEEは電源電圧、Q1〜Q
3,Q11〜Q13,QC0〜QC2,Q21〜Q
26はトランジスタ、R1〜R9,Rwは抵抗であ
る。Prior Art and Problems A repeater monitor circuit is provided with an analog switch circuit that selects and monitors one channel out of a plurality of channels. Such an analog switch circuit is required to have good linearity and low power consumption, and in order to meet these demands, the configuration shown in FIG. 1 was previously proposed. In the figure, IN1 and IN2 are analog signal input terminals, CT1 and CT2 are switching control signal input terminals, REF is a comparison reference voltage input terminal, OUT is an output terminal, V EE is a power supply voltage, and Q1 to Q
3, Q11~Q13, QC0~QC2, Q21~Q
26 is a transistor, and R 1 to R 9 and Rw are resistors.
トランジスタQ2,Q12はnpn型、トランジ
スタQ3,Q13はpnp型で、トランジスタQ
2,Q3により入力端子IN1対応の複合トラン
ジスタ回路を構成し、トランジスタQ12,Q1
3により入力端子IN2対応の複合トランジスタ
回路を構成している。又入力端子CT1,CT2か
ら切換制御信号がベースに加えられるトランジス
タQC1,QC2は、入力端子REFからの比較基準
電圧がベースに加えられるトランジスタQC0と
共に、入力端子IN1,IN2対応の切換制御回路
を構成しており、トランジスタQ23は共通の電
流源を構成している。又トランジスタQ25,Q
26により出力段を構成している。 Transistors Q2 and Q12 are npn type, transistors Q3 and Q13 are pnp type, and transistor Q
2, Q3 constitute a composite transistor circuit corresponding to input terminal IN1, and transistors Q12, Q1
3 constitutes a composite transistor circuit corresponding to the input terminal IN2. In addition, transistors QC1 and QC2, whose bases receive switching control signals from input terminals CT1 and CT2, together with transistor QC0, whose bases receive a comparison reference voltage from input terminal REF, form a switching control circuit corresponding to input terminals IN1 and IN2. The transistor Q23 constitutes a common current source. Also, transistor Q25, Q
26 constitutes an output stage.
第1図に於いては、2チヤンネルのアナログ信
号を切換えて出力端子OUTに出力する場合を示
すしているが、更に多くのチヤンネルのアナログ
信号を切換えて出力する構成とすることも可能で
あり、その場合も、切換制御回路に於ける電流源
のトランジスタQ23は1個で済むものである。 Although Figure 1 shows the case where two channels of analog signals are switched and output to the output terminal OUT, it is also possible to configure a configuration in which more channels of analog signals are switched and output. In that case as well, only one current source transistor Q23 is required in the switching control circuit.
例えば、入力端子CT1にハイレベルの切換制
御信号を加えと、トランジスタQC0とトランジ
スタQC1,QC2とは差動対を構成しているの
で、トランジスタQC1がオンとなることにより、
トランジスタQC2,QC0はオフとなる。従つ
て、トランジスタQ2,Q3からなる複合トラン
ジスタ回路が動作状態となり、入力端子IN1に
加えられたアナログ信号は、出力端子OUTから
出力される。又トランジスタQ12,Q13から
なる複合トランジスタ回路は、非動作状態である
から、入力端子IN2に加えられたアナログ信号
は出力されないことになる。 For example, when a high-level switching control signal is applied to input terminal CT1, transistor QC1 turns on because transistor QC0 and transistors QC1 and QC2 form a differential pair.
Transistors QC2 and QC0 are turned off. Therefore, the composite transistor circuit consisting of transistors Q2 and Q3 becomes operational, and the analog signal applied to the input terminal IN1 is output from the output terminal OUT. Furthermore, since the composite transistor circuit consisting of transistors Q12 and Q13 is in an inactive state, the analog signal applied to the input terminal IN2 is not output.
電流源を構成するトランジスタQ23に流れる
電流をI0、トランジスタQC1に流れる電流をI1、
トランジスタQ3に流れる電流をI2、抵抗R1に流
れる電流をI3、トランジスタQ25に流れる電流
をI4、又トランジスタQ26を介して抵抗Rwに
流れる電流をI5とすると、
I1≒I0 ……(1)
I2≒I4≒I5 ……(2)
となり、トランジスタQ1,Q2,Q3のベー
ス・エミツタ間電圧をVBE1、VBE2、VBE3として、
VBE≒VBE1≒VBE2≒VBE3とすると、
VIN1=−R1I3−VBE3+VBE2+VBE1
=−R1I3+VBE ……(3)
となる。なおVIN1は入力端子IN1に加えられる
アナログ信号である。 The current flowing through the transistor Q23 constituting the current source is I 0 , the current flowing through the transistor QC1 is I 1 ,
If the current flowing through transistor Q3 is I 2 , the current flowing through resistor R 1 is I 3 , the current flowing through transistor Q25 is I 4 , and the current flowing through transistor Q26 through resistor Rw is I 5 , then I 1 ≒ I 0 ...(1) I 2 ≒I 4 ≒I 5 ...(2) and the base-emitter voltages of transistors Q1, Q2, Q3 are V BE1 , V BE2 , V BE3 ,
If V BE ≒V BE1 ≒V BE2 ≒V BE3 , then V IN1 = −R 1 I 3 −V BE3 +V BE2 +V BE1 = −R 1 I 3 +V BE ……(3). Note that V IN1 is an analog signal applied to the input terminal IN1.
トランジスタQ2の電流利得が大きいので、 I2=I3−I1 ……(4) となる。 Since the current gain of transistor Q2 is large, I 2 =I 3 -I 1 (4).
出力電圧VOUTは、トランジスタQ26を介し
て抵抗Rwに流れる電流I5により、
VOUT=−RwI5 ……(5)
となる。従つて、前述の(1)〜(5)式から、
VOUT=−RwI2
=−Rw(I3−I1)
=−Rw〔−(1/R1)(VIN1−VBE)−I0〕
=(Rw/R1)VIN1+RwI0
−(Rw/R1)VBE ……(6)
となる。 The output voltage V OUT becomes V OUT =−RwI 5 (5) due to the current I 5 flowing to the resistor Rw via the transistor Q26. Therefore, from equations (1) to (5) above, V OUT = −RwI 2 = −Rw (I 3 − I 1 ) = −Rw [− (1/R 1 ) (V IN1 − V BE ) − I 0 ] = (Rw/R 1 ) V IN1 + RwI 0 − (Rw/R 1 ) V BE ……(6).
出力電圧VOUTには(6)式から判るように、ベー
ス・エミツタ間電圧VBEの項が含まれ、このベー
ス・エミツタ間電圧VBEは温度依存性を有するも
のであり、このVBEの温度系数をk〔mV/℃〕と
すると、出力電圧VOUTは、(Rw/R1)k〔mV/
℃〕の温度係数を有するものとなる。即ち、先に
提案された第1図のアナログスイツチ回路は、広
い直線性を有し、且つ低消費電力のものである
が、入力段トランジスタQ1,Q11を含む複合
トランジスタ回路のnpnトランジスタとpnpトラ
ンジスタとのVBEにより、出力電圧が温度変動に
より変動する欠点があつた。 As can be seen from equation (6), the output voltage V OUT includes a term of the base-emitter voltage V BE , and this base-emitter voltage V BE has temperature dependence . If the temperature coefficient is k [mV/℃], the output voltage V OUT is (Rw/R 1 )k [mV/℃].
℃]. That is, the previously proposed analog switch circuit of FIG. 1 has wide linearity and low power consumption, but the npn transistor and pnp transistor of the composite transistor circuit including the input stage transistors Q1 and Q11. Due to the VBE , the output voltage fluctuates due to temperature fluctuations.
発明の目的
本発明は、低消費電力と広範囲の直線性を維持
しながら、温度変化による特性変動を補償するこ
とを目的とするものである。OBJECT OF THE INVENTION The present invention aims to compensate for characteristic fluctuations due to temperature changes while maintaining low power consumption and wide range linearity.
発明の構成
本発明は、複数の入力端子からの入力アナログ
信号がそれぞれ加えられる前記入力端子対応の入
力段トランジスタと、この入力段トランジスタの
出力がベースに加えられるnpnトランジスタ及び
このnpnトランジスタのエミツタがベースに接続
されたpnpトランジスタからなる前記入力端子対
応の複合トランジスタ回路と、この複合トランジ
スタ回路の動作、非動作を切換制御信号に従つて
制御する前記複合トランジスタ回路対応のトラン
ジスタを含む切換制御回路と、この切換制御回路
のトランジスタに対して共通の電流源とを備え。
前記複合トランジスタ回路の前記pnpトランジス
タと直列に温度補償用のダイオードを接続したも
のである。以下実施例について詳細に説明する。Structure of the Invention The present invention provides an input stage transistor corresponding to the input terminal to which input analog signals from a plurality of input terminals are respectively applied, an npn transistor to the base of which the output of the input stage transistor is applied, and an emitter of the npn transistor. a switching control circuit including a composite transistor circuit corresponding to the input terminal and comprising a pnp transistor connected to a base, and a transistor corresponding to the composite transistor circuit that controls operation and non-operation of the composite transistor circuit according to a switching control signal; , and a common current source for the transistors of this switching control circuit.
A temperature compensation diode is connected in series with the PNP transistor of the composite transistor circuit. Examples will be described in detail below.
発明の実施例
第2図は、本発明の実施例の要部回路図であ
り、第1図と同一符号は同一部分を示し、Q4,
Q14は温度補償用のダイオードである。この実
施例では、npnトランジスタのベース・コレクタ
間を接続してダイオードを構成しているものであ
るが、通常のダイオードとすることも可能であ
る。このダイオードは、複合トランジスタ回路の
pnpトランジスタQ3,Q13のエミツタに接続
されている。VBE4をダイオードQ4のベース・エ
ミツタ間電圧とすると、前述の(3)式は、
VIN1=−R1I3−VBE4−VBE3+VBE2
+VBE1=−R1I3 ……(7)
となり、出力電圧VOUTは、(1)、(2)、(4)、(5)、(7)
式より、
VOUT=−RwI2
=−Rw(I3−I1)
=−Rw〔−(VIN1/R1)−I0〕
=(Rw/R1)VIN1+RwI0 ……(8)
となる。即ち、(8)式にはVBEの項が含まれないの
で、出力電圧VOUTは温度依存性がないことにな
る。Embodiment of the Invention FIG. 2 is a circuit diagram of a main part of an embodiment of the present invention, in which the same reference numerals as in FIG. 1 indicate the same parts, Q4,
Q14 is a diode for temperature compensation. In this embodiment, a diode is formed by connecting the base and collector of an npn transistor, but it is also possible to use a normal diode. This diode is used in a composite transistor circuit.
It is connected to the emitters of pnp transistors Q3 and Q13. If V BE4 is the voltage between the base and emitter of diode Q4, the above equation (3) is: V IN1 = −R 1 I 3 −V BE4 −V BE3 +V BE2 +V BE1 = −R 1 I 3 ……(7 ), and the output voltage V OUT is (1), (2), (4), (5), (7)
From the formula, V OUT = −RwI 2 = −Rw (I 3 − I 1 ) = −Rw [− (V IN1 / R 1 ) − I 0 ] = (Rw / R 1 ) V IN1 + RwI 0 ……(8 ) becomes. That is, since equation (8) does not include the term V BE , the output voltage V OUT has no temperature dependence.
切換制御回路により動作、非動作を制限される
複合トランジスタ回路と、入力端子IN1,IN2
との間には、エミツタ・フオロア構成の入力段ト
ランジスタQ1,Q2を接続する必要があり、そ
れにより温度依存性を有するベース・エミツタ間
電圧VBEの影響が生じるものであるが、温度補償
用のダイオードQ4,Q14を複合トランジスタ
回路に接続することにより、出力電圧VOUTは温
度依存性がないものとなる。 A composite transistor circuit whose operation and non-operation are restricted by a switching control circuit, and input terminals IN1 and IN2
It is necessary to connect the input stage transistors Q1 and Q2 of emitter-follower configuration between the By connecting the diodes Q4 and Q14 to the composite transistor circuit, the output voltage V OUT becomes independent of temperature.
発明の効果
以上説明したように、本発明は、複数の入力ア
ナログ信号がそれぞれ加えられる入力段トランジ
スタQ1,Q11と、該入力段トランジスタQ
1,Q11の出力が加えられるnpnトランジスタ
Q2,Q12とpnpトランジスタQ3,Q13と
かなる複合トランジスタ回路と、該複合トランジ
スタ回路の動作、非動作を制御するトランジスタ
QC0,QC1,QC2等からなる切換制御回路と
を備え、前記複合トランジスタ回路に温度補償用
のダイオードQ4,Q14を接続したもので、出
力端子OUTから出力される出力電圧VOUTがトラ
ンジスタのベース・エミツタ間電圧VBEに依存し
ないものとなり、温度変動に対しても、安定した
出力電圧VOUTとなる。従つて、単一又は複数の
入力アナログ信号のうちの一つのアナログ信号を
切換選択して出力するアナログスイツチ回路に於
いて、その出力電圧精度を向上することができる
利点がある。Effects of the Invention As explained above, the present invention provides input stage transistors Q1 and Q11 to which a plurality of input analog signals are respectively applied, and the input stage transistor Q.
1. A composite transistor circuit consisting of npn transistors Q2, Q12 and pnp transistors Q3, Q13 to which the output of Q11 is applied, and a transistor that controls the operation and non-operation of the composite transistor circuit.
It is equipped with a switching control circuit consisting of QC0, QC1, QC2, etc., and temperature compensation diodes Q4 and Q14 are connected to the composite transistor circuit, so that the output voltage V OUT output from the output terminal OUT is connected to the base of the transistor. This does not depend on the emitter-to-emitter voltage V BE , and the output voltage V OUT remains stable even with temperature fluctuations. Therefore, in an analog switch circuit that selects and outputs one analog signal from a single input analog signal or a plurality of input analog signals, there is an advantage that the output voltage accuracy can be improved.
第1図は先に提案されたアナログスイツチ回
路、第2図は本発明の実施例の回路図である。
IN1,IN2はアナログ信号の入力端子、CT
1,CT2は切換制御信号の入力端子、REFは比
較基準電圧の入力端子、OUTは出力端子、VEEは
電源電圧、Q1〜Q3,Q11〜Q13,QC0
〜QC2,Q21〜Q26はトランジスタ、R1〜
R9,Rwは抵抗、Q4〜Q14は温度補償用のダ
イオードである。
FIG. 1 is a previously proposed analog switch circuit, and FIG. 2 is a circuit diagram of an embodiment of the present invention. IN1 and IN2 are analog signal input terminals, CT
1, CT2 is the input terminal of the switching control signal, REF is the input terminal of the comparison reference voltage, OUT is the output terminal, V EE is the power supply voltage, Q1 to Q3, Q11 to Q13, QC0
~QC2, Q21~Q26 are transistors, R1 ~
R 9 and Rw are resistors, and Q4 to Q14 are diodes for temperature compensation.
Claims (1)
れぞれ加えられる前記入力端子対応の入力段トラ
ンジスタと、 該入力段トランジスタの出力がベースに加えら
れるnpnトランジスタと、該npnトランジスタの
エミツタがベースに接続されたpnpトランジスタ
とからなる前記入力端子対応の複合トランジスタ
回路と、 該複合トランジスタ回路の動作、非動作を切換
制御信号に従つて制御する前記複合トランジスタ
回路対応のトランジスタを含む切換制御回路と、 該切換制御回路のトランジスタに対して共通の
電流源とを備え、 前記複合トランジスタ回路の前記pnpトランジ
スタと直列に温度補償用のダイオードを接続した
ことを特徴とするアナログスイツチ回路。[Claims] 1. An input stage transistor corresponding to the input terminal to which input analog signals from a plurality of input terminals are respectively applied, an npn transistor to whose base the output of the input stage transistor is applied, and an emitter of the npn transistor. a composite transistor circuit corresponding to the input terminal, comprising a pnp transistor connected to the base; and a switching control including a transistor corresponding to the composite transistor circuit, which controls operation and non-operation of the composite transistor circuit according to a switching control signal. An analog switch circuit comprising: a current source common to the transistors of the switching control circuit; and a temperature compensation diode connected in series with the PNP transistor of the composite transistor circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16386784A JPS6143017A (en) | 1984-08-06 | 1984-08-06 | Analog swtich circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16386784A JPS6143017A (en) | 1984-08-06 | 1984-08-06 | Analog swtich circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6143017A JPS6143017A (en) | 1986-03-01 |
JPH0478050B2 true JPH0478050B2 (en) | 1992-12-10 |
Family
ID=15782276
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16386784A Granted JPS6143017A (en) | 1984-08-06 | 1984-08-06 | Analog swtich circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6143017A (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6381534U (en) * | 1986-11-18 | 1988-05-28 | ||
JPS63269949A (en) * | 1987-04-28 | 1988-11-08 | Kawasaki Kiko Kk | Method for controlling pressurization in fine rolling machine for manufacturing green tea and device therefor |
JPH0789870B2 (en) * | 1991-06-03 | 1995-10-04 | サスイ製茶合資会社 | Tea leaf refining method and refining machine |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53105347A (en) * | 1977-02-25 | 1978-09-13 | Nec Corp | Transistor circuit |
JPS541851A (en) * | 1977-06-07 | 1979-01-09 | Mitsubishi Electric Corp | Ground-fault detector |
JPS5797226A (en) * | 1980-12-08 | 1982-06-16 | Toko Inc | Signal switching circuit |
JPS57162521A (en) * | 1981-03-30 | 1982-10-06 | Toshiba Corp | Gate circuit |
JPS59171A (en) * | 1982-06-25 | 1984-01-05 | Ricoh Co Ltd | Developing device |
-
1984
- 1984-08-06 JP JP16386784A patent/JPS6143017A/en active Granted
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53105347A (en) * | 1977-02-25 | 1978-09-13 | Nec Corp | Transistor circuit |
JPS541851A (en) * | 1977-06-07 | 1979-01-09 | Mitsubishi Electric Corp | Ground-fault detector |
JPS5797226A (en) * | 1980-12-08 | 1982-06-16 | Toko Inc | Signal switching circuit |
JPS57162521A (en) * | 1981-03-30 | 1982-10-06 | Toshiba Corp | Gate circuit |
JPS59171A (en) * | 1982-06-25 | 1984-01-05 | Ricoh Co Ltd | Developing device |
Also Published As
Publication number | Publication date |
---|---|
JPS6143017A (en) | 1986-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1172711A (en) | Current mirror circuit | |
JPS6093530A (en) | Constant current source circuit | |
US4475077A (en) | Current control circuit | |
US5404097A (en) | Voltage to current converter with negative feedback | |
US4516081A (en) | Voltage controlled variable gain circuit | |
US4591804A (en) | Cascode current-source arrangement having dual current paths | |
US6054897A (en) | Differential amplifier constituted of bipolar transistors | |
JPH08265060A (en) | Voltage to current conversion circuit | |
US4603290A (en) | Constant-current generating circuit | |
US5164658A (en) | Current transfer circuit | |
US4260945A (en) | Regulated current source circuits | |
JPH0478050B2 (en) | ||
JPS6364084B2 (en) | ||
KR960014114B1 (en) | Current mirror circuit | |
US5140181A (en) | Reference voltage source circuit for a Darlington circuit | |
US4724397A (en) | Trimmable differential amplifier having a zero temperature coefficient offset voltage and method | |
US4251778A (en) | Circuit with electrically controlled gain | |
US4389619A (en) | Adjustable-gain current amplifier for temperature-independent trimming | |
US3999140A (en) | Bias current circuit | |
JPS6357808B2 (en) | ||
JPH0464205B2 (en) | ||
US4345216A (en) | Compensation of base-current-related error in current mirror amplifier circuitry | |
JP3406468B2 (en) | Constant voltage generator | |
JPH03284004A (en) | Emitter-follower circuit | |
JPH0421363B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |