JPH047768A - Buffer control system for computer system - Google Patents
Buffer control system for computer systemInfo
- Publication number
- JPH047768A JPH047768A JP2114536A JP11453690A JPH047768A JP H047768 A JPH047768 A JP H047768A JP 2114536 A JP2114536 A JP 2114536A JP 11453690 A JP11453690 A JP 11453690A JP H047768 A JPH047768 A JP H047768A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- memory
- software
- virtual memory
- hardware
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 title claims abstract description 62
- 238000007726 management method Methods 0.000 claims description 32
- 238000004891 communication Methods 0.000 claims description 16
- 238000010586 diagram Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
Landscapes
- Computer And Data Communications (AREA)
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は仮想メモリを搭載する計算機システムが通信回
線を介して交信する場合の通信制御用バッファのメモリ
管理に利用する。本発明は実メモリ上に連続して格納さ
れていないページ内の複数個のバッファを仮想メモリ上
の連続空間として利用者へ提供する計算機システムのバ
ッファ管理方式に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention is used for memory management of a communication control buffer when a computer system equipped with a virtual memory communicates via a communication line. The present invention relates to a buffer management method for a computer system that provides a user with a plurality of buffers in pages that are not stored contiguously in real memory as contiguous space in virtual memory.
本発明は仮想メモリを搭載する計算機システムのバッフ
ァ管理方式において、
ソフトウェアのバッファ管理モジュールが行っていたペ
ージ内のブロック単位(ページ内の可変の一単位)の仮
想メモリの管理をハードウェアで行うことにより、
ソフトウェア側の処理を単純化し、ソフトウェアの作成
を容易にできるようにしたものである。In a buffer management method for a computer system equipped with virtual memory, the present invention uses hardware to manage virtual memory in block units within a page (a variable unit within a page), which was previously performed by a software buffer management module. This simplifies the processing on the software side, making it easier to create software.
従来、この種の計算機ンステムにおけるハンファ資源の
管理は仮想メモリ上のバッファ資源を効率的に使用する
ことを目的としてページ内を複数個の固定長のバ、ソフ
ァに分割して管理し、バッファ資源の管理光は要求され
た個数分の空きバッファをチエインして利用者にバッフ
ァ資源として提供しており、ページ内のバッファを複数
交信パスで使用した場合にバッファの確保個数が一定で
なく、かつ確保契機と解放契機に交信パス間での順序性
がないことから、ある−時点での複数個の空きバッファ
が仮想メモリ上の連続空間に存在するとは限らなかった
。従って、送受信電文が複数個のバッファにまたがる場
合、送受信電文は仮想メモリ上の連続空間に格納される
保証がなかった。Traditionally, Hanwha resources in this type of computer system have been managed by dividing a page into multiple fixed-length bars and couches in order to efficiently use buffer resources on virtual memory. The management light chains the requested number of free buffers and provides them to the user as buffer resources, and when the buffers in a page are used in multiple communication paths, the number of buffers secured is not constant, and Since there is no order in the allocation trigger and the release trigger between communication paths, a plurality of free buffers at a certain point in time do not necessarily exist in a continuous space on the virtual memory. Therefore, when transmitted and received messages span multiple buffers, there is no guarantee that the transmitted and received messages will be stored in a continuous space on the virtual memory.
上述した従来のバッファ資源の管理方式は実メモリを効
率的に使用する目的から仮想メモリのページ内を複数個
のバッファに分割して利用者に提供しており、利用者の
送受信電文が1バツフアサイズより大きい場合にバッフ
ァ管理光は複数個のバッファをチエインして利用者に提
供していた。In the conventional buffer resource management method described above, in order to use real memory efficiently, a virtual memory page is divided into multiple buffers and provided to the user, and the user's sending and receiving messages are the size of one buffer. In cases where the size of the buffer is larger, the buffer management light chains multiple buffers and provides them to the user.
利用者が複数個バッファを使用して送受信電文を格納す
るときにチエインされたバッファは仮想メモリ上の連続
空間になるとは限らず、従って、送信電文を連続した仮
想メモリ空間から不連続のバッファ空間への分解(以後
セグメントと略す)時、およびチエインされた受信電文
を不連続のバッファ空間から連続した仮想メモリ空間へ
の組立て(以後アセンブルと略す)時にバッファのチエ
イン状態を意識したバッファ単位のセグメント制御とア
センブル制御が必要なことからセグメント処理とアセン
ブル処理が複雑になる欠点があった。When a user uses multiple buffers to store transmitted and received messages, the chained buffers are not necessarily contiguous spaces in virtual memory. Segments in buffer units that take into account the chained state of buffers when disassembling (hereinafter abbreviated as segments) and assembling chained received messages from discontinuous buffer spaces into continuous virtual memory space (hereinafter abbreviated as assembling). Since control and assembly control are required, segment processing and assembly processing are complicated.
本発明はこのような欠点を除去するもので、ソフトウェ
ア側の処理を単純化し、ソフトウェアの作成を容易にす
ることができる方式を提供することを目的とする。The present invention aims to eliminate such drawbacks and to provide a method that can simplify processing on the software side and facilitate the creation of software.
本発明は、通信回線を介して相手装置と交信する通信制
御手段と、この通信制御手段が利用するバッファメモリ
とを備え、このバッファメモリは仮想メモリであり、実
メモリにこの仮想メモリを割付ける制御装置を備えた計
算機システムのバッファ管理方式において、前記制御装
置は、前記実メモリ上のブロックを単位として前記仮想
のバッファメモリ上の連続するアドレスに可変長の領域
を割付ける手段を含むことを特徴とする。The present invention includes a communication control means for communicating with a partner device via a communication line, and a buffer memory used by this communication control means, and this buffer memory is a virtual memory, and this virtual memory is allocated to real memory. In a buffer management method for a computer system including a control device, the control device includes means for allocating a variable length area to consecutive addresses on the virtual buffer memory in units of blocks on the real memory. Features.
利用者からバッファ確保要求を受けたときに、バッファ
管理手段がオペレーティングシステムに利用者が指定し
た大きさの仮想メモリ空間の確保要求を行い、オペレー
ティングシステムが管理テーブルを参照して連続する空
きブロックを取得し、論理アドレスと仮想空間のサイズ
を指定してハードウェアに実メモリ空間の割付けを要求
し、ハードウェアがブロック単位に実メモリを割付ける
。When a buffer allocation request is received from a user, the buffer management means requests the operating system to allocate a virtual memory space of the size specified by the user, and the operating system refers to the management table and allocates consecutive free blocks. It requests the hardware to allocate real memory space by specifying the logical address and virtual space size, and the hardware allocates real memory in blocks.
バッファの解放要求を受けたときには、オペレーティン
グシステムが論理アドレスを指定し、ハードウェアが実
メモリ空間を解放して未使用表示を行う。When a buffer release request is received, the operating system specifies a logical address, and the hardware releases the real memory space and displays it as unused.
これにより、ソフトウェア側のバッファの管理およびバ
ッファを用いたセグメント、アセンブル処理を単純化す
ることができ、ソフトウェアの作成を容易にすることが
できる。This makes it possible to simplify buffer management on the software side and segment and assemble processing using the buffers, making it easier to create software.
次に、本発明実施例を図面に基づいて説明する。 Next, embodiments of the present invention will be described based on the drawings.
第1図は本発明実施例の全体構成を示すブロック図であ
る。FIG. 1 is a block diagram showing the overall configuration of an embodiment of the present invention.
本発明実施例は、通信回線を介して相手装置と交信する
通信制御手段1と、この通信制御手段1が利用する図外
のバッファメモリとを備え、このバッファメモリは仮想
メモリであり、実メモリ4にこの仮想メモリを割付ける
制御装置5を備え、この制御装置5には、実メモリ4上
のブロックを単位として仮想のバッファメモリ上の連続
するアドレスに可変長の領域を割付ける手段を含む。The embodiment of the present invention includes a communication control means 1 that communicates with a partner device via a communication line, and a buffer memory (not shown) used by this communication control means 1, and this buffer memory is a virtual memory and a real memory. 4 is provided with a control device 5 for allocating this virtual memory, and this control device 5 includes means for allocating a variable length area to consecutive addresses on the virtual buffer memory in units of blocks on the real memory 4. .
第2図は本発明実施例におけるメモリの利用者の電文格
納域の内容とバッファ内の電文内容との関係を示す図、
第3図は本発明実施例の論理アドレスの構成を示す図、
第4図は本発明実施例の仮想メモリと実メモリのマンピ
ングのための管理テーブルの関係を示す図、第5図は本
発明実施例のバッファ域へのアクセス時にメモリの境界
を意識する制御装置5の制御の流れを示すフローチャー
トである。FIG. 2 is a diagram showing the relationship between the contents of the message storage area of the memory user and the message contents in the buffer in the embodiment of the present invention;
FIG. 3 is a diagram showing the configuration of logical addresses in the embodiment of the present invention;
FIG. 4 is a diagram showing the relationship between the management table for manipulating virtual memory and real memory in the embodiment of the present invention, and FIG. 5 is a control device that is aware of memory boundaries when accessing the buffer area in the embodiment of the present invention. 5 is a flowchart showing the flow of control in step 5.
仮想メモリ上の利用者電文域のデータAは第2図に示す
ように、6個のバッファ域にデータA1からA6として
格納され、それぞれのバッファの先頭に通信制御用のヘ
ッダH1からH6が付加される。また、利用者電文域の
データAは実メモリ4上の連続空間に格納されるが、バ
ッファ域のデータA1からA6は実メモリ4上の連続空
間には格納されない。As shown in Figure 2, data A in the user message area on the virtual memory is stored in six buffer areas as data A1 to A6, and headers H1 to H6 for communication control are added to the beginning of each buffer. be done. Further, data A in the user message area is stored in a continuous space on the real memory 4, but data A1 to A6 in the buffer area are not stored in a continuous space on the real memory 4.
仮想メモリの論理アドレスは第3図に示すように、セグ
メント番号!、ページ番号m1ブロツク番号n1および
ブロック内相対位dにより構成される。また、第4図に
おいて■はセグメント管理テーブノベ■はページ管理テ
ーブル、■はブロック管理テーブルを示し、実メモリ■
上の空間と仮想メモリ■上の空間に格納されるデータの
対応関係を示す。As shown in Figure 3, the logical address of virtual memory is the segment number! , page number m1, block number n1, and intra-block relative position d. In Fig. 4, ■ indicates a segment management table, ■ indicates a page management table, ■ indicates a block management table, and real memory ■ indicates a page management table.
The correspondence relationship between the space above and the data stored in the space above the virtual memory ■ is shown.
次に、本発明実施例の通信制御におけるバッファ管理の
仮想方式のうちバッファの確保およびバッファの解放に
ついて第1図および第2図を参照して説明する。Next, buffer reservation and buffer release will be described with reference to FIGS. 1 and 2, among the virtual methods of buffer management in communication control according to the embodiment of the present invention.
バッファ管理手段3に対して利用者10がバッファの確
保要求を行った場合、バッファ管理手段3はオペレーテ
ィングシステム2に対して利用者1゜が指定した大きさ
の仮想メモリ空間の確保要求を行い、オペレーティング
システム2から返却された論理アドレスをバッファアド
レスとして利用者10に返却する。バッファ管理手段3
側が仮想メモリ空間の割当てを直接行うことはない。When the user 10 requests the buffer management means 3 to secure a buffer, the buffer management means 3 requests the operating system 2 to secure a virtual memory space of the size specified by the user 1. The logical address returned from the operating system 2 is returned to the user 10 as a buffer address. Buffer management means 3
The side does not directly allocate virtual memory space.
オペレーティングシステム2側はページ管理テーブルお
よびブロック管理テーブルより連続の空きブロックを取
得後、論理アドレスと仮想空間のサイズを指定して、制
御装置5に実メモリ4の空間の割付けを要求し、割付け
が完了したらバッファ管理手段3へ仮想メモリ空間の先
頭の論理アドレスを返却する。このとき制御装置5側は
ブロック単位に実メモリを割付けてブロック管理テーブ
ルに実アドレスと使用中表示を設定する。After obtaining consecutive free blocks from the page management table and block management table, the operating system 2 requests the control device 5 to allocate a space in the real memory 4 by specifying the logical address and the size of the virtual space. Upon completion, the logical address at the beginning of the virtual memory space is returned to the buffer management means 3. At this time, the control device 5 side allocates real memory in block units and sets the real address and in-use indication in the block management table.
利用者10からバッファの解放要求が依頼された場合、
バッファ管理手段3は論理アドレスを指定して仮想メモ
リ空間の返却をオペレーティングシステム2に依頼する
。オペレーティングシステム2は論理アドレス指定で制
御装置5に実メモリ空間の解放を依頼する。制御装置5
はブロック管理テーブルを基に実メモリ4の空間を解放
し、ブロック管理テーブルに未使用の表示を設定する。When the user 10 requests a buffer release request,
The buffer management means 3 specifies a logical address and requests the operating system 2 to return the virtual memory space. The operating system 2 requests the control device 5 to release the real memory space by specifying a logical address. Control device 5
releases the space in the real memory 4 based on the block management table and sets an unused indication in the block management table.
命令実行時の制御装置5により実メモリ4のアクセス制
御の流れは第5図に示す通りで、従来のページ境界を意
識したメモリのアクセス制御にブロック境界を意識して
ブロック境界単位で実メモリ4のアドレスを取得するメ
モリのアクセス制御を追加したものである。The flow of access control of the real memory 4 by the control device 5 during instruction execution is as shown in FIG. This adds memory access control to obtain the address of.
〔発明の効果〕
以上説明したように本発明によれば、従来ソフトウェア
のバッファ管理モジュールが行っていたページ内のブロ
ック単位の仮想メモリの管理を制御装置(ハードウェア
)が行うことにより、ソフトウェア側の処理(バッファ
の管理処理とバッファを用いたセグメント、アセンブル
処理)を単純化することができ、さらに、処理が単純化
することでソフトウェアの作成を容易にすることができ
る効果がある。[Effects of the Invention] As explained above, according to the present invention, the control device (hardware) manages virtual memory in blocks of blocks within a page, which was conventionally performed by a software buffer management module, so that software side The processing (buffer management processing, segmentation using buffers, and assembly processing) can be simplified, and furthermore, the simplification of processing has the effect of making it easier to create software.
第1図は本発明実施例の全体構成を示すブD ツク図。
第2図は本発明実施例の利用者の送受信電文とバッファ
上の電文の関係を示す図。
第3図は本発明実施例の仮想メモリの論理アドレスの構
成を示す図。
第4図は本発明実施例の仮想メモリ上の論理アドレスと
実メモリ上の実アドレスの変換テーブルを示す図。
第5図は本発明実施例のバッファをアクセスする命令実
行時のハードウェアの動作を示す図。
■・・・通信制御手段、2・・・オペレーティングシス
テム、3・・・バッファ管理手段、4・実メモリ、5・
・・制御装置、1o・・・利用者。
第
■
図
實殻1
論理ヱドレスの犠族
第
図
賓旗例
愉理了ドレスヒ突7ドレスn良堺アー7゛1し笑
図FIG. 1 is a block diagram showing the overall configuration of an embodiment of the present invention. FIG. 2 is a diagram showing the relationship between the messages sent and received by the user and the messages on the buffer according to the embodiment of the present invention. FIG. 3 is a diagram showing the configuration of logical addresses of virtual memory according to the embodiment of the present invention. FIG. 4 is a diagram showing a conversion table between logical addresses on virtual memory and real addresses on real memory according to the embodiment of the present invention. FIG. 5 is a diagram showing the operation of hardware when executing an instruction to access a buffer according to an embodiment of the present invention. ■... Communication control means, 2... Operating system, 3... Buffer management means, 4. Real memory, 5.
...Control device, 1o...User. Part ■ Illustration 1 Logical Dress Sacrifice Group Number 1 Guest Flag Example Fun Ridding Dress Hit 7 Dresses
Claims (1)
と、 この通信制御手段が利用するバッファメモリとを備え、 このバッファメモリは仮想メモリであり、 実メモリにこの仮想メモリを割付ける制御装置を備えた
計算機システムのバッファ管理方式において、前記制御
装置は、前記実メモリ上のブロックを単位として前記仮
想のバッファメモリ上の連続するアドレスに可変長の領
域を割付ける手段を含むことを特徴とする計算機システ
ムのバッファ管理方式。[Claims] 1. A communication control means for communicating with a partner device via a communication line, and a buffer memory used by the communication control means, the buffer memory being a virtual memory, and the virtual memory being stored in the real memory. In a buffer management method for a computer system including a control device that allocates memory, the control device allocates a variable length area to consecutive addresses on the virtual buffer memory in units of blocks on the real memory. A buffer management method for a computer system comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2114536A JPH047768A (en) | 1990-04-26 | 1990-04-26 | Buffer control system for computer system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2114536A JPH047768A (en) | 1990-04-26 | 1990-04-26 | Buffer control system for computer system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH047768A true JPH047768A (en) | 1992-01-13 |
Family
ID=14640218
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2114536A Pending JPH047768A (en) | 1990-04-26 | 1990-04-26 | Buffer control system for computer system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH047768A (en) |
-
1990
- 1990-04-26 JP JP2114536A patent/JPH047768A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112099941B (en) | Method, equipment and system for realizing hardware acceleration processing | |
CN111490949B (en) | Method, network card, host device and computer system for forwarding data packets | |
USRE38134E1 (en) | System for communications where first priority data transfer is not disturbed by second priority data transfer and where allocated bandwidth is removed when process terminates abnormally | |
JP4257783B2 (en) | Logically partitionable storage device and storage device system | |
KR0163234B1 (en) | Data streaming between peer subsystems of a computer system | |
US5907684A (en) | Independent channel coupled to be shared by multiple physical processing nodes with each node characterized as having its own memory, CPU and operating system image | |
US5987565A (en) | Method and apparatus for virtual disk simulation | |
US7827331B2 (en) | IO adapter and data transferring method using the same | |
JP3186244B2 (en) | Virtual computer system | |
CN104731635B (en) | A kind of virtual machine access control method and virtual machine access control system | |
JP2766424B2 (en) | Logical volume device | |
JPH047768A (en) | Buffer control system for computer system | |
EP0332417B1 (en) | Image data handling | |
JP4106964B2 (en) | Address assignment apparatus and method | |
JPH04219836A (en) | Block control system | |
JPH0324644A (en) | Automatic expansion system for file in multivolume | |
JP2008165724A (en) | Io adaptor and data transfer method thereof | |
JPH04245344A (en) | Memory control method for multiprocessor system | |
JPH09212426A (en) | Storage device managing method for virtual computer system | |
JPH1040194A (en) | Communication controller and receiving buffer control system | |
CN113760798A (en) | RDMA device allocation method, computing device and storage medium | |
JP2000347939A (en) | System and method for managing memory | |
JPH0431422B2 (en) | ||
JPS5923652A (en) | Data transfer processing system | |
JPH02272651A (en) | Area control system |