JPH0477082A - Automatic cut-off control circuit - Google Patents

Automatic cut-off control circuit

Info

Publication number
JPH0477082A
JPH0477082A JP2188470A JP18847090A JPH0477082A JP H0477082 A JPH0477082 A JP H0477082A JP 2188470 A JP2188470 A JP 2188470A JP 18847090 A JP18847090 A JP 18847090A JP H0477082 A JPH0477082 A JP H0477082A
Authority
JP
Japan
Prior art keywords
circuit
signal
voltage
cut
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2188470A
Other languages
Japanese (ja)
Inventor
Toshihiro Kugimura
釘村 利廣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2188470A priority Critical patent/JPH0477082A/en
Publication of JPH0477082A publication Critical patent/JPH0477082A/en
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

PURPOSE:To make a cut-off point stable without deteriorating the frequency characteristic by not providing a cut-off adjustment circuit in a signal path, generating a DC recovery voltage in response to a cathode current detecting voltage and applying it to a signal after DC component cut-off. CONSTITUTION:The cut-off adjustment has been implemented in a conventional circuit such that the output of a sample-and-hold circuit 4 is fed to a Y signal by an adder 3 in a path of the Y signal, but in this configuration, after the output of the sample-and-hold circuit 4 is amplified by an amplifier circuit 10, the signal is fed to a signal component through a capacitor 8 in a DC recovery circuit 9 to apply DC component recovery. That is, the DC component is once cut off in the signal path and the DC recovery level is controlled by the DC recovery circuit 9 as to the cut-off adjustment. Since the signal component is fed directly to a CRT 6 via the capacitor 8, no fluctuation in the operating point of the video amplifier circuit nor fluctuation in the dynamic range takes place and then the frequency characteristic is not deteriorated.

Description

【発明の詳細な説明】 [発明の目的] [産業上の利用分野コ 本発明はカラー陰極線管表示装置(以下、カラーCRT
デイスプレィ装置という)の自動カットオフ制御回路に
係り、特に高精細なカラーCRTデイスプレィ装置に使
用しても周波数特性の劣化を招くことのない自動カット
オフ制御回路に関する。
[Detailed Description of the Invention] [Object of the Invention] [Industrial Application Field] The present invention is directed to color cathode ray tube display devices (hereinafter referred to as color CRTs).
The present invention relates to an automatic cutoff control circuit for a display device (referred to as a display device), and particularly to an automatic cutoff control circuit that does not cause deterioration of frequency characteristics even when used in a high-definition color CRT display device.

[従来の技術] 従来、カラーCRTデイスプレィ装置においては、R,
G、B三軸のカットオフ電圧(カソード電流が零となる
カソード電圧)のばらつきを補正し、画面を暗くした時
のポワイトバランスをとるためにカットオフ調整回路を
備えており、工場では製造時にこの調整行った後に出荷
するのが一般的である。
[Prior Art] Conventionally, in a color CRT display device, R,
It is equipped with a cutoff adjustment circuit to correct variations in the cutoff voltage (cathode voltage at which the cathode current becomes zero) of the G and B three axes and to balance the point when the screen is darkened. Generally, products are shipped after this adjustment.

しかしながら、CRTにおいては、時間経過に伴って第
1グリツドを極G1とカソード間の機械的ギャップが変
動するため、工場にて調整した状態からカッI・オフ点
がずれるという不具合があった。
However, in CRTs, the mechanical gap between the first grid pole G1 and the cathode fluctuates over time, resulting in a problem in that the cut-in and off-points deviate from the factory-adjusted states.

そこで、従来は、このようなカットオフ点のずれを改善
する手段として、第2図に示すような自動カットオフ1
ノ御回路を用いていた。簡単のため一軸(R軸)のみを
示すが、B軸、G軸についても同様な制御回路が構成さ
れている。
Therefore, conventionally, as a means to improve such a shift in the cutoff point, automatic cutoff 1 as shown in FIG.
A control circuit was used. Although only one axis (R axis) is shown for simplicity, similar control circuits are configured for the B and G axes as well.

第2図において、入力端子1には輝度信号(Y信号とい
う)が入力されるようになっている。このY信号は第3
図(a)に示すようにその垂直ブランキング期間(V、
BLK)の所定の水平走査期間にカットオフ調整の基準
となる基準パルスが゛挿入された信号である。基準パル
スのY信号への挿入は図示しない回路手段によって行わ
れる。基準パルスの挿入された前記Y信号は、カットオ
フ調整回路(加算器から成る)3を介して映像出力回路
らにおけるトランジスタQ1のベースに加えられる。ま
た、入力端子2にはR−Y信号が入力され、R−Y信号
は映像出力回路5のトランジスタQ2のベースに加えら
れる。映像出力回路5は、Y信号とR−Y信号とを入力
し原色信号(−])信号)を取出すマトリクス部(2つ
のNPN l−ランジスタQl 、 Q2 、抵抗R1
から成る)と、トランジスタQ2のコレクタから得られ
るーR信号を増幅しCRT6のR軸カソードに供給する
出力部(PNP)ランジスタQ3、NPN)ランジスタ
Q4を含む)と、カソード電流検出抵抗R2、および抵
抗R3、ダイオードD1、直流電源1Bから構成されて
いる。
In FIG. 2, a luminance signal (referred to as a Y signal) is input to an input terminal 1. This Y signal is the third
As shown in Figure (a), the vertical blanking period (V,
This is a signal in which a reference pulse, which serves as a reference for cutoff adjustment, is inserted into a predetermined horizontal scanning period of BLK. Insertion of the reference pulse into the Y signal is performed by circuit means not shown. The Y signal into which the reference pulse has been inserted is applied to the base of the transistor Q1 in the video output circuit via the cutoff adjustment circuit (comprised of an adder) 3. Further, the RY signal is input to the input terminal 2, and the RY signal is applied to the base of the transistor Q2 of the video output circuit 5. The video output circuit 5 includes a matrix section (two NPN l-transistors Ql, Q2, a resistor R1) that inputs the Y signal and the RY signal and takes out the primary color signal (-] signal).
), an output section (including a PNP transistor Q3, an NPN transistor Q4) that amplifies the -R signal obtained from the collector of the transistor Q2 and supplies it to the R-axis cathode of the CRT6, a cathode current detection resistor R2, and It is composed of a resistor R3, a diode D1, and a DC power supply 1B.

力、ソード電流IにはトランジスタQ3を通し抵抗R2
において電圧Vにに変換され、誤差増幅器7の〜端子に
入力される。誤差増幅器7の十端子には基準電圧E1が
加えられており、誤差増幅器7からはVkとElの誤差
電圧が出力される。この誤差電圧は前記基準パルスの期
間にサンプルホールド回路4に供給されホールドされて
、カットオフ調整回F!@3に加えられる。サンプルホ
ールド回路4はスイッチSW1とホールド回路HOLか
ら構成され、スイッチSWIには前記基準パルスに同期
したキーイングパルス(第3図(b)参照)が供給され
ていて、基準パルスの期間にオンとなり、誤差電圧をボ
ールドするようになっている。
The source current I is passed through a transistor Q3 and is connected to a resistor R2.
It is converted into a voltage V at , and is input to the ~ terminal of the error amplifier 7. A reference voltage E1 is applied to the terminal of the error amplifier 7, and the error amplifier 7 outputs error voltages between Vk and El. This error voltage is supplied to the sample hold circuit 4 and held during the period of the reference pulse, and the cutoff adjustment circuit F! Added to @3. The sample and hold circuit 4 is composed of a switch SW1 and a hold circuit HOL, and the switch SWI is supplied with a keying pulse (see FIG. 3(b)) synchronized with the reference pulse, and is turned on during the period of the reference pulse. The error voltage is bolded.

以上の構成において、カソード電流Iにが大きく、電圧
■にが基準電圧E1より高いと、誤7増幅器7の誤差出
力は負となり、カットオフ調整回路3においてY信号の
直流レベルを下げるように動作する。なお、誤差増幅器
7の出力は、ホールド回路HOLによって基準パルス期
間以外にもその出力が加算器3に加えられている。この
結果、トランジスタQ1のベース電圧は下がりトランジ
スタQ3のベース電圧が上がって、カソード電圧も上が
るため、カソード電流■にが減少し、検出電圧■にも下
がる。
In the above configuration, when the cathode current I is large and the voltage ■ is higher than the reference voltage E1, the error output of the error 7 amplifier 7 becomes negative, and the cutoff adjustment circuit 3 operates to lower the DC level of the Y signal. do. Note that the output of the error amplifier 7 is applied to the adder 3 by the hold circuit HOL at times other than the reference pulse period. As a result, the base voltage of the transistor Q1 decreases, the base voltage of the transistor Q3 increases, and the cathode voltage also increases, so that the cathode current (2) decreases and the detection voltage (2) also decreases.

反対に、カソード電流IKが小さく、電圧Vにが基準電
圧E1より低い場合は、誤差増幅器7の誤差出力は正と
なり、Y信号の直流レベルを上げるように動作する。こ
の結果、トランジスタQ1のベース電圧は上がりトラン
ジスタQ3のベース電圧が下がって、カソード電圧も下
がるため、カソード電流Iにが増加し、検出電圧■にも
上がる。
On the other hand, when the cathode current IK is small and the voltage V is lower than the reference voltage E1, the error output of the error amplifier 7 becomes positive and operates to raise the DC level of the Y signal. As a result, the base voltage of the transistor Q1 increases, the base voltage of the transistor Q3 decreases, and the cathode voltage also decreases, so that the cathode current I increases and the detection voltage ■ also increases.

以上の結果、基準パルスの期間に、■にとElが等しく
なるよう、回路が動作し、カソード電流Iにが安定する
。この時、IK =E1 /R2で安定する。基準パル
ス期間以外の時にも、このカソード電流がカットオフ基
準電流として存在する。
As a result of the above, during the period of the reference pulse, the circuit operates so that {circle around (2)} and El become equal, and the cathode current I becomes stable. At this time, it becomes stable at IK=E1/R2. This cathode current exists as a cutoff reference current even at times other than the reference pulse period.

R軸に限らず、G軸、B軸についても上記回路を用いれ
ば、R,G、B各軸にあるカソード電流検出抵抗(R2
に相当する)の比を変えることによって種々のホワイト
バランスに対応することが可能である。従って、画面が
暗い時の三軸のカソード電流比をホワイトバランスする
ように設定できる。換言すれば、ホワイトバランスする
ように、三軸相互のカットオフ点を揃えることができる
If the above circuit is used not only for the R axis but also for the G axis and B axis, the cathode current detection resistor (R2
It is possible to correspond to various white balances by changing the ratio of (corresponding to). Therefore, the three-axis cathode current ratio can be set to white balance when the screen is dark. In other words, the cutoff points of the three axes can be aligned to achieve white balance.

しかしながら、このような自動カットオフ制御回路にお
いては、信号経路中にフィードバック回路を設けてカッ
トオフ制御を行うものであるため、高精細なCRTデイ
スプレィ装置のように映像帯域が100MHzを越える
ものについては周波数特性の劣化を招き、所定の基本性
能を得ることが困難になるという不具合があった。
However, in such an automatic cutoff control circuit, a feedback circuit is provided in the signal path to perform cutoff control, so it cannot be used for devices with a video band exceeding 100 MHz, such as high-definition CRT display devices. There was a problem in that the frequency characteristics deteriorated, making it difficult to obtain a predetermined basic performance.

(発明が解決しようとする課題) 前述したように、従来の自動カットオフ制御回路では、
信号経路中にフィードバック回路を設けてカットオフ調
整を行っているため、周波数特性の劣化を招き、高精細
なデイスプレィ装置に使用できないという欠点があった
(Problems to be Solved by the Invention) As mentioned above, in the conventional automatic cutoff control circuit,
Since a feedback circuit is provided in the signal path to perform cutoff adjustment, there is a drawback that frequency characteristics deteriorate, making it impossible to use in high-definition display devices.

そこで、本発明はカットオフ調整を信号経路外で行い、
周波数特性の劣化を防ぐことができる自動カットオフ制
御回路を提供することを目的とするものである。
Therefore, the present invention performs cutoff adjustment outside the signal path,
It is an object of the present invention to provide an automatic cutoff control circuit that can prevent deterioration of frequency characteristics.

[発明の構成] (課題を解決するための手段) 本発明の自動カットオフ制御回路は、カッI・オフ調整
の基準となる基準パルスが、垂直ブランキング期間にお
ける所定の水平走査期間に挿入された映像信号を、カラ
ー陰極線管のカソードに供給するための映像出力手段と
、前記カラー陰極線管のカソード電流を検出するカソー
ド電流検出手段と、このカソード電流検出手段からの検
出電圧を基準電圧と比較し、誤差電圧を取り出す誤差検
出手段と、この誤差検出手段からの誤差出力を、前記基
準パルスに同期して、サンプルホールドするサンプルホ
ールド手段と、前記映像出力手段と前記カラー陰極線管
の各軸力ソードとの間に直流分カット用コンデンサを配
置すると共に、このコンデンサを通した信号分に対して
直流電圧を加える直流再生手段と、前記サンプルホール
ド手段から出力される誤差電圧に応じて、前記直流再生
手段に供給する直流電圧を制御する手段とを具備して構
成される。
[Structure of the Invention] (Means for Solving the Problems) The automatic cutoff control circuit of the present invention is characterized in that a reference pulse serving as a reference for cut I/off adjustment is inserted into a predetermined horizontal scanning period in a vertical blanking period. video output means for supplying the video signal to the cathode of the color cathode ray tube; cathode current detection means for detecting the cathode current of the color cathode ray tube; and comparison of the detected voltage from the cathode current detection means with a reference voltage. and an error detection means for extracting an error voltage, a sample hold means for sample-holding the error output from the error detection means in synchronization with the reference pulse, and each axial force of the video output means and the color cathode ray tube. A DC component cutting capacitor is disposed between the DC regeneration means and the DC regeneration means which applies a DC voltage to the signal passed through the capacitor, and the DC voltage is adjusted according to the error voltage output from the sample hold means. and means for controlling the DC voltage supplied to the regeneration means.

(作用) 本発明においては、信号経路中にカットオフ調整のため
のフィードバック回路を設けず、信号分は直流分カット
用コンデンサを介して直接CRTのカソードに供給され
る。カットオフ調整については、カソード電流検出電圧
に応じた直流再生電圧を作成し、この再生電圧を直流分
カット後の信号に対して加える。これにより、高精細な
デイスプレィ装置の周波数特性を劣化させることがなく
、カットオフ点の安定化を図ることができる。
(Function) In the present invention, a feedback circuit for cutoff adjustment is not provided in the signal path, and the signal component is directly supplied to the cathode of the CRT via the DC component cutting capacitor. For cutoff adjustment, a DC reproduction voltage is created according to the cathode current detection voltage, and this reproduction voltage is applied to the signal after the DC component has been cut. Thereby, the cutoff point can be stabilized without deteriorating the frequency characteristics of a high-definition display device.

(実施例) 実施例について図面を参照して説明する。(Example) Examples will be described with reference to the drawings.

第1図は本発明の一実施例の自動カットオフ制御回路を
示す回路図である。
FIG. 1 is a circuit diagram showing an automatic cutoff control circuit according to an embodiment of the present invention.

第1図において、第2図と同一の構成要素には同符号を
付して説明する。簡単のため一軸(B軸)のみを示すが
、B軸、G軸についても同様な制御回路が構成されてい
ることは勿論である。入力端子1には第2図の場合と同
様に基準パルスの挿入されたY信号が入力され、入力端
子2にはR−Y信号が入力され、両信号とも映像出力回
路5に供給される。映像出力回路5は、トランジスタQ
1 。
In FIG. 1, the same components as in FIG. 2 will be described with the same reference numerals. For simplicity, only one axis (B axis) is shown, but it goes without saying that similar control circuits are configured for the B axis and the G axis. As in the case of FIG. 2, the Y signal with a reference pulse inserted is input to the input terminal 1, and the RY signal is input to the input terminal 2, and both signals are supplied to the video output circuit 5. The video output circuit 5 includes a transistor Q
1.

Q2と抵抗R1から成るマトリクス部と、ダイオードD
1および抵抗R3と、トランジスタQ3゜Q4とカソー
ド電流検出抵抗R2とから成る出力部とで構成されてい
る。映像出力回路5からのR信号は直流カット用コンデ
ンサ8とダイオードD2から成る直流再生回路9を通し
てCRT6のR軸力ソードに供給される。カソード電流
検出抵抗R2に得られる電圧VKは誤差増幅器7の一端
子に供給され、その子端子に加えられている基準電圧E
1と比較される。誤差増幅器7の誤差出力はスイッチS
WI及びボールド回路HOLがら成るサンプルホールド
回路4を通して増幅回路10で増幅され、直流再生信号
として直流再生回路9のダイオードD2のカソードに供
給されるようになっている。このダイオードD2によっ
て、直流分カット後の信号が、増幅回路10がらの直流
信号レベルにクランプされる。なお、増幅回路1゜は、
サンプルホールド回路4の出力がトランジスタQ5のベ
ースに入力するようになっており、Q5のエミッタは抵
抗R4を介して基準電位点に接続し、コレクタは抵抗R
5を介して直流電源1Bに接続し、そのコレクタ出力を
トランジスタQ6のベースに入力し、Q6のエミッタを
抵抗R6を介して直流電源十Bに接続し、そのコレクタ
は基2I!!電位点に接続し、Q6のエミッタ出力をダ
イオードD2のカソードに供給する構成となっている。
A matrix section consisting of Q2 and resistor R1, and a diode D
1 and a resistor R3, and an output section consisting of transistors Q3 and Q4 and a cathode current detection resistor R2. The R signal from the video output circuit 5 is supplied to the R-axis power sword of the CRT 6 through a DC regeneration circuit 9 consisting of a DC cut capacitor 8 and a diode D2. The voltage VK obtained at the cathode current detection resistor R2 is supplied to one terminal of the error amplifier 7, and the reference voltage E applied to its child terminal is
1. The error output of the error amplifier 7 is connected to the switch S.
The signal is amplified by an amplifier circuit 10 through a sample hold circuit 4 consisting of a WI and a bold circuit HOL, and is supplied to the cathode of a diode D2 of a DC reproduction circuit 9 as a DC reproduction signal. This diode D2 clamps the signal after the DC component is cut to the DC signal level of the amplifier circuit 10. In addition, the amplifier circuit 1° is
The output of the sample hold circuit 4 is input to the base of the transistor Q5, the emitter of Q5 is connected to the reference potential point via the resistor R4, and the collector is connected to the reference potential point via the resistor R4.
5 to the DC power supply 1B, its collector output is input to the base of the transistor Q6, the emitter of Q6 is connected to the DC power supply 1B through the resistor R6, and its collector is connected to the base 2I! ! It is connected to a potential point and has a configuration in which the emitter output of Q6 is supplied to the cathode of diode D2.

以上の構成において、カソード電流Iにが大きく、電圧
VKが基準電圧E1より高いと、誤差増幅器7の誤差出
力が負となり、この誤差分が基準パルスの期間にサンプ
ルボールド回P84に入力され、ボールド出力は減少し
、これが増幅回路10で増幅されることにより、直流再
生回路9の直流再生レベルを上げるように動作する。そ
の結果、カソード電流1kを減少させ、検出電圧■にも
下がる。
In the above configuration, when the cathode current I is large and the voltage VK is higher than the reference voltage E1, the error output of the error amplifier 7 becomes negative, and this error is input to the sample bold circuit P84 during the reference pulse period, and the bold The output decreases and is amplified by the amplifier circuit 10, thereby operating to increase the DC reproduction level of the DC reproduction circuit 9. As a result, the cathode current 1k is reduced and the detection voltage is also reduced to ■.

反対に、カソード電流Iにが小さくなり、電圧Vにが基
準電圧E1より低い場合は、誤差増幅器7の誤差出力が
正となり、直流再生回路9の直流再生レベルを下げるよ
うに動作する。その結果、カソード電流1kを増加させ
、検出電圧VKも上がる。
On the other hand, when the cathode current I becomes small and the voltage V is lower than the reference voltage E1, the error output of the error amplifier 7 becomes positive, and the DC regeneration circuit 9 operates to lower the DC regeneration level. As a result, the cathode current 1k is increased and the detection voltage VK is also increased.

以上の結果、■にとElが等しくなるよう、回路が動作
し、カソード電流IKが安定する。この時、カソード電
流Ikは、IK =E1 /R2で安定する。基準パル
ス期間以外の時にも、このカソード電流がカットオフ基
準電流として存在する。
As a result of the above, the circuit operates so that {circle around (2)} and El become equal, and the cathode current IK is stabilized. At this time, the cathode current Ik is stabilized at IK = E1 /R2. This cathode current exists as a cutoff reference current even at times other than the reference pulse period.

従来はサンプルボールド回路4の出力をY信号経路中の
加算器3でY信号に加えることによってカットオフ調整
を行うものであったが、本実施例て′は、サンプルボー
ルド回&184の出力を増幅回路10で増幅した後、直
流再生回F#I9のコンデンサ8を通した信号分に加え
ることにより、直流分再生を行う構成となっている。即
ち、信号経路中で一旦直流分カットを行い、カットオフ
調整については直流再生回89で直流再生レベルを制御
することにより行う、信号分はコンデンサ8を介して直
接CRT6へ供給されるため、映像増幅回路の動作点変
動やダイナミックレンジ変動もなく、従って周波数特性
の劣化もない。
Conventionally, cutoff adjustment was performed by adding the output of the sample bold circuit 4 to the Y signal in the adder 3 in the Y signal path, but in this embodiment, the output of the sample bold circuit &184 is amplified. After being amplified by the circuit 10, the signal is added to the signal passed through the capacitor 8 of the DC regeneration circuit F#I9, thereby regenerating the DC component. That is, the DC component is once cut in the signal path, and the cutoff adjustment is performed by controlling the DC reproduction level in the DC reproduction circuit 89.The signal component is directly supplied to the CRT 6 via the capacitor 8, so that the image There are no operating point fluctuations or dynamic range fluctuations of the amplifier circuit, and therefore no deterioration of frequency characteristics.

[発明の効果] 以上述べたように本発明によれば、カットオフ調整を直
流再生レベルを制御することによって行うため、カット
オフ調整は信号経路外で行われる。この結果、高精細な
デイスプレィ装置であってもその周波数特性を劣化させ
ることがなく、またカッ1〜オフ性能の安定化は勿論の
こと、ホワイトバランス性能の安定化を図ることができ
る。製造工程においても、ホワイトバランス調整時間を
削減でき、工数を削減することができる。
[Effects of the Invention] As described above, according to the present invention, the cutoff adjustment is performed by controlling the DC reproduction level, so the cutoff adjustment is performed outside the signal path. As a result, even in a high-definition display device, its frequency characteristics do not deteriorate, and it is possible to stabilize not only cut-off performance but also white balance performance. Also in the manufacturing process, the white balance adjustment time can be reduced and the number of man-hours can be reduced.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例の自動カットオフ制御回路を
示す回路図、第2図は従来の自動カッl−オフ制御回路
を示す回路図、第3図は第2図の回路に供給される信号
波形を示す波形図である。 1・・・基準パルスの挿入されたY信号の入力端子、2
・・・色差信号の入力端子、 4・・・サンプルボールド回路、 5・・・映像出力回路、6・・・CRT、7・・・誤差
増幅器、 8・・・直流分カット用コンデンサ、 9・・・直流再生回路、10・・・増幅回路R2・・・
カソード電流検出回路、 El・・・基準電圧、D2・・・ダイオード。 第2図 (b)キH)クバルス 寸1−一 第3図
Fig. 1 is a circuit diagram showing an automatic cut-off control circuit according to an embodiment of the present invention, Fig. 2 is a circuit diagram showing a conventional automatic cut-off control circuit, and Fig. 3 is a circuit diagram showing a conventional automatic cut-off control circuit. FIG. 2 is a waveform diagram showing signal waveforms. 1... Y signal input terminal into which reference pulse is inserted, 2
... input terminal for color difference signal, 4 ... sample bold circuit, 5 ... video output circuit, 6 ... CRT, 7 ... error amplifier, 8 ... capacitor for DC component cut, 9. ...DC regeneration circuit, 10...amplifier circuit R2...
Cathode current detection circuit, El...Reference voltage, D2...Diode. Figure 2 (b) KiH) Kubals dimension 1-1 Figure 3

Claims (1)

【特許請求の範囲】  カットオフ調整の基準となる基準パルスが、垂直ブラ
ンキング期間における所定の水平走査期間に挿入された
映像信号を、カラー陰極線管のカソードに供給するため
の映像出力手段と、 前記カラー陰極線管のカソード電流を検出するカソード
電流検出手段と、 このカソード電流検出手段からの検出電圧を基準電圧と
比較し、誤差電圧を取り出す誤差検出手段と、 この誤差検出手段からの誤差出力を、前記基準パルスに
同期して、サンプルホールドするサンプルホールド手段
と、 前記映像出力手段と前記カラー陰極線管のカソードとの
間に直流分カット用コンデンサを配置すると共に、この
コンデンサを通した信号分に対して直流電圧を付加する
直流再生手段と、 前記サンプルホールド手段から出力される誤差電圧に応
じて、前記直流再生手段に供給する直流電圧を制御する
手段と を具備したことを特徴とする自動カットオフ制御回路。
[Scope of Claims] Video output means for supplying a video signal in which a reference pulse serving as a reference for cutoff adjustment is inserted in a predetermined horizontal scanning period in a vertical blanking period to a cathode of a color cathode ray tube; a cathode current detection means for detecting the cathode current of the color cathode ray tube; an error detection means for comparing the detected voltage from the cathode current detection means with a reference voltage and extracting an error voltage; and an error output from the error detection means. , a sample hold means for holding a sample in synchronization with the reference pulse; a DC component cutting capacitor disposed between the video output means and the cathode of the color cathode ray tube; An automatic cut characterized by comprising a DC regeneration means for adding a DC voltage to the sample and hold means, and a means for controlling the DC voltage supplied to the DC regeneration means according to the error voltage output from the sample hold means. Off control circuit.
JP2188470A 1990-07-16 1990-07-16 Automatic cut-off control circuit Pending JPH0477082A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2188470A JPH0477082A (en) 1990-07-16 1990-07-16 Automatic cut-off control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2188470A JPH0477082A (en) 1990-07-16 1990-07-16 Automatic cut-off control circuit

Publications (1)

Publication Number Publication Date
JPH0477082A true JPH0477082A (en) 1992-03-11

Family

ID=16224288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2188470A Pending JPH0477082A (en) 1990-07-16 1990-07-16 Automatic cut-off control circuit

Country Status (1)

Country Link
JP (1) JPH0477082A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1069766A2 (en) * 1999-07-14 2001-01-17 Sony Corporation Cut-off voltage adjusting apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1069766A2 (en) * 1999-07-14 2001-01-17 Sony Corporation Cut-off voltage adjusting apparatus
EP1069766A3 (en) * 1999-07-14 2004-04-28 Sony Corporation Cut-off voltage adjusting apparatus

Similar Documents

Publication Publication Date Title
CA1243113A (en) Picture display device
JPH0477082A (en) Automatic cut-off control circuit
JPH07110058B2 (en) Video signal processor
US4484226A (en) Automatic kinescope bias control system compensated for kinescope electron gun conduction dissimilarities
US4979044A (en) Automatic contrast circuit for instantaneous compensation
KR910006855B1 (en) Signal sampling circuit
JPS607871B2 (en) signal processing circuit
JP2740211B2 (en) Video signal correction circuit
JPH0525230B2 (en)
US5489948A (en) Picture display apparatus with beam scan velocity modulation
US4760450A (en) Limiter circuit for preventing blooming in a video display terminal
JPS6313581B2 (en)
US4600950A (en) Kinescope bias sensing circuit
GB2163327A (en) Display device bias system
JP2540849B2 (en) Video signal processing circuit
KR940002931B1 (en) Horizontal automatic frequency control circuit
KR100195737B1 (en) Video clamping pulse generating circuit using afc pulse of monitor
JPS5952873B2 (en) Video amplification circuit for color television receivers
JP3106665B2 (en) Cathode current detector for cathode ray tube
KR820000914B1 (en) Combined blanking level and kinescope bias clamp for a television signal processing system
JP2743412B2 (en) Color video monitor
JP2516105B2 (en) Black level correction circuit
JPH04247781A (en) Luminance adjustment device
JPS6051372A (en) Clamping circuit
JPH10178559A (en) Video signal processor