JPH0472244B2 - - Google Patents

Info

Publication number
JPH0472244B2
JPH0472244B2 JP56020095A JP2009581A JPH0472244B2 JP H0472244 B2 JPH0472244 B2 JP H0472244B2 JP 56020095 A JP56020095 A JP 56020095A JP 2009581 A JP2009581 A JP 2009581A JP H0472244 B2 JPH0472244 B2 JP H0472244B2
Authority
JP
Japan
Prior art keywords
calculation
address
screen
input
symbol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56020095A
Other languages
Japanese (ja)
Other versions
JPS57134752A (en
Inventor
Hisanori Myagaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP56020095A priority Critical patent/JPS57134752A/en
Publication of JPS57134752A publication Critical patent/JPS57134752A/en
Publication of JPH0472244B2 publication Critical patent/JPH0472244B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/048Interaction techniques based on graphical user interfaces [GUI]
    • G06F3/0487Interaction techniques based on graphical user interfaces [GUI] using specific features provided by the input device, e.g. functions controlled by the rotation of a mouse with dual sensing arrangements, or of the nature of the input device, e.g. tap gestures based on pressure sensed by a digitiser
    • G06F3/0489Interaction techniques based on graphical user interfaces [GUI] using specific features provided by the input device, e.g. functions controlled by the rotation of a mouse with dual sensing arrangements, or of the nature of the input device, e.g. tap gestures based on pressure sensed by a digitiser using dedicated keyboard keys or combinations thereof
    • G06F3/04892Arrangements for controlling cursor position based on codes indicative of cursor displacements from one discrete location to another, e.g. using cursor control keys associated to different directions or using the tab key

Description

【発明の詳細な説明】 本発明は論理接続図表示装置に係り、特に、画
面上に作成したプログラムをブロツク図の形で表
示し、またプログラムを画面上に生成しながらプ
ログラミングするのに好適な論理接続図表示装置
に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a logical connection diagram display device, and is particularly suitable for displaying a created program on a screen in the form of a block diagram, and for programming while generating a program on the screen. The present invention relates to a logical connection diagram display device.

従来、PID制御などの調整制御を含むプロセス
制御用のプログラマブルコントローラ(以下PC
と略す)のプログラマは、プログラムをリスト形
式で管光表示管などのデイジタル表示器やCRT
に表示しながらプログラミングするタイプのもの
が主流を占めてきた。
Traditionally, programmable controllers (hereinafter referred to as PCs) for process control, including adjustment control such as PID control,
A programmer (abbreviated as ) is a programmer who writes programs in a list format to a digital display such as a light display tube or a CRT.
The mainstream has been the type that allows programming while being displayed on the screen.

一方、プログラムの可視性を向上させるべく、
シーケンスコントローラの分野では、ラダー表示
やブール代数の論理素子シンボルによるブロツク
図でCRT等にシーケンスを表示しながらプログ
ラミングできるプログラマが現われてきている。
この場合、調整制御を含むPCの分野では、制御
演算素子(以下、論理素子も含めて演算マクロと
略す)ごとの制御パラメータも表示する必要があ
る。この各演算マクロを画面上に自動的に配置し
てブロツク図を作成表示し、かつ制御パラメータ
をも表示できるようにしたものが開発されてい
る。
On the other hand, in order to improve program visibility,
In the field of sequence controllers, programmers are emerging that allow programming while displaying sequences on a CRT, etc., using ladder displays or block diagrams using Boolean algebra logic element symbols.
In this case, in the field of PCs that include adjustment control, it is also necessary to display control parameters for each control calculation element (hereinafter abbreviated as calculation macro including logic elements). A system has been developed in which each calculation macro is automatically arranged on the screen to create and display a block diagram, and control parameters can also be displayed.

このような論理演算接続図の表示画面は、コン
トローラのプログラム数の増大とともに、画面の
高密度化と判り易い表示が求められている。
As the number of controller programs increases, the display screen of such a logical operation connection diagram is required to have a higher density and easier to understand display.

本発明の目的は、プログラムの大規模化に伴う
高密度あるいは複数の画面に亘るシーケンスの主
要部等を見易くし、プログラムの機能把握を容易
にできるシーケンス表示方式を提供することにあ
る。
SUMMARY OF THE INVENTION An object of the present invention is to provide a sequence display method that makes it easy to see the main part of a sequence that is densely packed or spans multiple screens as the scale of the program increases, and makes it easier to understand the functions of the program.

本発明は、画面上の一辺側に表示された一辺側
所定入力アドレスから他辺側に表示された他辺側
所定出力アドレス間の水平方向に、複数の演算シ
ンボルを配置して表示密度を高めるものにあつ
て、各演算シンボルの結線をするに当たり、前段
の論理シンボルの出力アドレスが後段の論理シン
ボルの所定入力アドレス(例えば第1入力)とな
るように両シンボル間を水平な直線にて結線表示
し、後段の論理シンボルの他の入力アドレスの結
線は画面上屈曲して表示することを特徴としてい
る。
The present invention increases display density by arranging a plurality of calculation symbols in the horizontal direction between a predetermined input address on one side displayed on one side of the screen and a predetermined output address on the other side displayed on the other side of the screen. When connecting each arithmetic symbol, connect both symbols with a horizontal straight line so that the output address of the logical symbol in the previous stage becomes the specified input address (for example, the first input) of the logical symbol in the subsequent stage. It is characterized in that the connections of other input addresses of the logic symbols in the subsequent stage are displayed bent on the screen.

以下、本発明を図面を用いて詳細に説明する。 Hereinafter, the present invention will be explained in detail using the drawings.

第1図は制御演算素子(演算マクロ)で表現し
た制御ブロツク図の一例を示したものである。本
ブロツク図は、数値信号A001を符号変換マクロ
SCにより変換した数値信号A002と数値信号
A003、A004とを加算マクロADで加算して数値
信号A005とし、さらにビツト信号D001が1のと
きスイツチマクロSWによつて信号A005を信号
A007として出力し、ビツト信号D001が0のとき
信号A006を信号A007として出力する回路を示
す。
FIG. 1 shows an example of a control block diagram expressed by control operation elements (operation macros). This block diagram is a code conversion macro for numerical signal A001.
Numerical signal A002 and numeric signal converted by SC
A003 and A004 are added together using the adder macro AD to generate the numerical signal A005, and when the bit signal D001 is 1, the signal A005 is converted into a signal using the switch macro SW.
This shows a circuit that outputs the signal A007 as the signal A007, and outputs the signal A006 as the signal A007 when the bit signal D001 is 0.

第2図は、上述のような制御ブロツク図の制御
を実行するPC1と、その制御ブロツク図を表示
するCRT対話型プログラマ2の構成例を示す。
与えられた制御ブロツク図の制御を実行するため
のプログラムは、PC1のメモリ12に格納され
ており、演算処理装置11の指令によつて入出力
処理装置10より取り込まれた発信器TXからの
入力信号に基づいて演算した結果を入出力処理装
置10より出力し、制御弁CVなどを駆動して制
御を実行する。
FIG. 2 shows an example of the configuration of the PC 1 that executes the control of the control block diagram as described above, and the CRT interactive programmer 2 that displays the control block diagram.
A program for executing the control of a given control block diagram is stored in the memory 12 of the PC 1, and input from the transmitter TX taken in by the input/output processing device 10 in response to instructions from the arithmetic processing device 11. The results calculated based on the signals are outputted from the input/output processing device 10, and control is executed by driving the control valve CV and the like.

第3図は、第1図に示すような制御を実行する
ためのメモリ12内のプログラム100と記憶領
域101,102の構成例を示したものである。
すなわち一定周期で動作するタイマ110からの
割込信号INTによつて周期起動管理プログラム
111が周期的に起動され、このプログラムの管
理のもとに、予め定められた周期で入出力処理プ
ログラム112と制御演算処理プログラム113
が周期的に起動される。
FIG. 3 shows an example of the configuration of the program 100 and storage areas 101 and 102 in the memory 12 for executing the control shown in FIG.
That is, the periodic activation management program 111 is periodically activated by the interrupt signal INT from the timer 110 that operates at a constant cycle, and under the control of this program, the input/output processing program 112 and the input/output processing program 112 are activated at a predetermined period. Control calculation processing program 113
is activated periodically.

入出力処理プログラム112は、起動されると
プロセスデータをプロセス入出力装置10から入
出力データ仕様テーブル114に基づいてデータ
テーブル102に取り込み、出力データをデータ
テーブル102から入出力装置10に転送する。
なお、定数データ(制御ゲイン、時定数など)は
定数データテーブル118、数値データは数値デ
ータテーブル117、ビツトデータはビツトデー
タテーブル116に格納されている。
When activated, the input/output processing program 112 takes process data from the process input/output device 10 into the data table 102 based on the input/output data specification table 114, and transfers output data from the data table 102 to the input/output device 10.
Note that constant data (control gain, time constant, etc.) is stored in a constant data table 118, numerical data is stored in a numerical data table 117, and bit data is stored in a bit data table 116.

次に制御演算処理プログラム113は、起動さ
れると制御演算仕様テーブル115を解釈しなが
ら制御演算を実行する。この時データテーブル1
02より必要なデータを読み出し、演算した結果
をまたテーブル102に格納する。
Next, when the control calculation processing program 113 is started, it executes control calculations while interpreting the control calculation specification table 115. At this time data table 1
Necessary data is read from 02 and the calculated results are stored in table 102 again.

第4図は、第3図に示した制御演算仕様テーブ
ル115とデータテーブル102の内容を、第1
図の制御を例としてその一部を示したものであ
る。制御演算仕様テーブル115は、第4図に示
すように制御演算の実行順序を指定する演算順序
テーブル1151と演算マクロの入出力信号の線
番と制御パラメータの格納番地を指示する演算仕
様テーブル1152とから成る。そこで、制御演
算処理プログラム113は、まず、演算順序テー
ブル1151の1番目のデータが2600であること
から演算仕様テーブル1152の2600番地を見
る。そしてその内容が符号変換演算マクロSCの
対応コード18であることを判別し、マクロSC
の処理ルーチンへとぶ。マクロSCの処理ルーチ
ンでは、入力信号をデータテーブル102の
A001番地から取り出し、処理結果をA002番地に
格納して制御をプログラム113に戻す。プログ
ラム113は次に同様に演算順序テーブル115
1の2番目のデータが2610であることから、演算
仕様テーブル1152の2610番地を見る。そして
加算演算マクロADの処理を実行し、結果をA005
番地に格納する。ここでマクロSCの出力信号の
出力信号線番(出力アドレス)は、次段のマクロ
ADの入力1の入力信号線番(入力アドレス)と
される。このようにして演算が実行される。な
お、演算マクロにADの場合にはゲイン付加等の
ため、制御ゲインが番地C001以後に格納されて
おり、出力信号A005は入力信号A002、A003、
A004の各々にゲインG1,G2,G3を剰した
結果を加算した結果が得られる。
FIG. 4 shows the contents of the control calculation specification table 115 and data table 102 shown in FIG.
A part of the control shown in the figure is shown as an example. As shown in FIG. 4, the control calculation specification table 115 includes a calculation order table 1151 that specifies the execution order of control calculations, and a calculation specification table 1152 that specifies the wire numbers of the input/output signals of the calculation macro and the storage addresses of the control parameters. Consists of. Therefore, the control calculation processing program 113 first looks at address 2600 in the calculation specification table 1152 since the first data in the calculation order table 1151 is 2600. Then, it determines that the content is the corresponding code 18 of the code conversion operation macro SC, and
Jump to the processing routine. In the macro SC processing routine, input signals are stored in the data table 102.
It is extracted from address A001, the processing result is stored at address A002, and control is returned to program 113. The program 113 then similarly uses the operation order table 115.
Since the second data of 1 is 2610, look at address 2610 in the calculation specification table 1152. Then execute the processing of addition operation macro AD and send the result to A005.
Store in address. Here, the output signal line number (output address) of the macro SC output signal is the output signal line number (output address) of the macro SC output signal.
This is the input signal line number (input address) of input 1 of AD. The calculation is performed in this way. In addition, in the case of AD in the calculation macro, the control gain is stored after address C001 to add gain, etc., and the output signal A005 is the input signal A002, A003,
A result is obtained by adding the results obtained by adding the gains G1, G2, and G3 to each of A004.

以上が第2図のプログラマブルコントローラ1
の構成とその制御動作であるが、次にCRT対話
型プログラマ2(第2図)について説明する。
The above is the programmable controller 1 shown in Figure 2.
The configuration and control operation of the CRT interactive programmer 2 (FIG. 2) will be explained next.

まず、プログラマ2は、コントローラ1のメモ
リ12に格納された第4図のようなプログラムを
一時記憶するためのメモリ23、このプログラム
を演算マクロシンボルで制御ブロツク図表示する
ための変換プログラムを収納したメモリ22、演
算マクロシンボル表示用に変換されたプログラム
を収納するリフレツシユメモリ28、演算マクロ
シンボルの表示操作を行うためのキーボート26
とその制御回路25、コントローラ1のメモリ1
2のプログラムをプログラマ2のメモリ23に転
送するための伝送IC24から構成される。
First, the programmer 2 stores a memory 23 for temporarily storing a program as shown in FIG. A memory 22, a refresh memory 28 that stores programs converted to display calculation macro symbols, and a keyboard 26 for performing operations to display calculation macro symbols.
and its control circuit 25, memory 1 of controller 1
2 to the memory 23 of the programmer 2.

このような構成において、まずメモリ12に格
納されたプログラムをCRT29に表示するには、
キーボード26に備えられた回路読出しキーをキ
ーインする。すると、コントローラ1のメモリ1
2に格納されたプログラムはメモリ23に取込ま
れる。ここに取込まれたプログラム内の演算マク
ロのコードは、メモリ22に格納された変換プロ
グラムにより解読され(SCの場合18、ADの場合
01のように)、シンボル、入力点数(ADの場合
最大3入力)、入出力信号線番が決定される。第
4図の加算マクロADの場合は、データ数より入
力点数が3であることが判り、C001以後の制御
パラメータが3ケであることが判る。
In such a configuration, first, to display the program stored in the memory 12 on the CRT 29,
Key in the circuit readout key provided on the keyboard 26. Then, memory 1 of controller 1
The program stored in 2 is loaded into memory 23. The code of the calculation macro in the program imported here is decoded by the conversion program stored in the memory 22 (18 in the case of SC, 18 in the case of AD).
01), symbol, number of input points (up to 3 inputs for AD), and input/output signal wire numbers are determined. In the case of the addition macro AD in FIG. 4, it can be seen from the number of data that the number of input points is 3, and it can be seen that the number of control parameters after C001 is 3.

演算マクロシンボルは基本的な画素領域n個
(本例では4個)からなり、その配置は第5図に
示すように自動配置される。すなわち、制御ブロ
ツクを第1図の例としたときまずSC−A002がブ
ロツク(X=3、Y=1、2、3、4)に自動配
置され、入力A001と自動結線される。次にAD−
A005は、SC−A002の出力がAD−A005の入力と
直線となるように自動配置され、各入力A003、
A004と自動結線しようとするが、直線では結線
できなくなる。従つて、入力A003、A004はSC−
A002を回避して図のように自動結線する。以下
同様にして第1図の演算マクロシンボル中のブロ
ツク番号(SC−A002は001、AD−A005は002)
に従つて自動結線が行われる。自動配置可能な状
態というのは、すでに他の演算マクロまたは配線
などにより空間が使用されていない状態をいう。
The calculation macro symbol consists of n basic pixel areas (four in this example), and their arrangement is automatically arranged as shown in FIG. That is, when the control block is taken as an example in FIG. 1, first, SC-A002 is automatically placed in the block (X=3, Y=1, 2, 3, 4) and automatically connected to input A001. Then AD−
A005 is automatically arranged so that the output of SC-A002 is in a straight line with the input of AD-A005, and each input A003,
I try to automatically connect with A004, but I can't connect it in a straight line. Therefore, inputs A003 and A004 are SC−
Avoid A002 and connect automatically as shown. Similarly, block numbers in the calculation macro symbols in Figure 1 (SC-A002 is 001, AD-A005 is 002)
Automatic wiring is performed according to the following. A state where automatic placement is possible means a state where the space is not already being used by other calculation macros or wiring.

第5図に示されるように、画面上では左辺側か
ら画面上で右辺側の水平方向に配置されている各
演算マクロシンボルの入力1の入力信号線番の結
線は、それぞれ水平な直線で表示されている。こ
れにたいし、演算シンボルの他の入力の入力信号
線番の結線は、画面上他の演算シンボルを横切ら
ないように屈曲した線で表示される。さらに、各
論理演算シンボルの入力1の結線は他の入力の結
線に対し最上位に表示され、かつ、画面上の一辺
側から他辺側に一直線状に表示される。これによ
り、画面上の一辺側から他辺側に至る第1入力の
信号ルート、すなわち、当該画面上におけるシー
ケンスの主要ルートが他と一目瞭然に区別でき
る。
As shown in Figure 5, the connection of the input signal wire number of input 1 of each calculation macro symbol, which is arranged horizontally from the left side to the right side on the screen, is displayed as a horizontal straight line. has been done. On the other hand, connections of input signal line numbers of other inputs of a calculation symbol are displayed as curved lines so as not to cross other calculation symbols on the screen. Furthermore, the connection of input 1 of each logical operation symbol is displayed at the top of the connections of other inputs, and is displayed in a straight line from one side of the screen to the other side. Thereby, the signal route of the first input from one side of the screen to the other side, that is, the main route of the sequence on the screen can be clearly distinguished from the others.

一方、第9図に示すSHEET NOが同一(図面
または機能が同一範囲)で画面が複数に分かれる
ような場合にも、上記一直線状の結線の両端に表
示された入出力信号線番から他の画面との接続関
係が容易に把握できる。
On the other hand, even if the SHEET NO shown in Figure 9 is the same (drawing or function range is the same) and the screen is divided into multiple sections, the input/output signal wire numbers displayed at both ends of the above straight line connection may be The connection relationship with the screen can be easily understood.

次に、プログラマ2のキーボード26からキー
イン操作によりCRT画面上にプログラムを生成
する場合の手順について説明する。制御ブロツク
図を作成、修正する場合既作成ブロツク図と新た
に作成中のブロツクとを分離して混同を防止する
必要があり、また入力信号の種類が多く線番指定
を問違える恐れのある演算マクロ(PI演算マク
ロなど)については、入力端子の区別ができるよ
うにする必要がある。このため第6図に示すよう
にCRT画面をモニタービユースペース31と作
画スペース32に分離し、既作成のブロツク図を
作画スペース2に、作成途中の演算マクロをモニ
タービユースペース31に表示する。
Next, a procedure for generating a program on the CRT screen by a key-in operation from the keyboard 26 of the programmer 2 will be described. When creating or modifying a control block diagram, it is necessary to separate the already created block diagram from the newly created block to prevent confusion.Also, in calculations where there are many types of input signals and there is a risk of incorrect wire number specification. For macros (such as PI calculation macros), it is necessary to be able to distinguish between input terminals. For this purpose, as shown in FIG. 6, the CRT screen is divided into a monitor viewing space 31 and a drawing space 32, and a previously created block diagram is displayed in the drawing space 2, and an arithmetic macro that is being created is displayed in the monitor viewing space 31.

第7図に演算マクロADをプログラミングする
場合のキーイン手順KEYとモニタービユー31
の関係を示す。同図で、KEYの1〜4が操作を
示し、そのたびのビユー31の表示内容が示され
ている。そして4のSETキーを区切りとして演
算マクロのプログラム作成完了をプログラマ2に
知らせ、このタイミングでモニタービユー31の
表示を主画面32の中で自動配置させる。なおブ
ロツク番号は演算マクロの作成順に自動的に付さ
れる。
Figure 7 shows the key-in procedure KEY and monitor view 31 when programming the calculation macro AD.
shows the relationship between In the figure, keys 1 to 4 indicate operations, and the display contents of the view 31 for each operation are shown. Then, using the SET key 4 as a break, the programmer 2 is informed that the program creation of the calculation macro has been completed, and at this timing, the display of the monitor view 31 is automatically arranged on the main screen 32. Note that block numbers are automatically assigned in the order in which the calculation macros are created.

第8図は第1図の制御ブロツク図作成のキーイ
ン操作KEYを示している。
FIG. 8 shows the key-in operation KEY for creating the control block diagram shown in FIG.

第9図は、演算マクロADのゲイン1と2をそ
れぞれ0.500と0.470に設定変更する場合のキー操
作手順KEYと表示内容を示す。ただし、ステツ
プ(6)の0.500入力とステツプ(7)のSET入力の時の
表示はステツプ(5)の表示のライン05のところだけ
の変化を示し、同様にステツプ(8)の0.470入力と
SET入力時の表示はステツプ(5)の表示のライン
06のところだけの変化を示している。
FIG. 9 shows the key operation procedure KEY and display contents when changing the settings of gains 1 and 2 of the calculation macro AD to 0.500 and 0.470, respectively. However, the display when inputting 0.500 at step (6) and SET at step (7) shows a change only at line 05 of the display at step (5), and similarly when inputting 0.470 at step (8).
The display when inputting SET is the line shown in step (5).
It shows the change only at 06.

以上に説明したCRT対話型プログラマによれ
ば、プログラムのブロツク図とそのパラメータ表
示によつて、プログラムの作成、変更、検討が効
率よく行えるが、このままでは前述したように変
更時の変更部分の識別が明示されない。
According to the CRT interactive programmer described above, programs can be efficiently created, modified, and examined by displaying the program block diagram and its parameters, but as mentioned above, it is difficult to identify the changed parts when making changes. is not specified.

このため、本発明では、例えば第10図に示す
ような既作成のブロツク図をプログラム変更した
場合に、変更した部分が特殊なマーク等で識別で
きるようにするもので、その方法について第10
図を例として以下に説明する。
Therefore, in the present invention, when the program of an already created block diagram as shown in FIG. 10 is changed, the changed part can be identified with a special mark etc.
This will be explained below using the figure as an example.

第11図は、第10図に示すブロツク図に対応
した演算順序テーブル1151と演算仕様テーブ
ル1152を示す。この例では、演算仕様テーブ
ル1152は、261F番地(16進)から演算ブロ
ツクを作成した順に矢印に示すように若い番号の
メモリ番地にとられ、演算順序テーブル1151
は、2000番地(16進)から演算を実行する順に、
各演算マクロに対応する演算仕様テーブル115
2上の先頭番地が格納される。第10図における
演算マクロのブロツク番号は、この例では、演算
順序テーブル1151に演算仕様テーブル先頭番
地が入つている順序、すなわち演算マクロの演算
実行順序に対応している。また、常に演算仕様テ
ーブル1152の使用領域を示すため、最終アド
レスポインタEPに演算仕様テーブル1152の
最終アドレスが格納される。
FIG. 11 shows an operation order table 1151 and an operation specification table 1152 corresponding to the block diagram shown in FIG. In this example, the calculation specification table 1152 is stored at the memory address with the lowest number as shown by the arrow in the order in which calculation blocks are created starting from address 261F (hexadecimal), and the calculation order table 1152
starts from address 2000 (hexadecimal) in the order of execution,
Operation specification table 115 corresponding to each operation macro
The first address above 2 is stored. In this example, the block numbers of the calculation macros in FIG. 10 correspond to the order in which the calculation specification table start addresses are entered in the calculation order table 1151, that is, the calculation execution order of the calculation macros. Furthermore, in order to always indicate the used area of the calculation specification table 1152, the final address of the calculation specification table 1152 is stored in the final address pointer EP.

そこで、第10図のブロツク2と3の間に
AND要素を挿入する場合について説明する。カ
ーソルキーを操作してカーソルを第12図に示す
ようにブロツク3に合せ、第13図に示すような
操作手順により第14図のようなブロツク図を得
る。この図よりブロツク番号2Aのようなブロツ
ク番号を新たにとることにより、追加マクロが識
別できるようにしようとするのである。
Therefore, between blocks 2 and 3 in Figure 10,
The case of inserting an AND element will be explained. The cursor key is operated to align the cursor with block 3 as shown in FIG. 12, and the block diagram shown in FIG. 14 is obtained by the operating procedure shown in FIG. 13. From this figure, by assigning a new block number such as block number 2A, the additional macro can be identified.

この機構としては、第15図に示すように、挿
入キーが挿入された時点の最終アドレスポインタ
EPが指すアドレス2606番号を、修正前最終
アドレスとして所定の番地EPに格納しておく。
一方、挿入した演算マクロの演算仕様テーブル1
152の先頭アドレス2603を、演算順序テー
ブルの3番目に挿入し、3番目のものを4番目に
ずらす。
As shown in Figure 15, this mechanism uses the final address pointer at the time the insert key is inserted.
The address 2606 number pointed to by EP is stored at a predetermined address EP as the final address before modification.
On the other hand, calculation specification table 1 of the inserted calculation macro
The first address 2603 of 152 is inserted at the third position in the operation order table, and the third address is shifted to the fourth position.

CRTにブロツク図を表示するプログラムは、
演算順序テーブル1151の内容を順次修正前最
終アドレス(2606番地)と比較して行き、これよ
り若いアドレスであることより、演算仕様テーブ
ル1152の2603番地で指定されたマクロADの
みが挿入されたことを判別する。従つて次の4番
目の演算マクロのブロツク番号は、元通り3で変
えず、新しく挿入したマクロADのブロツク番号
を新たに2Aとして表示する。
The program that displays the block diagram on the CRT is
The contents of the operation order table 1151 are sequentially compared with the final address before modification (address 2606), and since the address is younger than this, it is determined that only the macro AD specified at address 2603 of the operation specification table 1152 was inserted. Determine. Therefore, the block number of the next fourth operation macro remains unchanged at 3, and the block number of the newly inserted macro AD is displayed as 2A.

次に、第10図のブロツク3の入力を一本追加
しようとする場合には、第12図に示すようにカ
ーソルをブロツク3にあわせ、第16図に示すよ
うな操作手順により第17図のようなブロツク図
を得る。すなわち、ブロツク番号3にマーク*を
つけ、変更されたことを明示する。
Next, if you want to add one input to block 3 in Fig. 10, move the cursor to block 3 as shown in Fig. 12, and follow the operating procedure shown in Fig. 16. Obtain a block diagram like this. That is, a mark * is added to block number 3 to clearly indicate that it has been changed.

このためには、第18図に示すように、書換キ
ーが押された時点の最終アドレスポインタ2606番
地を、修正前最終アドレスとして所定の番地E0
に格納しておく。一方、書換えた演算仕様テーブ
ル1152の先頭アドレス2603を演算順序テ
ーブルの3番目に書き込む。CRTにブロツク図
を表示するプログラムは、演算順序テーブル11
51の内容を順次修正前最終アドレスE0(2606
番地)と比較して行き、これより若いアドレスで
あることより、演算仕様テーブル1152の2603
番地で指定されたマクロORが書き換えられたこ
とを判別する。しかし書き換えの指示であつたこ
とから、書き換えられたマクロORのブロツク番
号は3のままとする。一方、入力数は変つている
から、このことを明示するために、ブロツク番号
3のマクロシンボルに第17図のように“*”マ
ークをつけて表示する。
To do this, as shown in FIG. 18, the final address pointer address 2606 at the time the rewrite key was pressed is set to a predetermined address E0 as the final address before modification.
Store it in On the other hand, the rewritten start address 2603 of the calculation specification table 1152 is written to the third position in the calculation order table. The program that displays the block diagram on the CRT is the operation order table 11.
The contents of 51 are sequentially updated to the final address E0 (2606
2603 in the arithmetic specification table 1152.
Determine whether the macro OR specified by the address has been rewritten. However, since this was a rewriting instruction, the block number of the rewritten macro OR remains at 3. On the other hand, since the number of inputs has changed, to clearly indicate this, the macro symbol of block number 3 is displayed with an "*" mark as shown in FIG.

次の例として、第10図のブロツク1のマクロ
を削除して、ブロツク2の入力D003をD001に変
更しようとする場合は、まず第19図に示すよう
に先ずカーソルをブロツク1にあわせ“削除”キ
ーを押すことによつて、第20図のブロツク図を
得る。そしてカーソルを第21図のようにブロツ
ク2にあわせ、第22図に示す操作手順により、
第23図のような所望のブロツク図を得る。すな
わち、ブロツク1は削除され、ブロツク2は入力
1の線番が変更になつたことから、マーク*をつ
けてその旨を明示する。
As the next example, if you want to delete the macro in block 1 in Figure 10 and change the input D003 of block 2 to D001, first move the cursor to block 1 and select "Delete" as shown in Figure 19. ” key, the block diagram of FIG. 20 is obtained. Then, move the cursor to block 2 as shown in Fig. 21, and follow the operating procedure shown in Fig. 22.
A desired block diagram as shown in FIG. 23 is obtained. That is, since block 1 has been deleted and the wire number of input 1 of block 2 has been changed, a mark * is attached to clearly indicate this fact.

この機構は以下のようである。すなわち、第2
4図に示すように、ブロツク1について“削除”
キーが押された時点で、ブロツク1に対応した演
算順序テーブル1151の内容(この場合1番目
の2618)を“0”にする一方、ブロツク1の
演算仕様テーブル1152を全てFFFF(16進)
にする。引続き第22図に示した“書換”キーが
押された時点で、最終アドレスポインタEPが指
すアドレス2606を修正前最終アドレスとして
所定の番地E0に格納しておく、一方、書き換え
たブロツク2の演算仕様テーブル先頭番地2603を
演算順序テーブル1151の2番目に書込む。
CRTにブロツク図を表示するプログラムは、演
算順序テーブル1151の内容を順次みて行く。
その内容が“0”のブロツク1についてはそのブ
ロツクを無視し何も表示せず、その内容が修正前
最終アドレスE0(2606)より若い2603番地
であるブロツク2については、何らかの変更がな
されたことを示すために、第23図のようにマー
ク*をつけて表示する。
The mechanism is as follows. That is, the second
As shown in Figure 4, “Delete” block 1.
When the key is pressed, the contents of the calculation order table 1151 corresponding to block 1 (in this case, the first 2618) are set to "0", and the contents of the calculation specification table 1152 of block 1 are all set to FFFF (hexadecimal).
Make it. Subsequently, when the "Rewrite" key shown in FIG. 22 is pressed, the address 2606 pointed to by the final address pointer EP is stored at a predetermined address E0 as the final address before modification.Meanwhile, the calculation of the rewritten block 2 is The specification table start address 2603 is written to the second position in the calculation order table 1151.
The program that displays the block diagram on the CRT sequentially reads the contents of the operation order table 1151.
Block 1 whose content is "0" is ignored and nothing is displayed, and block 2 whose content is at address 2603, which is younger than the final address before modification E0 (2606), indicates that some change has been made. In order to indicate this, a mark * is added and displayed as shown in Fig. 23.

最後の例として、第10図のブロツク1の出力
D003の否定入力をブロツク2の入力とするため、
マクロにNOT(否定論理)を追加する場合を述べ
る。この時はまず第25図に示すように、カーソ
ルをブロツク2にあわせ“一括削除”キーを押す
ことにより第26図を得る。次に“プログラム作
成”キーを押し、第27図に示す操作手順により
第28図のブロツク図を得る。すなわち、ブロツ
ク番号2は新たに追加されたこと、ブロツク3は
ブロツク2の入力線番がD003からD008に変更さ
れたこと、ブロツク4は変更前のブロツク3と同
じであるが再度プログラム作成が行われたことか
ら、それぞれ変更マーク*がつけられる。
As a final example, the output of block 1 in Figure 10
In order to make the negative input of D003 the input of block 2,
Let's talk about adding NOT (negation logic) to a macro. At this time, as shown in FIG. 25, first place the cursor on block 2 and press the "delete all" key to obtain the image shown in FIG. Next, press the "program creation" key and follow the operating procedure shown in FIG. 27 to obtain the block diagram shown in FIG. In other words, block number 2 has been newly added, block 3 has the input wire number of block 2 changed from D003 to D008, and block 4 is the same as block 3 before the change, but the program has been created again. As a result, each item is marked with a change mark *.

この機構は、第29図に示すように、“一括削
除”キーが押された時点でブロツク2,3に対応
した演算順序テーブル1151の内容(この場合
それぞれ2612および2606)を“0”にす
る(この状態は図示せず)。一方、ブロツク2、
3に対応する演算仕様テーブル1152の内容を
全てFFFF(16進)にする。引続き第27図に示
す“プログラム作成”キーが押された時点で、最
終アドレスポインタEPが指すアドレス2606
を修正前最終アドレスとして所定の番地E0に格
納しておく一方、それぞれ作成したマクロに対応
する演算仕様テーブル1152の先頭番地2603、
25FD、25F7を演算順序テーブル1151へ書込
む。CRTにブロツク図を表示するプログラムは、
演算順序テーブル1151の内容を順次みて行
き、その内容が修正前最終アドレス(番地E0の
内容)より若いブロツク2、3、4について、何
らかの変更又は作成操作がなされたことを示すた
めに、第28図のように、マーク*をつけて表示
する。
As shown in FIG. 29, this mechanism sets the contents of the operation order table 1151 corresponding to blocks 2 and 3 (in this case, 2612 and 2606, respectively) to "0" when the "delete all" key is pressed. (This condition is not shown). On the other hand, block 2,
All contents of the calculation specification table 1152 corresponding to 3 are set to FFFF (hexadecimal). Subsequently, when the "program creation" key shown in FIG. 27 is pressed, the address 2606 pointed to by the final address pointer EP is
is stored at a predetermined address E0 as the final address before modification, while the first address 2603 of the calculation specification table 1152 corresponding to each created macro,
Write 25FD and 25F7 to the operation order table 1151. The program that displays the block diagram on the CRT is
The contents of the calculation order table 1151 are sequentially checked, and the 28th Display with mark * as shown.

なお、第24図および第29図の演算マクロを
削除した後の演算仕様テーブル1152の空エリ
アは、削除または一括削除操作が終了した時点で
最終アドレスポインタを2618に戻しておき、
書換プログラム作成(このほか挿入)のキー操作
がなされた時にこれを修正前最終アドレスとして
格納するようにすれば、有効に利用することがで
きる。
Note that the empty area of the calculation specification table 1152 after deleting the calculation macros shown in FIGS. 24 and 29 is stored by returning the final address pointer to 2618 when the deletion or batch deletion operation is completed.
If a key operation for creating a rewriting program (or inserting another one) is performed, this can be stored effectively as the final address before modification.

以上の説明から明らかなように、本発明によれ
ば、画面上一辺側から各演算シンボルの所定入力
(第1の入力など)を経て他辺側に至る結線部が、
各シンボルの他の結線に対し最上位の水平な直線
で一直線上に表示され、一方、他の結線部は画面
上屈曲または垂直な線を含んで表示されるので、
画面上に多数の結線部がある場合にも、画面上の
シーケンスの主要部が一目で識別可能となり、シ
ーケンスの機能や接続関係の把握、さらにはシー
ケンス動作の監視などを容易にできる効果があ
る。
As is clear from the above description, according to the present invention, the connection section from one side of the screen to the other side via a predetermined input (first input, etc.) of each calculation symbol is
The topmost horizontal straight line is displayed in line with the other connections of each symbol, while the other connections are displayed with curved or vertical lines on the screen.
Even when there are many connections on the screen, the main parts of the sequence on the screen can be identified at a glance, making it easier to understand the sequence functions and connection relationships, and even monitor sequence operation. .

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は演算マクロシンボル表示による制御ブ
ロツク図の一例を示す図、第2図はプログラマブ
ルコントローラおよびCRT対話型プログラマの
構成例を示す図、第3図はプログラマブルコント
ローラのプログラム構成の説明図、第4図は制御
プログラムの説明図、第5図は、論理接続図の画
面表示の一例を示す説明図、第6図はCRT画面
分割の一例を示す図、第7図は、演算マクロのキ
ーイン操作の一例を示す図、第8図は第1図に示
した制御ブロツク図作成のキーイン操作を示す
図、第9図は演算マクロの変更操作の一例を示す
図、第10図はプログラムの変更例を説明するた
めのもととなるブロツク図、第11図は第10図
に対応した演算順序テーブルと演算仕様テーブル
の構成図、第12〜14図は演算マクロを挿入す
る場合の表示例を示すブロツク図、第15図は第
14図に対応した演算順序テーブルと演算仕様テ
ーブルの構成図、第16〜17図は演算マクロを
書き換える場合の表示例を示すブロツク図、第1
8図は第17図に対応した演算順序テーブルと演
算仕様テーブルの構成図、第19〜23図は演算
マクロを削除書き換えした場合の表示例を示すブ
ロツク図、第24図は第23図に対応した演算順
序テーブルと演算仕様テーブルの構成図、第25
図〜27図は演算マクロを追加する場合の表示例
を示すブロツク図、第28図はブロツク図、第2
9図は第28図に対応した演算順序テーブルと演
算仕様テーブルの構成図である。 AND……アンドマクロ、OR……オアマクロ、
1……プログラマブルコントローラ、2……
CRT対話型プログラマ、1151……演算順序
テーブル、1152……演算仕様テーブル、EP
……最終アドレスポインタ、E0……修正前最終
アドレス。
Fig. 1 is a diagram showing an example of a control block diagram using calculation macro symbols, Fig. 2 is a diagram showing an example of the configuration of a programmable controller and a CRT interactive programmer, Fig. 3 is an explanatory diagram of the program configuration of the programmable controller, Figure 4 is an explanatory diagram of the control program, Figure 5 is an explanatory diagram showing an example of a logical connection diagram screen display, Figure 6 is an example of CRT screen division, and Figure 7 is a key-in operation of a calculation macro. Figure 8 is a diagram showing an example of the key-in operation for creating the control block diagram shown in Figure 1. Figure 9 is a diagram showing an example of operation macro change operation. Figure 10 is an example of program change. Figure 11 is a block diagram that serves as the basis for explaining the operation, Figure 11 is a configuration diagram of the operation order table and operation specification table corresponding to Figure 10, and Figures 12 to 14 show display examples when inserting operation macros. The block diagram, Fig. 15, is a configuration diagram of the calculation order table and calculation specification table corresponding to Fig. 14. Figs. 16 and 17 are block diagrams showing display examples when rewriting the calculation macro.
Figure 8 is a configuration diagram of the calculation order table and calculation specification table corresponding to Figure 17, Figures 19 to 23 are block diagrams showing display examples when the calculation macro is deleted and rewritten, and Figure 24 corresponds to Figure 23. Configuration diagram of the calculation order table and calculation specification table, No. 25
Figures 27 to 27 are block diagrams showing display examples when adding calculation macros, Figure 28 is a block diagram, and Figure 2
FIG. 9 is a configuration diagram of an operation order table and an operation specification table corresponding to FIG. 28. AND...and macro, OR...or macro,
1...Programmable controller, 2...
CRT interactive programmer, 1151...operation order table, 1152...operation specification table, EP
...Final address pointer, E0...Final address before modification.

Claims (1)

【特許請求の範囲】 1 論理演算要素とその入出力アドレスを含む論
理演算単位を複数有する論理演算プログラムを、
該プログラムの入力あるいは読出しによつて演算
シンボルと結線で描く論理演算接続図を画面上に
表示する表示装置において、 前記演算シンボルは予め前記論理演算要素毎に
定められ、前記プログラムに規定される前記論理
演算単位に応じ該当する演算シンボルを画面上に
表示する演算シンボル表示手段と、 前記プログラムに従い画面上の一辺側に表示さ
れた一辺側所定入力アドレスから他辺側に表示さ
れた他辺側所定出力アドレス間を水平方向に前記
演算シンボル表示手段によつて表示される複数の
演算シンボルを結線するに当たり、画面上で前段
に配置される演算シンボルの所定出力アドレスが
後段に配置される演算シンボルの所定入力アドレ
スとなるように当該演算シンボル間を水平な直線
により結線表示し、前記一辺側所定入力アドレス
と同一の所定入力アドレスを有する前段の演算シ
ンボルと前記一辺側の所定入力アドレス間を水平
な直線により結線表示し、前記他辺側所定出力ア
ドレスと同一の所定出力アドレスを有する後段の
演算シンボルと前記他辺側の所定出力アドレス間
を水平な直線により結線表示し、前記後段の演算
シンボルに他の入力アドレスのある場合に該他の
入力アドレスの結線を画面上既設の演算シンボル
と重ならないように屈曲して表示する結線手段
と、を設けたことを特徴とする論理接続図表示装
置。 2 特許請求の範囲第1項において、前記所定入
力アドレスは、当該演算シンボルが対応する論理
演算単位の入力アドレスの中で第1の入力など所
定入力順位に規定されるものであることを特徴と
する論理接続図表示装置。 3 特許請求の範囲第1項において、前記所定入
力アドレスの結線は当該演算シンボルの他の入力
アドレスの結線に対し最上位など所定の位置関係
に表示されることを特徴とする論理接続図表示装
置。 4 特許請求の範囲第1項において、前記所定入
力アドレスを結線表示する前記水平な直線の各々
は、画面上で連係表示されることを特徴とする論
理接続図表示装置。 5 特許請求の範囲第4項において前記連係表示
は、当該演算シンボルの他の結線に対し前記水平
な直線を最上位に表示することを特徴とする論理
接続図表示装置。 6 特許請求の範囲第4項において前記連係表示
は、前記水平な直線の各々を画面上一直線状に表
示することを特徴とする論理接続図表示装置。
[Claims] 1. A logic operation program having a plurality of logic operation units including logic operation elements and their input/output addresses,
In a display device that displays a logic operation connection diagram drawn by operation symbols and connections on a screen by inputting or reading out the program, the operation symbols are determined in advance for each of the logic operation elements, and the operation symbols are determined in advance for each of the logic operation elements, and the operation symbols are determined in advance for each of the logic operation elements, and arithmetic symbol display means for displaying a corresponding arithmetic symbol on a screen according to a logical operation unit; and an arithmetic symbol display means for displaying a corresponding arithmetic symbol on a screen according to the logical operation unit; When connecting a plurality of arithmetic symbols displayed by the arithmetic symbol display means horizontally between output addresses, the predetermined output address of the arithmetic symbol placed in the previous stage on the screen is connected to the predetermined output address of the arithmetic symbol placed in the subsequent stage. The calculation symbols are connected by horizontal straight lines so as to have a predetermined input address, and the calculation symbols in the previous stage having the same predetermined input address as the predetermined input address on the one side are connected horizontally. A connection is displayed by a straight line, and a connection is displayed by a horizontal straight line between a subsequent calculation symbol having the same predetermined output address as the predetermined output address on the other side and a predetermined output address on the other side, and A logical connection diagram display device comprising: a connection means for displaying a connection of another input address by bending it so as not to overlap an existing operation symbol on the screen when there is another input address. 2. Claim 1 is characterized in that the predetermined input address is defined in a predetermined input order, such as the first input, among the input addresses of the logical operation unit to which the operation symbol corresponds. Logical connection diagram display device. 3. The logical connection diagram display device according to claim 1, wherein the connection of the predetermined input address is displayed in a predetermined positional relationship, such as at the top, with respect to the connection of the other input address of the calculation symbol. . 4. The logical connection diagram display device according to claim 1, wherein each of the horizontal straight lines connecting and displaying the predetermined input addresses are displayed in conjunction on the screen. 5. The logical connection diagram display device according to claim 4, wherein the linked display displays the horizontal straight line at the top with respect to other connections of the calculation symbol. 6. The logical connection diagram display device according to claim 4, wherein the linked display displays each of the horizontal straight lines in a straight line on the screen.
JP56020095A 1981-02-16 1981-02-16 Crt conversation type programmer Granted JPS57134752A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56020095A JPS57134752A (en) 1981-02-16 1981-02-16 Crt conversation type programmer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56020095A JPS57134752A (en) 1981-02-16 1981-02-16 Crt conversation type programmer

Publications (2)

Publication Number Publication Date
JPS57134752A JPS57134752A (en) 1982-08-20
JPH0472244B2 true JPH0472244B2 (en) 1992-11-17

Family

ID=12017547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56020095A Granted JPS57134752A (en) 1981-02-16 1981-02-16 Crt conversation type programmer

Country Status (1)

Country Link
JP (1) JPS57134752A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0619706B2 (en) * 1983-06-10 1994-03-16 株式会社日立製作所 Block computing method of digital computing unit
JPS61121105A (en) * 1984-11-19 1986-06-09 Hokuyo Automatic Co Programmable controller
JPS6385825A (en) * 1986-09-29 1988-04-16 Hitachi Ltd Relation recognizing system between software and module

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53146082A (en) * 1977-05-26 1978-12-19 Toshiba Corp Sequence controller system
JPS54141978A (en) * 1978-04-27 1979-11-05 Toyoda Mach Works Ltd Sequence display device
JPS5539932A (en) * 1978-09-13 1980-03-21 Nissan Motor Co Ltd Process control display device
JPS5556233A (en) * 1978-10-18 1980-04-24 Fujitsu Ltd Program input system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53146082A (en) * 1977-05-26 1978-12-19 Toshiba Corp Sequence controller system
JPS54141978A (en) * 1978-04-27 1979-11-05 Toyoda Mach Works Ltd Sequence display device
JPS5539932A (en) * 1978-09-13 1980-03-21 Nissan Motor Co Ltd Process control display device
JPS5556233A (en) * 1978-10-18 1980-04-24 Fujitsu Ltd Program input system

Also Published As

Publication number Publication date
JPS57134752A (en) 1982-08-20

Similar Documents

Publication Publication Date Title
US4455619A (en) Interactive equipment for computer programming by linkage of labeled block representations of arithmetic/logical subprograms
US5297250A (en) Method of generating interfaces for use applications that are displayable on the screen of a data processing system, and apparatus for performing the method
US5287449A (en) Automatic program generation method with a visual data structure display
EP0251699B1 (en) A logic diagram compiler executor
US5631974A (en) Image processing
JP3461400B2 (en) Sequence control program creation device
JP2004303217A (en) Displaying/editing device, method for displaying, and program product
JPH02232152A (en) Production system simulator forming device
JPH0120771B2 (en)
JPH0472244B2 (en)
US5699080A (en) Programming method and apparatus for programmable controller
WO2021044654A1 (en) Information processing system, programmable display device, and information processing device
TWI420389B (en) Human machine interface device and interface integration method thereof
JP3463331B2 (en) Menu selection method
EP0827053A1 (en) Programming system for motion controller
JPS58178408A (en) Programmable controller having simulating function
JP3167245B2 (en) Programmable controller operating state monitoring device
JPH10301615A (en) Cnc image display system
JPH06187015A (en) Program converter for sequencer
JP2694829B2 (en) Simulation device
JP2932439B2 (en) Programming method
JPH0443281B2 (en)
US5886910A (en) Computer with a check function
EP0315172B1 (en) Automatic program generation method with a visual data structure display
US20090158156A1 (en) Online programming of operator interface panel