JPH0468965A - Picture reader - Google Patents

Picture reader

Info

Publication number
JPH0468965A
JPH0468965A JP2179452A JP17945290A JPH0468965A JP H0468965 A JPH0468965 A JP H0468965A JP 2179452 A JP2179452 A JP 2179452A JP 17945290 A JP17945290 A JP 17945290A JP H0468965 A JPH0468965 A JP H0468965A
Authority
JP
Japan
Prior art keywords
image
picture
dot
halftone
resolution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2179452A
Other languages
Japanese (ja)
Other versions
JP2680469B2 (en
Inventor
Yoshio Inoue
義夫 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2179452A priority Critical patent/JP2680469B2/en
Publication of JPH0468965A publication Critical patent/JPH0468965A/en
Application granted granted Critical
Publication of JP2680469B2 publication Critical patent/JP2680469B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To prevent production of moire by providing a low pass filter and an arithmetic section deciding its cut-off frequency based on the resolution of an input device, resolution of a current device, size of a dither matrix and a picture output magnification to the reader. CONSTITUTION:An arithmetic section 2 calculates a cut-off frequency based on a resolution Id of an input device, a resolution Od of an output device, a size Ds of a dither matrix and a picture output magnification Gn and gives the result to a low pass filter 1. Thus, when a picture is outputted to a display or recording device which reduces or magnified a picture having a strong periodicity such as a dot picture and outputs it as a pseudo half tone, moire caused by reflection of a dot frequency of a dot picture due to the reduced picture and moire caused by reflection of a dot frequency of a dot picture due to dither modulation are suppressed and a dot picture with high picture quality is always generated.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、網点画像を任意の倍率に縮小または拡大し
て擬似中間調を表示する際に発生するモアレを抑制する
画像読取装置に関するものである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to an image reading device that suppresses moiré that occurs when displaying pseudo halftones by reducing or enlarging a halftone image to an arbitrary magnification. It is.

[従来の技術] 第5図は、例えば特開昭60−142670号公報に開
示された従来の中間調画像縮小方式を示すブロック図で
ある1図において、(21)は縮小率を設定する縮小率
設定器、(22)は縮小対象矩形を設定する縮小対象矩
形設定器、(23)はこれら縮小率設定器(21)およ
び縮小対象矩形設定器(22)の出力側に接続され、処
理単位ブロックであるディザ区分域を算出するディザ区
分域決定論理回路、(24)はこのディザ区分域決定論
理回路(23)からディザ区分域のアドレスおよび大き
さが与えられる画像メモリ、(25)はディザ区分域決
定論理回路(23)からディザ区分域の大きさおよび縮
小率が与えられ、縮小画素点の位置情報を作成する縮小
画素点演算回路、(26)はこの縮小画素点演算回路(
25)から位置情報が与えられると共にディザ区分域決
定論理回路(23)からディザ区分域の大きさおよび縮
小率も与えれ、重み係数を演算する重み係数演算回路、
(27)はこの重み係数演算からの重み係数を記憶する
重み係数メモリ、(28)は縮小画素点演算回路(25
)からの位置情報を記憶する縮小画素点座標メモリ、(
29)は画像メモリ(24)の出力側で互いに並列に接
続された多数個のディザ区分域内横ラインシフトレジス
タ、(30)はこれらディザ区分域内横ラインシフトレ
ジスタ(29)の出力側で互いに並列に接続された縮ド
ツト縮小画素レベル算出論理回路、(31)は全ての縦
ドツト縮小画素レベル算出論理回路(30)の出力を加
算するマトリクス加算器(比較器) 、 (32)はこ
のマトリクス加算器(31)及び縮小画素点座標メモリ
(28)の出力側に接続された白黒判定回路、(33)
はマトリクス加算器(31)の入力側に接続されたディ
ザマトリクス発生回路、(34)は白黒判定回路(32
)の出力側に接続された縮小ディザ画像メモリ、(50
)は高速のクロック信号を発生する高速クロック発生器
、(51)はこの高速クロック発生器(50)の出力側
に接続されてクロック信号を発生するカウンタ、(52
)はこのカウンタ(51)の出力側とディザ区分域決定
論理回路(23)及びディザマトリクス発生回路(33
)の入力側との間に接続され、クロ7り信号を発生する
カウンタ、(53)はディザマトリクス発生回路(33
)の入力側に接続されたクロック発生器である。
[Prior Art] FIG. 5 is a block diagram showing a conventional halftone image reduction method disclosed in, for example, Japanese Patent Application Laid-Open No. 60-142670. A rate setting device (22) is a reduction target rectangle setting device that sets a reduction target rectangle, and (23) is connected to the output side of the reduction rate setting device (21) and reduction target rectangle setting device (22), and is connected to the processing unit. A dither section determination logic circuit that calculates a dither section which is a block; (24) is an image memory to which the address and size of the dither section are given from this dither section decision logic circuit (23); (25) is a dither section decision logic circuit; A reduced pixel point calculation circuit (26) receives the size and reduction rate of the dither partitioned area from the partitioned area determination logic circuit (23) and creates position information of the reduced pixel point (26).
a weighting coefficient calculating circuit which receives position information from the dithering area determination logic circuit (25) and also receives the size and reduction rate of the dithering area from the dithering area determination logic circuit (23), and calculates a weighting coefficient;
(27) is a weighting coefficient memory that stores the weighting coefficient from this weighting coefficient calculation, and (28) is a reduced pixel point calculation circuit (25
), a reduced pixel point coordinate memory that stores position information from (
29) are a large number of horizontal line shift registers in the dither section connected in parallel to each other on the output side of the image memory (24), and (30) are connected in parallel to each other on the output side of these horizontal line shift registers in the dither section (29). (31) is a matrix adder (comparator) that adds the outputs of all the vertical dot reduction pixel level calculation logic circuits (30), (32) is connected to this matrix addition. black and white determination circuit (33) connected to the output side of the pixel point coordinate memory (28) and the reduced pixel point coordinate memory (28);
is a dither matrix generation circuit connected to the input side of the matrix adder (31), and (34) is a black and white judgment circuit (32).
) connected to the output side of the reduced dither image memory, (50
) is a high-speed clock generator that generates a high-speed clock signal, (51) is a counter that is connected to the output side of this high-speed clock generator (50) and generates a clock signal, (52)
) is connected to the output side of this counter (51), the dither section determination logic circuit (23) and the dither matrix generation circuit (33).
) is connected between the input side of the counter and generates the black signal, and (53) is the dither matrix generating circuit (33).
) is connected to the input side of the clock generator.

従来の中間調画像縮小方式は上述したように構成されて
おり、ディザ区分域決定論理回路(23)は、高速クロ
ック発生器(50)が発生した;lI速のクロック信号
でカウントアツプされるカウンタ(51)、(52)に
よって順次与えられたクロック信号に同期し、縮小率設
定器(21)より与えられた縮小率および縮小対象矩形
設定器(22)より与えられた原画像の処理対象矩形情
報に従って、縮小出力画素点の4×4ドツトのブロック
に対応する原画像上画素点のNXNドツトのブロック化
を行い、処理単位ブロックであるディザ区分域を算出す
る。ディザ区分域決定論理回路(23)は、このディザ
区分域の、画像メモリ(24)でのアドレスおよびディ
ザ区分域の大きさを画像メモリ(24)に与え、さらに
、ディザ区分域の大きさと縮小率を縮小画素点演算回路
(25)と重み係数演算回路(26)に出力する。
The conventional halftone image reduction method is configured as described above, and the dither section determination logic circuit (23) is generated by the high speed clock generator (50); Synchronized with the clock signals sequentially given by (51) and (52), the reduction rate given by the reduction rate setter (21) and the processing target rectangle of the original image given by the reduction target rectangle setter (22). According to the information, the NXN dots of the pixel points on the original image corresponding to the 4×4 dot block of the reduced output pixel points are divided into blocks, and a dither segmentation area, which is a processing unit block, is calculated. The dithering area determination logic circuit (23) provides the image memory (24) with the address and dithering area size of this dithering area in the image memory (24), and also provides the dithering area size and reduction. The ratio is output to the reduced pixel point calculation circuit (25) and the weighting coefficient calculation circuit (26).

ディザ区分域の決定を行うタイミングを与えるカウンタ
(52)のタロツク信号は、さらに、ディザマトリクス
発生回路(33)にも入力され、ここでディザ区分域に
対応する2次元閾値パターンが作成される。
The tarok signal of the counter (52), which provides the timing for determining the dither section, is further input to a dither matrix generation circuit (33), where a two-dimensional threshold pattern corresponding to the dither section is created.

縮小画素点演算回路(25)は、第6図に示すディザ区
分域(40)内における縮小画素点R(1,1)〜R(
4,4)の位置情報を作成し、重み係数演算回路(26
)と縮小画素点座標メモリ(28)に出力する。
The reduced pixel point calculation circuit (25) calculates reduced pixel points R(1,1) to R(
4, 4), and the weighting coefficient calculation circuit (26
) and output to the reduced pixel point coordinate memory (28).

重み係数演算回路(26)は、第6図に示した縮小画素
点R(1,1)〜R(4,4)の各点に対する原画像上
画素点S(i、 j)〜S(i十讃、 j+n)の重み
係数を演算し、重み係数メモリ(27)に出力する。
The weighting coefficient calculation circuit (26) calculates pixel points S(i, j) to S(i The weighting coefficients (j+n) are calculated and output to the weighting coefficient memory (27).

画像メモリ(24)より、ディザ区分域(40)内の原
画像上画素情報が、横ライン毎(j〜j+nライン毎)
に、各ディザ区分域内横ラインシフトレジスタ(29)
に−旦貯えられる。この原画像上画素情報は、カウンタ
(51)のクロック信号に同期して、編列S(:、j 
〜j十n)、S(i+1.j〜j+n)  ・ ・ ・
S(i+m、j〜j+ n)単位に、各ディザ区分域内
横ラインシフトレジスタ(29)から、樅ドツト縮小画
素レベル算出論理回路(30)に入力される。縮小画素
レベル算出論理回路(30)では、順次入力される原画
像上画素情報から、縮小画素点座標メモリ(28)と重
み係数メモリ(27)に格納されている縮小画素点の画
素レベル算出に必要な縮小画素点座標と重み係数情報を
参照することにより、縮小画素点の各列(R(1,1〜
4)、 R(2,1〜4ン、 R(3,1〜4)、 R
(4,1〜4))毎の連続的な画素レベルが演算作成さ
れ、クロック発生器(53)からのクロック信号に同期
して、各列毎の画素レベルが順次マトリクス加算器(3
1)に送出される。
From the image memory (24), pixel information on the original image in the dither section (40) is stored for each horizontal line (every j to j+n lines).
and a horizontal line shift register (29) within each dither section.
It is stored for -10 days. This pixel information on the original image is synchronized with the clock signal of the counter (51) and is stored in the array S(:, j
〜jten), S(i+1.j〜j+n) ・ ・ ・
The signals are input from the horizontal line shift register (29) in each dither section to the fir dot reduction pixel level calculation logic circuit (30) in units of S (i+m, j to j+n). The reduced pixel level calculation logic circuit (30) calculates the pixel level of the reduced pixel points stored in the reduced pixel point coordinate memory (28) and the weighting coefficient memory (27) from the sequentially input pixel information on the original image. By referring to the necessary reduced pixel point coordinates and weighting coefficient information, each column of reduced pixel points (R(1,1~
4), R(2,1-4), R(3,1-4), R
Continuous pixel levels for each column (4, 1 to 4) are calculated and created, and in synchronization with the clock signal from the clock generator (53), the pixel levels for each column are sequentially added to the matrix adder (3).
1).

さらに、クロック発生器(53)からのクロック信号は
、ディザマトリクス発生回路(33)にも入力され、前
述したディザ区分域(40)生成時に作成済の2次元閾
値パターンの閾値列が、クロック信号と同期して出力さ
れる。
Further, the clock signal from the clock generator (53) is also input to the dither matrix generation circuit (33), and the threshold string of the two-dimensional threshold pattern created when generating the dither section (40) described above is applied to the clock signal. output in sync with.

マトリクス加算器(31)では、同期して入力される各
列の縮小画素点の連続的な画素レベルと閾値列の各閾値
との比較を行い、各列の比較結果信号が出力され、白黒
判定回路(32)で白黒判定して2値化され、各列の白
黒レベルを、縮小画素点座標メモリ(28)を参照して
、縮小画素点アドレスな求め、縮小ディザ画像メモリ(
34)に出力する。
The matrix adder (31) compares the successive pixel levels of the reduced pixel points of each column that are input synchronously with each threshold value of the threshold value column, and outputs the comparison result signal of each column to determine black and white. The black and white level of each column is determined and binarized in the circuit (32), and the reduced pixel point address is determined by referring to the reduced pixel point coordinate memory (28), and the reduced dither image memory (
34).

以下同様にして、縮小対象矩形内をディザ区分域(40
)にブロック化した全ブロックについて処理し、縮小デ
ィザ画像メモリ(34)に縮小画素を出力する。
Similarly, the inside of the rectangle to be reduced is divided into dither sections (40
) and outputs the reduced pixels to the reduced dither image memory (34).

[発明が解決しようとする課題] 従来の中間調画像縮小方式では、網点画像のような強い
周期性を持つ画像を縮小する際に、0画像を縮小したこ
とによる網点画像の網点周波数のおり返し、及び■ディ
ザ変調による網点画像の網点周波数のおり返しの2つの
原因により、出力画像にモアレが発生し、画質が劣下す
るという問題点があった。
[Problems to be Solved by the Invention] In the conventional halftone image reduction method, when reducing an image with strong periodicity such as a halftone image, the halftone frequency of the halftone image due to the reduction of the 0 image is reduced. There is a problem in that moiré occurs in the output image and the image quality deteriorates due to two causes: (1) reversal of the halftone dot frequency of the halftone image due to dither modulation;

この発明は、上述した問題点を解決するためになされた
もので、網点画像のような強い周期性を持つ画像を縮小
または拡大して、擬似中間調で出力する表示や記録デバ
イスに画像を出力する場合、0画像を縮小したことによ
る網点画像の網点周波数のおり返しによって生じたモア
レとOディザ変調による網点画像の網点周波数のおり返
しによって生じたモアレとを抑制し、常に高画質な網点
画像を生成する画像読取装置を得ることを目的としてい
る。
This invention was made to solve the above-mentioned problems, and it reduces or enlarges an image with strong periodicity, such as a halftone image, and transmits the image to a display or recording device that outputs it in pseudo halftones. When outputting, the moiré caused by the reversal of the halftone frequency of the halftone image due to the reduction of the 0 image and the moire caused by the reversal of the halftone dot frequency of the halftone image due to O dither modulation are suppressed, and the The object of the present invention is to obtain an image reading device that generates high-quality halftone images.

[課題を解決するための手段] この発明に係る画像読取装置は、網点画像の帯域を制限
するローパスフィルタとこのフィルタのカットオフ周波
数を決定する演算部とを設けたものである。
[Means for Solving the Problems] An image reading device according to the present invention is provided with a low-pass filter that limits the band of a halftone image, and a calculation section that determines the cutoff frequency of this filter.

[作 用] この発明における演算部は、入力デバイスの解像度Id
、出力デバイスの解像度○d、ディザマトリクスのサイ
ズDs及び画像出力倍率Gnからサンプリング周期Sn
及びディザマトリクス周期Dnを求め、これら周期Sn
、Dnと網点画像の最小網点周期A minとから更に
○の場合に生じるモアレの周期Ma、Oの場合に生じる
モアレの周期Mbを求め、これら周期Na、Mbを2・
^1ainに設定するカットオフ周波数を計算してロー
パスフィルタに与えるのである。なお、最小網点周期A
 輪inは、石井淳著r3:中間調の表現3−1=網点
形成」 (画像電子学会誌、第10巻、第5号、第38
1ページ、Fig−3>より引用した第4図より、単色
印刷の場合のAm1n= 25.4/ 133−〇 、
1.91 (lam) 、そしてカラー印刷の場合ノA
m1n=25.4/200=0.127<ms)になる
[Function] The arithmetic unit in the present invention calculates the resolution Id of the input device.
, output device resolution ○d, dither matrix size Ds, and image output magnification Gn to sampling period Sn
and the dither matrix period Dn, and these periods Sn
, Dn and the minimum halftone dot period A min of the halftone dot image, further determine the period Ma of moire that occurs in the case of ○, and the period Mb of the moire that occurs in the case of O, and calculate these periods Na and Mb by 2.
The cutoff frequency to be set at ^1ain is calculated and given to the low-pass filter. In addition, the minimum halftone dot period A
Ring in is "R3: Halftone Expression 3-1 = Halftone Formation" by Jun Ishii (Journal of the Institute of Image Electronics Engineers, Vol. 10, No. 5, No. 38
From Fig. 4 quoted from Fig-3 on page 1, Am1n = 25.4/ 133-〇 in the case of monochrome printing,
1.91 (lam), and for color printing
m1n=25.4/200=0.127<ms).

[実施例] 以下、この発明の一実施例を図について説明する。[Example] An embodiment of the present invention will be described below with reference to the drawings.

この発明の一実施例をブロック図で示す第1図において
、(1)は入力デバイス(図示しない)から入力された
網点画像信号の通過帯域を制限するローパスフィルタ、
(2)は入力デバイスの解像度Id、出力デバイス(図
示しない)の解像度Od、画像の出力倍率例えば縮小率
Gn、ディザマトリクスのサイズDsに応じてカットオ
フ周波数Fcを算出する演算部である。
In FIG. 1 showing a block diagram of an embodiment of the present invention, (1) is a low-pass filter that limits the passband of a halftone image signal input from an input device (not shown);
(2) is a calculation unit that calculates the cutoff frequency Fc according to the resolution Id of the input device, the resolution Od of the output device (not shown), the output magnification of the image, such as the reduction ratio Gn, and the size Ds of the dither matrix.

第2図は、第1図に示したローパスフィルタ(1)の具
体的な構成例を示す回路図である。図中(201a)〜
(201b)はスイッチ、(202)はスイッチ(20
1a)と(201b)の間に接続され、それぞれ値の異
なる抵抗R1〜R7で構成された抵抗群、(203)は
スイッチ(201c)と(201d)の間に接続され、
それぞれ値の異なるコンデンサ01〜coで構成された
コンデンサ群、(204)はスイッチ(201b)およ
び(201d)に接続されたオペアンプである。
FIG. 2 is a circuit diagram showing a specific example of the configuration of the low-pass filter (1) shown in FIG. 1. In the figure (201a) ~
(201b) is a switch, (202) is a switch (20
A resistor group (203) is connected between switches (201c) and (201d), and is connected between switches (201c) and (201d).
A capacitor group (204) is an operational amplifier connected to switches (201b) and (201d), which are composed of capacitors 01 to co having different values.

次に第1図に示した実施例の動作を説明する。Next, the operation of the embodiment shown in FIG. 1 will be explained.

網点画像を任意の大きさに縮小して出力する場合、出力
画像にモアレと呼ばれる干渉縞が出現して画質が劣下す
ることが多々ある。特に、出力デバイスが擬似中間調で
表示する場合には、モアレの発生が著しい。
When a halftone image is reduced to an arbitrary size and output, interference fringes called moiré often appear in the output image, resulting in a deterioration in image quality. In particular, when the output device displays images in pseudo-halftones, moiré occurs significantly.

このモアレの発生原因には、以下の2つの場合がある。There are two reasons why this moire occurs:

すなわち、O入力された網点画像の網点同期Anとこの
網点画像をサンプリングする周期5n=110d−Gn
との間で生じる場合、及び0入力された網点画像の網点
周期Anとディザマトリクスの周期Dn=110d−D
sとの間で生じる場合である。
That is, the halftone synchronization An of the input halftone image and the sampling period of this halftone image 5n=110d−Gn
and the halftone dot period An of the halftone dot image inputted as 0 and the period Dn of the dither matrix = 110d-D
This is a case that occurs between s.

■、■のモアレの周期Ma、Mbはそれぞれ下記の0式
及び0式で与えられる。
The moiré periods Ma and Mb of (1) and (2) are given by the following equations 0 and 0, respectively.

Ma=1/II/^n−1/Sn l        
■Mb=1/+1/^n−1/Dn1       ■
理論的には、サンプリング定理より、サンプリング周期
Sn及びディザマトリクス周期Dnが大きくなり、それ
ぞれ下記の0式及び0式の関係になった時にOのモアレ
及び○のモアレが発生する。
Ma=1/II/^n-1/Sn l
■Mb=1/+1/^n-1/Dn1 ■
Theoretically, according to the sampling theorem, O moiré and O moire occur when the sampling period Sn and dither matrix period Dn become large and the relationships of the following equations 0 and 0 are established, respectively.

1            ■ Sn=、An Dn=吉An        ■ 0式を0式に代入した0式、0式を0式に代入した0式
より、モアレ周期Ma及びMbがAn以上になった時に
モアレになる。
1 ■ Sn =, An Dn = Yoshi An ■ Moire occurs when the moiré periods Ma and Mb become equal to or greater than An, according to the 0 formula where the 0 formula is substituted into the 0 formula, and the 0 formula where the 0 formula is substituted into the 0 formula.

Ma=1/II/八〇−2/^n1=An      
  ■Mb=1/+1/^n−2/^nI=An   
 ■従って、任意のサンプリング周期Sn及び任意のデ
ィザマトリクス周期Dnに対してモアレ周期Ma、 M
bを網点画像の最小周期Am1n以下にすれば、モアレ
は抑制される。
Ma=1/II/80-2/^n1=An
■Mb=1/+1/^n-2/^nI=An
■Therefore, for any sampling period Sn and any dither matrix period Dn, the moiré periods Ma, M
Moiré can be suppressed by making b equal to or less than the minimum period Am1n of the halftone image.

A win> 1 / 11/^n−1/Sn1   
  ■A akin> 1 / II/^n−1/Dn
l      ■よって、ローパスフィルタ(1) を
用いて網点画像の高周波成分をカットすることにより0
式及び0式の関係を満たすようにすれば、モアレの発生
が抑制できる。
A win> 1/11/^n-1/Sn1
■A akin> 1/II/^n-1/Dn
l ■Therefore, by cutting the high frequency components of the halftone image using a low-pass filter (1), the
The occurrence of moiré can be suppressed by satisfying the relationships of the formula and the formula 0.

しかし、モアレの抑制の効果だけを考えて、ローパスフ
ィルタ(1)のカットオフ周波数Fcを設定すると、網
点画像の画像自身の情報が無くなってしまう恐れがあり
、結果として高画質化につながらない。
However, if the cutoff frequency Fc of the low-pass filter (1) is set by considering only the effect of suppressing moire, there is a risk that information about the image itself of the halftone dot image will be lost, and as a result, it will not lead to high image quality.

網点画像は、その網点周期Anを用いて画像を表現して
いる。それ故に、サンプリング定理より、画像自身の最
短周期Z winは網点周期Anの半分程度であると推
測できる。
The halftone dot image is expressed using its halftone period An. Therefore, from the sampling theorem, it can be estimated that the shortest period Z win of the image itself is about half the halftone period An.

そこで、この発明は、■のモアレ及び0のモアレが網点
画像の画像自身の周波数帯域 FZ(FZくZsin =2.Am1n )におり返さ
ないようにするために、演算部(2)において、入力デ
バイスの解像度Id出力デバイスの解像度Odディザマ
トリクスのサイズDS、画像出力倍率Gnより、カット
オフ周波数Fcを計算してモアレ周期Ma、Mbを2・
A sinに抑制する。また、網点画像の画像自身の情
報を失うことを避けるために、最大カットオフ周波数F
sを最大網点周波数F a wax(−1/^win)
の1/2に設定する。
Therefore, in the present invention, in order to prevent the moiré of ■ and the moiré of 0 from returning to the frequency band FZ of the halftone image itself (FZ x Zsin = 2.Am1n), in the calculation unit (2), From the resolution Id of the input device, the resolution Od of the output device, the size DS of the dither matrix, and the image output magnification Gn, calculate the cutoff frequency Fc and set the moiré periods Ma and Mb to 2.
Suppress to A sin. In addition, in order to avoid losing the information of the halftone image itself, the maximum cutoff frequency F
s is the maximum halftone frequency F a wax (-1/^win)
Set to 1/2 of

このようにローパスフィルタ(1)のカットオフ周波数
Fcを制御すれば、モアレを抑制しかつ入力網点画像の
鮮鋭度の損失がない高画質な縮小網点画像を任意の擬似
中間調デバイスで得ることができる。
By controlling the cutoff frequency Fc of the low-pass filter (1) in this way, a high-quality reduced halftone image that suppresses moiré and does not lose the sharpness of the input halftone image can be obtained using any pseudo-halftone device. be able to.

以下、演算部(2)の演算方法を第3図のフローチャー
ト図について説明する。
Hereinafter, the calculation method of the calculation unit (2) will be explained with reference to the flowchart of FIG.

ステップ(Sl)では、第4図より最小網点周期Am1
nを求める6例えば、第4図より単色印刷物の網点ピッ
チがたかだか133スクリ一ン線数/インチであるから
、最小網点周期A winは0式より0.191mmで
あることがわかる。
In step (Sl), from FIG. 4, the minimum halftone dot period Am1
Determining n 6 For example, from FIG. 4, since the halftone dot pitch of a monochromatic printed matter is at most 133 screen lines/inch, it can be seen from equation 0 that the minimum halftone dot period A win is 0.191 mm.

Am1n=25.4/133=0.191mm  ■ス
テップ(S2)では、ステップ(Sl)で求めた最小網
点周期A m i nから最大カットオフ周波数Fs1
/(2・Am1n)を上述したようにして求める。
Am1n=25.4/133=0.191mm ■In step (S2), the maximum cutoff frequency Fs1 is calculated from the minimum halftone dot period A min found in step (Sl).
/(2·Am1n) is obtained as described above.

ステップ(S3)では、入力デバイスの解像度1d、出
力デバイスの解像度Od、ディザマトリクスのサイズD
s、画像出力倍率Gnを得る。
In step (S3), the input device resolution 1d, the output device resolution Od, the dither matrix size D
s, obtain the image output magnification Gn.

ステップ(S4)では、ステップ(S3)で得たOdと
Gnからサンプリング周期5n=110d−Gnを求め
ると共に、OdとDsからディザマトリクス周期Dn=
110d−Dsを求める。
In step (S4), the sampling period 5n=110d-Gn is obtained from Od and Gn obtained in step (S3), and the dither matrix period Dn=
Find 110d-Ds.

ステップ(S5)では、ステップ(Sl)で求めたA 
m i nとステップ(S4)で求めたSn及びDnと
から、0式及び0式に基づいて、モアレ周期Ma1 /
 l l/^win−1/Snl及びMb=1/11/
^win1/Dn lを導出する。このようにして導出
されたモアレ周期Ma、Mbは次に最小網点周期A+l
l1nの2倍以上であるかどうかかが判断される。
In step (S5), A obtained in step (Sl)
From m i n and Sn and Dn obtained in step (S4), the moire period Ma1 /
l l/^win-1/Snl and Mb=1/11/
^win1/Dn l is derived. The moiré periods Ma and Mb derived in this way are then the minimum halftone period A+l.
It is determined whether or not it is twice or more l1n.

Ma≧2・Alll1nかつMb≧2− Am1nの場
合にはステップ(S6)からステップ(S7)に進んで
更にMaがMbよりも大きいかどうかが判断される。
If Ma≧2·All1n and Mb≧2−Am1n, the process proceeds from step (S6) to step (S7), where it is further determined whether Ma is larger than Mb.

Ma>Mbならば、ステップ(S8)に進んでMaを2
・A win以下に抑制することができる画像網点周期
A1を2 ・A11n= 1 / (1/^1−17S
n)から求めた後、ステップ(S9)に進んでカットオ
フ周波数F1=1/A、1を求める6次に、このように
して求めたカットオフ周波数F1が最大カットオフ周波
数Fsよりも大きいかどうかをステップ(SIO>にお
いて判断し、ノーならFcをFlにするが、イエスなら
FcをFsにする。ステップ(S7)においてMa>M
bでないこと、すなわちMa<Mbであることがわかれ
ば、ステップ(Sll)に進んでMbを2・Am1n以
下に抑制することができる画像網点周期A2を2 ・A
m1n= 1 / (1/^2−1/Sn)から求めた
後、ステップ(S12)に進んでカットオフ周波数F2
=1/A2を求める1次に、このようにして求めたカッ
トオフ周波数F2が最大カットオフ周波数Fsよりも大
きいかどうかをステップ(S13)において判断し、ノ
ーならFcをF2にするが、イエスならFcをFsにす
る。
If Ma>Mb, proceed to step (S8) and set Ma to 2.
・Image halftone period A1 that can be suppressed to below A win is 2 ・A11n=1/(1/^1-17S
n), proceed to step (S9) to obtain the cutoff frequency F1=1/A, 1. Next, check whether the cutoff frequency F1 obtained in this way is greater than the maximum cutoff frequency Fs. It is determined in step (SIO>) whether or not the case is true. If no, Fc is set to Fl, but if yes, Fc is set to Fs. In step (S7), Ma>M
If it is found that Ma is not b, that is, Ma<Mb, the process proceeds to step (Sll) and the image halftone period A2 that can suppress Mb to 2.Am1n or less is set to 2.A.
After finding m1n=1/(1/^2-1/Sn), proceed to step (S12) and calculate the cutoff frequency F2.
= 1/A2 is calculated. Next, it is determined in step (S13) whether the cutoff frequency F2 obtained in this way is greater than the maximum cutoff frequency Fs. If no, Fc is set to F2, but if YES Then change Fc to Fs.

また、Ma≧2・As1nかつM b < 2 ・A+
unの場合にはステップ(S14)からステップ(S1
5)に進んでMaを2・Aw+in以下に抑制すること
ができる画像網点周期A1をステップ(S8)の場合と
同様に求めた後、ステップ(S16)に進んでカットオ
フ周波数F1をステップ(S9)の場合と同様に求める
0次に、このようにして求めたカットオフ周波数F1が
最大カットオフ周波数Fsよりも大きくないことがステ
ップ(S17)でわかればFcをFlにするが、大きけ
ればFcをFsにする。
Also, Ma≧2・As1n and M b < 2・A+
If un, step (S14) to step (S1
After proceeding to step 5) and obtaining the image dot period A1 that can suppress Ma to 2·Aw+in or less in the same manner as in step (S8), proceeding to step (S16) and setting the cutoff frequency F1 in step ( If it is found in step (S17) that the cutoff frequency F1 obtained in this way is not larger than the maximum cutoff frequency Fs, Fc is set to Fl, but if it is larger, Fc is set to Fl. Change Fc to Fs.

また、M a < 2 ・Am1nかつMb≧2 ・A
menの場合にはステップ(S18)からステップ(S
19)に進んでMbを2・A win以下に抑制するこ
とができる画像網点周期A2をステップ(Sit)の場
合と同様に求めた後、ステップ(S20)に進んでカッ
トオフ周波数F2をステップ(S12)の場合と同様に
求める0次に、このようにして求めたカットオフ周波数
F2が最大カットオフ周波数Fsよりも大きくないこと
がステップ(S21)でわかればFcをF2にするが、
大きければFcをFsにする。
Also, M a < 2 ・Am1n and Mb≧2 ・A
In the case of men, step (S18) to step (S
After proceeding to step 19) and obtaining the image dot period A2 that can suppress Mb to 2·A win or less in the same manner as in step (Sit), proceeding to step (S20) and step-up the cutoff frequency F2. If it is found in step (S21) that the cutoff frequency F2 obtained in this way is not larger than the maximum cutoff frequency Fs, Fc is set to F2.
If it is larger, change Fc to Fs.

I&後に、M a < 2 ・Am1nかつMb<2−
^論inの場合には、モアレ周期Ma及びMbを抑制す
る必要がないので、ローパスフィルタ(1)のカットオ
フ周波数Fcは無限大で良い。
After I&, M a < 2 ・Am1n and Mb < 2-
In the case of logic in, there is no need to suppress the moiré periods Ma and Mb, so the cutoff frequency Fc of the low-pass filter (1) may be infinite.

なお、上記実施例では、入力網点画像を単色印刷物に限
って説明したが、第4図を用いて、カラー印刷の場合に
おける最小網点周期A +ainを求め、同様の処理を
すれば同等の効果がある。
In the above embodiment, the input halftone dot image was explained only for monochrome printed matter, but if the minimum halftone dot period A + ain in the case of color printing is determined using FIG. effective.

また、入力する網点画像のピッチがより限られる場合に
は、その限られた網点画像ピッチより新たに最小網点周
期A winを設定すればより以上に効果を発揮する。
Further, when the pitch of the input halftone dot image is more limited, it is more effective to newly set the minimum halftone dot period A win based on the limited halftone dot image pitch.

[発明の効果] 以上のように、この発明は、ローパスフィルタと、その
カットオフ周波数を入力デバイスの解像度、出力デバイ
スの解像度、ディザマトリクスのサイズ及び画像出力倍
率より決定する演算部とを備えているので、画像出力倍
率やディザマトリクスを変えたために生じていたモアレ
を抑制し、任意の倍率でも、網点画像を任意の擬似中間
調出力デバイス上によりきれいに再現できるという効果
を奏する。
[Effects of the Invention] As described above, the present invention includes a low-pass filter and an arithmetic unit that determines its cutoff frequency from the resolution of the input device, the resolution of the output device, the size of the dither matrix, and the image output magnification. As a result, moiré caused by changing the image output magnification or dither matrix is suppressed, and a halftone image can be more clearly reproduced on any pseudo-halftone output device at any magnification.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例を示すブロック図、第2図
は第1図中のローパスフィルタの具体的な例を示す回路
図、第3図は第1図中の演算部の演算方法のフローチャ
ート図、第4図は印刷物に用いられる網点の周期分布を
示す図、第5図は従来技術を示すブロック図、第6図は
ディザ区分域を示す図である。 図中、(1)はローパスフィルタ、(2)は演算部であ
る。 なお、図中、同一符号は同一、又は相当部分を示す。
FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a circuit diagram showing a specific example of the low-pass filter in FIG. 1, and FIG. 3 is a calculation method of the calculation section in FIG. 1. FIG. 4 is a diagram showing the periodic distribution of halftone dots used in printed matter, FIG. 5 is a block diagram showing the prior art, and FIG. 6 is a diagram showing a dither section. In the figure, (1) is a low-pass filter, and (2) is a calculation section. In addition, in the figures, the same reference numerals indicate the same or equivalent parts.

Claims (1)

【特許請求の範囲】[Claims] (1)入力デバイスで画像を読取り、ディザ化処理等の
擬似階調処理を行なった後、出力デバイスに読取り結果
を出力する画像読取装置において、前記入力デバイスか
ら入力された画像の通過帯域を制限するローパスフィル
タと、このローパスフィルタのカットオフ周波数を決定
する演算部とを備え、前記カットオフ周波数を前記入力
デバイスの解像度、前記出力デバイスの解像度、ディザ
マトリクスのサイズ及び前記画像の出力倍率より決めた
ことを特徴とする画像読取装置。
(1) In an image reading device that reads an image with an input device, performs pseudo gradation processing such as dithering processing, and then outputs the reading result to an output device, the passband of the image input from the input device is limited. and an arithmetic unit that determines a cutoff frequency of the low-pass filter, and the cutoff frequency is determined from the resolution of the input device, the resolution of the output device, the size of the dither matrix, and the output magnification of the image. An image reading device characterized by:
JP2179452A 1990-07-09 1990-07-09 Image reading device Expired - Fee Related JP2680469B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2179452A JP2680469B2 (en) 1990-07-09 1990-07-09 Image reading device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2179452A JP2680469B2 (en) 1990-07-09 1990-07-09 Image reading device

Publications (2)

Publication Number Publication Date
JPH0468965A true JPH0468965A (en) 1992-03-04
JP2680469B2 JP2680469B2 (en) 1997-11-19

Family

ID=16066109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2179452A Expired - Fee Related JP2680469B2 (en) 1990-07-09 1990-07-09 Image reading device

Country Status (1)

Country Link
JP (1) JP2680469B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7136538B2 (en) 2000-12-21 2006-11-14 Matsushita Electric Industrial Co., Ltd. Noise reducing apparatus and noise reducing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7136538B2 (en) 2000-12-21 2006-11-14 Matsushita Electric Industrial Co., Ltd. Noise reducing apparatus and noise reducing method

Also Published As

Publication number Publication date
JP2680469B2 (en) 1997-11-19

Similar Documents

Publication Publication Date Title
JP4455513B2 (en) Image processing method, image processing apparatus, and image display apparatus
JP2011041306A (en) De-interlacing of video signal
JP2009044500A (en) Image display device, image processor, and image processing method
JP2003153006A (en) Image processing apparatus
JPH077617A (en) Method and device for processing color value
JP2000253365A (en) Method and device for converting resolution
JP2002159015A (en) Horizontal profile signal generating circuit for single- plate type color camera
JP2006074155A (en) Device and method for image processing, and image display device
JP5159651B2 (en) Image processing apparatus, image processing method, and image display apparatus
JP2005312030A (en) Method and device for interpolation of intermediate row image point of half-image
JPH04347969A (en) Picture element density converter
JPH10262266A (en) Signal processing unit, method for signal processing and signal processing system
JPH0468965A (en) Picture reader
JP3939772B2 (en) Digital image processing device
JP2005293361A (en) Image processing device
JP3461247B2 (en) Image processing apparatus and image processing method
JPS61157164A (en) Picture processing device
JPH0322116B2 (en)
JP2910137B2 (en) Video signal synthesizer
JP2904364B2 (en) Binarization method of gradation image
JP2005012740A (en) Image processor and image processing method
JPS61157161A (en) Picture processing device
JPH0541793A (en) Digital picture processor
JPH04178094A (en) Thinning filter device
JPH0638024A (en) Image processor

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees