JPH0463037A - Transmission circuit - Google Patents
Transmission circuitInfo
- Publication number
- JPH0463037A JPH0463037A JP17347890A JP17347890A JPH0463037A JP H0463037 A JPH0463037 A JP H0463037A JP 17347890 A JP17347890 A JP 17347890A JP 17347890 A JP17347890 A JP 17347890A JP H0463037 A JPH0463037 A JP H0463037A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- voltage source
- source
- constant
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 16
- 230000010354 integration Effects 0.000 abstract description 3
- 238000004891 communication Methods 0.000 abstract description 2
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明はISDN方式S−バスインターフェース回路用
のAMI符号送信回路であも
従来の技術
第3図は「電子情報通信学会論文誌B−I Vol、J
?2−B−I、No、 10 pp、 838−847
(1989年10月)」文献[lコの843頁に開示さ
れたISDN方式のAMI符号送信回路である。31〜
32は入力端子、 33.34はp−n p トランジ
ス久 35.36はnpnトランジス久 37〜42は
抵抗素子、45は出力用のパルストランス 43.44
はコンデンサであム
次にこの送信回路の動作について説明すも パルストラ
ンス45の入力側の一方の端子46は常に抵抗37.3
8とコンデンサ43.44によって電源電圧の半分の電
圧に固定されていも ここで入力端子31にHigL3
2にHighのディジタル入力があるとすれ4;Lpn
p)ランジスタ33.34と抵抗39よりなる定電流回
路はオフL、npnトランジスタ35.36と抵抗40
よりなる定電流回路はオンし 定電流回路で定められた
電流が端子46から端子47を通って定電流回路に流れ
込−’k 111を圧パルスをパルストランス45の
出力に発生すム 極性を逆にしたパルスを送出したい場
合には 入力端子32にLow、31にLowの入力を
加えればよ(一端子31にHigt5 端子32にLo
wの入力がある場合には 上述の2つの定電流回路はと
もに遮断状態となるので出力はハイインピーダンス状態
となa
発明が解決しようとする課題
ISDNのS−バスインターフェースの電気的特性につ
いて4;LCCITTの勧告1.430で規定されてお
り送信回路はインビーダン人 パルスマス久 最大線路
電圧 誘導電圧(クロストーク)、保瓢 供給電圧許容
差等に関する極めて厳密な条件を満足する必要がある。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to an AMI code transmission circuit for an ISDN system S-bus interface circuit. J
? 2-B-I, No, 10 pp, 838-847
This is an ISDN type AMI code transmission circuit disclosed on page 843 of the literature [lco] (October 1989). 31~
32 is an input terminal, 33.34 is a p-n p transistor, 35.36 is an npn transistor, 37 to 42 are resistive elements, and 45 is a pulse transformer for output. 43.44
is a capacitor.Next, we will explain the operation of this transmitting circuit.One terminal 46 on the input side of the pulse transformer 45 is always connected to a resistor 37.3.
Even if the voltage is fixed at half the power supply voltage by 8 and capacitors 43 and 44, here input terminal 31 is connected to HighL3.
If there is a high digital input on 2, then 4;Lpn
p) Constant current circuit consisting of transistors 33, 34 and resistor 39 is off L, npn transistor 35, 36 and resistor 40
The constant current circuit is turned on, and the current determined by the constant current circuit flows from terminal 46 to terminal 47 into the constant current circuit, and a pressure pulse of 111 is generated at the output of pulse transformer 45. If you want to send out reversed pulses, add a Low input to input terminal 32 and a Low input to 31 (Hight5 to one terminal 31, Low input to terminal 32).
When there is an input of w, both of the above two constant current circuits are cut off, so the output is in a high impedance state a.Problem to be Solved by the InventionRegarding the electrical characteristics of the ISDN S-bus interface 4; It is stipulated in Recommendation 1.430 of the LCCITT, and the transmission circuit must satisfy extremely strict conditions regarding maximum line voltage, induced voltage (crosstalk), supply voltage tolerance, etc.
上述の文献[1]によればその規定を満たすための回路
方式として、定電圧駆動回路でパルストランスの入力側
に電圧を発生させ、許容範囲以上の電流がパルストラン
スに流れようとする場合について電流制限回路を設けて
電流制限を行う方式が回路規模や回路の消費する電力を
抑えることができるなどの点から有利であると述べられ
ており、その回路方式を実現するだけであれば上述の回
路でも十分であム しかし この回路をLSI化使用と
した場合、回路が対称でないためpnp)ランジスタで
構成された定電流回路と、 npn トランジスタで構
成された定電流回路の特性を一致させる事か難しく安定
した2進値“0”を送出しに< LXo 出力用パル
ストランスの特性自体が送信回路の特性で規定されるた
八 出力パルストランスの特性に対して自由度が無く、
さらにパルストランスの1次側に発生させられる電圧は
電源電圧の2分の1以下に制限されも バイポーラプロ
セスを用いて集積化を行なわなければならないた&
ISDNの上位のレイヤ機能を有するLSIを作成し同
時にこれらの送信回路をそのLSI上に構成しようとし
た場合、論理回路部分の集積度を十分高めることができ
ないなどの問題点がある。According to the above-mentioned document [1], as a circuit system to satisfy the regulation, a voltage is generated on the input side of the pulse transformer using a constant voltage drive circuit, and a current exceeding the allowable range attempts to flow through the pulse transformer. It is said that the method of limiting the current by providing a current limiting circuit is advantageous in that it can reduce the circuit size and the power consumed by the circuit, and if you just want to realize that circuit method, the method described above will not work. However, if this circuit is used as an LSI, the characteristics of the constant current circuit made of PNP transistors and the constant current circuit made of NPN transistors must be made to match, since the circuit is not symmetrical. It is difficult to send out a stable binary value "0"< LXo The characteristics of the output pulse transformer itself are defined by the characteristics of the transmitting circuit.There is no degree of freedom regarding the characteristics of the output pulse transformer.
Furthermore, even though the voltage generated on the primary side of the pulse transformer is limited to less than one-half of the power supply voltage, it must be integrated using a bipolar process.
If an attempt is made to create an LSI having upper layer functions of ISDN and simultaneously construct these transmitter circuits on the LSI, there are problems such as the inability to sufficiently increase the degree of integration of the logic circuit portion.
本発明ζよ 上述の問題点に鑑みてなされ パルストラ
ンスのパラメーターを自由に選択でき、 ISDNの上
位レイヤ機能を有するLSI上に同時に集積可能なIS
DN方式のAMI符号送信回路を提供することを目的と
する。The present invention ζ was made in view of the above-mentioned problems, and provides an IS system that allows the parameters of the pulse transformer to be freely selected and that can be simultaneously integrated on an LSI having upper layer functions of ISDN.
The purpose of this invention is to provide a DN system AMI code transmission circuit.
課題を解決するための手段
本発明のAMI符号送信回路は 出力パルストランスの
入力側端子の第一の端子に接続された第一の定電流源及
び第一の定電圧源と、前記パルストランスの第二の端子
に接続された第二の定電流源と第二の定電圧源とを有L
2進値”0”を送る場合、前記第一の定電圧源に前記
第二の定電圧源より高い電圧を発生させると同時に前記
第二の定電流源を遮断し 前記第二の定電圧源に前記第
一の電圧源より高い電圧を発生させると同時に前記第一
の定電流源を遮断り、2進値” l”を送る場合、前記
第一の定電流源と前記第二の定電流源を遮断した跣 前
記第一の電圧源と前記第二の電圧源を遮断する事を特徴
とすム
作用
本発明は上述の構成により、CMO3回路技術を用いて
ISDN方式の上位レイヤの機能を有する論理回路と同
一結晶基板上に容易に集積でき、ISDN方式通信装置
の小型化が容易になる。また 完全に対称な回路構成で
あるので、高精度な2進値″0″′信号パルスを送出で
きる。さらに出力パルストランスに流れる電流と出力パ
ルストランスに人力される電圧を制御できるため出力パ
ルストランスの電気的パラメーターをある程度自由に選
べるため回路の汎用性が拡大する。Means for Solving the Problems The AMI code transmitting circuit of the present invention includes a first constant current source and a first constant voltage source connected to a first terminal of the input side terminal of the output pulse transformer, and A second constant current source and a second constant voltage source are connected to the second terminal.
When sending a binary value "0", the first constant voltage source generates a voltage higher than the second constant voltage source, and at the same time the second constant current source is cut off; When generating a voltage higher than the first voltage source and simultaneously cutting off the first constant current source and sending the binary value "l", the first constant current source and the second constant current source The present invention is characterized in that the first voltage source and the second voltage source are shut off.The present invention has the above-described configuration and uses the CMO3 circuit technology to perform the function of the upper layer of the ISDN system. It can be easily integrated on the same crystal substrate as a logic circuit, and it becomes easy to miniaturize the ISDN communication device. Furthermore, since the circuit configuration is completely symmetrical, it is possible to send out a highly accurate binary value "0" signal pulse. Furthermore, since the current flowing through the output pulse transformer and the voltage applied to the output pulse transformer can be controlled, the electrical parameters of the output pulse transformer can be selected with some degree of freedom, increasing the versatility of the circuit.
実施例
(実施例1)
第1図は本発明の第一の実施例によるAMI符号送信回
路を示す回路図であa 第1図において、1.2はそれ
ぞれ基準電圧1と基準電圧2である。Embodiment (Example 1) FIG. 1 is a circuit diagram showing an AMI code transmitting circuit according to a first embodiment of the present invention.a In FIG. 1, 1.2 are reference voltage 1 and reference voltage 2, respectively. .
基準電圧1は切り替えスイッチ5、基準電圧2は切り替
えスイッチ6の入力端子の一端に接続されていも 切り
替えスイッチ5と切り替えスイッチ6の入力端子の他方
は両方とも電源電圧に接続されている。また 切り替え
スイッチ5と切り替えスイッチ6の出力それぞれはpM
OSトランジスタ3とpMO8)ランジスタ4のゲート
端子に接続されてい&pMO8)ランジスタ3とpMO
Sトランジスタ4のドレイン端子は 出力パルストラン
ス17の入力端子15と16にそれぞれ接続されており
、以上の構成により定電流源100と定電流源101を
構成していも
出力パルストランス17の入力端子15ζよ さらに差
動増幅器9の正入力端子とnMO8)ランジスタ11の
ドレイン端子、入力端子16は差動増幅器10の正入力
端子とnMO8)ランジスタ12のドレイン端子に接続
されていも 差動増幅器9の負入力端子には切り替えス
イッチ7が接続され定電圧源19と定電圧源21が差動
増幅器の切り替えスイッチ7を介して差動増幅器9の参
照電圧になる。同様く 差動増幅器10の負入力端子に
は切り替えスイッチ8が接続され定電圧源20と定電圧
源22が切り替えスイッチ8を介して差動増幅器10の
参照電圧になム 以上の構成により定電圧源102と定
電圧源103が構成され孔 な耘 スイッチ13とスイ
ッチ14はそれぞれnMO3)ランジスタ11のゲート
・ソース端子間と、nMO8)ランジスタ12のゲート
・ソース端子間に接続されていも 最後に出力パルスト
ランス17の出力端子間に抵抗負荷18が接続されてい
も
次に本発明のAMI符号送信器の動作について説明すも
第1図に示すAMI符号送信回路において2進値”0
”を送出する場合には 切り替えスイッチ5を基準電圧
lに接続し 切り替えスイッチ6を電源電圧に接続する
。するとpMO3トランジスタ3はオフ状態 pMO3
hランジスタ4はオフ状態となる。従って、定電流源1
00は定電流をパルストランス17の入力端子15に供
給し 定電流源101は遮断状態とな也 以上の動作と
同時4Q 切り替えスイッチ7を参照電圧源21(参
照電圧源21の電圧をvaとする)に接続させると、差
動増幅器9とnMO8)ランジスタ11からなる負帰還
ループはパルストランス17の入力端子15の電圧とV
・を一致させるように働く。従って定電圧源102は定
電圧V・を入力端子15に発生させも 同様に切り替え
スイッチ8を参照電圧源20(参照電圧源20の電圧を
Vb<Veとする)に接続すると定電圧源103はパル
ストランス17の入力端子16にVeより低電圧のVb
を発生させる。従って、パルストランス17の入力端子
15と16の間にはV −−V bの電圧が発生す、L
AMI符号では 2進値”0”を送出する際にはそ
の都度パルスの極性を切り換える必要があも 上述の回
路に於てパルスの極性を切り換える場合には 切り替え
スイッチ5を電源電圧に接続し 切り替えスイッチ6を
基準電圧2に接続し切り替えスイッチ7と切り替えスイ
ッチ8を切り替えてそれぞれ参照電圧源19 (参照電
圧源19の電圧はVb)と参照電圧源22 (参照電圧
源22の電圧はV、)に接続し 定電圧源102の電圧
をVb、定電圧源103の電圧をV、にすも すると、
上述の動作と同様にしてパルストランス17の入力端子
15と16にはそれぞれVbとV、の電圧が発生し逆極
性のパルスが送出される。この時上述の回路は完全に対
称な回路であるのでLSI上に集積化した場合、回路素
子のパラメーターをほぼ一致させることができるので順
極性と逆極性のパルス波形のばらつきを最小限にできる
。な耘 2進値″0”を送出する場合、定電流源100
.101を共に動作させ、定電圧源102,103内部
のスイッチ7.8の切り替えを行ってもよl、% 定
電流源10.0.101を交互に遮断させる方法を用い
ると消費電力の点で優位であ4
又 2進値′″0″′を続けて送出する場合にはパルス
トランスの両端にかかる電圧の極性を瞬時に反転する必
要がある。しかし一般にパルストランス等のインダクタ
ンス成分を持つ素子に流れる電流を0FFL電流の向き
を反転させ”る場合 第4図(a)に示すようにステッ
プ関数状の電流が素子に流れ込むことになる。ステップ
関数状の電流は高い周波数成分を含むので素子の持つイ
ンダクタンス成分により高電圧が素子の両端に発生する
(第4図(b)参照)。パルストランスの両端に過大な
電圧が発生するれば当然ISDN用の送信器としての規
格を満足しない。本発明の回路ではパルストランス17
の入力端子15.16にそれぞれ定電圧源102と定電
圧源103を設けている。定電圧源102と定電圧源1
03の交流インピーダンスを十分低くすれば第5図に示
すように 定電流源100をスイッチングした場合に発
生するステップ関数状の電流の高周波成分IL 定電
圧源102を通って流れ 比較的低周波の電流成分だけ
がパルストランスに流れる。同様に定電流源101をス
イッチングした場合のステップ関数状の電流は定電圧源
103を通って流れる。このたぬ 本発明の回路ではパ
ルストランス17に高い高周波成分を持った電流が流れ
込ま哄 入力端子15と16の間に過大な電圧が発生す
ることはない。従って、常に安定した2進値″0′″パ
ルスを連続して送出できる。Although the reference voltage 1 is connected to one end of the input terminal of the changeover switch 5 and the reference voltage 2 is connected to one end of the input terminal of the changeover switch 6, the other input terminals of the changeover switch 5 and the changeover switch 6 are both connected to the power supply voltage. Also, the outputs of changeover switch 5 and changeover switch 6 are each pM
OS transistor 3 and pMO8) are connected to the gate terminal of transistor 4 & pMO8) transistor 3 and pMO
The drain terminal of the S transistor 4 is connected to the input terminals 15 and 16 of the output pulse transformer 17, respectively. Furthermore, even if the positive input terminal of the differential amplifier 9 and the drain terminal of the transistor 11 are connected to the positive input terminal of the differential amplifier 10 and the drain terminal of the transistor 12, the input terminal 16 is connected to the positive input terminal of the differential amplifier 10 and the drain terminal of the transistor 12. A changeover switch 7 is connected to the input terminal, and the constant voltage source 19 and the constant voltage source 21 become reference voltages for the differential amplifier 9 via the changeover switch 7 of the differential amplifier. Similarly, the changeover switch 8 is connected to the negative input terminal of the differential amplifier 10, and the constant voltage source 20 and the constant voltage source 22 are set to the reference voltage of the differential amplifier 10 via the changeover switch 8.The above configuration provides a constant voltage. The switch 13 and the switch 14 are connected between the gate and source terminals of the transistor 11 (nMO3) and between the gate and source terminals of the transistor 12 (nMO8), respectively. Although the resistive load 18 is connected between the output terminals of the pulse transformer 17, the operation of the AMI code transmitter of the present invention will be explained next.
”, connect the selector switch 5 to the reference voltage l and connect the selector switch 6 to the power supply voltage. Then, the pMO3 transistor 3 is in the off state pMO3
The h transistor 4 is turned off. Therefore, constant current source 1
00 supplies a constant current to the input terminal 15 of the pulse transformer 17, and the constant current source 101 is in a cut-off state. Simultaneously with the above operation, the 4Q changeover switch 7 is connected to the reference voltage source 21 (the voltage of the reference voltage source 21 is set to va). ), the negative feedback loop consisting of the differential amplifier 9 and nMO8) transistor 11 connects the voltage at the input terminal 15 of the pulse transformer 17 and V
・Work to match. Therefore, the constant voltage source 102 generates a constant voltage V at the input terminal 15. Similarly, when the changeover switch 8 is connected to the reference voltage source 20 (assuming the voltage of the reference voltage source 20 as Vb<Ve), the constant voltage source 103 A voltage Vb lower than Ve is applied to the input terminal 16 of the pulse transformer 17.
to occur. Therefore, a voltage of V − − V b is generated between the input terminals 15 and 16 of the pulse transformer 17, L
In the AMI code, it is necessary to switch the polarity of the pulse each time when transmitting the binary value "0". When switching the polarity of the pulse in the circuit described above, connect the changeover switch 5 to the power supply voltage and make the switch. The switch 6 is connected to the reference voltage 2, and the changeover switch 7 and the changeover switch 8 are changed over to connect the reference voltage source 19 (the voltage of the reference voltage source 19 is Vb) and the reference voltage source 22 (the voltage of the reference voltage source 22 is V), respectively. If the voltage of constant voltage source 102 is set to Vb and the voltage of constant voltage source 103 is set to V, then
Similarly to the above operation, voltages Vb and V are generated at the input terminals 15 and 16 of the pulse transformer 17, respectively, and pulses of opposite polarity are sent out. At this time, since the above-mentioned circuit is a completely symmetrical circuit, when it is integrated on an LSI, the parameters of the circuit elements can be almost matched, so that variations in the pulse waveforms of forward polarity and reverse polarity can be minimized. When sending out the binary value "0", constant current source 100
.. 101 may be operated together, and the switches 7.8 inside the constant voltage sources 102 and 103 may be switched.If the method of alternately shutting off the constant current sources 10.0.101 is used, the power consumption will be reduced. In order to continuously transmit the binary value ``0'''', it is necessary to instantaneously reverse the polarity of the voltage applied to both ends of the pulse transformer. However, in general, when the direction of current flowing through an element having an inductance component such as a pulse transformer is reversed, a step function current flows into the element as shown in Figure 4(a).Step function Since this current contains high frequency components, a high voltage is generated across the element due to the inductance component of the element (see Figure 4 (b)).If an excessive voltage is generated across the pulse transformer, it is natural that the ISDN In the circuit of the present invention, the pulse transformer 17
A constant voltage source 102 and a constant voltage source 103 are provided at input terminals 15 and 16, respectively. Constant voltage source 102 and constant voltage source 1
If the AC impedance of 03 is made sufficiently low, as shown in FIG. Only the components flow into the pulse transformer. Similarly, when the constant current source 101 is switched, a step function current flows through the constant voltage source 103. In the circuit of the present invention, a current with a high frequency component flows into the pulse transformer 17, so that no excessive voltage is generated between the input terminals 15 and 16. Therefore, always stable binary value "0" pulses can be continuously sent out.
次に2進値11111を送出する場合には切り替えスイ
ッチ5,6をともに電源電圧に接続上 定電流源100
と定電流源101を遮断状態とし 定電圧源102と定
電圧源103が発生する電圧を同電位とする。例えば定
電圧源102では参照電圧源19にスイッチし 定電圧
源103では参照電圧源20にスイッチする。するとパ
ルストランスの入力端子15と16間にかかる電圧はO
vとなるので、次にスイッチング素子13とスイッチン
グ素子14を導通するとnMO5トランジスタ11とn
MO8’pランジスタ12は遮断状態となり出力はハイ
インピーダンス状態となる。従って、2進値″ ビ′を
送出できる。さらにこの状態で送信回路に係わる全ての
電源をオフさせれば 2進値11111を送出する間は
消費電力を0とすることができも
ISDN方式でAMI符号を送信する場合、出力パルス
トランス17の出力側に想定される抵抗負荷は通常50
Ωである力叉 伝送線路での複数の送信回路からの信号
の送出がある場合に(表 抵抗負荷として5.6Ω〜4
00Ωまでの負荷を想定する必要がある。上述の送信回
路で(上 抵抗値が変動した場合でもパルストランスの
両端の差動増幅器がパルストランスの入力端子電圧と参
照電圧を比較しそれらの電圧か一致するようにnMO3
トランジスタに流れる電流を制御するので、ある抵抗負
荷の範囲で出力電圧を一定にでき、即ち出力インピーダ
ンスを低くすることかできる。また抵抗負荷の値が小さ
すぎてパルストランスに過剰な電流が流れようとする場
合にJ&pMOSトランジスタが定電流源として働くの
で、ある一定値以上の電流がパルストランスに流れるこ
とはなく、出力パルス電圧の振幅をCCITT勧告1.
430で定められた振幅値以内に抑えることができる。Next, when sending out the binary value 11111, connect the changeover switches 5 and 6 to the power supply voltage. Constant current source 100
The constant current source 101 is cut off, and the voltages generated by the constant voltage sources 102 and 103 are made to have the same potential. For example, the constant voltage source 102 is switched to the reference voltage source 19, and the constant voltage source 103 is switched to the reference voltage source 20. Then, the voltage applied between input terminals 15 and 16 of the pulse transformer becomes O.
Therefore, when the switching element 13 and the switching element 14 are made conductive, the nMO5 transistor 11 and the nMO5 transistor 11 and n
The MO8'p transistor 12 is in a cut-off state and its output is in a high impedance state. Therefore, the binary value "BI'" can be transmitted.Furthermore, if all the power supplies related to the transmitting circuit are turned off in this state, the power consumption can be reduced to 0 while the binary value 11111 is being transmitted. When transmitting an AMI code, the expected resistance load on the output side of the output pulse transformer 17 is usually 50
When signals are sent from multiple transmitting circuits on a transmission line, the force fork is 5.6Ω to 4Ω as a resistive load.
It is necessary to assume a load up to 00Ω. In the above transmission circuit (above), even if the resistance value fluctuates, the differential amplifier at both ends of the pulse transformer compares the input terminal voltage of the pulse transformer with the reference voltage, and outputs nMO3 so that the voltages match.
Since the current flowing through the transistor is controlled, the output voltage can be kept constant within a certain resistance load range, that is, the output impedance can be lowered. In addition, when the value of the resistive load is too small and excessive current attempts to flow through the pulse transformer, the J&pMOS transistor works as a constant current source, so current exceeding a certain value will not flow through the pulse transformer, and the output pulse voltage The amplitude of CCITT Recommendation 1.
The amplitude can be suppressed within the amplitude value determined in step 430.
第6図(a)、 (b)にそれぞれ抵抗負荷5.6Ω、
50Ω、抵抗負荷400Ωにおける本発明の回路構成を
計算機解析結果を示す。本発明の回路構成がCCI’r
r勧告■、4a oに定められたパルスマスクを満たす
波形を出力できることがわかる。Figures 6(a) and (b) show a resistive load of 5.6Ω, respectively.
The results of a computer analysis of the circuit configuration of the present invention with a resistance load of 50Ω and a resistance load of 400Ω are shown. The circuit configuration of the present invention is CCI'r
It can be seen that it is possible to output a waveform that satisfies the pulse mask defined in Recommendations ① and 4a.
な耘 パルストランスの巻線比が変化した場合でも他の
回路素子などのパラメーターを変更する事なく参照電圧
の設定を変更するだけで容易に出力パルスの電圧振幅を
調整できる。Even if the winding ratio of the pulse transformer changes, the voltage amplitude of the output pulse can be easily adjusted by simply changing the reference voltage setting without changing the parameters of other circuit elements.
(実施例2)
第2図は本発明の第二の実施例によるAMI符号送信回
路を示す回路図である。第2図は第1図における切り替
えスイッチ7、定電圧源19と21で示された回應 及
び切り替えスイッチ8、定電圧源20と22で示された
回路とを、それぞれ時間の関数として電圧を発生できる
制@電圧源23と24に置き換えている。ここでは制御
電圧源23と24として微分回路を用いている。(Embodiment 2) FIG. 2 is a circuit diagram showing an AMI code transmission circuit according to a second embodiment of the present invention. FIG. 2 shows the circuits indicated by changeover switch 7 and constant voltage sources 19 and 21 in FIG. It is replaced with voltage sources 23 and 24 that can be controlled. Here, differentiating circuits are used as the control voltage sources 23 and 24.
AMI符号の2進値″0″′を送出する場合、パルスト
ランスのインダクタンスと回路の出力インピーダンスに
より波形の立ち上がりの時定数が決定されてしまう。従
って制御電圧源に第一の実施例ではV−あるいはVbの
電圧を発生させていたカミそれを第二の実施例でii、
V、を△v−e−τ1+V1、VbをVb−△V−e−
r’で置き換える(△Vとτは適当な値を選ぶ)。する
と波形の立ち上がりの時定数を減少させることができ、
受信回路で波形を受信する際に生じるジッタを減少させ
ることができム な耘 第7図に実際に第二の実施例を
計算機解析し第一の実施例と比較した結果を示す。When transmitting the binary value "0" of the AMI code, the time constant of the rise of the waveform is determined by the inductance of the pulse transformer and the output impedance of the circuit. Therefore, in the first embodiment, the voltage of V- or Vb was generated in the control voltage source, but in the second embodiment, ii,
V, is △v-e-τ1+V1, Vb is Vb-△V-e-
Replace with r' (choose appropriate values for ΔV and τ). Then, the time constant of the rise of the waveform can be reduced,
It is possible to reduce the jitter that occurs when receiving a waveform in the receiving circuit. Fig. 7 shows the results of actual computer analysis of the second embodiment and comparison with the first embodiment.
発明の効果
以上のように本発明によれ?1LSI上に集積化が容易
なCMO8回路網を用いて、安定かつジッタ成分の少な
いAMI符号をISDN方式の全2重4線路の伝送線路
へ送信でき、その除用いる出力パルストランスのパラメ
ーターをある程度自由に設定できるという効果がある。Is the present invention more effective than the effects of the invention? Using a CMO8 circuit network that is easy to integrate on one LSI, stable AMI codes with low jitter components can be transmitted to an ISDN full-duplex 4-line transmission line, and the parameters of the output pulse transformer used can be set to a certain degree. This has the effect that it can be set to
第1図は本発明の第一の実施例によるAMI符号送信回
路を示す回路医 第2図は本発明の第二の実施例による
AMI符号送信回路を示す回路医第3図は従来のAMI
符号送信回路を示す回路医第4図はインダクタンス成分
を持つ素子にステップ関数状の電流が流れた場合の電圧
変化の模式医第5図は定電流源100をスイッチングし
た場合に生ずるステップ関数状の電流の様子を示す模式
医 第6図は本発明の第一の実施例に於けるパルス出力
波形医 第7図は本発明の第二の実施例に於けるパルス
出力波形と第一の実施例に於けるパルス出力波形の比較
図であム
1.2・・・基準電圧# 5〜8・・・切り替えスイッ
チ、9.10・・・差動増幅器 13.14・・・スイ
ッチングs子、 15.16・・・パルストランスの入
力側端子、17・・・出力パルストラン人 19〜22
・・・差動増幅器の参照電圧縁 100,101・・・
定電流# 102.103・・・定電圧風 23,24
・・・制御電圧酪代理人の氏名 弁理士 粟野重孝 ほ
か1名第
図
第
図
第
図
第
図
吟聞
第
図
【VコFIG. 1 is a circuit diagram showing an AMI code transmission circuit according to a first embodiment of the present invention. FIG. 2 is a circuit diagram showing an AMI code transmission circuit according to a second embodiment of the present invention. FIG. 3 is a circuit diagram showing a conventional AMI code transmission circuit.
A circuit diagram showing a code transmission circuit. FIG. 4 shows a schematic diagram of voltage changes when a step function current flows through an element having an inductance component. FIG. Fig. 6 is a diagram showing the pulse output waveform in the first embodiment of the present invention. Fig. 7 is a schematic diagram showing the pulse output waveform in the second embodiment of the present invention and the first embodiment. 1.2...Reference voltage #5-8...Changing switch, 9.10...Differential amplifier 13.14...Switching S element, 15 .16... Pulse transformer input side terminal, 17... Output pulse transformer terminal 19-22
...Reference voltage edge of differential amplifier 100, 101...
Constant current #102.103...Constant voltage wind 23,24
...Name of control voltage agent Patent attorney Shigetaka Awano and one other person
Claims (1)
以上の加入者電話機に伝送するISDN方式S−バスイ
ンターフェース回路用の送信回路であって、出力パルス
トランスの入力側端子の第一の端子に接続された第一の
定電流源及び第一の定電圧源と、前記パルストランスの
第二の端子に接続された第二の定電流源及び第二の定電
圧源とを有し、2進値“0”を送る場合、前記第一の定
電圧源に前記第二の定電圧源より高い電圧を発生させる
と同時に前記第二の定電流源を遮断し、前記第二の定電
圧源に前記第一の電圧源より高い電圧を発生させると同
時に前記第一の定電流源を遮断し、2進値“1”を送る
場合前記第一の定電流源と前記第二の定電流源を遮断し
た後、前記第一の電圧源と前記第二の電圧源を遮断する
事を特徴とする送信回路。A transmission circuit for an ISDN S-bus interface circuit that transmits digital signals to one or more subscriber telephones via a full-duplex four-line transmission line, the first terminal of the input side terminal of an output pulse transformer. a first constant current source and a first constant voltage source connected to the pulse transformer, and a second constant current source and a second constant voltage source connected to the second terminal of the pulse transformer, When transmitting the lead value "0", the first constant voltage source generates a voltage higher than the second constant voltage source, and at the same time the second constant current source is cut off, and the second constant voltage source When generating a voltage higher than the first voltage source and simultaneously cutting off the first constant current source and sending a binary value "1", the first constant current source and the second constant current source A transmitting circuit characterized in that the first voltage source and the second voltage source are shut off after the first voltage source and the second voltage source are shut off.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17347890A JPH0463037A (en) | 1990-06-29 | 1990-06-29 | Transmission circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17347890A JPH0463037A (en) | 1990-06-29 | 1990-06-29 | Transmission circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0463037A true JPH0463037A (en) | 1992-02-28 |
Family
ID=15961239
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17347890A Pending JPH0463037A (en) | 1990-06-29 | 1990-06-29 | Transmission circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0463037A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7238391B2 (en) | 2000-11-01 | 2007-07-03 | Valspar Sourcing, Inc. | Abrasion resistant coating for stacks of fiber cement siding |
-
1990
- 1990-06-29 JP JP17347890A patent/JPH0463037A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7238391B2 (en) | 2000-11-01 | 2007-07-03 | Valspar Sourcing, Inc. | Abrasion resistant coating for stacks of fiber cement siding |
US7442416B2 (en) | 2000-11-01 | 2008-10-28 | Valspar Sourcing, Inc. | Method using abrasion resistant coating for stacks of fiber cement siding |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1863242B1 (en) | Semiconductor integrated circuit including output circuit | |
JPH024075A (en) | Transmission system | |
EP0547814B1 (en) | Balanced line driver for local area networks or the like | |
JPH07297678A (en) | Cmos termination resistance circuit | |
US4514595A (en) | Active impedance line feed circuit | |
US4445222A (en) | Coupling circuit for transferring data signals at a high rate | |
CN110932714A (en) | SUBLVDS-based transmission interface circuit | |
JPH04290368A (en) | Power feeding transfer system | |
JPH03296359A (en) | Isdn interface circuit | |
JPS63155931A (en) | Digital signal transmission circuit | |
US5309036A (en) | Driver circuit for an attachment unit interface used in a network system | |
JPH0463037A (en) | Transmission circuit | |
US5612998A (en) | Integrated interface circuit for driving a subscriber line | |
US4922249A (en) | Binary-to-bipolar converter | |
JP2911465B2 (en) | Digital subscriber controller device | |
JP2002057728A (en) | Signal transmitter | |
EP0096473B1 (en) | Active impedance line feed circuit | |
JP2590274B2 (en) | Driver circuit | |
US6292035B1 (en) | Signal transmission device | |
JP2003521841A (en) | Electronic inductor with transmit signal telephone line driver | |
US6603805B1 (en) | Transceiver circuit transmitting/receiving a tenary pulse signal | |
US2473346A (en) | Teletypewriter exchange system | |
JPH02235443A (en) | Adaptor device for communication | |
JP2024044006A (en) | Signal transmitter | |
US7502214B2 (en) | Flexible hook switch driver circuit |