JPH046293B2 - - Google Patents

Info

Publication number
JPH046293B2
JPH046293B2 JP13238283A JP13238283A JPH046293B2 JP H046293 B2 JPH046293 B2 JP H046293B2 JP 13238283 A JP13238283 A JP 13238283A JP 13238283 A JP13238283 A JP 13238283A JP H046293 B2 JPH046293 B2 JP H046293B2
Authority
JP
Japan
Prior art keywords
circuit
signal
output
carrier
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP13238283A
Other languages
Japanese (ja)
Other versions
JPS6024753A (en
Inventor
Kenichi Sato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP13238283A priority Critical patent/JPS6024753A/en
Publication of JPS6024753A publication Critical patent/JPS6024753A/en
Publication of JPH046293B2 publication Critical patent/JPH046293B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/34Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits
    • H04L27/227Demodulator circuits; Receiver circuits using coherent demodulation
    • H04L27/2275Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses the received modulated signals

Description

【発明の詳細な説明】 (イ) 産業上の利用分野 本発明は搬送波を利用した音声のデイジタル通
信装置に於ける音声信号のミユーテイング回路に
関する。
DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application The present invention relates to an audio signal muting circuit in an audio digital communication device using a carrier wave.

(ロ) 従来技術 音声のデイジタル通信方式としては、例えば
「12GHz帯衛星放送における音声信号に対する答
申」(電技審第4部会1982年11月)に示された
PCM副搬送波方式があり、該方式は第1図a,
bに示されるように、音声入力子1,2,3,4
に入力された音声信号をA/D変換器5によりデ
イジタル信号に変換した後、誤り訂正回路、スク
ランブル回路等から成るエンコーダ6によりコー
ド化する。コード化された信号は、4相DPSK
(4相Differencial Phase Shift Keying)回路7
により副搬送波信号に変換された後、映像信号入
力端子8より入力された映像信号と加え合わさ
れ、周波数変調器9によりFM信号に変換され
る。このFM信号は12GHz帯の送信機10により
電波として、パラボラアンテナ11より送出され
る。該パラボラアンテナ11より送出される電波
は放送衛星12を介して受信機で受信される。
(b) Prior art As an audio digital communication system, for example, there is a
There is a PCM subcarrier system, which is shown in Figure 1a,
As shown in b, audio input children 1, 2, 3, 4
The input audio signal is converted into a digital signal by an A/D converter 5, and then encoded by an encoder 6 comprising an error correction circuit, a scrambling circuit, etc. The coded signal is 4-phase DPSK
(4-phase Differential Phase Shift Keying) circuit 7
After being converted into a subcarrier signal by , it is added to the video signal input from the video signal input terminal 8 and converted to an FM signal by the frequency modulator 9 . This FM signal is transmitted as a radio wave by a 12 GHz band transmitter 10 from a parabolic antenna 11. Radio waves transmitted from the parabolic antenna 11 are received by a receiver via a broadcasting satellite 12.

受信側では受信用パラボラアンテナ13で受信
された後、12GHz帯の受信機14に供給され、中
間周波信号として、FM復調器15に印加され
る。該復調器により復調された信号は映像信号と
4相DPSKの副搬送波信号とに分離され、それぞ
れ出力端子17、および16より出力される。副
搬送波信号については、さらに4相DPSK復調回
路18により復調され、ベースバンドのデイジタ
ル信号に戻された後、デイスクランブル回路、誤
り訂正回路等からなるデコーダ19、そしてD/
A変換回路20を通つて元の音声信号に戻され、
音声出力端子21,22,23,24より出力さ
れる。
On the receiving side, the signal is received by the receiving parabolic antenna 13, then supplied to the 12 GHz band receiver 14, and applied to the FM demodulator 15 as an intermediate frequency signal. The signal demodulated by the demodulator is separated into a video signal and a 4-phase DPSK subcarrier signal, which are output from output terminals 17 and 16, respectively. The subcarrier signal is further demodulated by a 4-phase DPSK demodulation circuit 18 and returned to a baseband digital signal, and then sent to a decoder 19 consisting of a descrambler circuit, an error correction circuit, etc.
The signal is returned to the original audio signal through the A conversion circuit 20,
The audio is output from audio output terminals 21, 22, 23, and 24.

さて、斯かる音声のデイジタル通信方式では、
受信搬送波信号レベルの低下に伴うFM復調後の
副搬送波でのS/N(信号対雑音比)低下の為、
4相DPSK復調後のデイジタルデータ誤りが問題
となる。該データ誤りは第1図bに於けるデコー
ダ19の誤り訂正回路で或る程度の訂正が可能で
はあるが、データ誤りの頻度が増大した場合、訂
正もれが多発し、音声信号に強大な雑音が発生す
る。該雑音は音声信号の最大出力レベルにまで達
する為、聴感上極めて有害であり、斯かる対策と
して、通常、ミユーテイング回路による出力音声
信号の抑圧が行なわれる。これを第2図によつて
簡単に説明する。4相DPSK復調回路18により
復調されたデイジタルデータは破線内19で示さ
れるデコーダに入力される。デコーダ19では、
まず、同期検出回路25によりデータに於けるフ
レームごとの同期信号が検出され、デイスクラン
ブル回路26によりデータのスクランブル状態が
解かれた後、誤り訂正回路27及び誤り検出回路
28に入力される。データ誤りは該誤り検出回路
28により検出され、該検出信号により誤り訂正
回路27で訂正動作が行なわれると共に、データ
誤りの頻度が大きい場合には、誤り訂正回路27
およびデータ抜き出し回路29を経て、D/A変
換器20より出力される音声信号を、誤り検出回
路28により制御されるスイツチ30,31,3
2,33により遮断し、音声出力端子21,2
2,23,24での出力状態を無信号状態にす
る。尚、前記誤り検出回路28は瞬時瞬時の誤り
検出機能と一定時間内の誤り頻度検出機能とを両
方備えているものとする。
Now, in such a digital voice communication system,
Due to the decrease in S/N (signal-to-noise ratio) in the subcarrier after FM demodulation due to the decrease in the received carrier signal level,
Digital data errors after 4-phase DPSK demodulation become a problem. Although the data errors can be corrected to some extent by the error correction circuit of the decoder 19 in FIG. Noise occurs. Since this noise reaches the maximum output level of the audio signal, it is extremely harmful to the sense of hearing, and as a countermeasure against this, the output audio signal is usually suppressed by a muting circuit. This will be briefly explained with reference to FIG. Digital data demodulated by the four-phase DPSK demodulation circuit 18 is input to a decoder indicated by a broken line 19. In the decoder 19,
First, a synchronization signal for each frame in the data is detected by the synchronization detection circuit 25, and after the data is descrambled by the descramble circuit 26, it is input to the error correction circuit 27 and the error detection circuit 28. A data error is detected by the error detection circuit 28, and a correction operation is performed by the error correction circuit 27 based on the detection signal.If the frequency of data errors is high, the error correction circuit 27
The audio signal output from the D/A converter 20 via the data extraction circuit 29 is sent to the switches 30, 31, 3 controlled by the error detection circuit 28.
2, 33, audio output terminals 21, 2
The output states at 2, 23, and 24 are set to a no-signal state. It is assumed that the error detection circuit 28 has both an instantaneous error detection function and an error frequency detection function within a certain period of time.

斯かる構成によれば、データ誤りの頻度が大き
くなつた場合、出力音声信号が出力端子で遮断さ
れる為、聴感上有害な強大雑音を避けることが可
能となる。しかし、誤り頻度が更に増大する受信
状態、例えば同期検出回路25での同期信号検出
さえ困難な状態となつた場合は、誤り検出回路2
8での検出誤りが生じ、従つて該誤り検出信号に
より動作するスイツチ30,31,32,33の
動作にも誤りが生じる為、強大雑音が音声出力端
子21,22,23,24に出力される可能性が
でてくる。
With this configuration, when the frequency of data errors increases, the output audio signal is blocked at the output terminal, making it possible to avoid loud noises that are harmful to the auditory senses. However, in a reception state where the error frequency further increases, for example, when the synchronization detection circuit 25 has difficulty even detecting the synchronization signal, the error detection circuit 25
A detection error occurs at 8, and therefore, an error also occurs in the operation of switches 30, 31, 32, and 33 that operate based on the error detection signal, so that a strong noise is output to the audio output terminals 21, 22, 23, and 24. There is a possibility that

(ハ) 目 的 本発明は斯かる問題を解決するべく、誤り頻度
が極めて多い受信状態に於いても誤動作すること
なく、出力端子への音声信号の遮断を可能にする
所謂音声出力信号のミユーテイング回路を提供す
るものである。
(c) Purpose In order to solve this problem, the present invention proposes so-called audio output signal muting, which makes it possible to cut off the audio signal to the output terminal without malfunctioning even in a reception state where errors are extremely frequent. It provides a circuit.

(ニ) 構 成 本発明では前述の第2図に示すデコーダ19の
誤り検出回路28の誤り検出信号によりミユーテ
イング回路を動作させる方法ではなく、第2図に
於ける4相DPSK復調回路18での受信状態を検
出することにより正確なミユーテイング動作信号
を得るよう構成している。
(d) Configuration The present invention does not operate the muting circuit using the error detection signal of the error detection circuit 28 of the decoder 19 shown in FIG. It is configured to obtain an accurate muting operation signal by detecting the reception state.

(ホ) 実施例 第3図に従つて本発明の一実施例を説明する。
入力端子16から入力された4相DPSK信号は破
線内18で示される4相DPSK復調回路に入力さ
れる。まず、4相DPSK信号がキヤリア再生回路
(Carrier Regenerator Circuit)41に入力さ
れ、該回路で、位相が一定値+π/2または−
π/2である2種類のキヤリアが再生される。該
再生されたキヤリアは乗算器34,37によりそ
れぞれ入力4相DPSK信号と乗算される。該被乗
算信号はそれぞれローパスフイルタ35,38に
よりキヤリア成分及びキヤリア周波数の2倍の成
分が除去された後、それぞれゼロクロス識別器3
6,39により識別されることにより、2値信号
に変換される。この2系列の2値信号はデータ再
生回路(CodeRegenerator Circuit)40により
元のデイジタルデータが再生される。この時のビ
ツトクロツクはゼロクロス識別器39の出力信号
を受けてタイミング再生回路(Retiming
Cireuit)42により再生される。前記デイジタ
ルデータは前述同様にデコーダ19に入力された
後、D/A変換回路20により音声信号に復元さ
れ、スイツチ30,31,32,33を介して出
力端子21,22,23,24より出力される。
而して該スイツチ30,31,32,33は音声
信号のミユーテイングスイツチであり、ローパス
フイルタ38より出力される信号の振幅を識別す
る振幅識別器43の出力信号を積分器44により
平滑した信号により開閉されるよう構成されてい
る。
(e) Embodiment An embodiment of the present invention will be described with reference to FIG.
A 4-phase DPSK signal input from the input terminal 16 is input to a 4-phase DPSK demodulation circuit indicated by a broken line 18. First, a 4-phase DPSK signal is input to a carrier regenerator circuit (Carrier Regenerator Circuit) 41, where the phase is set to a constant value +π/2 or -
Two types of carriers, π/2, are regenerated. The reproduced carrier is multiplied by the input 4-phase DPSK signal by multipliers 34 and 37, respectively. After a carrier component and a component twice the carrier frequency are removed from the multiplicable signals by low-pass filters 35 and 38, respectively, they are passed to a zero-cross discriminator 3.
6 and 39, it is converted into a binary signal. The original digital data of these two series of binary signals is reproduced by a data regenerator circuit (Code Regenerator Circuit) 40. At this time, the bit clock receives the output signal of the zero-cross discriminator 39 and uses a timing regeneration circuit (Retiming circuit).
(Cireuit) 42. The digital data is input to the decoder 19 in the same manner as described above, and then restored to an audio signal by the D/A conversion circuit 20, and output from the output terminals 21, 22, 23, 24 via the switches 30, 31, 32, 33. be done.
The switches 30, 31, 32, and 33 are audio signal muting switches, and output signals obtained by smoothing the output signal of an amplitude discriminator 43, which identifies the amplitude of the signal output from the low-pass filter 38, by an integrator 44. It is configured to be opened and closed by.

本発明によるミユーテイング動作をさらに第4
図によつて説明すると、第3図に於ける乗算器3
7のキヤリアと4相DPSK信号が通常の位相関
係、即ちπ/4の場合は被乗算信号のローパスフ
イルタ39通過後の信号は第4図aに示す波形と
なり、その振幅はほぼ一定値(Vh)をとる。即
ち、4相DPSK信号をS(t)、又該信号とπ/4
の位相関係を持つキヤリア信号をC(t)とし、
これら信号はそれぞれ(1)式および(2)式で表わされ
るものとすると、それらの乗算結果は、(3)式で表
わされる。尚、wcはキヤリア周波数、lは0,
1,2,3の4位相状態を表わす。
The mutating operation according to the present invention is further explained in a fourth manner.
To explain with a diagram, the multiplier 3 in FIG.
When the carrier of 7 and the 4-phase DPSK signal have a normal phase relationship, that is, π/4, the signal after passing through the low-pass filter 39 of the multiplied signal has the waveform shown in Figure 4a, and its amplitude is approximately constant (Vh ). That is, the 4-phase DPSK signal is S(t), and the signal and π/4
Let C(t) be a carrier signal with a phase relationship of
Assuming that these signals are expressed by equations (1) and (2), respectively, the result of their multiplication is expressed by equation (3). In addition, wc is the carrier frequency, l is 0,
It represents four phase states of 1, 2, and 3.

S(t)=Acos(ωct+lπ/2) ……(1) C(t)=Bcos(ωct+π/4) ……(2) S(t)・C(t)={Acos(ωet+lπ/2)
}{Bcos(ωct+π/4)} =1/2AB{cos(2ωct+2l−1/4π)+co
s2l+1/4π}……(3) (3)式に於けるキヤリア周波数の2倍成分を除去す
ると、その結果は(4)式で表わされる。即ち S(t)・C(t)=1/2ABcos2l+1/4π……(
4) (4)式に於いてA=B=1とし、l=0,1,2,
3を代入すると、(4)式で表わされる信号の振幅は
1/√2となることがわかる。即ち、前述の
(Vh)は1/√2となる。
S(t)=Acos(ωct+lπ/2)...(1) C(t)=Bcos(ωct+π/4)...(2) S(t)・C(t)={Acos(ωet+lπ/2)
}{Bcos(ωct+π/4)} =1/2AB{cos(2ωct+2l−1/4π)+co
s2l+1/4π}...(3) When the double component of the carrier frequency in equation (3) is removed, the result is expressed by equation (4). That is, S(t)・C(t)=1/2ABcos2l+1/4π...(
4) In equation (4), A=B=1, l=0, 1, 2,
By substituting 3, it can be seen that the amplitude of the signal expressed by equation (4) becomes 1/√2. That is, the above-mentioned (Vh) becomes 1/√2.

一方、キヤリア信号の位相を4相DPSK信号に
対してπ/2とした場合は、同様の計算により(5)
式で表わされる結果となる。
On the other hand, if the phase of the carrier signal is set to π/2 with respect to the 4-phase DPSK signal, using the same calculation, (5)
The result is expressed by Eq.

S(t)・C(t)={Acos(ωct+lπ/2)
}{Bocs(ωct+x/2)} =1/2AB{cos(2ωct+l+1/2x)+co
sl−1/2x}……(5) (5)式に於いて、キヤリアの2倍成分を除去した
後、A=B=1とし、l=0,1,2,3を代入
すると、(5)式で表わされる信号の振幅は1とな
る。この位相状態に於けるローパスフイルタ38
の出力の信号を第4図bに示す。即ち振幅Vh′は
1となる。
S(t)・C(t)={Acos(ωct+lπ/2)
}{Bocs(ωct+x/2)} =1/2AB{cos(2ωct+l+1/2x)+co
sl-1/2x}...(5) In equation (5), after removing the double carrier component, set A=B=1 and substitute l=0, 1, 2, 3, then ( The amplitude of the signal expressed by equation 5) is 1. Low pass filter 38 in this phase state
The output signal of is shown in FIG. 4b. That is, the amplitude Vh' becomes 1.

さて、第4図bに示す状態は第3図に於いてキ
ヤリア再生回路(Carrier Regenerator)41で
の再生キヤリアの位相ズレによつて生じるもので
あり、且つ該位相ズレは受信状態の悪化により4
相DPSK信号のS/Nが低下し、キヤリア再生回
路41での位相ロツクがはずれることによる。4
相DPSKを利用した受信機に於いては、この状態
により発生するエラーが強大雑音を引き起こす。
従つて、位相ズレによる復調信号俊振幅の変化を
検出することにより、スイツチ30,31,3
2,33を開にすれば、前記雑音を避けることが
できる。実際の動作では、常時第4図bに示す信
号が得られるわけではなく、第4図aと第4図b
に示す信号及びその中間的振幅を有する信号が混
在する為、第3図に示す振幅識別器43のスレツ
シヨルドVtは、次式で示す値とするのが望まし
い。
Now, the state shown in FIG. 4b is caused by a phase shift of the regenerated carrier in the carrier regenerator 41 in FIG.
This is because the S/N of the phase DPSK signal decreases and the phase lock in the carrier regeneration circuit 41 is lost. 4
In a receiver using phase DPSK, errors caused by this condition cause strong noise.
Therefore, by detecting the change in the amplitude of the demodulated signal due to the phase shift, the switches 30, 31, 3
By opening 2 and 33, the above noise can be avoided. In actual operation, the signals shown in Figure 4b are not always obtained;
Since there are signals shown in FIG. 3 and signals having intermediate amplitudes, it is desirable that the threshold Vt of the amplitude discriminator 43 shown in FIG.

Vh<Vt<Vh′ ……(6) 尚、第3図では振幅識別器43への入力信号は
ローパスフイルタ38の出力としているが、これ
はローパスフイルタ35の出力でもよいことは言
うまでもない。また本発明を4相の位相変調方式
により説明したが、2相の場合でも応用可能であ
る。
Vh<Vt<Vh' (6) In FIG. 3, the input signal to the amplitude discriminator 43 is the output of the low-pass filter 38, but it goes without saying that the output of the low-pass filter 35 may also be used. Further, although the present invention has been described using a four-phase phase modulation method, it is also applicable to a two-phase modulation method.

(ヘ) 効 果 このように本発明によれば、キヤリア再生回路
での位相ロツクはずれを起こした場合、その位相
ロツクはずれの状態が検出され、音声信号がミユ
ーテイング回路により遮断される。通常のデイジ
タル通信方式に於いては受信信号レベルの低下に
伴うS/Nの悪化によりキヤリア再生回路が正常
に動作しなくなり、正常でない動作状態が復調後
の音声信号に強大雑音を発生させるが、本発明の
音声信号のミユーテイング回路によれば、受信状
態が極端に悪化しても聴感上有害な強大雑音を完
全に避けることができる。
(f) Effects As described above, according to the present invention, when a phase lock is lost in the carrier regeneration circuit, the state of the phase lock is detected, and the audio signal is blocked by the muting circuit. In normal digital communication systems, the carrier regeneration circuit does not operate normally due to the deterioration of the S/N due to the decrease in the received signal level, and the abnormal operating state generates strong noise in the demodulated audio signal. According to the audio signal muting circuit of the present invention, it is possible to completely avoid loud noises that are harmful to the auditory senses even if the reception condition becomes extremely poor.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は音声のデイジタル通信方式を説明する
ためのブロツク回路図、第2図は音声信号のミユ
ーテイング方法の従来例、第3図は本発明による
音声信号のミユーテイング回路を示すブロツク回
路図、第4図は本発明の動作説明図である。 16……入力端子、34,37……乗算回路、
35,38……LPF、36,39……ゼロクロ
ス識別回路、40……データ再生回路、41……
キヤリア再生回路、42……タイミング再生回
路、43……振幅識別回路、44……積分回路。
FIG. 1 is a block circuit diagram for explaining an audio digital communication system, FIG. 2 is a conventional example of an audio signal muting method, and FIG. 3 is a block circuit diagram showing an audio signal muting circuit according to the present invention. FIG. 4 is an explanatory diagram of the operation of the present invention. 16...Input terminal, 34, 37...Multiplication circuit,
35, 38...LPF, 36, 39...Zero cross identification circuit, 40...Data reproducing circuit, 41...
Carrier regeneration circuit, 42...timing recovery circuit, 43...amplitude discrimination circuit, 44...integration circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 デイジタル信号により変調された被変調波信
号からキヤリアを再生する為のキヤリア再生回路
と、該回路により再生されたキヤリアと被変調波
信号を乗算する為の乗算回路と、該乗算回路の出
力に接続されたローパスフイルタと、該ローパス
フイルタの出力信号を2値信号に変換する為のゼ
ロクロス識別回路と、該識別回路の出力を受けて
デイジタルデータを復号する為の復号回路と、該
復号回路の出力に接続されたデイジタル・アナロ
グ変換回路と、該デイジタル・アナログ変換回路
の出力端と出力端子間に接続されるスイツチ回路
と、前記ローパスフイルタの出力信号の振幅を識
別する為の振幅識別回路と、該識別回路に接続さ
れる積分回路とを備え、前記積分回路の出力によ
り前記スイツチ回路を開閉制御することを特徴と
するデイジタル通信装置の音声信号ミユーテイン
グ回路。
1. A carrier reproducing circuit for reproducing a carrier from a modulated wave signal modulated by a digital signal, a multiplier circuit for multiplying the carrier regenerated by the circuit and the modulated wave signal, and an output of the multiplier circuit. A connected low-pass filter, a zero-cross identification circuit for converting the output signal of the low-pass filter into a binary signal, a decoding circuit for receiving the output of the identification circuit and decoding digital data, and the decoding circuit. a digital-to-analog conversion circuit connected to the output; a switch circuit connected between the output terminal and the output terminal of the digital-to-analog conversion circuit; and an amplitude identification circuit for identifying the amplitude of the output signal of the low-pass filter. , and an integrating circuit connected to the identification circuit, and controlling opening/closing of the switch circuit based on the output of the integrating circuit.
JP13238283A 1983-07-19 1983-07-19 Muting circuit Granted JPS6024753A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13238283A JPS6024753A (en) 1983-07-19 1983-07-19 Muting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13238283A JPS6024753A (en) 1983-07-19 1983-07-19 Muting circuit

Publications (2)

Publication Number Publication Date
JPS6024753A JPS6024753A (en) 1985-02-07
JPH046293B2 true JPH046293B2 (en) 1992-02-05

Family

ID=15080074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13238283A Granted JPS6024753A (en) 1983-07-19 1983-07-19 Muting circuit

Country Status (1)

Country Link
JP (1) JPS6024753A (en)

Also Published As

Publication number Publication date
JPS6024753A (en) 1985-02-07

Similar Documents

Publication Publication Date Title
US5610946A (en) Radio communication apparatus
US5077542A (en) Transmission system with suppressed carrier signal amplitude modulation preserving the polarity of the transmitted signal, and corresponding transmitter and receiver
US4835792A (en) Universal FM receiver for mobile communications
JP2004505505A (en) Transmission of main and auxiliary data using pulse width modulation
US4438524A (en) Receiver for angle-modulated carrier signals
JP2934385B2 (en) Digital signal recording / reproducing apparatus, modulation circuit and demodulation circuit thereof, and method of modulating digital signal
JP2004505506A (en) Data transmission using pulse width modulation
JPH0245856B2 (en)
JP3108364B2 (en) Data demodulator
EP0484914B1 (en) Demodulator and method for demodulating digital signals modulated by a minimum shift keying
JP3244428B2 (en) Data demodulator
JP2950512B2 (en) Receiving machine
US4606048A (en) Radio communication system
EP0206203B1 (en) Recording and reproducing apparatus using a modulator/demodulator for Offset Quadrature Differential Phase-Shift Keying
JPH0542863B2 (en)
JPH046293B2 (en)
US6243429B1 (en) Data demodulator for correcting bit errors
US5189564A (en) Magnetic recording/reproducing method and apparatus
JP2696948B2 (en) Carrier recovery circuit
KR950003667B1 (en) Minimum shift keying modulator and demodulator using bfsk demodulating method
JP2706481B2 (en) Data transmission equipment
JPS6035859B2 (en) Clock signal regeneration circuit
JPH0149069B2 (en)
JPH04249946A (en) Digital decoding circuit
JPH04220043A (en) Pi/4 shift qpsk demodulation system