JPH0460905A - Digital magnetic recording and reproducing device - Google Patents

Digital magnetic recording and reproducing device

Info

Publication number
JPH0460905A
JPH0460905A JP17091890A JP17091890A JPH0460905A JP H0460905 A JPH0460905 A JP H0460905A JP 17091890 A JP17091890 A JP 17091890A JP 17091890 A JP17091890 A JP 17091890A JP H0460905 A JPH0460905 A JP H0460905A
Authority
JP
Japan
Prior art keywords
signal
comparator
circuit
output
zero
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17091890A
Other languages
Japanese (ja)
Inventor
Kihei Ido
喜平 井戸
Masayuki Ota
雅之 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP17091890A priority Critical patent/JPH0460905A/en
Publication of JPH0460905A publication Critical patent/JPH0460905A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To reduce cost as a whole while narrowing the band of a transmission line by outputting the outputs of respective first, second and zero-cross comparators through a gate circuit and inputting those outputs to a PLL circuit for generating a clock synchronized with a regenerative signal. CONSTITUTION:When reproducing a digital ternary signal and converting it to an original digital signal, the output of a first comparator 6 having a threshold level lower than a prescribed value, the output of a second comparator 7 having a threshold level higher than the prescribed value, and the output ofa zero-cross comparator 4 to execute zero-cross comparison after integrating the regenerative signal are outputted through a gate circuit 8 to the regenerative signal after equalizing the waveform. Therefore, the zero-cross detecting signal of the regenerative signal can be obtained corresponding to only the converting point of a recorded signal, and the regenerative clock with high reliability can be generated with high accuracy. Thus, even in a system lowering the rate and narrowing the band with multi-level recording, the clock can be stably generated at low cost.

Description

【発明の詳細な説明】 [産業上の利用分野1 この発明は、ディジタルVTRなどのディジタル磁気記
録再生装置に関するもので、とくにディジタル信号を再
生するとき、その再生信号に同期したクロックを生成す
るための位相情報を検出する回路に関するものである6 [従来の技術] 第3図は従来のディジタル磁気記録再生装置の再生系の
構成を示すブロック図であり、同図において、(1)は
再生アンプ、(2)は波形等化回路で、再生時に符号間
干渉を除去する。(3)は積分回路で、再生信号の士の
ピーク位置を零クロスポイントに変換する。
[Detailed Description of the Invention] [Industrial Application Field 1] The present invention relates to a digital magnetic recording/reproducing device such as a digital VTR, and in particular, to generate a clock synchronized with the reproduced signal when reproducing a digital signal. [Prior Art] Fig. 3 is a block diagram showing the configuration of a reproducing system of a conventional digital magnetic recording/reproducing apparatus, in which (1) is a reproducing amplifier. , (2) is a waveform equalization circuit that removes intersymbol interference during reproduction. (3) is an integrating circuit which converts the peak position between the reproduced signals into a zero cross point.

(4)は零クロスコンパレータで、上記積分回路(3)
からの出力信号を記録信号と同一の°゛l”°゛O”の
再生信号に再現する。(5)はPLL回路で、再生信号
に同期したクロックを生成するもので、位相比較器(1
0)、ローパスフィルタ(以F、LPFと称す) (1
1)および電圧制御発振器(以ド、vCOと称す)  
(12)から構成される装る。
(4) is a zero cross comparator, and the above integration circuit (3)
The output signal is reproduced into a reproduced signal of °゛l''°゛O'' which is the same as the recorded signal. (5) is a PLL circuit that generates a clock synchronized with the reproduced signal, and a phase comparator (1
0), low-pass filter (hereinafter referred to as F, LPF) (1
1) and voltage controlled oscillator (hereinafter referred to as vCO)
(12).

つぎに、上記構成の動作について、第4図を参照しなが
ら説明する。
Next, the operation of the above configuration will be explained with reference to FIG.

磁気記録媒体(図示せず)への記録は第4図(aX)に
示されるように、磁気ヘッドにディジタルレベルの’i
”、“O°゛に対応した2値レベルの電流で、周波数に
よらず一定振幅の定電流を供給しておこなわれる。した
がって、再生時に、再生アンプ(1)に入力される再生
信号は1”→”o”  ”o“′→゛l ”の磁化遷移
幅に対応した微分応答波形となる。
Recording on a magnetic recording medium (not shown) is performed by applying a digital level 'i' to the magnetic head as shown in FIG. 4(aX).
A constant current with a constant amplitude is supplied regardless of the frequency, with a binary level current corresponding to "" and "O°". Therefore, during reproduction, the reproduction signal input to the reproduction amplifier (1) has a differential response waveform corresponding to the magnetization transition width of 1"→"o" and "o"'→゛l.

ついで、上記信号は、遅延線を用いたトランスバーサル
フィルタを中心とした波形等化回路(2)により、群遅
延一定で高域の周波数成分が強調され、パルススリミン
グとなり、符号間干渉によるピークシフトが改善され、
再生信号の士のピーク位置が記録信号の“l”、“0パ
の変換点に対応した第4図(a)に示すような信号とな
る。その信号は、さらに積分回路(3)に人力されて、
第4図(b)に示すように、士のピーク位置が零クロス
ポイントに変換された信号となる。
Next, the above signal is processed by a waveform equalization circuit (2) centered on a transversal filter using a delay line, which emphasizes high frequency components with a constant group delay, resulting in pulse slimming and peak shift due to intersymbol interference. has been improved,
The peak position of the reproduced signal becomes a signal as shown in FIG. Being done,
As shown in FIG. 4(b), the signal is obtained by converting the peak position of 2 to a zero cross point.

つづいて、上記信号は零クロスコンパレータ(4)に入
力されて、第4図(c)に示すように、記録信号と同一
の°°1”、“O”の再生信号が再現される。
Subsequently, the above signal is input to the zero cross comparator (4), and as shown in FIG. 4(c), a reproduced signal of °°1", "O", which is the same as the recorded signal, is reproduced.

なお、ディジタル磁気記録再生装置においては、複数個
のディジタル信号を情報語として区分し、信号処理を行
なうため、再生時、再生データに同期したクロックを生
成する必要がある。このようなりロック生成にPLL回
路(5)が用いられるのであり、上記零クロスコンパレ
ータ(4)の出力信号(C)とPLL回路(5)のV 
CO(12)より出力された第4図(d)に示すクロッ
クの位相差を位相比較器(10)により検出し、この検
出信号のうち符号間干渉の残留誤差による高周波の位相
誤差成分をL P F (11)により除去したのち、
上記■C0(12)に入力し、再生信号の時間軸変動に
追従したクロックをV CO(12)から出力すること
により再生データに同期したクロックが生成される。
Note that in a digital magnetic recording/reproducing apparatus, a plurality of digital signals are classified as information words and signal processing is performed, so that it is necessary to generate a clock synchronized with reproduced data during reproduction. In this way, the PLL circuit (5) is used for lock generation, and the output signal (C) of the zero cross comparator (4) and the V of the PLL circuit (5)
A phase comparator (10) detects the phase difference between the clocks shown in FIG. After removing by P F (11),
A clock synchronized with the reproduced data is generated by inputting the clock into the above C0 (12) and outputting it from the VCO (12), which follows the time axis variation of the reproduced signal.

[発明が解決しようとする課題] 従来のディジタル磁気記録再生装置は以上のように構成
されているので、情報が“l”、“O゛に2値化された
ものであるから、伝送路の広帯域化を必要とし、その結
果、各部の回路において、広帯域回路や高速コンパレー
タが必要となり、装置全体のコスト上昇をまねく問題が
あった。
[Problem to be solved by the invention] Since the conventional digital magnetic recording/reproducing device is configured as described above, the information is binarized into "l" and "o", so the transmission path is A wide band is required, and as a result, a wide band circuit and a high-speed comparator are required in each circuit, which poses a problem that increases the cost of the entire device.

この発明は上記のような問題点を解消するためになされ
たもので、伝送路の狭帯域化を図り、全体の低コスト化
を実現することができるディジタル磁気記録再生装置を
提供することを目的としている。
This invention was made to solve the above-mentioned problems, and its purpose is to provide a digital magnetic recording and reproducing device that can reduce the overall cost by narrowing the transmission line. It is said that

[課題を解決するための手段] この発明に係るディジタル磁気記録再生装置は、ディジ
タル3値信号を再生して、もとのディジタル信号に変換
するとき、波形等化後の再生信号に対して、所定値以下
にシュレショルドレベルを有する第1のコンパレータの
出力と、所定値具」二にシュレショルドレベルを有する
第2のコンパレータの出力と、再生信号を積分したのち
零クロスコンバレーi・する零クロスコンパレータの出
力との3出力をゲート回路を介して出力するように構成
したことを特徴とする。
[Means for Solving the Problems] The digital magnetic recording and reproducing apparatus according to the present invention, when reproducing a digital ternary signal and converting it into the original digital signal, performs the following on the reproduced signal after waveform equalization: After integrating the output of the first comparator having a threshold level below a predetermined value, the output of the second comparator having a threshold level below a predetermined value, and the reproduced signal, a zero cross comparison is performed. The present invention is characterized in that it is configured to output three outputs including the output of the cross comparator via a gate circuit.

[作用] この発明によれば、第1のコンパレータの出力と、第2
のコンパレータの出力と、零クロスコンパレータの出力
をゲート回路を介して出力し、これを再生信号に同期し
たクロックを生成するためのPLL回路に入力すること
により、記録時のレベル変換点に対応した信号のみを抽
出して、再生信号に正確に同期したクロックを生成する
ことが可能となる。
[Operation] According to the present invention, the output of the first comparator and the second
The output of the comparator and the output of the zero cross comparator are outputted through a gate circuit, and inputted into a PLL circuit for generating a clock synchronized with the playback signal, which corresponds to the level change point during recording. By extracting only the signal, it is possible to generate a clock that is accurately synchronized with the reproduced signal.

[発明の実施例] 以下、この発明の一実施例を図面にもとづいて説明する
[Embodiment of the Invention] Hereinafter, an embodiment of the present invention will be described based on the drawings.

第1図はこの発明の一実施例によるディジタル磁気記録
再生装置の再生系の構成を示すブロック図であり、同図
において、(1)〜(5)は第3図に示す従来例と同一
のため、同一の符号を付して、それらの詳しい説明は省
略する。
FIG. 1 is a block diagram showing the configuration of a reproducing system of a digital magnetic recording and reproducing apparatus according to an embodiment of the present invention. In the figure, (1) to (5) are the same as the conventional example shown in FIG. Therefore, the same reference numerals are given and detailed explanation thereof will be omitted.

111fflにおいて、(6)は第1のコンパレータで
、負ルベルにシュレショルドレベルヲ有スる。(7)は
第2のコンパレータで、正のレベルにシュレショルド“
レベルを有する。これら第1および第2のコンパレータ
(6)、(7)は波形等化回路(2)の出力に接続され
ている。
In 111ffl, (6) is the first comparator and has a threshold level at the negative level. (7) is the second comparator, which sets the threshold to the positive level.
Has a level. These first and second comparators (6), (7) are connected to the output of the waveform equalization circuit (2).

(8)はゲート回路で、零クロスコンパレータ(4)、
第1および第2のコンパレータ(8)、(7)の出力に
それぞれ接続されている。(8)はフリップ・フロップ
(以下、F/Fと称す)で、上記ゲート回路(8)およ
びPLL回路(5)に接続されている。
(8) is a gate circuit, zero cross comparator (4),
It is connected to the outputs of the first and second comparators (8) and (7), respectively. (8) is a flip-flop (hereinafter referred to as F/F), which is connected to the gate circuit (8) and the PLL circuit (5).

つぎに、上記構成の動作について説明する前に、このデ
ィジタル磁気記録再生装置による記録方式について説明
する。
Next, before explaining the operation of the above configuration, a recording method by this digital magnetic recording/reproducing apparatus will be explained.

磁気記録媒体への記録は、既述したように、“1″  
“O”に対応した2値レベルでおこなわれる。そして、
再生時には、再生データに同期したクロックを生成する
必要があり、このクロックはディジタル信号が′1”か
ら″“Q IIもしくは” o ”から1゛°に変換す
るときのみ位相誤差信号が得られ、この位相誤差信号に
もとづいて生成されるものであることは前に説明したと
おりである。したがって、記録信号として0”もしくは
1”が長大に連続した信号を記録した場合、クロ・ンク
生成が不安定となる。
As mentioned above, recording on the magnetic recording medium is performed using “1”
This is done at a binary level corresponding to "O". and,
During reproduction, it is necessary to generate a clock that is synchronized with the reproduced data, and a phase error signal is obtained only when the digital signal is converted from '1' to 'Q II' or from 'o' to 1°. As explained above, it is generated based on this phase error signal. Therefore, if a signal with a long series of 0" or 1" is recorded as a recording signal, clock generation will not be possible. It becomes stable.

そこで、記録信号として、ディジタル信号をmビット毎
に区分し、mより大なるnビットの符号語に変換するこ
とにより、“0”もしくは“1”が制限された長さにな
るようにディジタル変調されるのが一般的である。その
−例として、R−DATに使用されている8−10変調
がある。これは8ビツト毎にデータを区分し、10ビツ
トの符号語に変換されるものである。これにより、クロ
ック生成は安定となるが、一方において、8ビツトをl
θビットに変換するために、処理レートが上がるととも
に、記録帯域として広帯域なものが必要となる。
Therefore, as a recording signal, the digital signal is divided into m bits and converted into a code word of n bits larger than m, so that digital modulation is performed so that "0" or "1" has a limited length. It is common that An example is the 8-10 modulation used in R-DAT. This divides data into 8-bit units and converts them into 10-bit code words. This makes clock generation stable, but on the other hand, it
Conversion to θ bits increases the processing rate and requires a wide recording band.

この発明の実施例によるディジタル磁気記録再生装置で
は、記録信号をmビット毎に区分し、mよりも小なるn
スロットの3値レベルの信号に変換するものであり、例
えば、電子情報通信学会研究報告MP、85−35に示
されている3ビツトの元データをスロットの3値レベル
の符号語に変換する3B−2T符号などがある。この符
号と8−10変調を記録レートで比較すると、3B2T
符号は元のデータレートにくらべ(2/3)倍となり、
8−10変調の(10/8)倍にくらべて、8/15で
あり、約1/2の処理レートとなる。その結果、伝送帯
域も約1/2となり、狭帯域化を実現できる。
In the digital magnetic recording/reproducing apparatus according to the embodiment of the present invention, the recorded signal is divided into m bits, and n
This converts the 3-value level signal of the slot into a 3-value level code word of the slot. -2T code, etc. Comparing this code and 8-10 modulation in recording rate, 3B2T
The code is (2/3) times the original data rate,
Compared to (10/8) times the 8-10 modulation, the processing rate is 8/15, which is about 1/2. As a result, the transmission band is also reduced to about 1/2, making it possible to realize a narrow band.

つぎに、上記実施例の構成の動作について、第2図を参
照しながら説明する。
Next, the operation of the configuration of the above embodiment will be explained with reference to FIG.

記録信号として、第2図の(az)にて示す3値(+1
.O,−1)レベルにて磁気記録媒体に記録されたディ
ジタル信号を再生した場合、再生アンプ(1)に入力さ
れる再生信号は+l゛→゛O゛°゛+1“→ −1”O
”→ −1”もしくはその逆の磁化強さ、および磁化遷
移幅に対応した微分応答波形となる。
As a recording signal, the three values (+1
.. When a digital signal recorded on a magnetic recording medium is reproduced at the level O, -1), the reproduction signal input to the reproduction amplifier (1) is +l゛→゛O゛°゛+1"→ -1"O
The differential response waveform corresponds to the magnetization strength and magnetization transition width of "→-1" or vice versa.

ついで、上記信号は波形等化回路(2)により、電磁変
換過程におけるスペーシングロスなどの高域信号の欠落
分を高域強調特性にて等化し、積分回路(3)の出力に
おいて、ナイキストの無歪条件、第1基準のロールオフ
0.5〜1.0程度ノ伝送条件となるように補償する。
Next, the above signal is passed through a waveform equalization circuit (2) to equalize missing parts of the high-frequency signal such as spacing loss in the electromagnetic conversion process using high-frequency emphasis characteristics, and the Nyquist signal is applied to the output of the integration circuit (3). Compensation is made so that the transmission conditions are such that there is no distortion and the roll-off of the first standard is approximately 0.5 to 1.0.

その結果、波形等化回路(2)からは第2図(e)に示
すように、信号変換点においてピークを有する再生信号
波形が出力される。さらに、そのピーク値は、+1”→
゛−1“もしくは“”−t”→” +1 ”の変換点に
おいて、他の“+l゛→“o ”  ” o ”→ −
1”   −1”→“°O”0”→“+1”の変換点よ
りも十分に高いレベルで再生することができる。
As a result, the waveform equalization circuit (2) outputs a reproduced signal waveform having a peak at the signal conversion point, as shown in FIG. 2(e). Furthermore, the peak value is +1”→
At the conversion point of ゛-1" or ""-t"→"+1", other "+l゛→"o""o"→-
It is possible to reproduce at a sufficiently higher level than the conversion point of 1"-1"→"°O"0"→"+1".

ついで、第1のコンパレータ(6)および第2ノコンパ
レータ(7)においては、上記“+1″→−1”および
°“−1”→“+1 ”の信号変換点のみを検出する。
Then, the first comparator (6) and the second comparator (7) detect only the signal conversion points of "+1"→-1" and "-1"→"+1".

第1のコンパレータ(8)では、“” + 1 ”→“
0”もしくは0゛→ −1”の信号変換点での再生ピー
クレベル値と°’+1”→1 ”の信号変換点での再生
ピークレベル値との中央にシュレショルドレベルSLI
が設定され、また、第2のコンパレータ2(8)では、
1゛→“0゛もしくはO゛→” + 1 ”の信号変換
点での再生ピークレベル値と−1”→” + t ”の
信号変換点での再生ピークレベル値との中央にシュレシ
ョルドレベルが設定されている。
In the first comparator (8), “” + 1 ”→“
The threshold level SLI is set at the center between the reproduction peak level value at the signal conversion point of 0'' or 0゛→-1'' and the reproduction peak level value at the signal conversion point of °'+1''→1''.
is set, and in the second comparator 2 (8),
The threshold level is set at the center between the playback peak level value at the signal conversion point of 1゛→“0゛ or O゛→”+1” and the playback peak level value at the signal conversion point of -1”→”+t”. is set.

その結果、第1のコンパレータ(6)および第2のコン
パレータ(7)の各々の出力は、第2図(f)および(
g)に示されるようなウィンドウが得られ、“+1゛→
 −1″および“−t ”→″゛+1”の変換点のみ窓
が開いた信号となる。
As a result, the outputs of the first comparator (6) and the second comparator (7) are as shown in FIG.
A window as shown in g) is obtained, and “+1゛→
-1" and the conversion points from "-t" to "+1" become signals with open windows.

また、上記波形等化回路(2)に接続された積分回路の
出力は、伝送路として、上記したナイキストの第1条件
にて規定されたロールオフ0.5〜1.0の条件が与え
られたことにより、第2図(h)に示すような再生信号
波形が得られる。なお、本信号波形において、記録信号
の変換点で零クロスが保証されるのは、“+1″→ −
1′′および−1”→°“+1゛のみであり、他の零ク
ロスは記録パターンにより時間軸変動が生じる。
Further, the output of the integrating circuit connected to the waveform equalization circuit (2) is provided with a roll-off condition of 0.5 to 1.0 as defined by the above-mentioned Nyquist's first condition as a transmission path. As a result, a reproduced signal waveform as shown in FIG. 2(h) is obtained. In addition, in this signal waveform, the zero cross is guaranteed at the conversion point of the recording signal when "+1" → -
1'' and -1''→°''+1'', and other zero crosses vary in time axis depending on the recording pattern.

記録信号変換点での零クロスポイントを再生するために
、積分回路(3)に接続された零クロスコンパレータ(
4)の第2図(i)に示すような出力と、上記” + 
1 ”→ −1”および°“−1”→” + 1 ”の
み窓が開かれる第1のコンパレータ(8)および第2の
コンパレータ(7)の出力(f)。
In order to reproduce the zero cross point at the recording signal conversion point, a zero cross comparator (
4) Output as shown in Figure 2 (i) and the above “+
The outputs (f) of the first comparator (8) and the second comparator (7) are windowed only for 1"→-1" and °"-1"→"+1".

(g)とをゲート回路(8)に入力しゲートをかけるこ
とにより、第2図N)に示すような出力信号を得る。
(g) is input to the gate circuit (8) and gated to obtain an output signal as shown in FIG. 2N).

つづいて、その出力信号(Dを立上りエツジにより反転
するF / F (!3)において処理することにより
、第21ffl (k)に示すように、記録信号変換点
のみに対応した再生信号の零クロス検出信号が再生され
る。
Subsequently, by processing the output signal (D) in an F/F (!3) that inverts it by a rising edge, the zero cross of the reproduced signal corresponding only to the recording signal conversion point is obtained, as shown in the 21st ffl (k). The detected signal is regenerated.

このような零クロス検出信号(k)を再生信号に同期し
たクロックを生成するためのPLL回路(5)に入力す
ることにより、多値記録の再生信号においても、従来の
2値記録と同様の処理により、良好な位相誤差信号が得
られる。
By inputting such a zero cross detection signal (k) to the PLL circuit (5) for generating a clock synchronized with the reproduced signal, the reproduced signal of multilevel recording can be reproduced in the same manner as in conventional binary recording. The processing results in a good phase error signal.

なお、上記実施例では、+1”→ −1”および−1′
°→“”+1”の記録信号変換点を、シュレショルドレ
ベルの異なる2つのコンパレータ(8) 、 (7)を
有する振幅弁別と積分回路(3)の出力を零クロスコン
パレート信号により検出するもので示したが、積分回路
(3)のかわりに微分回路を用いても、上記実施例と同
様の効果を奏する。
In addition, in the above embodiment, +1"→-1" and -1'
The recording signal conversion point of °→“”+1” is detected by the output of the amplitude discrimination and integration circuit (3) having two comparators (8) and (7) with different threshold levels using a zero cross comparator signal. However, even if a differentiating circuit is used in place of the integrating circuit (3), the same effect as in the above embodiment can be obtained.

[発明の効果] 以上のように、この発明によれば、3値レベルに記録さ
れた信号を再生し、その再生信号に同期したクロックを
生成するための信号として、記録信号の変換ポイントの
みに対応した再生信号の零クロス検出信号が得られるの
で、高精度で信頼性の高い再生クロックを生成すること
ができ、したがって、多値記録化による低レート化、狭
帯域化を図ったシステムにおいても、低コストにして、
安定よくクロックを生成し得るといった効果を奏する。
[Effects of the Invention] As described above, according to the present invention, as a signal for reproducing a signal recorded at a ternary level and generating a clock synchronized with the reproduced signal, only the conversion point of the recorded signal is used. Since the corresponding zero-cross detection signal of the reproduced signal can be obtained, a highly accurate and reliable reproduced clock can be generated. Therefore, it is possible to generate a reproduced clock with high accuracy and reliability. , low cost,
This has the effect of being able to generate a clock in a stable manner.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例によるディジタル磁気記録
再生装置の再生系の構成を示すブロック図、第2図は動
作を説明するための第1図の各部の信号波形を示す信号
波形図、第3図は従来のディジタル磁気記録再生装置の
再生系の構成を示すブロック図、第4図は第3図の動作
を説明するための各部の信号波形を示す信号波形図であ
る。 (2)・・・波形等化回路、(3)・・・積分回路、(
4)・・・零クロスコンパレータ、(8)・・・第1の
コンパレータ、(7)・・・第2のコンパレータ、(8
)・・・ゲート回路。 なお、図中の同一符号は同一または相当部分を示す。
FIG. 1 is a block diagram showing the configuration of a reproducing system of a digital magnetic recording and reproducing apparatus according to an embodiment of the present invention, and FIG. 2 is a signal waveform diagram showing signal waveforms of each part of FIG. 1 for explaining the operation. FIG. 3 is a block diagram showing the configuration of a reproducing system of a conventional digital magnetic recording/reproducing apparatus, and FIG. 4 is a signal waveform diagram showing signal waveforms of various parts to explain the operation of FIG. 3. (2)...Waveform equalization circuit, (3)...Integrator circuit, (
4)...Zero cross comparator, (8)...First comparator, (7)...Second comparator, (8
)...Gate circuit. Note that the same reference numerals in the figures indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】[Claims] (1)ディジタル3値信号を記録再生するディジタル磁
気記録再生装置であって、再生時に少なくとも符号間干
渉を除去するための波形等化回路と、この波形等化回路
に接続され再生信号レベルの所定値以下にシュレショル
ドレベルを有する第1のコンパレータと、上記再生信号
レベルの所定値以上にシュレショルドレベルを有する第
2のコンパレータと、上記波形等化回路に接続された積
分回路と、この積分回路の出力を零クロス点でコンパレ
ートする零クロスコンパレータと、上記第1、第2およ
び零クロスコンパレータそれぞれの出力が接続されたゲ
ート回路とを備え、ディジタル3値信号の記録時のレベ
ル変換点に対応した信号のみを抽出するように構成した
ことを特徴とするディジタル磁気記録再生装置。
(1) A digital magnetic recording and reproducing device for recording and reproducing digital ternary signals, which includes a waveform equalization circuit for eliminating at least intersymbol interference during reproduction, and a waveform equalization circuit connected to the waveform equalization circuit to set a predetermined reproduction signal level. a first comparator having a threshold level below a predetermined value of the reproduced signal level, a second comparator having a threshold level above a predetermined value of the reproduced signal level, an integrating circuit connected to the waveform equalizing circuit, and the integrating circuit. It is equipped with a zero cross comparator that compares the output of the above at the zero cross point, and a gate circuit to which the outputs of the first, second and zero cross comparators are connected, and the gate circuit is connected to the level conversion point when recording the digital ternary signal. A digital magnetic recording and reproducing device characterized in that it is configured to extract only corresponding signals.
JP17091890A 1990-06-26 1990-06-26 Digital magnetic recording and reproducing device Pending JPH0460905A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17091890A JPH0460905A (en) 1990-06-26 1990-06-26 Digital magnetic recording and reproducing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17091890A JPH0460905A (en) 1990-06-26 1990-06-26 Digital magnetic recording and reproducing device

Publications (1)

Publication Number Publication Date
JPH0460905A true JPH0460905A (en) 1992-02-26

Family

ID=15913769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17091890A Pending JPH0460905A (en) 1990-06-26 1990-06-26 Digital magnetic recording and reproducing device

Country Status (1)

Country Link
JP (1) JPH0460905A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5577079A (en) * 1994-07-28 1996-11-19 Victor Company Of Japan, Ltd. Phase comparing circuit and PLL circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5577079A (en) * 1994-07-28 1996-11-19 Victor Company Of Japan, Ltd. Phase comparing circuit and PLL circuit

Similar Documents

Publication Publication Date Title
US5166955A (en) Signal detection apparatus for detecting digital information from a PCM signal
JPH0684289A (en) Clock reproducing circuit for magnetic disk device
JPH09213007A (en) Data reproducing device
JPH08161829A (en) Digital information reproducing device and digital pll device
KR100229242B1 (en) Data reproducing apparatus
US4700241A (en) Apparatus for recording and reproducing digital signals
JPH0460905A (en) Digital magnetic recording and reproducing device
US5920533A (en) Clock signal extraction system for high density recording apparatus
JP2763454B2 (en) Data detection device
JPH07211008A (en) Apparatus for reproducing digital information
JPH0869672A (en) Data processing device
JPH06177771A (en) Data reproducing device
JPS6356871A (en) Digital data generating device
JPS6353609B2 (en)
KR100339347B1 (en) Data recovering device for dvcr
JPH01199306A (en) Reproducing distortion compensator
JPH06187737A (en) Information recording and reproducing device
JPH10320917A (en) Method for processing digital signal and digital signal regenerating apparatus
JP3286025B2 (en) Digital signal detection circuit
JP2870060B2 (en) Encoding method
JP2880402B2 (en) Phase locked loop
JPH0793908A (en) Digital information reproducing apparatus
JP4541816B2 (en) Playback device
KR940008735B1 (en) Error correction system of digital signal
JPH08274765A (en) Data detecting device