JPH0458372A - Device and method for simulation - Google Patents
Device and method for simulationInfo
- Publication number
- JPH0458372A JPH0458372A JP2170672A JP17067290A JPH0458372A JP H0458372 A JPH0458372 A JP H0458372A JP 2170672 A JP2170672 A JP 2170672A JP 17067290 A JP17067290 A JP 17067290A JP H0458372 A JPH0458372 A JP H0458372A
- Authority
- JP
- Japan
- Prior art keywords
- data
- analog
- digital
- simulation
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 66
- 238000000034 method Methods 0.000 title claims description 11
- 238000012545 processing Methods 0.000 claims abstract description 75
- 238000004364 calculation method Methods 0.000 claims abstract description 58
- 238000000926 separation method Methods 0.000 claims description 14
- 238000012790 confirmation Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 10
- 238000007781 pre-processing Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
シミュレーション装置およびその方法に関し、アナログ
・デジタル混載回路や大規模な回路において、高精度、
かつ、容易にシミュレーション処理を行うことのできる
シミュレーション装置を提供することを目的とし、
アナログ・デジタル混載回路のデータを保持するデータ
保持手段と、該データ保持手段のデジタル部、およびア
ナログ部のデータを各々分離するデータ分離手段と、該
データ分離手段によって分離されたデジタル部のデータ
に基づいて論理シミュレーションを行うデジタルデータ
処理手段と、該データ分離手段によって分離されたアナ
ログ部のデータに基づいて回路シミュレーションを行う
アナログデータ処理手段とを備え、前記アナログデータ
処理手段は、所定条件に基づいて前記アナログ部のデー
タを分類して組分けし、シミュレーション処理を行うよ
うに構成する。[Detailed Description of the Invention] [Summary] A simulation device and a method thereof that can be used to achieve high precision and
The purpose of the present invention is to provide a simulation device that can easily perform simulation processing, and includes a data holding means for holding data of an analog/digital hybrid circuit, a digital part of the data holding means, and a data holding part of the analog part. A data separation means for separating each, a digital data processing means for performing a logic simulation based on the data of the digital part separated by the data separation means, and a circuit simulation based on the data of the analog part separated by the data separation means. The analog data processing means is configured to classify and group the data of the analog section based on predetermined conditions and perform simulation processing.
本発明は、シミュレーション装置およびその方法に係り
、詳しくは、アナログ・デジタル混載ＬＳＩの開発の分
野に用いて好適なＬＳＩ全体を一度に解析するシミュレ
ーション装置およびその方法に関する。The present invention relates to a simulation apparatus and method thereof, and more particularly to a simulation apparatus and method for analyzing an entire LSI at once, which is suitable for use in the field of analog-digital hybrid LSI development.
近年、ますます高密度・高集積化した半導体集積回路の
開発期間を短縮、または試験の立ち上げの効率化を図る
ため、論理動作や回路動作を擬似的に検証するシミュレ
ーション装置が数多く開発されている。In recent years, in order to shorten the development period of semiconductor integrated circuits that are becoming increasingly dense and highly integrated, and to improve the efficiency of test start-up, many simulation devices have been developed that simulate logic and circuit operations. There is.
そして、システムの小型化、１チツプ化の要求により、
例えば、アナログ・デジタル混載ＬＳＩ等の高機能化を
図った半導体集積回路の需要が一段と増加していること
に伴って、アナログ・デジタル混載半導体集積回路の論
理動作や回路動作を高精度、かつ、容易に検証するシミ
ュレーション装置およびその方法が必要となる。Due to the demand for smaller systems and single-chip systems,
For example, as the demand for highly functional semiconductor integrated circuits such as analog/digital mixed LSIs continues to increase, the logic and circuit operations of analog/digital mixed semiconductor integrated circuits have to be improved with high precision. There is a need for a simulation device and method for easy verification.
従来のこの種のシミュレーション装置は、デジタルデー
タ処理手段では論理シミュレーションを、アナログデー
タ処理手段では回路シミュレーションをそれぞれ別々に
行い、それぞれの結果をもとにアナログ・デジタル混載
半導体集積回路の論理動作や回路動作を擬似的に検証し
ていた。Conventional simulation devices of this type separately perform logic simulation in the digital data processing means and circuit simulation in the analog data processing means, and calculate the logic operation and circuit of the analog-digital mixed semiconductor integrated circuit based on the results of each. The operation was verified in a pseudo manner.
また、アナログデータ処理手段での回路シミュレーショ
ンでは、第５図に示すように、抵抗Ｒ１゜Ｒ２，Ｒ３，
Ｒ４、容量Ｃ１，Ｃ２といった半導体集積回路の内外を
構成する素子の１つ１つに素子値（この例では、抵抗Ｒ
１・Ｒ２・Ｒ３・Ｒ４＝ １００Ω、容量Ｃｌ＝Ｃ２＝
５０ｐＦ）を設定し、シミュレーション処理を行ってい
た。In addition, in a circuit simulation using an analog data processing means, as shown in FIG.
R4, capacitance C1, C2, each element value (in this example, resistance R
1・R2・R3・R4= 100Ω, capacitance Cl=C2=
50 pF), and simulation processing was performed.
なお、Ｅは交流電源、ＯＰｌ、０Ｐ２はオペアンプであ
り、（ａ）は半導体集積回路の外部を示し、（ｂ）は半
導体集積回路の内部を示す。Note that E is an AC power supply, OPl and 0P2 are operational amplifiers, (a) shows the outside of the semiconductor integrated circuit, and (b) shows the inside of the semiconductor integrated circuit.
しかしながら、このような従来のシミュレーション装置
にあっては、デジタルデータ処理手段では論理シミュレ
ーションを、アナログデータ処理手段では回路シミュレ
ーションをそれぞれ別々に行うという構成になっていた
ため、デジタル部とアナログ部との結合組分、ＬＳＩの
外付は回路と内部回路との結合組分の動作確認ができな
いという問題点があった。However, in such conventional simulation devices, the digital data processing means performs logic simulation and the analog data processing means performs circuit simulation separately, so it is difficult to combine the digital part and analog part. There is a problem in that it is not possible to check the operation of the combination of the circuit and the internal circuit when the LSI is externally connected.
また、アナログ部に用いられる抵抗、容量等の各素子は
、使用場所、使用方法、素子の種類等によって素子値の
ばらつくものが多く、アナログデータ処理手段では素子
の１つ１つに素子値を設定するという構成となっていた
ため、ばらつきを考慮して素子値を１つ１つ設定しなお
すのでは、大規模なＬＳＩでのシミュレーション処理を
行うことができず、結果として、高精度なシミュレーシ
ョン処理ができないという問題点があった。In addition, the values of the resistors, capacitors, and other elements used in the analog section often vary depending on the location, method of use, type of element, etc., and analog data processing means can calculate the element values for each element one by one. Because of the configuration, it is not possible to perform simulation processing on a large-scale LSI by resetting each element value one by one taking into account variations, and as a result, highly accurate simulation processing cannot be performed. The problem was that it was not possible.
そこで本発明は、アナログ・デジタル混載回路や大規模
な回路において、高精度、かつ、容易にシミュレーショ
ン処理を行うことのできるシミュレーション装置を提供
することを目的としている。SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a simulation device that can easily perform simulation processing with high accuracy in analog/digital mixed circuits and large-scale circuits.
本発明によるシミュレーション装置およびその方法は上
記目的達成のため、アナログ・デジタル混載回路のデー
タを保持するデータ保持手段と、該データ保持手段のデ
ジタル部、およびアナログ部のデータを各々分離するデ
ータ分離手段と、該データ分離手段によって分離された
デジタル部のデータに基づいて論理シミュレーションを
行うデジタルデータ処理手段と、該データ分離手段によ
って分離されたアナログ部のデータに基づいて回路シミ
ュレーションを行うアナログデータ処理手段とを備え、
前記アナログデータ処理手段は、所定条件に基づいて前
記アナログ部のデータを分類して組分けし１、シミュレ
ーション処理を行うように構成している。In order to achieve the above object, the simulation apparatus and method according to the present invention include a data holding means for holding data of an analog/digital hybrid circuit, and a data separating means for separating data in a digital part and an analog part of the data holding means. , digital data processing means for performing a logic simulation based on the data of the digital part separated by the data separation means, and analog data processing means for performing a circuit simulation based on the data of the analog part separated by the data separation means. and
The analog data processing means is configured to classify and group the data of the analog section based on predetermined conditions, and perform simulation processing.
また、前記アナログデータ処理手段は、前記所定の条件
に基づいて組分けされたデータ毎に所定の演算を行うた
めの計算式を設定する計算式設定手段と、該計算式設定
手段によって設定された計算式に基づいて演算を行うア
ナログ演算手段と、を有するように構成することが好ま
しく、前記デジタルデータ処理手段は、Ａ／Ｄ変換器、
およびＤ／Ａ変換器を介して前記アナログデータ処理手
段と接続され、該デジタルデータ処理手段、およびアナ
ログデータ処理手段は互いに演算情報を交換しつつ、そ
れぞれの演算を行うことが好ましい。Further, the analog data processing means includes a calculation formula setting means for setting a calculation formula for performing a predetermined calculation for each data grouped based on the predetermined conditions; It is preferable to configure the digital data processing means to include an analog calculation means that performs calculations based on a calculation formula, and the digital data processing means includes an A/D converter,
It is preferable that the digital data processing means and the analog data processing means perform their respective calculations while exchanging calculation information with each other.
本発明では、所定条件に基づいて前記アナログ手段のデ
ータがアナログデータ処理手段によって分類されて組分
けされ、シミュレーション処理が行われ、組分けされた
データ毎に計算式が設定され、所定の演算が行われる。In the present invention, the data of the analog means is classified and grouped by the analog data processing means based on predetermined conditions, a simulation process is performed, a calculation formula is set for each grouped data, and a predetermined calculation is performed. It will be done.
すなわち、大規模な回路でも素子値が組分けごとに設定
され、容易にシミュレーション処理が行われる。That is, even in a large-scale circuit, element values are set for each grouping, and simulation processing is easily performed.
また、Ａ／Ｄ変換器、およびＤ／Ａ変換器によって、デ
ジタルデータ処理手段とアナログデータ処理手段との演
算情報が互いに交換されて演算が行われる。すなわち、
アナログ・デジタル混載回路でも高精度にシミュレーシ
ョン処理が行われる。Furthermore, the A/D converter and the D/A converter exchange calculation information between the digital data processing means and the analog data processing means to perform calculations. That is,
Simulation processing is performed with high precision even on analog/digital mixed circuits.
したがって、アナログ・デジタル混載回路や大規模な回
路において、高精度、かつ、容易にシミュレーション処
理が行われる。Therefore, simulation processing can be easily performed with high precision in analog/digital mixed circuits and large-scale circuits.
以下、本発明を図面に基づいて説明する。 Hereinafter, the present invention will be explained based on the drawings.
第１〜３図は本発明に係るシミュレーション装置の一実
施例を示す図である。1 to 3 are diagrams showing an embodiment of a simulation apparatus according to the present invention.
まず、構成を説明する。First, the configuration will be explained.
第１図は本実施例の全体構成を示すブロック図であり、
この図において、シミュレーション装置は大別してデー
タ保持手段１、データ分離手段２、デジタルデータ処理
手段３、アナログデータ処理手段４、Ａ／Ｄ変換器５、
Ｄ／Ａ変換器６とから構成され、デジタルデータ処理手
段３はデジタル演算手段７からなり、アナログデータ手
段手段４は計算式設定手段８とアナログ演算手段９とか
ら構成されている。FIG. 1 is a block diagram showing the overall configuration of this embodiment,
In this figure, the simulation device is roughly divided into data holding means 1, data separation means 2, digital data processing means 3, analog data processing means 4, A/D converter 5,
The digital data processing means 3 comprises a digital calculation means 7, and the analog data processing means 4 comprises a calculation formula setting means 8 and an analog calculation means 9.
データ保持手段１は、開発対象となるアナログ・デジタ
ル混載回路のデータを保持する、例えば、大容量の外部
記憶装置からなり、一種のデータベースが構築されてい
る。The data holding means 1 consists of, for example, a large-capacity external storage device that holds data of an analog/digital hybrid circuit to be developed, and a kind of database is constructed therein.
データ分離手段２は、データ保持手段１のデジタル部、
およびアナログ部のデータを各々分離し、抽出したデジ
タル部データをデジタルデータ処理手段３に出力し、ア
ナログ部データをアナログデータ処理手段４に出力する
。The data separation means 2 includes a digital part of the data holding means 1;
and analog part data, and outputs the extracted digital part data to the digital data processing means 3 and outputs the analog part data to the analog data processing means 4.
デジタルデータ処理手段３は、デジタル演算手段７によ
って、データ保持手段１から出力されたデジタル部デー
タに基づいて論理シミュレーションを行う。The digital data processing means 3 uses the digital calculation means 7 to perform a logic simulation based on the digital part data output from the data holding means 1.
アナログデータ処理手段４は、データ保持手段１から出
力されたアナログ部データに基づいて回路シミュレーシ
ョンを行うものであり、計算式設定手段８は、所定の条
件、例えば、抵抗ではＬＳＩやＩＣの内部・外部等の種
類、抵抗値等、アンプでは利得、上限下限の出力範囲、
およびオフセット電圧等、ＭＯＳＦＥＴではＰチャネル
・Ｎチャネル等の種類、半導体生成条件等、・・・・・
・（以下、アナログプリミティブという）に基づいて組
分け（グルーピング）されたデータ毎に、所定の演算を
行うための計算式を設定を行い、計算式設定手段８で設
定した計算式は、アナログ演算手段９で演算し、シミュ
レーション処理を行う。The analog data processing means 4 performs circuit simulation based on the analog part data output from the data holding means 1, and the calculation formula setting means 8 performs circuit simulation under predetermined conditions. Types of external devices, resistance values, etc., gain for amplifiers, upper and lower output ranges,
and offset voltage, types of MOSFETs such as P channel and N channel, semiconductor production conditions, etc.
・For each data grouped (grouped) based on (hereinafter referred to as analog primitives), a calculation formula for performing a predetermined calculation is set, and the calculation formula set by the calculation formula setting means 8 is an analog calculation The means 9 calculates and performs simulation processing.
そして、デジタルデータ処理手段３のデジタル演算手段
７は、Ａ／Ｄ変換器５、およびＤ／Ａ変換器６を介して
アナログデータ処理手段４のアナログ演算手段９と接続
され、デジタル演算手段７、およびアナログ演算手段は
、互いに演算情報を交換しつつ、それぞれの演算を行う
。The digital calculation means 7 of the digital data processing means 3 is connected to the analog calculation means 9 of the analog data processing means 4 via the A/D converter 5 and the D/A converter 6, and the digital calculation means 7, and the analog calculation means perform respective calculations while exchanging calculation information with each other.
次に処理動作（方法）を第２図に基づいて説明する。Next, the processing operation (method) will be explained based on FIG.
まず、シミュレーション装置を起動すると、実行用コー
ドが生成され（Ｓｔｅｐ １） 、データ保持手段１か
らデータ分離手段２にアナログ・デジタル混載回路のデ
ータが出力される。そして、データ保持手段１から出力
されたデジタル部、およびアナログ部のデータは図示し
ない制御手段によりそれぞれコード解釈および前処理が
行われ（Ｓｔｅｐ ２）、アナログ部とデジタル部との
対応を取るための前処理が行われる（Ｓｔｅｐ ３）。First, when the simulation device is started, an execution code is generated (Step 1), and the data of the analog/digital mixed circuit is output from the data holding means 1 to the data separating means 2. Then, the data of the digital part and the analog part outputted from the data holding means 1 are respectively subjected to code interpretation and preprocessing by the control means (not shown) (Step 2), and the data is processed in order to correspond to the analog part and the digital part. Pre-processing is performed (Step 3).
以上の前処理結果からアナログデバイスの固有値が計算
されて設定され（Ｓｔｅｐ ４） 、シミュレーション
処理が行われる（Ｓｔｅｐ ５）。このシミュレーショ
ン処理を詳しく説明すると、デジタルデータ処理手段３
のデジタル演算手段７とアナログデータ処理手段４のア
ナログ演算手段９とのそれぞれの演算が、Ａ／Ｄ変換器
５、およびＤ／Ａ変換器６によって演算情報を互いに交
換する形で行われ、アナログデータ処理手段４での回路
シミュレーションでは、第３図に示すように、例えば、
抵抗や容量が半導体集積回路の外部（ａ）にあるか、内
部（ｂ）にあるかのアナログプリミティブに基づいて、
外部素子の抵抗Ｒｏｕ ｔ、および容量Ｃｏｕ ｔと、
内部素子の抵抗Ｒ１および容量Ｃとの２つのグループに
グルーピングされ、この各グループ毎に計算式設定手段
８により所定の計算式、例えば、抵抗Ｒを１．２倍する
場合、抵抗Ｒのグループ全体がそれぞれ１．２倍される
ことにより、従来例のように、素子の１つ１つに素子値
を設定する必要もなく、容易にアナログ演算手段９によ
って演算がなされ、シミュレーション処理が行われる。Eigenvalues of the analog device are calculated and set from the above preprocessing results (Step 4), and simulation processing is performed (Step 5). To explain this simulation process in detail, the digital data processing means 3
The calculations of the digital calculation means 7 of the analog calculation means 7 and the analog calculation means 9 of the analog data processing means 4 are performed by mutually exchanging calculation information by the A/D converter 5 and the D/A converter 6. In the circuit simulation by the data processing means 4, for example, as shown in FIG.
Based on analog primitives, whether the resistance or capacitance is outside (a) or inside (b) the semiconductor integrated circuit,
A resistance Rout and a capacitance Cout of the external element,
The internal elements are grouped into two groups, the resistance R1 and the capacitance C, and for each group, the calculation formula setting means 8 applies a predetermined calculation formula, for example, when the resistance R is multiplied by 1.2, the entire group of resistances R By multiplying each by 1.2, it is not necessary to set element values for each element one by one as in the conventional example, and the analog calculation means 9 can easily perform calculations and perform simulation processing.
そして、シミュレーション結果がデジタルデータ処理手
段３、アナログデータ処理手段４からそれぞれ出力され
、システムの後処理が行われる（Ｓｔｅｐ ６）。Then, the simulation results are output from the digital data processing means 3 and the analog data processing means 4, respectively, and post-processing of the system is performed (Step 6).
したがって、本実施例では、アナログとデジタルとのシ
ミュレーション処理のデータのマンアンプが取られるの
で、アナログ・デジタル混載回路においても高精度なシ
ミュレーションによる動作確認ができ、グルーピングさ
れた各グループ毎に所定の計算式が実行されることによ
り、従来例のように、素子の１つ１つに素子値を設定す
る必要もなく、容易にシミュレーションが行える。Therefore, in this embodiment, since the data of analog and digital simulation processing is man-amplified, the operation can be confirmed by highly accurate simulation even in analog-digital mixed circuits, and the predetermined calculations for each group can be performed. By executing the equation, simulation can be easily performed without the need to set element values for each element as in the conventional example.
第４図は他の実施例の素子値設定の具体例を示す回路図
であり、第４図において、第３図に示した実施例と同一
番号は同一または相当組分を示す。FIG. 4 is a circuit diagram showing a specific example of element value setting in another embodiment. In FIG. 4, the same numbers as those in the embodiment shown in FIG. 3 indicate the same or corresponding groups.
本実施例では、電圧依存性の高い内部素子の抵抗を、第
３図の実施例からさらに、高電位グループの抵抗Ｒｕｐ
と、低電位グループの抵抗Ｒｄｉ＋ｎとにグルーピング
して、シミュレーション処理を行っている。In this embodiment, the resistance of internal elements with high voltage dependence is further changed from the embodiment of FIG. 3 to the resistance Rup of the high potential group.
and the resistance Rdi+n of the low potential group, and simulation processing is performed.
したがって、第３図の実施例よりもさらに高精度なシミ
ュレーション処理ができる。Therefore, more accurate simulation processing than the embodiment shown in FIG. 3 can be performed.
このように本実施例では、豊富なアナログプリミティブ
、例えば、抵抗ではＩＣ内部・外部等の種類、抵抗値等
、アンプでは利得、上限下限の出力範囲、およびオフセ
ット電圧等、ＭＯ３ＦＥＴではＰチャネル・Ｎチャネル
等の種類、半導体性成条件等に応じてアナログ部に対す
る計算式を容易に設定できるので、大規模な回路におい
ても高速に処理できる。In this way, this embodiment uses a wide variety of analog primitives, such as the types of resistors (internal/external to the IC, resistance values, etc.), the gain, upper and lower output ranges, and offset voltages for amplifiers, and the P channel/N channel for MO3FETs. Since calculation formulas for the analog section can be easily set depending on the type of channel, semiconductor formation conditions, etc., high-speed processing is possible even in large-scale circuits.
また、本実施例では、アナログとデジタルとのシミュレ
ーション処理をデータのやりとりを介して同時に行うの
で、アナログ部とデジタル部とでフィードバックのある
回路、例えば、デジタル部とアナログ部との結合組分、
ＬＳＩの外付は回路と内部回路との結合組分のような回
路の場合でもシミュレーションによる動作確認ができる
。In addition, in this embodiment, since analog and digital simulation processing is performed simultaneously through data exchange, a circuit with feedback between the analog section and the digital section, for example, a combination of the digital section and the analog section,
Even in the case of a circuit that is a combination of an external LSI circuit and an internal circuit, the operation can be confirmed by simulation.
なお、上記実施例ではグルービングを半導体集積回路の
外部と内部、また、内部の高電位グループと低電位グル
ープととして説明しているが、これに限らず、種々のア
ナログプリミティブに応じてグルービングを設定できる
ことはいうまでもない。Note that in the above embodiment, grooving is explained as external and internal of the semiconductor integrated circuit, and internal high-potential group and low-potential group, but the grooving is not limited to this, and the grooving can be set according to various analog primitives. It goes without saying that it can be done.
本発明では、アナログ・デジタル混載回路や大規模な回
路において、高精度、かつ、容易にシミュレーション処
理ができる。According to the present invention, simulation processing can be easily performed with high accuracy in analog/digital mixed circuits and large-scale circuits.
第１〜３図は本発明のシミュレーション装置の一実施例
を示す図であり、
第１図は、その全体構成を示すブロック図、第２図はそ
の動作例を示すフローチャート、第３図はその素子値設
定の具体例を示す回路図、第４図は本発明のシミュレー
ション装置の他の実施例の素子値設定の具体例を示す回
路図、第５図は従来例の素子値設定の具体例を示す回路
図である。
・・・・・・データ保持手段、
・・・・・・データ分離手段、
・・・・・・デジタルデータ処理手段、・・・・・・ア
ナログデータ処理手段、・・・・・・Ａ／Ｄ変換器、
・・・・・・Ｄ／Ａ変換器、
７・・・・・・デジタル演算手段、
８・・・・・・計算式設定手段、
９・・・・・・アナログ演算手段。
デジタル部結果
アナログ部結果
一実施例の全体構成を示すブロック図
第１図
一実施例の動作例を示すフローチャート（ａ）
（ｂ）
他の実施例の素子値設定の具体例を示す回路図第４図
（ａ）
（ｂ）
一実施例の素子値設定の具体例を示す回路図（ａ） −
（ｂ）
従来例の素子値設定の具体例を示す回路図第５図1 to 3 are diagrams showing one embodiment of the simulation device of the present invention. FIG. 1 is a block diagram showing its overall configuration, FIG. 2 is a flowchart showing an example of its operation, and FIG. FIG. 4 is a circuit diagram showing a specific example of element value setting in another embodiment of the simulation apparatus of the present invention, and FIG. 5 is a specific example of element value setting in a conventional example. FIG. ...Data holding means, ...Data separation means, ...Digital data processing means, ...Analog data processing means, ...A/ D converter, . . . D/A converter, 7 . . . Digital calculation means, 8 . . . Calculation formula setting means, 9 . . . Analog calculation means. Digital part result Analog part result Figure 1: A block diagram showing the overall configuration of one embodiment. Flow chart showing an example of operation of the first embodiment. (a) (b) Circuit diagram showing a specific example of element value setting of another embodiment. Figure 4 (a) (b) Circuit diagram showing a specific example of element value setting in one embodiment (a) -
(b) Circuit diagram Fig. 5 showing a specific example of element value setting in the conventional example.
Claims (4)
データ保持手段と、 該データ保持手段のデジタル部、およびアナログ部のデ
ータを各々分離するデータ分離手段と、 該データ分離手段によって分離されたデジタル部のデー
タに基づいて論理シミュレーションを行うデジタルデー
タ処理手段と、 該データ分離手段によって分離されたアナログ部のデー
タに基づいて回路シミュレーションを行うアナログデー
タ処理手段とを備え、 前記アナログデータ処理手段は、所定条件に基づいて前
記アナログ部のデータを分類して組分けし、シミュレー
ション処理を行うことを特徴とするシミュレーション装
置。(1) A data holding means for holding data of an analog/digital hybrid circuit, a data separating means for separating the data of a digital part and an analog part of the data holding means, and a digital part separated by the data separating means. digital data processing means for performing a logic simulation based on the data of the analog part separated by the data separation means; and analog data processing means for performing a circuit simulation based on the data of the analog section separated by the data separation means, A simulation apparatus characterized in that the data of the analog section is classified and grouped based on conditions, and simulation processing is performed.
に基づいて組分けされたデータ毎に所定の演算を行うた
めの計算式を設定する計算式設定手段と、 該計算式設定手段によって設定された計算式に基づいて
演算を行う演算手段とを有することを特徴とする請求項
１記載のシミュレーション装置。(2) The analog data processing means includes a calculation formula setting means for setting a calculation formula for performing a predetermined calculation for each data grouped based on the predetermined conditions; 2. The simulation apparatus according to claim 1, further comprising calculation means for performing calculations based on calculation formulas.
およびＤ／Ａ変換器を介して前記アナログデータ処理手
段と接続され、 該デジタルデータ処理手段、およびアナログデータ処理
手段は互いに演算結果情報を交換しながら、アナログ部
、およびデジタル部に関するデータの演算を行うことを
特徴とする請求項１または２記載のシミュレータ装置。(3) The digital data processing means includes an A/D converter;
and the analog data processing means via a D/A converter, and the digital data processing means and the analog data processing means perform calculations on data regarding the analog part and the digital part while exchanging calculation result information with each other. The simulator device according to claim 1 or 2, wherein the simulator device performs the following steps.
タル混載回路のデータを保持するデータ保持工程と、 該データのデジタル部、およびアナログ部のデータを各
々分離するデータ分離工程と、 該データ分離工程によって分離されたデジタル部のデー
タに基づいて論理シミュレーションを行うデジタルデー
タ処理工程と、 該データ分離工程によって分離されたアナログ部のデー
タに基づいて回路シミュレーションを行うアナログデー
タ処理工程とを備え、 前記アナログデータ処理工程は、データを所定条件に基
づいて分類する工程と、 組分けされたデータ毎に所定の演算を行うための計算式
を設定する工程とを有することを特徴とするシミュレー
ション方法。(4) a data holding step for holding data of an analog/digital hybrid circuit including an analog part and a digital part; a data separation step for separating the data of the digital part and the analog part of the data; and the data separation step. a digital data processing step of performing a logic simulation based on the data of the digital part separated by the data separation step; and an analog data processing step of performing a circuit simulation based on the data of the analog part separated by the data separation step, A simulation method characterized in that the data processing step includes a step of classifying data based on predetermined conditions, and a step of setting a calculation formula for performing a predetermined calculation for each grouped data.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2170672A JP2927895B2 (en) | 1990-06-28 | 1990-06-28 | Simulation apparatus and method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2170672A JP2927895B2 (en) | 1990-06-28 | 1990-06-28 | Simulation apparatus and method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0458372A true JPH0458372A (en) | 1992-02-25 |
| JP2927895B2 JP2927895B2 (en) | 1999-07-28 |
Family
ID=15909242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2170672A Expired - Fee Related JP2927895B2 (en) | 1990-06-28 | 1990-06-28 | Simulation apparatus and method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2927895B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998057282A1 (en) * | 1997-06-13 | 1998-12-17 | Hitachi, Ltd. | Semiconductor integrated circuit for verification, circuit simulator, and circuit simulation method |
-
1990
- 1990-06-28 JP JP2170672A patent/JP2927895B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998057282A1 (en) * | 1997-06-13 | 1998-12-17 | Hitachi, Ltd. | Semiconductor integrated circuit for verification, circuit simulator, and circuit simulation method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2927895B2 (en) | 1999-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009238209A (en) | Circuit verification apparatus, circuit verification program and method of circuit verification | |
| Tarraf et al. | Behavioral modeling of transistor-level circuits using automatic abstraction to hybrid automata | |
| JP2020537358A (en) | Component polarity detection methods, systems, computer-readable storage media and devices | |
| CN109597392A (en) | Facilitate the method, apparatus and equipment and machine readable media of fault diagnosis | |
| Zhang et al. | IR-drop modeling and reduction for high-performance printed circuit boards | |
| JPH0458372A (en) | Device and method for simulation | |
| CN106650136A (en) | Method for detecting functional consistency of standard units of timing library and netlist library | |
| US20060047492A1 (en) | Circuit simulation methods and systems | |
| JP2008204350A (en) | Power consumption estimation system and method | |
| JPH05256916A (en) | Method and apparatus for estimating power | |
| JPS63129466A (en) | Line connection inspecting device | |
| JP2013004066A (en) | Circuit generation device | |
| US8484008B2 (en) | Methods and systems for performing timing sign-off of an integrated circuit design | |
| Afacan et al. | Post-silicon validation of yield-aware analog circuit synthesis | |
| JPH0582647A (en) | System for checking current density | |
| JP2005137130A (en) | Power system analyzer | |
| Miettinen et al. | Realizable reduction of interconnect models with dense coupling | |
| US20120216162A1 (en) | Method and Apparatus Used for the Physical Validation of Integrated Circuits | |
| JP3156544B2 (en) | Circuit extraction device | |
| Farooq et al. | Fault Modeling of Analog Circuits Using System Identification Automated Model Generation Approaches from SPICE Level Descriptions | |
| US20050050486A1 (en) | Systems and methods utilizing fast analysis information during detailed analysis of a circuit design | |
| Sandireddy et al. | Use of Hierarchy in Fault Collapsing | |
| JPH07296017A (en) | Delay time calculation method for semiconductor integrated circuit and computer aided design device | |
| JP2817476B2 (en) | Calculation method of estimated wiring length of integrated circuit | |
| JP2658857B2 (en) | Equivalent fault extraction method and device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080514 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |