JPH0451606A - Graphic equalizer circuit - Google Patents

Graphic equalizer circuit

Info

Publication number
JPH0451606A
JPH0451606A JP2160854A JP16085490A JPH0451606A JP H0451606 A JPH0451606 A JP H0451606A JP 2160854 A JP2160854 A JP 2160854A JP 16085490 A JP16085490 A JP 16085490A JP H0451606 A JPH0451606 A JP H0451606A
Authority
JP
Japan
Prior art keywords
circuit
voltage
current
input
conversion circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2160854A
Other languages
Japanese (ja)
Other versions
JP2750776B2 (en
Inventor
Koichi Inoue
晃一 井上
Takahiro Ota
太田 隆裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP16085490A priority Critical patent/JP2750776B2/en
Publication of JPH0451606A publication Critical patent/JPH0451606A/en
Application granted granted Critical
Publication of JP2750776B2 publication Critical patent/JP2750776B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To obtain the setting degree of the freedom of input bias and the like, to secure a dynamic range, to make a circuit into IC and to improve an SN ratio by constituting the circuit in such a way that an input-side is composed of a V/I conversion circuit and a resistance is inserted in serial to the input of an amplifier. CONSTITUTION:The V/I conversion circuit 11 is provided for the inputside and an input signal is received. A current corresponding to the voltage level of the input signal is caused to flow in a load resistance and a voltage is generated. The voltage is added to the amplifier of an operand amplifier. The current of the V/I conversion circuit 11 is received in an active filter 12a for attenuating and emphasizing the signal in accordance with a frequency and the voltage corresponding to the frequency is generated. The voltage is converted into the current in V/I conversion circuits 13a and 14a which are provided in correspondence with an attenuation-side and an emphasis-side. Furthermore, the circuit is constituted so that the current conversion output is added(or subtracted) by the load resistance. Thus, the degree of freedom can be obtained in the setting of an input bias, the dynamic range can sufficiently be secured, the circuit is made into IC and the SN ratio can be improved.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、グラフィックイコライザ回路に関し、詳し
くは、入力信号のバイアス設定等についての自由度が大
きく、S/N比を向上させることができ、IC化に適す
るようなグラフィックイコライザ回路に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a graphic equalizer circuit, and more specifically, it has a large degree of freedom in setting the bias of an input signal, and can improve the S/N ratio. This invention relates to a graphic equalizer circuit suitable for IC implementation.

[従来の技術] 第3図(a)、(b)は、従来のグラフィックイコライ
ザ回路の説明図である。
[Prior Art] FIGS. 3(a) and 3(b) are explanatory diagrams of a conventional graphic equalizer circuit.

同図(a)に示すように、この回路は、オペアンプ(O
P)1の非反転入力端子(十位相入力)及び反転入力端
子(−位相入力)の間に可変抵抗器(ボリューム、VR
)2の両端子が接続され、その可変端子側がLCrの直
列共振回路3を介して接地されている。オペアンプ1の
出力信号(電圧)Voは、反転入力端子に抵抗R,を介
して帰還され、入力信号(電圧)Viが抵抗R1を介し
て供給される。
As shown in figure (a), this circuit consists of an operational amplifier (O
P) Connect a variable resistor (volume, VR
) 2 are connected, and the variable terminal side thereof is grounded via a series resonant circuit 3 of LCr. The output signal (voltage) Vo of the operational amplifier 1 is fed back to the inverting input terminal via a resistor R, and the input signal (voltage) Vi is supplied via a resistor R1.

ここで、オペアンプ1の開ループゲインをAとすると、
A〉〉1で、Ri、RQをR1=Ro :Rとすると、
次のような関係が成立する。■ボリューム2の可変端子
がA点にあるときの直列共振回路3の共振周波数f、に
おける入出力関係は次の式で表される。なお、このとき
には、ボリューム2には電流が流れない。そのためオペ
アンプ1はバッファアンプとなる。
Here, if the open loop gain of operational amplifier 1 is A, then
A〉〉1, and let Ri and RQ be R1=Ro:R,
The following relationship holds true. (2) The input/output relationship at the resonant frequency f of the series resonant circuit 3 when the variable terminal of the volume 2 is at point A is expressed by the following equation. Note that at this time, no current flows through the volume 2. Therefore, the operational amplifier 1 becomes a buffer amplifier.

■ボリューム2の可変端子がB点にあるときの直列共振
回路3の共振周波数f、における入出力関係は次の式に
なる。なお、このときには、ボリューム2には電流が流
れない。そのためオペアンプ1は通常の増幅器として動
作する。
(2) The input/output relationship at the resonant frequency f of the series resonant circuit 3 when the variable terminal of the volume 2 is at point B is expressed by the following equation. Note that at this time, no current flows through the volume 2. Therefore, the operational amplifier 1 operates as a normal amplifier.

r ■ボリューム2の可変端子が中点にあるときの直列共振
回路3の共振周波数fOにおける入出力関係は、Vo=
Vjである。
r ■The input/output relationship at the resonant frequency fO of the series resonant circuit 3 when the variable terminal of the volume 2 is at the midpoint is Vo=
It is Vj.

以上の関係式から理解できるように、この回路は、グラ
フィックイコライザ機能を有する。なお、rは、共振回
路3の抵抗rの抵抗値である。
As can be understood from the above relational expression, this circuit has a graphic equalizer function. Note that r is the resistance value of the resistor r of the resonant circuit 3.

以上は、直列共振回路3が1個の場合である。The above is a case where the number of series resonant circuits 3 is one.

通常、グラフィックイコライザ回路は、オーディオ帯域
を5〜7分割程度に分割し、特定の中心周波数を中心に
そこからある帯域に亙って減衰または強調する動作をさ
せる。そのために中心周波数f、が相違する5〜7個の
直列共振回路3とそれに対応する5〜7個のボリューム
2とがそれぞれオペアンプ1の非反転入力端子及び反転
入力端子に並列接続されることになる。
Typically, a graphic equalizer circuit divides an audio band into about 5 to 7 parts, and attenuates or emphasizes a certain band around a specific center frequency. For this purpose, 5 to 7 series resonant circuits 3 having different center frequencies f and 5 to 7 corresponding volumes 2 are connected in parallel to the non-inverting input terminal and the inverting input terminal of the operational amplifier 1, respectively. Become.

このような回路では、ボリューム2がオペアンプ1の入
力端に接続されている関係でIC化し難い欠点がある。
Such a circuit has the drawback that it is difficult to integrate it into an IC because the volume 2 is connected to the input terminal of the operational amplifier 1.

そこで、これをよりIC化し易くL タrnJ路として
特開昭63−276312号を挙げることができる。こ
の回路は、同図(b)に示すように、ボリューム2を外
部へ引出してこれにより電圧−電流変換回路(以下V/
I変換回路)3,4の電流値を制御する構成を採る。こ
れらV/I変換回路3,4は、アクティブフィルタ5を
介して入力信号を受け、その周波数に応じた電圧を電流
値に変換する。ここで変化された電流値は、それぞれオ
ペアンプ1の非反転入力端子及び反転入力端子にそれぞ
れ加えられる。このことでアクティブフィルタ5で設定
された帯域の信号を得る。なお、V/I変換回路3.4
は、ボリュームの動作に応じて相互に差動動作するよう
になっている。
Therefore, JP-A-63-276312 can be cited as an L tarn J path that can be more easily integrated into an IC. This circuit is constructed by pulling out the volume 2 to the outside, as shown in FIG.
A configuration is adopted in which the current values of I conversion circuits 3 and 4 are controlled. These V/I conversion circuits 3 and 4 receive an input signal via an active filter 5, and convert a voltage according to the frequency into a current value. The current values changed here are applied to the non-inverting input terminal and the inverting input terminal of the operational amplifier 1, respectively. As a result, a signal in the band set by the active filter 5 is obtained. In addition, V/I conversion circuit 3.4
are designed to operate differentially with respect to each other depending on the operation of the volumes.

[解決しようとする課題] 第3図(a)の回路にあっては、共振回路をコイルシミ
ュレーションしたとしても外付はコンデンサが必要にな
り、かつ、オペアンプに接続されたボリュームが複数個
設けられるためにこれらの引き回しによるノイズが発生
し易く、また、回路から外部に配線接続するためのピン
数が多(なる欠点がある。
[Problem to be solved] In the circuit shown in Figure 3(a), even if the resonant circuit is simulated by a coil, an external capacitor is required, and multiple volumes connected to the operational amplifier are provided. Therefore, noise is likely to be generated due to these routings, and there is also a drawback that the number of pins for wiring connections from the circuit to the outside is large.

一方、同図(b)の回路にあっては、同W (a)の回
路よりはIC化し易いが、入力端に直列に抵抗R1が必
要とされ、かつ、その値をオペアンプ1の帰還抵抗とほ
ぼ同じ値に設定しなければならない関係で回路設計上制
限を受けたり、入力電圧Viのレベルに制限を受ける問
題がある。また、入力バイアスレベルによってはS/N
比が低下してダイナミックレンジが十分に採れない欠点
がある。
On the other hand, in the circuit shown in Figure (b), although it is easier to integrate into an IC than the circuit shown in Figure (a), it requires a resistor R1 in series with the input terminal, and its value can be changed to the feedback resistance of operational amplifier 1. Since it has to be set to approximately the same value as , there are limitations in circuit design and limitations in the level of the input voltage Vi. Also, depending on the input bias level, the S/N
The disadvantage is that the ratio is reduced and a sufficient dynamic range cannot be obtained.

この発明は、このような従来技術の問題点を解決するも
のであって、IC化し易く、バイアスレベル等に制限さ
れ難(、かつ、ダイナミックレンジが大きく採れるグラ
フィックイコライザ回路を提供することを目的とする。
The present invention solves the problems of the prior art, and aims to provide a graphic equalizer circuit that is easy to integrate into an IC, is not limited by bias levels, etc., and has a large dynamic range. do.

[課題を解決するための手段] このような目的を達成するためのこの発明のグラフィッ
クイコライザ回路の特徴は、入力信号を受ける第1のV
/I変換回路と、この出力を受けるアクティブフィルタ
と、第1のV/I変換回路の出力を受ける負荷抵抗と、
この負荷抵抗に発生する電圧をその第1の入力に受け、
出力側が帰還抵抗を介して第1の入力の位相と逆の位相
のその第一2の入力に帰還された増幅器と、その出力側
が第1の入力または負荷抵抗の電圧発生側に接続され、
アクティブフィルタの出力を受け、その可変電流源の電
流値に応じてその利得が制御される第2のV/I変換回
路と、その出力側が増幅器の第2の入力側に接続され、
アクティブフィルタの出力を受け、その可変電流源の電
流値に応じてその利得が制御される第3のV/I変換回
路とを備えていて、第2のV/I変換回路及び第3のV
/1変換回路のそれぞれの可変電流源の電流値が外部か
ら制御されるものである。
[Means for Solving the Problems] The graphic equalizer circuit of the present invention has a feature that achieves the above object.
/I conversion circuit, an active filter receiving the output of the first V/I conversion circuit, and a load resistor receiving the output of the first V/I conversion circuit.
receiving the voltage generated across this load resistor at its first input;
an amplifier whose output side is fed back through a feedback resistor to its first second input having a phase opposite to that of the first input, and whose output side is connected to the first input or the voltage generating side of the load resistor;
a second V/I conversion circuit that receives the output of the active filter and whose gain is controlled according to the current value of the variable current source; the output side of the second V/I conversion circuit is connected to the second input side of the amplifier;
a third V/I conversion circuit that receives the output of the active filter and whose gain is controlled according to the current value of the variable current source;
The current value of each variable current source of the /1 conversion circuit is controlled externally.

[作用] このように、入力側にV/I変換回路を設けて、人力信
号を受け、入力信号の電圧レベルに対応する電流を負荷
抵抗に流して電圧を発生させ、その電圧をオペアンプ等
の増幅器に加えるようにし、かつ、周波数に応じて信号
の減衰9強調を行うために前記のV/I変換回路の電流
をアクティブフィルタで受けて周波数に対応する電圧を
発生させて、それを減衰側と強調側に対応してそれぞれ
設けられているV/I変換回路で電流に変換するように
し、さらに、これら電流変換出力を前記の負荷抵抗で加
算(あるいは減算)するように構成しているので、入力
側に直列に抵抗を挿入しなくても済む。
[Function] In this way, a V/I conversion circuit is provided on the input side, receives a human input signal, causes a current corresponding to the voltage level of the input signal to flow through the load resistor, generates a voltage, and applies the voltage to an operational amplifier, etc. In order to apply the current to the amplifier and attenuate the signal according to the frequency, the current of the V/I conversion circuit is received by an active filter to generate a voltage corresponding to the frequency, and this is applied to the attenuation side. The V/I conversion circuits provided for the emphasis side and the emphasis side are used to convert the output into current, and these current conversion outputs are added (or subtracted) using the load resistor. , there is no need to insert a resistor in series on the input side.

このように入力側がV/I変換回路となっていて、増幅
器の入力に対して直列に抵抗が挿入されている構成とな
ることから入力バイアス等の設定に自由度が生じ、かつ
、ダイナミックレンジを十分に確保できる。しかも、ボ
リュームで直接制御する方式ではなく、直流制御となる
ことからIC化に適し、かつ、 S/N比が大きく採れ
る回路にすることができる。
Since the input side is a V/I conversion circuit and a resistor is inserted in series with the input of the amplifier, there is a degree of freedom in setting input bias, etc., and the dynamic range can be increased. We can secure enough. Furthermore, since it is not directly controlled by a volume control system, but is controlled by direct current, it is suitable for IC implementation, and the circuit can have a large S/N ratio.

[実施例] 以F1この発明の一実施例について図面を参照して詳細
に説明する。
[Embodiment] Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.

第1図は、この発明を適用したグラフィックイコライザ
回路の基本的なブロック図であり、第2図は、その具体
的な回路図である。なお、第3図と同等の構成要素は同
一の符号で示す。
FIG. 1 is a basic block diagram of a graphic equalizer circuit to which the present invention is applied, and FIG. 2 is a specific circuit diagram thereof. Note that the same components as in FIG. 3 are indicated by the same reference numerals.

10は、グラフィックイコライザ回路であって、人力信
号ViをV/I変換回路11で受け、その電流出力を負
荷抵抗RLに流出する。負荷抵抗RLの端子11aは、
前記の電流により電圧が発生する端子であり、これがオ
ペアンプ1の非反転入力端子に接続されている。また、
その反対側の端子は、基準バイアスラインVrに接続さ
れている。
Reference numeral 10 denotes a graphic equalizer circuit, which receives a human input signal Vi through a V/I conversion circuit 11 and outputs its current output to a load resistor RL. The terminal 11a of the load resistor RL is
This is a terminal at which a voltage is generated by the above-mentioned current, and this is connected to the non-inverting input terminal of the operational amplifier 1. Also,
The opposite terminal is connected to the reference bias line Vr.

V/I変換回路11の出力電流は、さらに、複数のアク
ティブフィルタ12 a 、l 2 b *  ・・・
に加えられ、アクティブフィルタ12aの電流出力がV
/I変換回路13a、14aにそれぞれ加えられている
。そして、V/I変換回路13aの出力電流は、負荷抵
抗RLの非反転入力端子に接続された端子11aに加え
られ、V/I変換回路14aの出力電流は、オペアンプ
1の反転入力端子に加えられている。なお、V/I変換
回路13a、14aは通常逆位相で作用する。
The output current of the V/I conversion circuit 11 is further divided into a plurality of active filters 12a, l2b*...
, and the current output of the active filter 12a is V
/I conversion circuits 13a and 14a, respectively. The output current of the V/I conversion circuit 13a is applied to the terminal 11a connected to the non-inverting input terminal of the load resistor RL, and the output current of the V/I conversion circuit 14a is applied to the inverting input terminal of the operational amplifier 1. It is being Note that the V/I conversion circuits 13a and 14a normally operate in opposite phases.

他のアクティブフィルタ12b、・・Φについても前記
V/I変換回路13 a、l 4 aと同様な2つのV
/I変換回路にその出力側がそれぞれ接続され、それら
V/I変換回路が前記V/I変換回路13 al  1
4 aと同様な関係でオペアンプ1の非反転入力端子及
び反転入力端子にそれぞれ接続されているが、これらに
ついては図では省略している。
The other active filters 12b, . . . Φ also have two V
/I conversion circuits are respectively connected to their output sides, and these V/I conversion circuits are connected to the V/I conversion circuit 13 al 1
4A are connected to the non-inverting input terminal and the inverting input terminal of the operational amplifier 1, respectively, but these are omitted in the figure.

なお、オペアンプ1の反転入力端子側への帰還抵抗RO
は、ここでは、Ro=RLであり、その抵抗値が負荷抵
抗RLと同じ値となっている。また、各V/I変換回路
の電圧−電流変換率を1/RL  (あるいは、KXI
/RL)とする。Kは、V/I変換回路13a、14a
のゲインであって、外部からこれらのエミッタ結合差動
対の電流源13b、14bの電流値を制御することでそ
のg−を制御し、ここでは、これを、例えば、外部から
ボリューム16を介して制御回路15により選択的に制
御する。
Note that the feedback resistor RO to the inverting input terminal side of operational amplifier 1
Here, Ro=RL, and its resistance value is the same as the load resistance RL. In addition, the voltage-current conversion rate of each V/I conversion circuit is set to 1/RL (or KXI
/RL). K is the V/I conversion circuit 13a, 14a
The gain g- is controlled by externally controlling the current values of the current sources 13b and 14b of these emitter-coupled differential pairs. selectively controlled by the control circuit 15.

制御回路15は、ボリューム16の設定が中点のときに
は、V/I変換回路13 a、  14 aの電流源の
電流がゼロになるように制御して両者とも動作しないよ
うにする。また、ボリューム16の設定が中点より下の
信号減衰状態では、V/工変換回路13aのみ動作させ
てV/I変換回路14aの動作を停止状態にする。さら
に、その設定が中点より上の信号強調状態では、V/I
変換回路14aのみ動作させてV/I変換回路13aの
動作を停止させる。
When the setting of the volume 16 is at the middle point, the control circuit 15 controls the currents of the current sources of the V/I conversion circuits 13a and 14a to be zero, so that neither of them operates. Further, in a signal attenuation state where the setting of the volume 16 is below the midpoint, only the V/I conversion circuit 13a is operated and the operation of the V/I conversion circuit 14a is stopped. Furthermore, in the signal emphasis state where the setting is above the midpoint, the V/I
Only the conversion circuit 14a is operated and the operation of the V/I conversion circuit 13a is stopped.

次にこのような制御動作について説明スル。なお、オペ
アンプ1の非反転入力端子の電圧(端子11aの電圧)
をVLとし、説明の都合上、ノ<イアスミ圧Vlを接地
レベルとする。また、V/I変換回路13a、14aを
中心に説明し、他のアクティブフィルタ12b、・・・
の回路については同様であるのでその説明を割愛する。
Next, I will explain this kind of control operation. Note that the voltage at the non-inverting input terminal of operational amplifier 1 (voltage at terminal 11a)
is VL, and for convenience of explanation, it is assumed that the pressure Vl is the ground level. In addition, the V/I conversion circuits 13a and 14a will be mainly explained, and other active filters 12b, . . .
Since the circuit is the same, its explanation will be omitted.

■信号減衰状態 この場合には、■/I変換回路13aのみが中点より下
側のボリューム16の設定値に応じた動作をし、V/I
変換回路14aが動作しない状態に制御される。したが
って、オペアンプ1はツク・ソファアンプとなる。その
入出力関係は、Vo    I Vl   1+に となる(ただし、周波数foはアクティブフィルタ12
aの中心周波数)。
■ Signal attenuation state In this case, ■ Only the /I conversion circuit 13a operates according to the setting value of the volume 16 below the midpoint, and the V/I
The conversion circuit 14a is controlled to be inoperative. Therefore, the operational amplifier 1 becomes a Tsuk Sofa amplifier. The input/output relationship is Vo I Vl 1+ (however, the frequency fo is the active filter 12
center frequency of a).

その結果、入力信号Viに対する減衰量がKの値を選択
することにより制御できる。そして、信号最大減衰時(
ボリューム16の設定が第3図(a)のボリューム2を
A点にしたときに対応するとき)にはV/I変換回路1
3aのゲインKが最も大きな値を採る。
As a result, the amount of attenuation for the input signal Vi can be controlled by selecting the value of K. And at maximum signal attenuation (
When the setting of the volume 16 corresponds to when the volume 2 of FIG. 3(a) is set to point A), the V/I conversion circuit 1
The gain K of 3a takes the largest value.

■信号強調状態 この場合には、V/I変換回路14aのみが中点より上
側のボリューム16の設定値に応じた動作をし、v/I
変換回路13aが動作しない状態に制御される。その結
果、入力信号Viとオペアンプ1の非反転入力VLとの
関係はVl =VLとなる。そこで、その入出力関係は
、 となる(ただし、周波数foはアクティブフィルタ12
aの中心周波数)。
■Signal emphasis state In this case, only the V/I conversion circuit 14a operates according to the setting value of the volume 16 above the midpoint, and
The conversion circuit 13a is controlled to be inoperative. As a result, the relationship between the input signal Vi and the non-inverting input VL of the operational amplifier 1 is Vl=VL. Therefore, the input/output relationship is as follows (however, the frequency fo is the active filter 12
center frequency of a).

その結果、入力信号v1に対する強調量がKの値を選択
することにより制御できる。そして、信号最大強調時(
ボリューム16の設定が第3図(a)のボリューム2を
B点にしたときに対応するとき)にはV/I変換回斃1
4 aのゲインKが最も大きな値を採る。
As a result, the amount of emphasis for the input signal v1 can be controlled by selecting the value of K. And when the signal is maximized (
When the setting of volume 16 corresponds to setting volume 2 to point B in FIG. 3(a), V/I conversion turn 1
4. The gain K of a takes the largest value.

■フラット状態 この時には、V/I変換回路13a、V/I変換回路1
4aがとも動作しないように制御される。
■Flat state At this time, V/I conversion circuit 13a, V/I conversion circuit 1
4a are controlled so that they do not operate together.

オペアンプ1は、単にバッファとなるためVI=VDで
ある。これは、ボリューム16の設定が第3図(a)の
ボリューム2を中点に設定したときに対応している。
Since the operational amplifier 1 simply functions as a buffer, VI=VD. This corresponds to the setting of the volume 16 when the volume 2 of FIG. 3(a) is set to the midpoint.

このようなことから、この回路にグラフィックイコライ
ザの機能を持たせることができ、オペアンプ1に対して
パラレルに挿入された負荷抵抗RLにより信号(電圧)
が入力される回路構成となるために、入力側に抵抗値を
直列に挿入する必要はなくなる。しかも、入力信号をV
/I変換回路11で受けているので、入力側のバイアス
レベルヲ自由に設定でき、入力バイアスレベルによって
S/N比が低下したり、ダイナミックレンジが十分に採
れないようなことがなくなる。
For this reason, this circuit can be provided with the function of a graphic equalizer, and the signal (voltage) can be
Since the circuit configuration is such that the input voltage is input, there is no need to insert a resistance value in series on the input side. Moreover, the input signal is V
Since the signal is received by the /I conversion circuit 11, the bias level on the input side can be set freely, and there is no possibility that the S/N ratio will decrease or that a sufficient dynamic range cannot be obtained due to the input bias level.

第2図は、第1図に示す回路の具体例であって、21が
第1図のV/I変換回路11に相当する。
FIG. 2 shows a specific example of the circuit shown in FIG. 1, and 21 corresponds to the V/I conversion circuit 11 in FIG.

22が帯域フィルタを構成するアクティブフィルタ回路
である。この回路22は、可変211回路23とコンデ
ンサC1からなる微分回路24と、可変21回路25と
コンデンサC2からなる積分回路25とを従属接続した
回路である。
22 is an active filter circuit constituting a bandpass filter. This circuit 22 is a circuit in which a differentiating circuit 24 consisting of a variable 211 circuit 23 and a capacitor C1, and an integrating circuit 25 consisting of a variable 211 circuit 25 and a capacitor C2 are connected in series.

26は、V/I変換回路13aに対応する回路であり、
27は、V/I変換回路14aに対応する回路である。
26 is a circuit corresponding to the V/I conversion circuit 13a,
27 is a circuit corresponding to the V/I conversion circuit 14a.

そして、28がオペアンプ1に対応している。Further, 28 corresponds to the operational amplifier 1.

ここで、V/I変換回路26の電流源28aの電流値I
Aの値を選択的に設定することで入力信号の減衰制御が
行え、V/I変換回路27の電流源27aの電流値IB
の値を選択的に設定することで入力信号の強調制御が行
える。また、電流値IA、IBをゼロにするとフラット
特性の出力が得られる。したがって、直流制御で入力信
号の減衰や強調が可能である。
Here, the current value I of the current source 28a of the V/I conversion circuit 26 is
Attenuation control of the input signal can be performed by selectively setting the value of A, and the current value IB of the current source 27a of the V/I conversion circuit 27 can be controlled.
By selectively setting the value of , it is possible to control the emphasis of the input signal. Furthermore, if the current values IA and IB are set to zero, an output with flat characteristics can be obtained. Therefore, the input signal can be attenuated or emphasized by DC control.

以上説明してきたが、実施例では、■/■変換回路13
a、14aの一方のみを選択的に動作させるようにして
いるが、これらV/I変換回路を制御回路15により差
動制御してもよく、例えば、V/I変換回路13aの変
換コンダクタンスを(1−a)llgieとし、V/I
変換回路14aは、(1+a)・gmとすれば、このa
をボリューム16により、1≧a≧−1として制御すれ
ばよい。
As explained above, in the embodiment, the ■/■ conversion circuit 13
Although only one of V/I conversion circuits a and 14a is selectively operated, these V/I conversion circuits may be differentially controlled by the control circuit 15. For example, the conversion conductance of the V/I conversion circuit 13a may be controlled by ( 1-a) llgie, V/I
If (1+a)·gm, the conversion circuit 14a converts this a
may be controlled by the volume 16 so that 1≧a≧−1.

なお、この場合にもa=0の中点に設定されたときには
、V/I変換回路13a、14aの動作を停止させるこ
とができる。
Note that in this case as well, when a is set to the midpoint of a=0, the operation of the V/I conversion circuits 13a and 14a can be stopped.

実施例では、V/I変換回路11. 13a、  14
aの電圧−電流変換率を同じかそれXKにしているが、
これらは必ずしも同じである必要はない。
In the embodiment, the V/I conversion circuit 11. 13a, 14
The voltage-current conversion rate of a is the same or is set to XK,
These do not necessarily have to be the same.

また、負荷抵抗RLとオペアンプ1の帰還抵抗ROも同
じ値となっているが、これらも同じ値を採る必要はない
。例えば、V/I変換回路13 a +14aのKの値
を2Kにして2倍にすれば、負荷抵抗RLを帰還抵抗R
Oの値に対して1/2、すなわち、RL/2にすること
もできるし、V/I変換回路13 a v  14 a
のKの値を相互に異なる値に設定することもできる。そ
れに応じてV/I変換回路11や負荷抵抗RLの値を種
々の値にすることが可能である。
Further, although the load resistance RL and the feedback resistance RO of the operational amplifier 1 have the same value, they do not need to take the same value. For example, if the value of K of the V/I conversion circuit 13a + 14a is doubled to 2K, the load resistance RL is changed to the feedback resistance R.
It is also possible to make it 1/2 of the value of O, that is, RL/2, or the V/I conversion circuit 13 a v 14 a
It is also possible to set the values of K to different values. Accordingly, the values of the V/I conversion circuit 11 and the load resistance RL can be set to various values.

[発明の効果] 以上の説明から理解できるように、この発明にあっては
、入力側がV/I変換回路となっていて、増幅器の入力
に対して直列に抵抗が挿入されていない構成となること
から入力バイアス等の設定に自由度が生じ、かつ、ダイ
ナミックレンジを十分に確保できる。しかも、ボリュー
ムで直接制御する方式ではなく、直流制御となることか
らIC化に適し、かつ、 S/N比が大きく採れる回路
にすることができる。その結果、ピン数が少なく、小型
化し易いグラフィックイコライザ回路を実現できる。
[Effects of the Invention] As can be understood from the above explanation, in this invention, the input side is a V/I conversion circuit, and a resistor is not inserted in series with the input of the amplifier. Therefore, there is a degree of freedom in setting input bias, etc., and a sufficient dynamic range can be ensured. Furthermore, since it is not directly controlled by a volume control system, but is controlled by direct current, it is suitable for IC implementation, and the circuit can have a large S/N ratio. As a result, it is possible to realize a graphic equalizer circuit that has a small number of pins and is easy to downsize.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、この発明を適用したグラフィックイコライザ
回路の基本的なブロック図、第2図は、その具体的な回
路図、第3図(a)、(b)は、従来のグラフィックイ
コライザ回路の説明図である。 1.28・・・オペアンプ、2.16・・・ボリューム
、3・・・直列共振回路、 4.5t  11,13a*  14a−−−V/I変
換回路、15・・・制御回路、 22・・・帯域フィルタ。 特許出願人 口 −ム 株 式 会 社代理人   弁
理士 梶 山 拮 是
Figure 1 is a basic block diagram of a graphic equalizer circuit to which the present invention is applied, Figure 2 is a specific circuit diagram thereof, and Figures 3 (a) and (b) are diagrams of a conventional graphic equalizer circuit. It is an explanatory diagram. 1.28... Operational amplifier, 2.16... Volume, 3... Series resonant circuit, 4.5t 11, 13a* 14a---V/I conversion circuit, 15... Control circuit, 22. ...Band filter. Patent applicant population - Company representative Patent attorney Kajiyama Kojiro

Claims (1)

【特許請求の範囲】[Claims] (1)入力信号を受ける第1の電圧−電流変換回路と、
この出力を受けるアクティブフィルタと、第1の電圧−
電流変換回路の出力を受ける負荷抵抗と、この負荷抵抗
に発生する電圧をその第1の入力に受け、出力側が帰還
抵抗を介して第1の入力の位相と逆の位相のその第2の
入力に帰還された増幅器と、その出力側が第1の入力又
は前記負荷抵抗の電圧発生側に接続され、前記アクティ
ブフィルタの出力を受け、その可変電流源の電流値に応
じてその利得が制御される第2の電圧−電流変換回路と
、その出力側が前記増幅器の第2の入力側に接続され、
前記アクティブフィルタの出力を受け、その可変電流源
の電流値に応じてその利得が制御される第3の電圧−電
流変換回路とを備え、第2の電圧−電流変換回路及び第
3の電圧−電流変換回路のそれぞれの可変電流源の電流
値が外部から制御されることを特徴とするグラフィック
イコライザ回路。
(1) a first voltage-current conversion circuit that receives an input signal;
An active filter receiving this output and a first voltage -
A load resistor receives the output of the current conversion circuit, and a first input receives the voltage generated in the load resistor, and the output side receives the voltage generated in the load resistor through a feedback resistor to a second input having a phase opposite to that of the first input. an amplifier whose output side is connected to the first input or the voltage generating side of the load resistor, receives the output of the active filter, and whose gain is controlled according to the current value of the variable current source. a second voltage-current conversion circuit, the output side of which is connected to the second input side of the amplifier;
a third voltage-current converter circuit that receives the output of the active filter and whose gain is controlled according to the current value of the variable current source, the second voltage-current converter circuit and the third voltage-current converter circuit; A graphic equalizer circuit characterized in that the current value of each variable current source of the current conversion circuit is externally controlled.
JP16085490A 1990-06-19 1990-06-19 Graphic equalizer circuit Expired - Fee Related JP2750776B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16085490A JP2750776B2 (en) 1990-06-19 1990-06-19 Graphic equalizer circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16085490A JP2750776B2 (en) 1990-06-19 1990-06-19 Graphic equalizer circuit

Publications (2)

Publication Number Publication Date
JPH0451606A true JPH0451606A (en) 1992-02-20
JP2750776B2 JP2750776B2 (en) 1998-05-13

Family

ID=15723828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16085490A Expired - Fee Related JP2750776B2 (en) 1990-06-19 1990-06-19 Graphic equalizer circuit

Country Status (1)

Country Link
JP (1) JP2750776B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5530769A (en) * 1993-10-13 1996-06-25 Rohm Co., Ltd. Equalizer and audio device using the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63276312A (en) * 1987-05-08 1988-11-14 Sony Corp Graphic equalizer circuit
JPH01179510A (en) * 1988-01-09 1989-07-17 Rohm Co Ltd Electronic volume circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63276312A (en) * 1987-05-08 1988-11-14 Sony Corp Graphic equalizer circuit
JPH01179510A (en) * 1988-01-09 1989-07-17 Rohm Co Ltd Electronic volume circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5530769A (en) * 1993-10-13 1996-06-25 Rohm Co., Ltd. Equalizer and audio device using the same

Also Published As

Publication number Publication date
JP2750776B2 (en) 1998-05-13

Similar Documents

Publication Publication Date Title
JPS5840367B2 (en) audio control circuit
JPH06224689A (en) Rc filter for low-frequency and extremely low-frequency application devices
JP4026665B1 (en) Low-pass filter and voltage-current conversion circuit used therefor
JPH0451606A (en) Graphic equalizer circuit
US4607243A (en) Complex capacitive impedance with a voltage follower circuit
JPH07505034A (en) Impedance generator and method of generating impedance
US5471170A (en) Current-mode amplification system, and corresponding operational amplifier, gain section and amplification element
JPH04148388A (en) Differentiator for time constant variable
JPH04111510A (en) Amplifying circuit
EP0049997B1 (en) Filter circuit suitable for being fabricated into integrated circuit
JP4283664B2 (en) Frequency lock loop circuit, clock recovery circuit, and receiver
JP2869980B2 (en) Notch filter
JPH01246912A (en) Low-pass filter
JPS63193710A (en) Integration circuit
JP2002076788A (en) Device and method for amplifying electric signal
EP0755115A1 (en) Active low pass filter
JP2590877B2 (en) Graphic equalizer circuit
JPH02137408A (en) Dc feedback circuit
SU1171980A1 (en) Operational amplifier
JP3041871B2 (en) Signal correction circuit
US20040232977A1 (en) Filter circuit
JP3427647B2 (en) Sound quality adjustment circuit
MALVAR IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS, VOL. CAS-29, NO. 5, MAY 1982 333
JPS6322687B2 (en)
JPS60114016A (en) Filter circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees