JPH04506895A - Circuits and components with switch protection - Google Patents

Circuits and components with switch protection

Info

Publication number
JPH04506895A
JPH04506895A JP2506287A JP50628790A JPH04506895A JP H04506895 A JPH04506895 A JP H04506895A JP 2506287 A JP2506287 A JP 2506287A JP 50628790 A JP50628790 A JP 50628790A JP H04506895 A JPH04506895 A JP H04506895A
Authority
JP
Japan
Prior art keywords
circuit
state
control circuit
output
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2506287A
Other languages
Japanese (ja)
Inventor
エカースリー,グレゴリー・ピー
Original Assignee
ボラル・ジョンズ・ペリー・インダストリーズ・プロプライエタリー・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ボラル・ジョンズ・ペリー・インダストリーズ・プロプライエタリー・リミテッド filed Critical ボラル・ジョンズ・ペリー・インダストリーズ・プロプライエタリー・リミテッド
Publication of JPH04506895A publication Critical patent/JPH04506895A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00Circuit arrangements for dc mains or dc distribution networks
    • H02J1/14Balancing the load in a network

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Interface Circuits In Exchanges (AREA)
  • Electronic Switches (AREA)
  • Burglar Alarm Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。 (57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 W スイッチ保護を備えた回路および部品 又豆曳皇見 本発明はスイッチ保護を備えた回路および部品に関し、より詳しくは、これに限 定するものではないが、負荷条件下でスイッチ動作されるスイッチ素子を有する この種の回路を保護する機構に関する。[Detailed description of the invention] W Circuits and components with switch protection Mamehiki Ohmi The present invention relates to circuits and components with switch protection, and more particularly, to circuits and components with switch protection. Although not specified, it has a switching element that is switched under load conditions. It relates to a mechanism for protecting this type of circuit.

l米茨肴食R里 電力回路に使用される半導体デバイスは二つの特定グループを形成すると考えら れる。第1グループはサイリスタ(SCR)またはトライアック(商標名)等の デバイスから成り、これらのデバイスは制御電極を介してオン状態に切換えられ るが、同じ電極によってオフ状態には切換えられない。というよりはむしろ、自 然なまたは強制的に転流させられるものである。第2グループはゲートターンオ フサイリスタ(GTO)、電力トランジスタおよび絶縁ゲート形電界効果トラン ジスタ(ICFET)等のデバイスから成り、これらのデバイスは制御電極を介 してオン状態とオフ状態の両方に切換えすることができる。l rice thorns food r ri Semiconductor devices used in power circuits are considered to form two specific groups. It will be done. The first group consists of thyristors (SCR) or triacs (trade name). devices, which are switched on via control electrodes. but cannot be switched to the off state by the same electrode. Rather, self- natural or forced diversion. The second group is gate turn-off. futhyristors (GTOs), power transistors and insulated gate field effect transistors It consists of devices such as transistors (ICFETs), and these devices can be switched to both on and off states.

本発明は第2グループの半導体電力デバイスを含む回路に焦点付けられる。The invention focuses on circuits that include a second group of semiconductor power devices.

この種の半導体電力デバイスは整流器、チョッパーおよびインバータ回路への使 用が有用であることが知られており、そのスイッチ能力が電気的負荷を供給する 波形の合成に使用される。このような回路の設計において、考慮しなければなら ない多数の性能設計基準がある。This type of semiconductor power device is used in rectifier, chopper and inverter circuits. is known to be useful for its switching ability to supply electrical loads. Used for waveform synthesis. In the design of such circuits, consideration must be given to There are not many performance design criteria.

オフ状態において、デバイスはある限定された、主としてその電圧よりも高くな ると電子雪崩降伏が発生する耐電圧特性を有している。電子雪崩降伏は、少数キ ャリアがさらに少数キャリアを除去するときに発生し、これによってデバイスが オン状態に転換される。In the off state, the device operates at a voltage above some limited, primarily It has a withstand voltage characteristic that causes electron avalanche breakdown. Electron avalanche breakdown is a small number of Occurs when carriers remove additional minority carriers, which causes the device to Switched to on state.

オフ状態の耐電圧変化率に加えて、時間に対する電圧変化率d v / d t も重要である。オフ状態において、電圧が時間に対してあまり早く増大すると、 オン状態に自動的に変化する。In addition to the rate of change in withstand voltage in the off state, the rate of voltage change over time dv/dt It is also important. In the off-state, if the voltage increases too quickly with respect to time, Automatically changes to the on state.

他に考慮しなければならないことは、オン状態の電流の上昇の限界率d i /  d tである。電流の変化率が高すぎる場合、接合部加熱または直接的電子雪 崩降伏のために、半導体電力デバイスに有害な作用が生じることになる。この問 題は直列インダクタを用いることによっである程度軽減できる。Another thing to consider is the critical rate of increase in on-state current d i / It is dt. If the rate of change of current is too high, junction heating or direct electronic snow Due to the breakdown, deleterious effects will occur on the semiconductor power device. this question The problem can be alleviated to some extent by using a series inductor.

公知のパルス幅変調(PWM)システムは入力の周波数とは異なる周波数を有す る一つまたはそれ以上の位相の出力波形を合成するように設計されている。電流 定格およびd v / d を範囲の点から半導体電力デバイスの改良はPWM スイッチング周波数を高めることができた。それでも、スイッチング周波数が高 くなることで無腺屓波数譚害CRFI)の問題が生じる。Known pulse width modulation (PWM) systems have a frequency different from that of the input. It is designed to synthesize output waveforms of one or more phases. current Improvements in semiconductor power devices in terms of ratings and dv/d ranges are PWM It was possible to increase the switching frequency. However, the switching frequency is high As a result, the problem of no-acceleration wave number interference (CRFI) arises.

少数キャリア再結合度数に代る制限があるために、この種のデバイスのオン状態 とオフ状態間の切換の頻度に関係する問題もあり、スイッチオフの度数に限界が あり、かつ、スナツパ回路中のエネルギ量を吸収する必要があることは明白であ る。The on-state of this type of device is There are also issues related to the frequency of switching between the It is clear that there is a need to absorb the amount of energy in the snapper circuit. Ru.

印加される負荷が誘導性である場合、電流の流れは印加電圧より遅れ、フリーホ イールダイオードを設けるような方法であっても、エネルギ量が半導体電力デバ イスによって消費されることになる。このエネルギは熱の形となるので、冷却条 件の点で回路設計を考慮する必要がある。半導体デバイスが充分に保護されてい ない場合、不都合な接合部発熱が生じ、最終的には破壊をもたらす恐れがある。If the applied load is inductive, the current flow lags behind the applied voltage and is free-holed. Even with methods such as providing yield diodes, the amount of energy is higher than that of semiconductor power devices. It will be consumed by the chair. This energy is in the form of heat, so cooling It is necessary to consider the circuit design in this respect. Semiconductor devices are well protected If not, undesirable joint heating may occur which may eventually lead to failure.

このような問題を軽減する一つの方策は、高周波共振源を用いて(すなわち、入 力において)、半導体電力デバイスのスイッチングを助け、dv/dtを制御バ イスに転流させるのに用いることは、オン状態とオフ状態間のスイッチングが固 有転流点のみで行われるという欠点がある。この点は、特にいつにおいてもどの デバイスの切換えが望まれるPWM回路に対して有利ではない。特に、可変周波 数出力が合成される場合?こそうである。この結果、高い固有周波数の利点を弱 め、さらに、望ましくない変調ノイズを引き起こすことになり、よくないスイッ チング感度限界をもたらす。One strategy to alleviate such problems is to use high frequency resonant sources (i.e. (in power), assists in the switching of semiconductor power devices, and controls dv/dt. The switching between the on and off states is fixed. The disadvantage is that it is performed only at commutation points. This point is especially important at any given time. This is not advantageous for PWM circuits where device switching is desired. In particular, variable frequency What if several outputs are combined? That's right. As a result, the benefits of high natural frequencies are weakened. In addition, it also introduces undesirable modulation noise. results in a tinging sensitivity limit.

主豆曳亘血 本発明の目的はあらゆる所望の時間に、例えばそれが誘導性負荷電流の存在中に おいても、もしそうでなければ故障となる過度のストレスがデバイスに加わらな いようにしてデバイスを切換えるために状態の変更をさせることにある。Lord Mamehiki Wataru Blood It is an object of the invention that at any desired time, e.g. Even if the The objective is to cause state changes to be made in order to switch devices in a manner that is easy to use.

本発明の一つの観点によれば、固定周波数を有するとともに、スイッチングデバ イスを含んでおり、スイッチングデバイスによって入力と異なる周波数の一つま たはそれ以上の出力を発生するように適用された制御回路と;制御回路の一方の 出力または各出力に接続された電気的負荷と;制御回路の一方の出力または各出 力に接続されるとともに、負荷と協同動作して状態の変更時に、スイッチングデ バイスの作動に対して制御回路を有利な状態にすることの可能な共振回路とから 成るスイッチ保護を備えた電気回路を提供する。According to one aspect of the invention, the switching device has a fixed frequency and One or more frequencies different from the input depending on the switching device. a control circuit adapted to produce an output of greater than or equal to an electrical load connected to the output or each output; one output or each output of the control circuit; The switching device is connected to the power supply and cooperates with the load to change states. and a resonant circuit that can put the control circuit in an advantageous state for the operation of the vise. To provide an electrical circuit with switch protection consisting of:

最も好ましくは、制御された回路がパルス幅変調方法を用いて動作できることで ある。Most preferably, the controlled circuit is capable of operating using a pulse width modulation method. be.

本発明の他の観点によれば、その一つまたはそれ以上の出力に接続された負荷を 有する制御回路と併用される共振回路を提供する。この共振回路が一方のまたは 各出力に接続されるように適用されており、この共振回路が、少なくとも一つの 誘導性素子と直列に接続されたアンチパラレルに接続された制御可能な半導体デ バイスの組合せ回路と;出力と基準電圧との間に接続された容量性素子と;容量 性素子の少なくとも一つと、誘導性素子の少なくとも一つと負荷によって形成さ れた直列共振回路とから成り、これによって、制御回路がオン状態とオフ状態間 を切換えるための有利な状態に置かれる。According to another aspect of the invention, the load connected to one or more outputs of the A resonant circuit is provided which is used in combination with a control circuit having a control circuit. This resonant circuit is one or The resonant circuit is applied to be connected to each output, and this resonant circuit is connected to at least one A controllable semiconductor device connected in anti-parallel in series with an inductive element. a capacitive element connected between the output and the reference voltage; formed by at least one of the inductive elements, at least one of the inductive elements and a load. series resonant circuit, which allows the control circuit to switch between the on and off states. placed in a favorable position to switch.

本発明のさらに他の観点によれば、固定周波数の入力を有し、かつ、スイッチン グデバイスを含んでいる制御回路を保護する方法を提供する。この制御回路は負 荷に供給され、かつ、スイッチングデバイスの入力と異なる周波数の一つまたは それ以上の出力を発生するように適用されており、この制御回路の保護方法が、 一方または各出力に接続された共振回路を用意する工程と;負荷と協同して共振 回路を動作させて状態の変更時にスイッチングデバイスの作動に対して制御回路 を有利な状態にする工程とから成る。According to still another aspect of the invention, the switch has a fixed frequency input and A method for protecting a control circuit containing a control device is provided. This control circuit is one or more frequencies supplied to the load and different from the input of the switching device. It is applied to generate an output higher than that, and the protection method for this control circuit is the process of providing a resonant circuit connected to one or each output; resonant in cooperation with the load; A control circuit for actuation of a switching device when the circuit operates and changes state. It consists of a step of bringing the condition into an advantageous state.

図面の簡単な説明 図1は従来技術に暴いて波形を発生する理想的なパルス幅変調の一つの形を示す 図である。Brief description of the drawing Figure 1 shows one form of ideal pulse width modulation to generate waveforms in contrast to the prior art. It is a diagram.

図2は一つの特定状態に配置された単相インバータを示す図であり、本発明に基 いて構成されたものである。FIG. 2 is a diagram showing a single-phase inverter arranged in one particular state, and is based on the present invention. It was constructed using the following methods.

図3は図2の単相インバータの他の状態を示す図である。FIG. 3 is a diagram showing another state of the single-phase inverter of FIG. 2.

図4は図2に示したブリッジ回路の一技路が動作している間の電流および電圧波 形の詳細図である。Figure 4 shows the current and voltage waves during operation of one route of the bridge circuit shown in Figure 2. It is a detailed view of the shape.

図5は本発明を3相回路に適用する他の実施例を示す図である。FIG. 5 is a diagram showing another embodiment in which the present invention is applied to a three-phase circuit.

子ましい の な 好ましい実施例の説明を誘導性負荷に印加するパルス幅変IM (PWM)制御 インバータについて行なうが、本発明はこの種の適用に限定される必要はなく、 整流器、チョッパ、サイクロコンバータ、切換式電力供給装置および他の同様の 応用装置に対する回路にも同様にして適用可能であることはいうまでもない。It's childish Pulse Width Variable IM (PWM) Control for Applying a Preferred Embodiment to an Inductive Load Although described with respect to an inverter, the invention need not be limited to this type of application; Rectifiers, choppers, cycloconverters, switched power supplies and other similar It goes without saying that the present invention can be similarly applied to circuits for applied devices.

図1はパルス幅変調技術の簡単な一例を示す、出力波形■0は正の半サイクルで Vs+の電位と、負の半サイクルでVs−の電位とを有する多数の電圧パルスV nによって二つの半サイクルが合成されたものである。すなわち、合成されたパ ルスは出力波形■0の正弦波に近似している。種々のパルスVnの数および幅は 出力波形VOの所望の周波数に応じて変えることができる。出力周波数の最大可 能な範囲は波形を合成するスイッチングデバイスがどれくらい早(オンまたはオ フできるかによって決定される。パルス幅変調技術は周知である。Figure 1 shows a simple example of pulse width modulation technology, output waveform ■0 is the positive half cycle. a number of voltage pulses V with a potential of Vs+ and, in the negative half cycle, a potential of Vs-; Two half cycles are synthesized by n. In other words, the synthesized The pulse is approximated by the output waveform ■0 sine wave. The number and width of the various pulses Vn are It can be changed depending on the desired frequency of the output waveform VO. Maximum possible output frequency The range of possibilities depends on how quickly the switching devices that synthesize the waveforms are turned on or off. Determined by whether you can do it. Pulse width modulation techniques are well known.

図2を参照して、単相全波PWM制御インバータブリッジ回路10が誘導性負荷 50に接続された状態を示す。共振回路30がブリッジ回路10の出力両端に接 続されており、その出力は端子VA、VBとして表わされる。Referring to FIG. 2, the single-phase full-wave PWM control inverter bridge circuit 10 has an inductive load. 50 is shown. A resonant circuit 30 is connected to both ends of the output of the bridge circuit 10. The outputs are represented as terminals VA and VB.

この回路構成は出力電圧波形のどの点においてもオン状態からオフ状態へ、また は、オフ状態からオン状態に切換えることができる。This circuit configuration can switch from on to off at any point in the output voltage waveform. can be switched from an off state to an on state.

ブリッジ回路10の電圧源は二つのDC供給電圧■S+およびVs−である。直 流以外の例えばサイクロコンバータによる周波数を有する電圧を供給する機器も 同様に使用できる。The voltage sources of the bridge circuit 10 are two DC supply voltages S+ and Vs-. straight There are also devices that supply voltage with a frequency other than current, such as a cycloconverter. Can be used similarly.

ブリッジ回路10は、パイボラジャンクシラントランジスタ(BJT)12の形 態の一対のスイッチングデバイスから成る二つの枝路によって構成されている。The bridge circuit 10 is in the form of a piebora junk silane transistor (BJT) 12. It consists of two branches consisting of a pair of switching devices of the same type.

第1の枝路はトランジスタQIAおよびQ2Aによって、また、第2の枝路はト ランジスタQIBおよびQ2Bによってそれぞれ構成されている。各トランジス タ12はフリーホイールダイオード14を備えており、DIA、D2A、t)I BおよびD2Bであるう上記トランジスタはブリッジ回路の枝路として示したが 、制御電圧を介してスイッチオフすることのできる他の半導体デバイス、例えば GTOまたはIGFET等に代えて同等に使用することもできる。The first branch is by transistors QIA and Q2A, and the second branch is by transistors QIA and Q2A. Each transistor is configured by transistors QIB and Q2B. Each transistor The terminal 12 is equipped with a freewheeling diode 14, and DIA, D2A, t)I The above transistors B and D2B are shown as branches of the bridge circuit. , other semiconductor devices that can be switched off via a control voltage, e.g. It can also be used equivalently in place of GTO or IGFET.

各枝路の中央接続点16はそれぞれ並列接続された抵抗器R3AとインダクタL SAおよびR3BとLSBから成る各スナツパ回路1日に接続されている。抵抗 器とインダクタの並列接続回路の後段に各出力端子VAおよびVBが形成されて いる。出力端子において、共振回路30の要素であるコンデンサ20 (C3I −C34)に接続され、さらに、供給電圧Vs+またはVs−のいずれかに接続 されている。The central connection point 16 of each branch is connected to a resistor R3A and an inductor L connected in parallel. It is connected to each snapper circuit consisting of SA, R3B and LSB. resistance Output terminals VA and VB are formed after the parallel connection circuit of the inductor and the inductor. There is. At the output terminal, a capacitor 20 (C3I -C34) and further connected to either the supply voltage Vs+ or Vs-. has been done.

誘導性負荷50が出力端子VAとVB間に接続された状態を示す。出力端子間に はさらに共振回路30の一部も接続されている。共振回路は対称的で直列接続さ れたトランジスタ/ダイオード2組のアンチパラレル接続回路から成り、これが インダクタLCと直列に接続されている。トランジスタ22はそれぞれQCI。A state in which an inductive load 50 is connected between output terminals VA and VB is shown. between the output terminals Further, a part of the resonant circuit 30 is also connected. Resonant circuits are symmetrical and connected in series. It consists of an anti-parallel connection circuit of two pairs of transistors/diodes, which Connected in series with inductor LC. Each transistor 22 is QCI.

QC2で、またダイオード24はDCl、DC2で示す。QC2, and the diode 24 is designated DCl, DC2.

説明の都合上、ここではスナツパ回路18は無視することにする。スナツパ回路 は値が小さく、ブリッジ回路10の動作に大きく影響を及ぼすことはない。For convenience of explanation, the snapper circuit 18 will be ignored here. Snatsupa circuit has a small value and does not significantly affect the operation of the bridge circuit 10.

図2の例はトランジスタQIA、Q2Bの導通状態を示す。この状態は図1に示 すように出力電圧波形VOの正の半サイクルのパルスVnのいずれか特定のパル スにも対応する。この状態において、負荷電流ILは図示のように供給電圧■S +から誘導負荷50を介して入力供給電圧Vs−に戻る。出力端子VA、VB間 に現れる電圧は抵抗器R3AおよびR38両端の電圧降下だけでなくトランジス タQIA、Q2Bのコレクターエミッタ間の電圧降下を考慮して2 xVsに近 くなる。The example in FIG. 2 shows the conduction states of transistors QIA and Q2B. This state is shown in Figure 1. Any particular pulse of the pulse Vn in the positive half cycle of the output voltage waveform VO so that It also corresponds to In this state, the load current IL is equal to the supply voltage S as shown in the figure. + through an inductive load 50 back to the input supply voltage Vs-. Between output terminals VA and VB The voltage appearing at is due to the voltage drop across resistors R3A and R38 as well as the transistor Considering the voltage drop between the collector emitter of QIA and Q2B, it is close to 2xVs. It becomes.

個々のトランジスタ12.22のベース端子のための制御電子回路は図示してい ないが、各トランジスタはデジタル処理装置の制御下で適当な回路によって全て 駆動される。The control electronics for the base terminals of the individual transistors 12.22 are not shown. However, each transistor is all processed by appropriate circuitry under the control of a digital processing unit. Driven.

図1に示すvOの負の半サイクルは、出力端子VA。The negative half cycle of vO shown in FIG. 1 is the output terminal VA.

VB間に現れる電圧の極性が逆になるようにして、トランジスタQ2A、QIB を切換えることによって達成できる。Transistors Q2A and QIB are connected so that the polarity of the voltage appearing between VB is reversed. This can be achieved by switching.

図示実施例において、トランジスタQIA、Q2Bが導通し、コンデンサC32 ,SC3が約2xVsの電圧で充電され始める。In the illustrated embodiment, transistors QIA, Q2B are conductive and capacitor C32 , SC3 begins to be charged with a voltage of about 2xVs.

最初に、パルス幅変調で発生された波形内のオフ状態を作る目的でトランジスタ QIA、Q2Bをスイッチオフした場合を考えてみる。First, a transistor is used for the purpose of creating an off state in the waveform generated by pulse width modulation Consider the case where QIA and Q2B are switched off.

この状態は、トランジスタがブロッキングされ始めるように、そのベース端子を 介してゲートを動作させることによって達成される。負荷50が不動作であるか ら、トランジスタを流れる電流ILは遅れとなり、順方向にバイアスされたダイ オードDIA、D2Aを通るパスを認識する必要がある。This condition causes the transistor to start blocking its base terminal. This is achieved by operating the gate through the Is the load 50 inactive? , the current IL flowing through the transistor is delayed and the forward biased die It is necessary to recognize the path passing through DIA and D2A.

出力端子VA、VBの電圧は、ダイオードDIB。The voltage of output terminals VA and VB is diode DIB.

D2Aが導通ずるまで、IL/(2xC3)の制御率で変化することになる。出 力端子VAとVB間の電圧はそのゼロ基準値となり、負荷電流ILは、コンデン サC32,C33の帯電エネルギが消失するまで限定時間の間流れ続ける。It will change at a control rate of IL/(2xC3) until D2A becomes conductive. Out The voltage between power terminals VA and VB is its zero reference value, and the load current IL is The current continues to flow for a limited time until the charged energy of the capacitors C32 and C33 disappears.

負荷電流ILが実質上減少するかなり前に、さらなるオン状態を設けるのが普通 である。すなわち、負荷電流ILを持続させるのが好ましい。オン状態とオフ状 態との間の切換えは図1に明確に示す。It is usual to provide a further on-state long before the load current IL has substantially decreased. It is. That is, it is preferable to maintain the load current IL. On state and off state The switching between the two states is clearly shown in FIG.

ここで、スイッチオンの工程を考えてみるが、再びトランジスタQIA、A、Q 2Bについてみてみるのが妥当である。コンデンサC32,C33に帯電された 電荷はオン状態に続いて完全に消失されない。もし共振回路30が設けられてい なければ、この帯電電荷のためにスイッチオンのときに大きい突入電流がトラン ジスタによって発生され、これがトランジスタに相当な損傷を与えることになる 。Now, considering the switch-on process, again the transistors QIA, A, Q It is appropriate to take a look at 2B. Capacitors C32 and C33 are charged The charge is not completely dissipated following the on-state. If the resonant circuit 30 is provided If not, this charge would cause a large inrush current during switch-on to the transformer. generated by the transistor, which can cause considerable damage to the transistor. .

スイッチオン動作につき図31図4を参照してさらに詳しく説明するが、トラン ジスタQIA、Q2Bがスイッチオンされる前に、トランジスタQC2が作動さ れ、これによってインダクタンスLCが負荷50と並列回路を構成する。ダイオ ードDC2が順方向にバイアスされ、ここでコンデンサC32,C33に帯電さ れたエネルギが負荷50を通らない第2パスができる。トランジスタQC2のス イッチオンに続き、LCを流れる電流が負荷電流ILに等しくなるまで(Vs” 十Vs−)/LSの割合で直線的に増加する。The switch-on operation will be explained in more detail with reference to FIG. 31 and FIG. Transistor QC2 is activated before transistors QIA, Q2B are switched on. As a result, the inductance LC forms a parallel circuit with the load 50. Daio DC2 is forward biased, and capacitors C32 and C33 are now charged. A second path is created in which the absorbed energy does not pass through the load 50. Transistor QC2 Following switch-on, until the current flowing through LC is equal to the load current IL (Vs” It increases linearly at a rate of 10Vs-)/LS.

図4はほぼ連続する負荷電流ILを、インダクタLCおよび出力端子VA、VB 間の負荷電流とともに示す0図4のA−B間は、その大きさが負荷電流ILと等 しくなる点までのインダクタICを流れる電流の増加を表わす、この点を越える と、インダクタLCを流れる電流が、インダクタLCとコンデンサSC2,S0 3間に形成された共振回路のために1/(4χπ×F〒CxC3))の期間共振 軌道B−Cに沿って増加し続ける。負荷電圧がB−C間で半波を正弦波形に変化 するまで増加し続ける。Figure 4 shows the nearly continuous load current IL, which is connected to the inductor LC and the output terminals VA, VB. Between A and B in Figure 4, the magnitude is equal to the load current IL. represents an increase in the current flowing through the inductor IC up to the point where it becomes , the current flowing through the inductor LC and the capacitors SC2, S0 Resonance for a period of 1/(4χπ×F〒CxC3)) due to the resonant circuit formed between 3 It continues to increase along trajectory B-C. The load voltage changes from half wave to sine waveform between B and C. continues to increase until

点CはトランジスタQIA、Q2Bがスイッチオンされたときで、VAとVs+ およびVBとVs〜間はそれぞれ図面上電圧差はなく、従って、トランジスタQ IA、Q2Bは過度にストレスされることはない。Point C is when transistors QIA and Q2B are switched on, and VA and Vs+ There is no voltage difference between VB and Vs~ in the drawing, therefore, transistor Q IA and Q2B are not overly stressed.

インダクタLCを流れる電流は(Vs“−Vs−)/LCの割合でCD間で直線 的に減少し、ゼロに達する。ゼロ点において、トランジスタQC2はオフされる 。The current flowing through the inductor LC is linear between CD at the ratio of (Vs“-Vs-)/LC. decreases and reaches zero. At zero point, transistor QC2 is turned off .

インダクタLCを流れる最大電流は(Vs”−Vs−)x (CS / L C アトナル。ダイt−1’DcI、DC2はこれと直列接続された各トランジスタ QC1,QC2を逆方向にブロッキングする。The maximum current flowing through the inductor LC is (Vs”-Vs-) x (CS/L C Atonal. Die t-1'DcI, DC2 is each transistor connected in series with this. Block QC1 and QC2 in opposite directions.

図示実施例において、トランジスタQC2はトランジスタQIA、Q2Bをスイ ッチオンするのに使用されている。これとは逆にトランジスタQCIはトランジ スタQ2A、QIBのスイッチオン操作に用いられている。トランジスタQCI 、QC2はパイボラジャンクショントランジスタとして示されているが、例えば GTO,I(:、FETまたはSCR等の他のタイプの半導体デバイスに容易に 代えることができる。これは制御電極によってターンオフする特定の要件がない ためである。単一のトライアックを両トランジスタQC1、QC2の代りに用い ることもできる。In the illustrated embodiment, transistor QC2 switches transistors QIA and Q2B. It is used to switch on. On the contrary, transistor QCI is a transistor It is used to switch on the stars Q2A and QIB. Transistor QCI , QC2 is shown as a pibora junction transistor, but for example GTO, I(:, easily integrated into other types of semiconductor devices such as FETs or SCRs) It can be replaced. It has no specific requirement to be turned off by the control electrode It's for a reason. A single triac is used in place of both transistors QC1 and QC2 You can also

共振回路30のトランジスタ22およびダイオード24は、その定格を負荷の順 方向電流定格に一致させる必要があるが、低ストレススイッチングの利点および 転流クランプレールが不要なために、PWM方法と協同した高いスイッチング周 波数で動作されるとき、余分な費用が充分納得いくものになる。Transistor 22 and diode 24 of resonant circuit 30 have their ratings in order of load. Must match directional current rating, but benefits from low stress switching and High switching frequency in conjunction with PWM methods due to no need for commutation clamp rails When operated at wave numbers, the extra cost becomes well worth it.

スナツパ回路18.R3A/LSAおよびR3B/LSBの要素に戻って説明す る。これらの要素は共振回路30中の損失が考慮されており、ブリッジトランジ スタ12のスイッチオン時における瞬時的過度電流を阻止する。すなわち、各枝 路(例えばQIA、C32)の補完コンデンサ両端に常に小さい残留電圧が存在 し、トランジスタ12の状態変化時における突入電流の原因となる。この突入電 流はスナツパ回路18の抵抗器とインダクタンスの並列接続回路によって調整で き、消失できる。Snatsupa circuit 18. Let us return to the R3A/LSA and R3B/LSB elements. Ru. These elements take into account the loss in the resonant circuit 30, and the bridge transistor This prevents instantaneous transient currents when the star 12 is switched on. That is, each branch There is always a small residual voltage across the complementary capacitor of the circuit (e.g. QIA, C32). However, this causes an inrush current when the state of the transistor 12 changes. This inrush current The current can be adjusted by the parallel connection circuit of the resistor and inductance of the snapper circuit 18. can disappear.

図示していないが、ブリッジ回路10にインターロックを備えて、スナツパ回路 18によって決定される順方向電圧が最大安全レベル以下にならなければブリッ ジトランジスタQIA/Q2BおよびQ 2 A/Q IBがスイッチオンしな いことを保証するようにするのが最も好ましい。Although not shown, the bridge circuit 10 is equipped with an interlock, and the snapper circuit A bridge occurs unless the forward voltage determined by 18 falls below the maximum safe level. transistors QIA/Q2B and Q2A/QIB are not switched on. It is most preferable to ensure that

前述の実施例において、トランジスタQIA、Q2AおよびQC2のスイッチ動 作は合成出力波形Voの正の半サイクルに対応する。負の半サイクル中に補完要 素の動作が発生することになる。In the above embodiment, the switch operation of transistors QIA, Q2A and QC2 is The operation corresponds to a positive half cycle of the composite output waveform Vo. Completion required during negative half cycle An elementary action will occur.

図示のブリッジ回路10は自始動ではなく、むしろ始動回路を設けてコンデンサ C51−4を充電させる必要がある。この始動回路は一対の比較的低電流のFE TまたはBJTと直列抵抗器とによって構成できる。The illustrated bridge circuit 10 is not self-starting, but rather has a starting circuit and a capacitor. It is necessary to charge the C51-4. This starting circuit consists of a pair of relatively low current FEs. It can be constructed with a T or BJT and a series resistor.

既述したように、共振回路10中のトランジスタ22とダイオード24およびイ ンダクタLCを図示のように二重構造とし、この二重構造部の相互接続による中 間点を設けてこの中間点をゼロ電圧基準レベルにする。これによって、トランジ スタの電圧定格を半分にすることができる。As mentioned above, the transistor 22, the diode 24 and the input in the resonant circuit 10 The inductor LC has a double structure as shown in the figure, and the internal An intermediate point is provided to make this intermediate point the zero voltage reference level. This allows the transition The voltage rating of the star can be halved.

ブリッジ回路10が半波ブリッジであれば、トランジスタQIB、Q2Bを含む 枝路は必要とせず、従って、出力端子VBは単にゼロ電圧基準レベルに接続すれ ばよい。If the bridge circuit 10 is a half-wave bridge, it includes transistors QIB and Q2B. No branch is required, so the output terminal VB can simply be connected to the zero voltage reference level. Bye.

さらに、他の実施例として、3相への応用を図5に示す、3相インバータ60を ブロック図で示し、誘導負荷55も同様にブロック図で示す。前述の実施例の共 振回路30は三つの等価回路70として設けられており、それぞれ出力相φA− φCに接続されている。Furthermore, as another example, a three-phase inverter 60 shown in FIG. It is shown in a block diagram, and an inductive load 55 is also shown in a block diagram. A common example of the above embodiments. The swing circuit 30 is provided as three equivalent circuits 70, each with an output phase φA- Connected to φC.

トランジスタQC5−10は対称的に構成され、かつ、各相の出力間に一対のダ イオード72によって接続されている。各対は中性点Nへの共通接続点を有して いる。中性点NはインダクタLCI−3を介して各々の第3の出力相にも接続さ れている。単相の実施例で説明したようにコンデンサC3l−CS4の機能は、 インバータ60内に設けられた六つの相間コンデンサによって達成される。Transistors QC5-10 are configured symmetrically and have a pair of danks between the outputs of each phase. They are connected by diode 72. Each pair has a common connection point to the neutral point N. There is. The neutral point N is also connected to each third output phase via an inductor LCI-3. It is. As explained in the single-phase example, the functions of capacitors C3l-CS4 are as follows: This is accomplished by six interphase capacitors provided within the inverter 60.

本実施例は、一つの同時状態を現状態から対角線上反対側の状態に変える。他の 全ての状態の組合せば3相インバータ60中のブリッジトランジスタを逆の状態 からスイッチオフとなるようにする必要がある。This embodiment changes one simultaneous state from the current state to the diagonally opposite state. other The combination of all states will reverse the bridge transistor in the three-phase inverter 60. It is necessary to switch off from the

FIG、1゜ FIG、 4゜ a:l → m → 国際調査報告 薯 ■ ■ ■ ■ ■ 瞭 「 ■ ■ り ! [Tl)M IaTICI!AL 5EARCHRE1’GtT ONひ打υせ 込T工α艶LAPPL工CAT工○NN0゜■テAUGB 1472007 1 J!It 4025859EX)OFλ彎任ズFIG, 1° FIG, 4゜ a: l → m → international search report Yam ■ ■ ■ ■ ■ clear " ■ ■ the law of nature ! [Tl)M IaTICI! AL 5EARCHRE1’GtT ON hit υ Includes T work α gloss LAPPL work CAT work○NN0゜■TEAUGB 1472007 1 J! It 4025859EX) OFλ

Claims (13)

【特許請求の範囲】[Claims] (1)固定周波数の入力を有するとともに、スイッチングデバイスを含んでおり 、スイッチングデバイスによって入力と異なる周波数の一つまたはそれ以上の出 力を発生するように適用された制御回路と;前記制御回路の一方の出力または各 出力に接続された電気的負荷と; 前記制御回路の一方の出力または各出力に接続されるとともに、負荷と協同動作 して状態の変更時に、前記スイッチングデバイスの作動に対して前記制御回路を 有利な状態にすることの可能な共振回路と;から成るスイッチ保護を備えた電気 回路。(1) Has a fixed frequency input and includes a switching device. , the input and one or more outputs at different frequencies by a switching device. a control circuit adapted to generate a force; one or each output of said control circuit; an electrical load connected to the output; connected to one output or each output of the control circuit and operated in cooperation with the load; and upon a change of state, the control circuit for actuation of the switching device. Electrical with switch protection consisting of a resonant circuit capable of being brought into favorable conditions; circuit. (2)前記制御回路がパルス幅変調(PWM)方法によって操作可能である請求 項1に記載の回路。(2) The control circuit is operable by a pulse width modulation (PWM) method. The circuit according to item 1. (3)有利な状態がオフ状態電圧の上昇率を制御し、オン状態電流の上昇率を制 御し、さらに、スイッチングデバイスのための静オフ状態電圧を最小にする請求 項1に記載のスイッチング回路。(3) Favorable conditions control the rate of rise of off-state voltage and limit the rate of rise of on-state current. control and further minimize the static off-state voltage for switching devices. The switching circuit according to item 1. (4)前記共振回路が対称的であり、かつ、一つのまたは各出力を形成している 正および負の半サイクル波形に関して別々に制御可能である請求項1に記載の回 路。(4) the resonant circuit is symmetrical and forms one or each output; A circuit according to claim 1, which is separately controllable for positive and negative half-cycle waveforms. Road. (5)前記共振回路が直列接続された誘導性素子と容量性素子と協同するアンチ パラレル接続された半導体デバイスから成る請求項4に記載の回路。(5) The resonant circuit cooperates with an inductive element and a capacitive element connected in series. 5. The circuit of claim 4, comprising semiconductor devices connected in parallel. (6)前記共振回路が各半導体デバイスと直列接続されたブロッキングダイオー ドを含んでいる請求項5に記載の回路。(6) The resonant circuit is a blocking diode connected in series with each semiconductor device. 6. The circuit of claim 5, further comprising a code. (7)パルス幅変調制御回路が全波インバータである請求項2に記載の回路。(7) The circuit according to claim 2, wherein the pulse width modulation control circuit is a full wave inverter. (8)その一つまたはそれ以上の出力に接続された負荷を有する制御回路と併用 される共振回路であって、前記共振回路が一方のまたは各出力に接続されるよう に適用されており、前記共振回路が、少なくとも一つの誘導性素子と直列に接続 されたアンチパラレルに接続された制御可能な半導体デバイスの組合せ回路と; 出力と基準電圧との間に接続された容量性素子と;容量性素子の少なくとも一つ と、誘導性素子の少なくとも一つと負荷によって形成された直列共振回路と;か ら成り、これによって、前記制御回路がオン状態とオフ状態間を切換えるための 有利な状態に置かれることを特徴とする。(8) in conjunction with a control circuit having a load connected to one or more of its outputs; a resonant circuit connected to one or each output; and the resonant circuit is connected in series with at least one inductive element. a combinational circuit of controllable semiconductor devices connected in anti-parallel; a capacitive element connected between the output and the reference voltage; at least one of the capacitive elements; and a series resonant circuit formed by at least one of the inductive elements and the load; and thereby enable the control circuit to switch between the on state and the off state. Characterized by being placed in an advantageous situation. (9)パルス幅変調(PWM)方法の使用を可能にする制御回路と併用する請求 項8に記載の共振回路。(9) Claims for use in conjunction with control circuits that enable the use of pulse width modulation (PWM) methods. Resonant circuit according to item 8. (10)有利な状態がPWM制御回路中の複数の半導体スイッチングデバイスの いずれか一つの両端オフ状態電圧の上昇率を制御し、オン状態電流の上昇率を制 御し、さらに、半導体スイッチングデバイスのいずれか一つの両端の静オフ状態 電圧を最小にする請求項9に記載のスイッチング回路。(10) Advantageous conditions for multiple semiconductor switching devices in a PWM control circuit Controls the rate of increase in off-state voltage at either end, and controls the rate of increase in on-state current. control, and also a static off state across either end of the semiconductor switching device. 10. The switching circuit of claim 9, which minimizes voltage. (11)固定周波数の入力を有し、かつ、スイッチングデバイスを含んでいる制 御回路を保護する方法であって、前記制御回路が負荷に供給され、かつ、スイッ チングデバイスの入力と異なる周波数の一つまたはそれ以上の出力を発生するよ うに適用されており、この前記制御回路の保護方法が、 一方または各出力に接続された共振回路を用意する工程と; 負荷と協同して前記共振回路を動作させて状態の変更時にスイッチングデバイス の作動に対して制御回路を有利な状態にする工程と; から成ることを特徴とする。(11) A control having a fixed frequency input and including a switching device. A method for protecting a control circuit, the control circuit being supplied to a load and to produce one or more outputs at a different frequency than the input of the switching device. This control circuit protection method is applied to providing a resonant circuit connected to one or each output; A switching device operating said resonant circuit in cooperation with a load upon a change of state. placing the control circuit in a favorable state for operation of; It is characterized by consisting of. (12)前記制御回路がパルス幅変調(PWM)方法によって操作可能である請 求項11に記載の回路。(12) The control circuit may be operable by a pulse width modulation (PWM) method. The circuit according to claim 11. (13)操作工程が半導体を作動させて少なくとも一つの容量性素子と、少なく とも一つの誘導性素子と負荷によって構成された直列共振回路を形成する工程か ら成り、PWM制御回路中のスイッチングデバイスのためにオフ状態電圧の上昇 率およびオン状態電流の上昇率が制御され、静オフ状態電圧が最小にされる請求 項12に記載の方法。(13) The operating step operates the semiconductor to connect the at least one capacitive element to the at least one capacitive element. Is it a process of forming a series resonant circuit composed of one inductive element and a load? consists of an increase in off-state voltage due to switching devices in the PWM control circuit. claim that the rate of rise of the rate and on-state current is controlled and the static off-state voltage is minimized. The method according to item 12.
JP2506287A 1989-04-18 1990-04-18 Circuits and components with switch protection Pending JPH04506895A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
AUPJ375189 1989-04-18
AU3751 1998-05-28

Publications (1)

Publication Number Publication Date
JPH04506895A true JPH04506895A (en) 1992-11-26

Family

ID=3773860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2506287A Pending JPH04506895A (en) 1989-04-18 1990-04-18 Circuits and components with switch protection

Country Status (5)

Country Link
EP (1) EP0469003A4 (en)
JP (1) JPH04506895A (en)
AU (1) AU631861B2 (en)
CA (1) CA2051668A1 (en)
WO (1) WO1990013177A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004505597A (en) * 2000-07-31 2004-02-19 ヴァレオ クリマチザション Power supply protection device capable of supplying power to electrical elements

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3430723A4 (en) * 2016-03-15 2019-03-06 Ideal Power Inc. Double-base-connected bipolar transistors with passive components preventing accidental turn-on
CN115184763A (en) * 2022-09-09 2022-10-14 佛山市联动科技股份有限公司 Protection device, control method thereof and avalanche testing device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1016382A (en) * 1962-10-31 1966-01-12 British Telecomm Res Ltd Improvements in or relating to electrical signalling systems
GB1472007A (en) * 1975-01-23 1977-04-27 Burroughs Corp Drive system for switched inductive loads particularly for multi-phase stepping motors
GB2015291B (en) * 1978-02-03 1982-03-17 Mawdsleys Ltd Electrical switching circuits using transistors
EP0010811A1 (en) * 1978-10-28 1980-05-14 Westinghouse Brake And Signal Company Limited Switching transistor over-voltage protection means
US4288738A (en) * 1980-04-03 1981-09-08 Tektronix, Inc. Dual-mode amplifier
FR2484741B1 (en) * 1980-06-13 1987-02-13 Telemecanique Electrique ASSISTANCE DEVICE FOR SWITCHING POWER TRANSISTORS, INCLUDING A TANK CAPACITOR, AND ITS APPLICATION TO TRANSISTOR OR THYRISTOR CONVERTERS
US4626980A (en) * 1984-05-17 1986-12-02 Square D Company Power bridge having a non-dissipative snubber circuit
US4691270A (en) * 1986-07-22 1987-09-01 Rca Corporation Current fed inverter bridge with lossless snubbers
DE3639495A1 (en) * 1986-11-20 1988-05-26 Licentia Gmbh Circuitry for the switches of pulse-controlled invertors and DC semiconductor controllers for multi-quadrant operation
GB2199202B (en) * 1986-12-24 1990-08-08 Ferranti Plc Electric power regulator snubber circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004505597A (en) * 2000-07-31 2004-02-19 ヴァレオ クリマチザション Power supply protection device capable of supplying power to electrical elements
JP4808908B2 (en) * 2000-07-31 2011-11-02 ヴァレオ クリマチザション Protection device for power supply that can supply electric elements

Also Published As

Publication number Publication date
EP0469003A1 (en) 1992-02-05
AU631861B2 (en) 1992-12-10
EP0469003A4 (en) 1992-10-28
CA2051668A1 (en) 1990-10-19
WO1990013177A1 (en) 1990-11-01
AU5449790A (en) 1990-11-16

Similar Documents

Publication Publication Date Title
US5982646A (en) Voltage clamp snubbers for three level converter
US7646180B2 (en) Power losses reduction in switching power converters
US4947311A (en) Electrical power conversion circuit
Norrga et al. A three-phase soft-switched isolated AC/DC converter without auxiliary circuit
Nagel et al. A 24 MVA inverter using IGCT series connection for medium voltage applications
Zargari et al. A multilevel thyristor rectifier with improved power factor
Vodovozov et al. Power electronic converters
CA1151239A (en) Commutation circuits for thyristor inverters
JPH04506895A (en) Circuits and components with switch protection
Kerris et al. Implementation of a matrix converter using p-channel MOS-controlled thyristors
EP0471435B1 (en) Power conversion scheme employing shorting means to control current magnitude
US4482946A (en) Hybrid inverter
JP3408522B2 (en) Inverter for supplying sinusoidal current to AC network
Jagannathan Power Electronics: Devices and Circuits
US6356060B1 (en) Switching circuit and method for use in a switching circuit
US6594130B2 (en) Method and circuit for the protection of a thyristor
Wheeler et al. Reducing the semiconductor losses in a matrix converter
Williams et al. Passive snubber energy recovery for a GTO thyristor inverter bridge leg
Matsukawa et al. Synchronous rectifier using power-MOSFET for high current AC/DC converter system
Chéron et al. Resonant Inverters
Sant et al. Review of power converters
Chéron et al. The Concept of Duality in Static Converters
Grant Using HEXFET III in PWM inverters for motor drives and UPS systems
Dokić et al. AC/AC Converters
Lee et al. Performance of MCTs in a current regulated ac/ac PDM converter