JPH04505391A - プログラム可能な論理ゲート - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 プログラム可能な論理ゲート 技術分野 この発明はプログラム可能な論理装置と、かがる装ａ−１おいて個々のＯＲゲー ト、ＡＮＤゲートおよび排他的ＯＲゲートをプログラムするための手段とに関す る。

背景技術 プログラム可能な論理装置（ｒＰＬＤ」）は電子システムで論理指令および論理 関数を与えるために使用され得る集積回路である。ＰＬＤは１組の入力ビンおよ び○Ｒ論岩場ゲートアレイが続＜ＡＮＤ論理ゲートのアレイ、任意のさらなる信 号処理手段および１組の出力ビンを典型的には含むであろう。現在、ＰＬＤアー キテクチュアの数個の基本型が利用可能である。プログラム可能な論理要素（ｒ ＰＬＥＪ　）において、ＡＮＤゲートアレイは固定されて、プログラムネ可であ り、かつＯＲゲートアレイはプログラム可能である。プログラム可能なアレイ論 理装置（ｒＰＡＬＪ）において、ＡＮＤゲートアレイはプログラム可能であり、 かつＯＲゲートアレイは固定されている。プログラム可能な論理アレイ（ｒＰＬ Ａ」）において、ＡＮＤゲートアレイおよびＯＲゲートアレイの双方はプログラ ム可能である。これらのＰＬＤ型のいずれにおいても、ＯＲゲートまたはＡＮＤ ゲートの少なくとも１つは外部制御信号または内部に発生した制御信号によって プログラム可能である。

この発明の１つの目的はＯＲゲートまたはＡＮＤゲートまたは排他的ＯＲゲート をプログラムするための単純で勅に　作の速い手段を提供して、電圧の曖昧さが かがる手段の動Ｒ作中に生じないように入力信号のグループから信号を選択的に 受け入れることである。

発明の概要 デ　この目的はこの発明によって達成され、この発明は一実る　施例において、 ＯＲゲートまたは他の合計手段の入力端子里　に接続され、かつデータ入力信号 および制御信号を受信すＤ　るスイッチング装置を提供する。もし制御信号が第 １の状よ　態であれば、スイッチ装置はデータ入力信号をＯＲゲート１　の入力 端子に送り、もし制御信号が第１の状態の論理補数）　である第２の状態であれ ば、スイッチング装置は論理０信ｆ　号をＯＲゲートの入力端子に送る。一実施 例におけるＯＲゲートのためのスイッチング装置はその出力端子が接続された状 態で２つのパストランジスタを含むことが可能で、第１のパストランジスタのバ ス端子は制御信号を受信し、かつ第２のパストランジスタのパス端子は制御信号 の論理補数を受信する。他の場合には、２つのパス端子は同一の制御信号を受信 する。第１のパストランジスタの入力端子はデータ入力信号を受信し、かつ第２ のパストランジスタの入力端子は論理Ｏ信号を受信する。

この発明の第２の実施例はＡＮＤゲートまたは他の信号乗法手段の入力端子に接 続され、かつデータ入力信号および制御信号を受信するスイッチング装置を提供 する。もし制御信号が第１の状態であれば、スイッチング装置はデータ入力信号 をＡＮＤゲートの入力端子に送り、もし制御信号が第１の状態の論理補数である 第２の状態であれば、スイッチング手段は論理ｌ信号をＡＮＤゲートの入力端子 に送る。ある場合に、ＡＮＤゲートのためのスイッチング装置はその出力端子を 接続させた状態で２つのパストランジスタを含み得る。２１のパストランジスタ のパス端子は制御信号を受信し、かつ第２のパストランジスタのバス端子は制御 信号の論理補数を受信する。他の場合において、２つのバス端子は同一の制御信 号を受信する。第１のパストランジスタの入力端子はデータ入力信号を受信し、 かつ第２のパストランジスタの入力端子は論理１信号に接続される。

この発明の第３の実施例は、排他的ｏｒ　（ｒＸＯＲＪ　）ゲートの入力端子に 接続され、かつデータ入力信号および制御信号を受信するスイッチング装置を提 供する。もし制御信号が第１の状態であれば、スイッチング装置はデータ入力信 号をＡＮＤゲートの出力端子に送り、もし制ｗＪ信号が第１の状態の論理補数で ある第２の状態であれば、スイッチング手段は論理Ｏ信号をＸＯＲゲートの入力 端子に送る。上に論じられるＯＲゲートのために使用されるスイッチング装置は 、ＸＯＲゲートのためのスイッチング装置として使用され得る。

この発明を実行するためのベストモード図１を参照して、この発明の第１の実施 例は複数個のプログラム可能なスイッチ５ｉＳ２１．、、、Ｓｎを与え、スイッ チＳｋ　（ｋ＝Ｌ　２、・・・、ｎ）はその入力端子でデータ入力信号Ｄｋを受 イ「シ、その制御端子で制御入力信号Ｃｋを受信し、かつスイッチの出力端子で ｎ−人力ＯＲゲートまたは他の信号合計手段１１の入力端子数ｋに直接伝えられ るスイッチ出力信号を発信する。もし制御信号Ｃｋか第１の予め定められた論理 状態、たとえばＣｋ＝１であれば、スイッチＳｋはデータ入力信号ＤｋをＯＲゲ ート１１の関連入力端子に送る。もし制御信号Ｃｋが第１の状態の論理補数であ る第２の論理状態であれば、データ入力信号Ｄｋはブロックされ、かつ論理０は ＯＲゲート１１の入力端子数ｋに伝えられる。図１に示されるように、複数個の ｎ個のかかるスイッチはｎ−人力ＯＲゲートまたは他の信号合計手段１１に与え られ、各制御信号Ｃ１、Ｃ２１、、、、Ｃｎは独立してプログラム可能である。

図２は入力信号をＯＲゲートにプログラムするために使用され得るスイッチＳの 一実施例を例示する。ここで論じられる実施例の各々は単純のために、かつトラ ンジスタ動作に関連する時間遅延を低減するためにパストランジスタを使用する 。ここで使用されるパストランジスタは第１の信号を受信するための入力端子、 第２の信号を受信するためのパス端子およびその出力信号として第１の信号を発 信するかもしれないしまたは発信しないかもしれない出力端子を有する。もしパ ストランジスタがｎ−チャネルトランジスタであれば、パストランジスタは、パ ス端子で受信された第２の信号が論理】信号に対応する比較的高い電圧を存しさ えすれば、第１の信号を出力端子に送るであろう。

もしパス端子で受信された第２の信号が論理Ｏ信号に対応する比較的低い電圧を 存すれば、パストランジスタは入力信号で受信された第１の信号を送らないであ ろうし、他の配列がないときは、パストランジスタの出力端子に現われる出力信 号はＦ浮動するＪであろう。もしパストランジスタがｐ−チャネルトランジスタ であれば、パス端子で比較的低い電圧信号が与えられると入力信号が入力端子か らその出力端子へ通ることを許容するであろうし、パス端子で比較的高い電圧信 号が与えられればパストランジスタが入力信号の通過をブロックすることを引き 起こすであろう。

第１のパストランジスタ１７および第２のパストランジスタ１９は図２において その出力端子で接続され、この端子はＯＲゲートの入力端子に接続される。第１ のパストランジスタ１７のパス端子は制御信号ソースから制御信号Ｃを受信する 。この制御信号はインバータ２３によって反転され、反転された信号Ｃ＊は第２ のパストランジスタ１９のパス端子に伝えられる。第１のパストランジスタ１７ の入力端子はデータ入力信号りを受信し、かつ第２のパストランジスタの入力端 子はそこで論理０電圧信号を伝える比較的低い電圧ソース２５に結合される。図 ２の実施例において、２つのトランジスタ１７および１９は同一のチャネル型を 有すると仮定される、つまり双方がｎ−チャネル型であるかまたは双方がｐ−チ ャネル型であるかである。もしパストランジスタ１７のパス端子に伝えられる制 御信号Ｃが予め定められた第１の状態、たとえば論理ｌ信号に対応する比較的高 い電圧状態であれば、このパス端子またはゲートは能動化され、パストランジス タＩ７は周知の態様でその入力端子からその出力端子へと入力信号りを送るであ ろう。パストランジスタ１９のパス端子に伝えられる制御信号Ｃ＊は、パストラ ンジスタＩ９を非能動化するまたはオフにするであろうし、ソース２５からパス トランジスタ１９の出力端子への論理０信号の通過をブロックするであろう。こ の例において、図２に示されるスイッチＳは２つのパストランジスタ１７および １９の共通出力端子であるその出力端子で信号りを生み出すであろう。もし制御 信号Ｃが第２の予め定められた状態、たとえば論理Ｏ信号に対応する比較的低い 電圧状態であれば、パストランジスタ１７のパス端子は非能動化され、パストラ ンジスタ１９のパス端子はオンにされ、かつ論理０信号はスイッチＳの出力端子 に現われる。この配列はパストランジスタ１７がオフにされたときこのパストラ ンジスタ１７の出力端子に浮動または不確定な電圧状態が現われることを妨げ、 Ｄの適切な入力信号または論理ＯをＯＲゲートに与える。もしトランジスタ１７ および１９の双方がｎ−チャネル型であれば、スイッチＳの出力信号は０３＝Ｃ −Ｄ＋Ｃ＊・０である。もしトランジスタ１７および１９の双方がｐ−チャネル 型であれば、スイッチＳの出力は０Ｓ＝Ｃ＊・Ｄ＋Ｃ・０である。

もし２つのパストランジスタが図３に例示されるように異なるチャネル型であれ ば、第２のパストランジスタ１９のためのパス端子に伝えられる制御信号Ｃを反 転するために使用されるインバータ２３は削除されることが可能である。これは 図３に例示され、図３において一方のパストランジスタ１７はｎ−チャネル型で あり、他方のパストランジスタ１９はｐ−チャネル型である。代替的に、パスト ランジスタ１７および１９はそれぞれｐ−チャネル型およびｎ−チャネル型であ ってもよく、図３に示される構成においては何の変化も要求されない。もしトラ ンジスタ１７および１９がそれぞれｎ−チャネル型およびｐ−チャネル型であれ ば、スイッチＳの出力信号は０３＝Ｃ−Ｄ＋Ｃ＊・０である。もしトランジスタ １７および１９かそれぞれｐ−チャネル型およびｎ−チャネル型であれば、スイ ッチＳの出力信号は０８＝Ｃ＊・Ｄ＋Ｃ−０である。

図４はプログラム可能なＡＮＤゲート３１を生み出すためのこの発明の他の実施 例の用途を例示し、プログラム可能なＡＮＤゲート３１の出力信号は入力信号の 選択されたグループの乗法によって形成される論理積である。ＡＮＤゲート３１ は複数個のｎ−入力端子と１個の出力端子とを存する。複数個のスイッチＴＩ、 Ｔ２１．．．ＴｎはＡＮＤゲート入力端子に隣接して位置づけられ、スイッチ数 Ｔｋ（ｋ＝Ｌ２、・・・、ｎ）は入力端子でデータ入力信号Ｄｋを受信し、制御 入力端子で制御信号Ｃｋを受信し、かつ受信された制御信号に依存して入力信号 Ｄｋかまたは論理１信号のどちらかである出力信号を出力端子で発信する。各制 御信号Ｃｋは独立してプログラグ可能である。

図５は図４で示されるＡＮＤゲート構成で使用され得るスイッチＴの一実施例を 例示する。第１のパストランジスタ３７および第２のパストランジスタ３９はそ の出力端子で接続され、出力端子はＡＮＤゲートの入力端子に接続される。第１ のパストランジスタ３７のパス端子は制御信号ソース４１から制御信号Ｃを受信 し、この制御信号はインバータ４３によって反転され、かつ反転された信号Ｃ＊ は第２のパストランジスタ３９のパス端子に伝えられる。第１のパストランジス タ３７の入力端子はデータ入力信号りを受信し、かつ第２のパストランジスタ３ ９の入力端子はそこで論理ｌ信号を伝える比較的高い電圧ソース４５に結合され る。図５に示される実施例において、２つのパストランジスタ３７および３９は 同一のチャネル型、つまり双方がｎ−チャネル型または双方がｐ−チャネル型を 有すると仮定される。もしパストランジスタ３７のパス端子に伝えられる制御信 号Ｃが予め定められた第１の状態、たとえば論理１信号に対応する比較的高い電 圧であれば、パストランジスタ３７は周知の態様でその入力端子からその出力端 子へと入力信号りを送るであろう。この例において、第２のパストランジスタ３ ９のパス端子に伝えられる制御信号Ｃ＊はパストランジスタ３９をオフにしかつ 論理１信号の通過をブロックするであろう。この結果パストランジスタ３７およ び３９の出力端子に接続される入力端子が入力信号りを受信することになる。も しｔｌＪ御信号Ｃが予め定められた第２の状態であれば、パストランジスタ３７ は入力信号りをブロックし、パストランジスタ３９は論理１信号をその出力端子 へ送り、かつ論理１信号は第１および第２のパストランジスタの出力端子に接続 されるＡＮＤゲートの入力端子によって受信されるであろう。パストランジスタ ３７および３９がこの態様で接続されている場合、これらのパストランジスタの 各々の出力端子は常に確定電圧になって現われ、浮動しない。もしトランジスタ ３７および３９がどちらもｎ−チャネル型であれば、スイッチＴの出力信号は○ Ｔ＝Ｃ−Ｄ十Ｃ＊・１である。もしトランジスタ３７および３９がどちらもｐ− チャネル型であれば、スイッチＴの出力信号は０Ｔ＝Ｃ＊・Ｄ＋Ｃ・１である。

図６はパストランジスタ３７および３９か逆のチャネル型を有するこの発明の実 施例を例示する。ここで同一の制御信号Ｃが双方のトランジスタのパス端子に伝 えられることが可能で、図５に示されるインバータ４３は削除されることが可能 である。もしトランジスタ３７および３９かそれぞれｎ−チャネル型およびｐ− チャネル型であれは、スイッチＴの出力信号は０Ｔ＝Ｃ−Ｄ＋Ｃ＊・１である。

代替的に、パストランジスタ３７および３９は図６に示される構成において何の 変化も要求されることなくそれぞれｐ−チャネル型およびｎ−チャネル型である ことか可能である。もしトランジスタ３７および３９がそれぞれｐ−チャネル型 およびｎ−チャネル型であれば、スイッチＴの出力信号は０Ｔ＝Ｃ＊・Ｄ＋Ｃ・ １である。

図１において、入力制御５ｋ（ｋ＝１．２１０００、ｎ）の各々はプログラム可 能なスイッチであるように示される。代替例として、入力側？ＩＪｓｋのサブセ ットはＯＲゲート１１のためのプログラム可能なスイッチとして与えられること が可能であろう。入力側＃Ｓｋの残りは、他の入力信号がそこに組込まれていて も組込まれていなくても、入力信号のいくつかが論理方程式に常に現われるかも しれない可能性を反映するプログラムネ可の端子であることが可能であろう。類 似の態様で、図４に示される入力制御Ｔｋ（ｋ＝１．２１．、、、ｎ）のいくつ かはプログラム可能なスイッチであり、かつ残りはプログラムネ可の入力端子で あり得る。同様に、図８に示される入力側ｉ［１ｓｋ（ｋ＝１．２１．、、、ｎ ）のいくつかはプログラム可能なスイッチてあり、かつ残りはプログラムネ可の 入力端子であＲ平面におけるプログラム可能なＡＮＤゲートおよびプログラム可 能なＯＲゲートの１つの用途を例示する。複数ＡＮＤゲートが示され、各々は一 緒にＡＮＤを形成する信号、たとえば２６Ａおよび記号、たとえば２７Ａの双方 によって当該技術分野に周知の態様で表わされる。ＡＮＤのための入力はＰＣＩ のようなプログラム可能な接続によってライン２４−１．２４−２．２４−３． ２４−４．２４−５および２４−６上の信号およびその反転の間から選択される 。この実施例において、ＡＮＤゲートのいくつかまたはすべては、当該技術分野 で周知のＷＩＲＥＤ−ＡＮＤゲートの代わりに図４で示されるプログラム可能な ＡＮＤゲートによって実現化されることが可能である。プログラム可能な接続Ｐ ＣＩはヒユーズ、アンチヒユーズ、ＥＦＲＯＭもしくはＥＥＰＲＯＭであっても よいし、またはＲＯＭ、ＲＡＭ、シフトレジスタもしくは他のレジスタによって 制御されてもよい。

２６Ａと２７Ａとの組合せのようなＡＮＤゲートの各々は、入力信号の選択され たサブセットを受入れて、出力ライン２８Ａ、２８Ｂおよび２８Ｃの１つ上で出 力信号として信号のこのサブセットの論理積をそれぞれ発信するようにプログラ ム可能である。２６Ｄおよび２７Ｄまたは２６Ｅおよび２７Ｅの組合せのような 他のＡＮＤゲートはプログラム可能でもプログラムネ可でもあり得るが、出力ラ イン２８Ｄおよび２８Ｅの１つ上でそれぞれ出力信号を発信する。出力ライン２ ８Ａ、２８Ｂ１．、、．２８Ｅ上を運ばれる出力信号は、当該技術分野において 周知であり、がつ３０Ａないし３０Ｆによって表わされるＯＲゲートを形成する ＰＯ２のようなプログラム可能な接続を介して、ＯＲゲート２９Ａおよび３０Ａ 、２９Ｂおよび３０Ｂ、２９Ｃおよび３０Ｃ１２９Ｄおよび３０Ｄ、２９Ｅおよ び３゜Ｅｌならびに２９Ｆおよび３０Ｆに選択的に接続可能である。代替的に、 プログラム可能な接続ＰＣ２は図１で示されるようにプログラム可能なＯＲゲー トへの制御入力であることか可能で、ＯＲゲートは図１に示されるように実現化 される。プログラム可能な接続ＰＣ２はヒユーズ、アンチヒユーズ、ＥＰＲＯＭ もしくはＥＥＰＲＯＭであってもよいし、またはＲＯＭ、ＲＡＭ、シフトレジス タもしくは他のレジスタによって制御されてもよい。プログラム可能なＡＮＤゲ ート２６Ａおよび２７Ａ、、、、、２６Ｅおよび２７Ｅからの出力信号は信号の 新しいアセンブリとして選択的に集められ、複数個のプログラム可能なＯＲゲー ト２９Ａおよび３０Ａ１．、、．２９Ｆおよび３０ＥＭ：：送られる。これらの ＯＲゲートの各々は入力信号の選択されたサブセットを受入れて、信号のこのサ ブセットの論理和を入力信号として発信するようにプログラム可能である。代ｉ 　替的に、図７に示されるＡＮＤゲートのいくつがまたはすべてはプログラムネ 可であり、かつＯＲゲートはプログラム可能であり得る。第２の代替例として、 図７に示されるＯＲゲートのいくつかまたはすべてはプログラムネ可であり、か つＡＮＤゲートはプログラム可能であり得る。この発明のプログラム可能なＡＮ ＤおよびＯＲゲートが図７に示されるアレイの１つ、数個またはすべてのプログ ラムネ可ゲートに取って代わることが可能である。プログラム可能な接続ＰＣＩ またはプログラム可能な接続ＰＣ２は図７のプログラムネ可接続によってとって 代わられ得る。

図２および図３の制御信号ソース２１ならびに図５および図６の４１はヒユーズ （不活性にされるまで活性）、アンチヒユーズ（活性にされるまで不活性）、Ｅ ＰＲＯＭまたはＥＥＰＲＯＭであってもよいし、または制御信号はＲＡＭＳＲＯ Ｍ、シフトレジスタまたは他のいかなるレジスタからまたはそれらを介して入力 されてもよい。ヒユーズおよびアンチヒユーズ制御信号を除いては、これらの制 御信号は新しい論理方程式を表わすために再構成されることが可能である。

図２または図３に示されるスイッチ実施例のいずれかは図８に例示されるプログ ラム可能な排他的ＯＲ（ｒＸＯＲ」）ゲートを与えるために使用され得る。ＸＯ Ｒゲート５１はｎ個の入力端子と１個の出力端子とを有し、入力端子数ｊ　（ｊ ＝１，２１．、、　、ｎ）は上述のようにデータ入力端子と制御入力端子とを有 するプログラム可能なスイッチＳｊの出力端子に接続される。スイッチＳｊのデ ータ入力端子は入力信号Ａｊを受信し、ＸＯＲゲート５１の入力端子数ｊはスイ ッチＳｊの制御入力端子で受信されたｔＩＩ御信号Ｃｊに依存して信号Ａｊか論 理Ｏ信号かのどちらかを受信する。２つ以上の論理変数の排他的ＯＲ積の形成は 結合的でかつ交換的であり以下の関係 （Ａ十Ｂ）＋Ｃ＝Ａ＋　（Ｂ十ｃ）。

Ａ＋Ｂ＝Ｂ＋Ａ。

Ａ　＋　Ｏ＝Ａ。

Ａ＋１＝Ａ＊　（Ａの論理補数）を満足させる。

したがって、もし論理０信号がＸＯＲゲート５Ｉの入力端子で与えられれば、こ れはＸＯＲゲートへのその入力を削除することと等価であり、ＸＯＲゲートから の出力信号は同様にＯではない入力信号に依存するだけであろう。

上に論じられるプログラム可能なＯＲゲート、ＡＮＤゲートおよびＸＯＲゲート はプログラム可能な論理装置において使用されることが可能であり、その装置で はＡＮＤゲートのアレイからの出力信号は所望の出力信号のシーケンスを生み出 すためにＯＲゲートのアレイのための入力端子にプログラム可能にまたはプログ ラムネ可に接続される。

図９は明確にするためにゲートごとに３つの入力信号を使ってＰＬＤにおけるか かる用途の例を例示する。スイッチング可能なＡＮＤゲート６１は３つの入力信 号ＡＯ，Ａ１およびＡ２を３つの入力端子で受信し、３つの制御信号Ｃ１、Ｃ２ およびＣ３をＡＮＤゲート６１で同様に受信する。

３つの制御信号ＣＬＣ２およびＣ３はラインＡＯ，ＡｌおよびＡ２上でそれぞれ 受信された入力信号のどれが、図４、図５および図６に関連して上に論じられた ように、ＡＮＤゲート６１によって活性に処理されるかを決定する。

同様に、ＡＮＤゲート６３は入力信号Ａ３、Ａ４およびＡ５を受信するとともに 、対応する制御信号Ｃ４、Ｃ５およびＣ６を受信し、スイッチング可能なＡＮＤ ゲート６５は入力信号Ａ６、Ａ７およびＡ８を受信するとともに対応する制御信 号Ｃ７、Ｃ８およびＣ９を受信する。各スイッチング可能なＡＮＤゲート６１． ６３および６５によって受信される信号の数は同一である必要はない。スイッチ ング可能なＡＮＤゲート６１．６３および６５の出力端子はそれぞれの出力ライ ン上で出力信号０６１．０６３および０６５を生み出す。これらの３つの出力ラ インはスイッチング可能なＯＲゲート６７の入力端子に接続される３つのライン にそれぞれ接続される。スイッチング可能なＯＲゲート６７はまた入力ライン信 号のどれがスイッチング可能なＯＲゲート６７によって活性に処理されるかを決 定する３つの制御信号ＣＩＯ，Ｃ１ｌおよびＣＩ２を受信する。ＡＮＤゲート６ １．６３および６５ならびにＯＲゲート６７からの出力信号は ０６１＝（ＣＩ・ＡＯ＋ＣＩ＊）　・　（Ｃ２・ＡＩ＋Ｃ２ネ）・（Ｃ３・Ａ２ ＋Ｃ３＊）。

０６３＝（Ｃ４・Ａ３＋Ｃ４）ｋ）　・　（Ｃ５・Ａ４＋Ｃ５＊）・　（Ｃ６・ Ａ５＋Ｃ６＊＞。

０６５＝（Ｃ７・Ａ６＋Ｃ７＊）　・（Ｃ８・Ａ７十Ｃ８本）・（Ｃ９・Ａ８＋ Ｃ９＊）。

０６７＝Ｃ１０・　０６１＋Ｃ１１・　０６３＋Ｃ１２・　０６５となる。

スイッチング可能なＯＲゲート６７はライン０６７上で出力信号を発信し、この 出力信号はさらに処理されるか、処理されているデータのフローにおけるより初 期の点に送り戻されるかまたはシステムのための出力ピンでこの信号の可能な出 力のためのマクロセルに送られることが可能である。図９に示される配列は例示 のためのみに使用される一例である。図９に示されるスイッチング可能なＡＮＤ ゲートおよびスイッチング可能なＯＲゲートは交換可能であるか、またはこれら の組の一方または双方は信号処理の目的のためにスイッチング可能なＸＯＲゲー トによってとって代わられることが可能である。

図１Ｏは図９に示される基本環境の他の実施例を例示する。図１０において、３ つのスイッチング可能なＡＮＤゲート７１．７３および７５の各々は同一の３つ の入力信号ＡＯ，ＡＩおよびＡ２を受信する。加えて、ゲート７Ｉは第４の入力 信号Ａ３を受信し、ゲート７３は第４の入力信号Ａ４を受信し、かつゲート７５ は第４の入力信号Ａ５を受信する。３つのＡＮＤゲート７１７３および７５の各 々は４つの制御信号Ｃｉ　（ｉ＝＝１，２、・・・、１２）、そのゲートでの４ つの入力信号の各々につき１つによって独立して制御されるので、その結果そこ からの出力信号は必ずしも関連していない。３つのＡＮＤゲート７１．７３およ び７５からの３つの出力信号０７１．０７３および０７５は示されるようにスイ ッチング可能なＯＲゲート７７の３つの入力端子に結線され、入力信号は３つの 制御信号ＣＩ３、Ｃ１４およびＣ１５によって制御される。結果として、ＡＮＤ ゲー）７１．７３および７５ならびにＯＲゲート７７からの出力信号は ０７１＝（ＣＩ・ＡＯ＋Ｃ１＊）・（Ｃ２・ＡＩ＋Ｃ２＊）・（Ｃ３・Ａ２＋Ｃ ３）ｋ）・（Ｃ４・Ａ３十Ｃ４＊）。

０７３＝（Ｃ５・ＡＯ＋Ｃ５＊）・（Ｃ６・ＡＩ＋Ｃ６＊）・（Ｃ７・Ａ２＋Ｃ ７＊）　・　（Ｃ８・Ａ４＋Ｃ８＊）。

０７５＝（Ｃ９・ＡＯ＋Ｃ９＊）　・（Ｃ１０−ＡＩ＋Ｃ１０＊）・（Ｃ１１・ Ａ２＋ＣＩＩネ・１）・（Ｃ１２・Ａ５＋ＣＩ　２＊）。

０７７＝Ｃ１３・０７１＋Ｃ］４・０７３＋Ｃ１５・０７５となる。

行なわれる信号処理の範囲と一致したできるだけ少ないプログラム可能なヒユー ズまたはスイッチを提供することはしばしば望ましい。これは所与のラインに加 えられる各プログラム可能なヒユーズまたはスイッチがそのラインの容量負荷を 増大し、それによってそのラインに沿って行なわれる信号の処理のための関連時 間遅延を増加させるからである。プログラム可能なＡＮＤゲート、ＯＲゲートま たはＸＯＲゲートのアレイを与えることは、論理ゲートの１つの組からの出力ラ インを論理ゲートの他の組の入力ラインへ接続させるプログラム可能なヒユーズ またはスイッチの数上の制約を緩和することが可能で、その方法はこれらのプロ グラム可能な接続の負担のいくらかまたはすべてがプログラム可能な論理ゲート 自体によって運ばれることを許容するというものである。

図面の簡単な説明 図１はプログラム可能なＯＲゲートを生み出すためのスイッチ発明の一実施例の 用途を例示する概略図である。

図２は図１で使用されたスイッチ発明の一実施例の概略図であり、同一のチャネ ル型の２つのパストランジスタを使用する。

図３は図１で使用されたスイッチ発明の第２の実施例の概略図であり、逆のチャ ネル型の２つのトランジスタを使用する。

図４はプログラム可能なＡＮＤゲートを生み出すためのスイッチ発明の一実施例 の用途を例示する概略図である。

図５は図４で使用されたスイッチ発明の一実施例の用途の概略図であり、同一の チャネル型の２つのパストランジスタを使用する。

図６は図４で使用されたスイッチ発明の第２の実施例の概略図であり、逆のチャ ネル型の２つのパストランジスタを使用する。

図７はこの発明が役立つであろうプログラム可能な論理装置の概略図である。

図８はプログラム可能な排他的ＯＲゲートを生み出すためのスイッチ発明の一実 施例の用途を例示する概略図である。

図９および図１０はＰＬＤアレイにおけるスイッチング可能なＡＮＤゲートおよ びＯＲゲートのアレイの用途を例示する概略図である。

ＦＩＧ、　−２゜ ＦＩＧ、　、３゜ ＦＩＧ、　Ｊ。

ＦＩＧ、６、 国際調査報告

Claims (1)

1. 【特許請求の範囲】 １．信号合計のために入力信号のすべてまたは選択されたサブセットを受入れる ようにプログラムされることが可能なプログラム可能な論理ゲートであって、ゲ ートは（ａ）複数個の入力端子と単数の出力端子とを有して各入力端子でデータ 入力信号または論理０入力信号を受信し、かつデータ入力信号と論理０信号との 論理和を形成し、かつこの和を出力信号として出力端子で発信するための信号合 計手段と、さらに （ｂ）複数個の個々にプログラム可能なスイッチとを含み、各プログラム可能な スイッチはデータ入力端子、制御入力端子および出力端子を有し、各出力端子は 合計手段の入力端子の１つに接続され、各データ入力端子はデータ入力信号を受 信し、かつ各制御入力端子は第１の状態および第２の状態を有する制御信号を受 信し、第１の状態での制御信号の受信はそのスイッチの出力端子がデータ入力信 号を発信することを引起こし、かつ第２の状態での制御信号の受信はそのスイッ チの出力端子が論理０信号を発信することを引起こし、 各前記プログラム可能なスイッチは、 （１）入力端子、パス端子および出力端子を有する第１のチャネル型の第１のパ ストランジスタを含み、トランジスタはその入力端子で前記データ入力信号を受 信し、そのパス端子で前記制御信号を受信し、かつその出力端子は前記合計手段 の前記入力端子に１つに接続され、さらに（２）第１のパストランジスタと同一 のチャネル型および同一の端子を有する第２のパストランジスタを含み、その入 力端子は論理０信号に接続され、そのパス端子で前記制御信号の論理補数を受信 し、かつその出力端子は第１のパストランジスタの出力端子に接続される、プロ グラム可能な論理ゲート。 ２．複数個の制御信号ソースをさらに含み、各制御信号ソースは前記プログラム 可能なスイッチの単一の対応する制御入力端子に接続されて、前記プログラム可 能なスイッチに前記制御信号を供給する、請求項１に記載のゲート。 ３．前記制御信号ソースは２つの信号値を有し、かつヒューズ、アンチヒューズ 、ＥＰＲＯＭ、ＥＥＰＲＯＭ、ＲＡＭ、ＲＯＭ、シフトレジスタおよびレジスタ からなるソースのクラスから引出される、請求項２に記載のゲート。 ４．信号合計のために入力信号のすべてまたは選択されたサブセットを受入れる ようにプログラムされることが可能なプログラム可能な論理ゲートであって、ゲ ートは（ａ）複数個の入力端子と単数の出力端子とを有し各入力端子でデータ入 力信号または論理０入力信号を受信し、かつデータ入力信号と論理０信号との論 理和を形成し、かつこの和を出力信号として出力端子で発信するための信号合計 手段と、さらに （ｂ）複数個の個々にプログラム可能なスイッチとを含み、各プログラム可能な スイッチはデータ入力端子、制御入力端子および出力端子を有し、各出力端子は 合計手段の入力端子の１つに接続され、各データ入力端子はデータ入力信号を受 信し、かつ各制御入力端子は第１の状態および第２の状態を有する制御信号を受 信し、第１の状態での制御信号の受信はそのスイッチの出力端子がデータ入力信 号を発信することを引起こし、かつ第２の状態での制御信号の受信はそのスイッ チの出力端子が論理０信号を発信することを引起こし、 各前記プログラム可能なスイッチは、 （１）入力端子、パス端子および出力端子を有する第１のチャネル型の第１のパ ストランジスタを含み、前記トランジスタはその入力端子で前記データ入力信号 を受信し、そのパス端子で前記制御信号を受信し、かつその出力端子は前記合計 手段の前記入力端子の１つに接続され、さらに（２）第１のチャネル型と逆であ って、かつ第１のパストランジスタと同一の端子を有する第２のチャネル型の第 ２のパストランジスタを含み、その入力端子は論理０信号に接続され、そのパス 端子で前記制御信号を受信し、かつその出力端子は第１のパストランジスタの出 力端子に接続される、プログラム可能な論理ゲート。 ５．複数個の制御信号ソースをさらに含み、各制御信号ソースは前記プログラム 可能なスイッチの単一の対応する制御入力端子に接続されて、前記プログラム可 能なスイッチに前記制御信号を供給する、請求項４に記載のゲート。 ６．前記制御信号ソースは２つの信号値を有し、かつヒューズ、アンチヒューズ 、ＥＰＲＯＭ、ＥＥＰＲＯＭ、ＲＡＭ、ＲＯＭ、シフトレジスタおよびレジスタ からなるソースのクラスから引出される、請求項５に記載のゲート。 ７．信号合計のために入力信号のすべてまたは選択されたサブセットを受入れる ようにプログラムされることが可能なプログラム可能な論理ゲートであって、ゲ ートは（ａ）複数個の入力端子と単数の出力端子とを有して、各入力端子でデー タ入力信号または論理０入力信号を受信し、かつデータ入力信号と論理０信号と の論理和を形成し、かつこの合計を出力信号としてその出力端子で発信するため の信号合計手段を含み、前記信号合計手段は前記複数個のプログラム可能なスイ ッチで受信された前記制御信号の状態に関係なく入力信号を受入れる少なくとも １つのプログラム不可の入力端子をさらに含み、さらに（ｂ）複数個の個々にプ ログラム可能なスイッチを含み、各プログラム可能なスイッチはデータ入力端子 、制御入力端子および出力端子を有し、各出力端子は合計手段の入力端子の１つ に接続され、各データ入力端子はデータ入力信号を受信し、かつ各制御入力端子 は第１の状態および第２の状態を有する制御信号を受信し、第１の状態での制御 信号の受信はそのスイッチの出力端子がデータ入力信号を発信することを引起こ し、かつ第２の状態での制御信号の受信はそのスイッチの出力端子が論理０信号 を発信することを引起こす、プログラム可能な論理ゲート。 ８．複数個の制御信号ソースをさらに含み、各制御信号ソースは前記プログラム 可能なスイッチの単一の対応する制御信号端子に接続されて、前記プログラム可 能なスイッチに前記制御信号を供給する、請求項７に記載のゲート。 ９．前記制御信号ソースは２つの信号値を有し、かつヒューズ、アンチヒューズ 、ＥＰＲＯＭ、ＥＥＰＲＯＭ、ＲＡＭ、ＲＯＭ、シフトレジスタおよびレジスタ からなるソースのクラスから引出される、請求項８に記載のゲート。 １０．信号乗法のために入力信号のすべてまたは選択されたサブセットを受入れ るようにプログラムされることが可能なプログラム可能な論理ゲートであって、 ゲートは（ａ）複数個の入力端子と単数の出力端子とを有して、各入力端子でデ ータ入力信号または論理１入力信号を受信し、かつデータ入力信号と論理１信号 との論理積を形成し、かつこの積を出力信号としてその出力端子で発信するため の信号乗法手段と、さらに （ｂ）複数個の個々にプログラム可能なスイッチとを含み、各スイッチはデータ 入力端子、制御入力端子および出力端子を有し、各出力端子は乗法手段の入力端 子の１つに接続され、各データ入力端子はデータ入力信号を受信し、かつ各制御 入力端子は第１の状態および第２の状態を有する制御信号を受信し、第１の状態 での制御信号の受信はそのスイッチの出力端子がデータ入力信号を発信すること を引起こし、かつ第２の状態での制御信号の受信はそのスイッチの出力端子が論 理１信号を発信することを引起こし、各前記プログラム可能なスイッチは、 （１）入力端子、パス端子および出力端子を有する第１のチャネル型の第１のパ ストランジスタを含み、トランジスタはその入力端子で前記データ入力信号を受 信し、そのパス端子で前記制御信号を受信し、かつその出力端子は前記乗法手段 の前記入力端子の１つに接続され、さらに（２）第１のパストランジスタと同一 のチャネル型および同一の端子を有する第２のパストランジスタを含み、その入 力端子は論理１信号に接続され、そのパス端子で前記制御信号の論理補数を受信 し、かつその出力端子は第１のパストランジスタの出力端子に接続される、プロ グラム可能な論理ゲート。 １１．複数個の制御信号ソースをさらに含み、各制御信号ソースは前記プログラ ム可能なスイッチの単一の対応する制御入力端子に接続されて、前記プログラム 可能なスイッチに前記制御信号を供給する、請求項１０に記載のゲート。 １２．前記制御信号ソースは２つの信号値を有し、かつヒューズ、アンチヒュー ズ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、ＲＡＭ、ＲＯＭ、シフトレジスタおよびレジス タからなるソースのクラスから引出される、請求項９に記載のゲート。 １３．信号乗法のために入力信号のすべてまたは選択されたサブセットを受入れ るようにプログラムされることが可能なプログラム可能な論理ゲートであって、 ゲートは（ａ）複数個の入力端子と単数の出力端子とを有して各入力端子でデー タ入力信号または論理１入力信号を受信し、かつデータ入力信号と論理１信号と の論理積を形成し、かつこの積を出力信号としてその出力端子で発信するための 信号乗法手段と、さらに （ｂ）複数個の個々にプログラム可能なスイッチとを含み、各スイッチはデータ 入力端子、制御入力端子および出力端子を有し、各出力端子は乗法手段の入力端 子の１つに接続され、各データ入力端子はデータ入力信号を受信し、かつ各制御 入力端子は第１の快態および第２の状態を有する制御信号を受信し、第１の状態 での制御信号の受信はそのスイッチの出力端子がデータ入力信号を発信すること を引起こし、かつ第２の状態での制御信号の受信はそのスイッチの出力端子が論 理１信号を発信することを引起こし、各前記プログラム可能なスイッチは、 （１）入力端子、パス端子および出力端子を有する第１のチャネル型の第１のパ ストランジスタを含み、トランジスタはその入力端子で前記データ入力信号を受 信し、そのパス端子で前記制御信号を受信し、かつその出力端子は前記乗法手段 の前記入力端子の１つに接続され、さらに（２）第１のチャネル型と逆であって 、かつ第１のパストランジスタと同一の端子を有する第２のチャネル型の第２の パストランジスタを含み、その入力端子は論理１信号に接続され、そのパス端子 で前記制御信号を受信し、かつその出力端子は第１のパストランジスタの出力端 子に接続される、プログラム可能な論理ゲート。 １４．複数個の制御信号ソースをさらに含み、各制御信号ソースは前記プログラ ム可能なスイッチの単一の対応する制御入力端子に接続されて、前記プログラム 可能なスイッチに前記制御信号を供給する、請求項１３に記載のゲート。 １５．前記制御信号ソースは２つの信号値を有し、かつヒューズ、アンチヒュー ズ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、ＲＡＭ、ＲＯＭ、シフトレジスタおよびレジス タからなるソースのクラスから引出される、請求項１４に記載のゲート。 １６．信号乗法のために入力信号のすべてまたは選択されたサブセットを受入れ るようにプログラムされることが可能なプログラム可能な論理ゲートであって、 ゲートは（ａ）複数個の入力端子と単数の出力端子とを有して、各入力端子でデ ータ入力信号または論理１入力信号を受信し、かつデータ入力信号と論理１信号 との論理積を形成し、かつこの積を出力信号としてその出力端子で発信するため の信号乗法手段を含み、前記信号乗法手段は前記複数個のプログラム可能なスイ ッチで受信された前記制御信号の状態に関係なく入力信号を受入れる少なくとも １つのプログラム不可の入力端子をさらに含み、さらに（ｂ）複数個の個々にプ ログラム可能なスイッチを含み、各スイッチはデータ入力端子、制御入力端子お よび出力端子を有し、各出力端子は乗法手段の入力端子の１つに接続され、各デ ータ入力端子はデータ入力信号を受信し、かつ各制御入力端子は第１の状態およ び第２の状態を有する制御信号を受信し、第１の状態での制御信号の受信はその スイッチの出力端子がデータ入力信号を発信することを引起こし、かつ第２の状 態での制御信号の受信はそのスイッチの出力端子が論理１信号を発信することを 引起こす、プログラム可能な論理ゲート。 １７．複数個の制御信号ソースをさらに含み、各制御信号ソースは前記プログラ ム可能なスイッチの単一の対応する制御入力端子に接続されて、前記プログラム 可能なスイッチに前記制御信号を供給する、請求項１６に記載のゲート。 １８．前記制御信号ソースは２つの信号値を有し、かつヒューズ、アンチヒュー ズ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、ＲＡＭ、ＲＯＭ、シフトレジスタおよびレジス タからなるソースのクラスから引出される、請求項１７に記載のゲート。 １９．少なくとも１つの論理ゲートを有して、１組の信号の排他的ＯＲ機能を形 成するための排他的ＯＲ論理手段と、さらに 論理ゲートをプログラムして入力信号のすべてまたは選択されたサブセットを受 入れるための手段とを含み、排他的ＯＲ論理手段は入力信号を受信するための入 力ライン手段を有する、プログラム可能な論理装置。 ２０．信号合計のために入力信号のすべてまたは選択されたサブセットを受入れ るようにプログラムされることが可能なプログラム可能な論理ゲートであって、 ゲートは複数個の入力端子と単数の出力端子とを有して各入力端子でデータ入力 信号または論理０入力信号を受信し、かつその入力信号から排他的ＯＲ信号を形 成し、かつこの排他的ＯＲ信号を出力信号としてその出力端子で発信するための 排他的ＯＲ信号形成手段と、さらに 複数個の個々にプログラム可能なスイッチとを含み、各スイッチはデータ入力端 子、制御入力端子および出力端子を有し、各出力端子は排他的ＯＲ信号形成手段 の入力端子の１つに接続され、各データ入力端子はデータ入力信号を受信し、か つ各制御入力端子は第１の状態および第２の状態を有する制御信号を受信し、第 １の状態での制御信号の受信はそのスイッチの出力端子がデータ入力信号を発信 することを引起こし、かつ第２の状態での制御信号の受信はそのスイッチの出力 端子が論理０信号を発信することを引起こす、プログラム可能な論理ゲート。 ２１．前記プログラム可能なスイッチは、入力端子、パス端子および出力端子を 有する第１のチャネル型の第１のパストランジスタを含み、トランジスタはその 入力端子で前記データ入力信号を受信し、そのパス端子で前記制御信号を受信し 、かつその出力端子は前記合計手段の前記入力端子の１つに接続され、さらに第 １のパストランジスタと同一のチャネル型および同一の端子を有する第２のパス トランジスタを含み、その入力端子は論理０信号に接続され、そのパス端子で前 記制御信号の論理補数を受信し、かつその出力端子は第１のパストランジスタの 出力端子に接続される、請求項２０に記載のゲート。 ２２．前記プログラム可能なスイッチは、入力端子、パス端子および出力端子を 有する第１のチャネル型の第１のパストランジスタを含み、トランジスタはその 入力端子で前記データ入力信号を受信し、そのパス端子で前記制御信号を受信し 、かつその出力端子は前記合計手段の前記入力端子の１つに接続され、さらに第 １のチャネル型と逆であって、かつ第１のパストランジスタと同一の端子を有す る第２のチャネル型の第２のパストランジスタを含み、その入力端子は論理０信 号に接続され、そのパス端子で前記制御信号を受信し、かつその出力端子は第１ のパストランジスタの出力端子に接続される第２のパストランジスタを含む、請 求項２０に記載のゲート。 ２３．前記排他的ＯＲ信号形成手段は前記複数個のプログラム可能なスイッチで 受信された前記制御信号の状態に関係なく入力信号を受入れる少なくとも１つの プログラム不可の入力端子をさらに含む、請求項２０に記載のゲート。 ２４．複数個の制御信号ソースをさらに含み、各制御信号ソースは前記プログラ ム可能なスイッチの単一の対応する制御入力端子に接続されて、前記プログラム 可能なスイッチに前記制御信号を供給する、請求項２０に記載のゲート。 ２５．前記制御信号ソースは２つの信号値を有し、かつヒューズ、アンチヒュー ズ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、ＲＡＭ、ＲＯＭ、シフトレジスタおよびレジス タからなるソースのクラスから引出される、請求項２４に記載のゲート。 ２６．そこでｉ＝１、２、．．．、ｍと数字がつけられるｍ個の入力信号Ａｉを 受信するためのｍ個の入力端子を有し、ｉ＝１、２、．．．、ｍと数字がつけら れて、ｍは正の整数であるｍ個の制御入力信号Ｃｉを受信するためのｍ個の制御 入力端子を有し、かつ論理積出力信号０ｌ＝（Ｃ１．Ａ１＋Ｃ１＊）．（Ｃ２． Ａ２＋Ｃ２＊）．．．（Ｃｍ．Ａｍ＋Ｃｍ＊）を発信する出力端子を有する第１ のプログラム可能なＡＮＤゲートを含み、前記入力信号Ａｉの少なくとも２つは 同一であり、 そこでｊ＝１、２、．．．、ｎと数字がつけられるｎ個の入力信号Ｂｊを受信す るためのｎ個の入力端子を有し、ｊ＝１、２、．．．、ｎと数字がつけられて、 ｎは正の整数であるｎ個の制御入力信号を受信するためのｎ個の制御入力端子を 有し、かつ論理積出力信号０２＝（Ｄ１．Ｂ１十Ｄ１＊）．（Ｄ２．Ｂ２＋Ｄ２ ＊）．．．（Ｄｎ．Ｂｎ＋Ｄｎ＊）を発信する出力端子を有する第２のプログラ ム可能なＡＮＤゲートと、さらに 信号０１および０２を受信するための少なくとも第１および第２の入力端子を有 し、制御入力信号Ｅ１およびＥ２を受信するための少なくとも２つの制御入力端 子を有し、かつ論理和出力信号０３＝Ｅ１．０１＋Ｅ２．０２を発信する出力端 子を有するプログラム可能なＯＲゲートとを含む、プログラム可能な論理アレイ 。 ２７．そこでｉ＝１、２、．．．、ｍと数字がつけられたｍ個の入力信号Ａｉを 受信するためのｍ個の入力端子を有し、ｉ＝１、２、．．．、ｍと数字がつけら れ、ｍは正の整数であるｍ個の制御入力信号を受信するためのｍ個の制御入力端 子を有し、かつ論理積出力信号０１＝（Ｃ１．Ａ１＋Ｃｌ＊）．（Ｃ２．Ａ２＋ Ｃ２＊）．．．（Ｃｍ．Ａｍ＋Ｃｍ＊）を発信する出力端子を有する第１のプロ グラム可能なＡＮＤゲートを含み、前記入力信号Ａｉの少なくとも２つは同一で あり、 そこでｊ＝１、２、．．．、ｎと数字がつけられたｎ個の入力信号Ｂｊを受信す るためのｎ個の入力端子を有し、ｊ＝１、２、．．．、ｎと数字がつけられ、ｎ は正の整数であるｎ個の制御入力信号Ｄｊを受信するためのｎ個の制御入力端子 を有し、かつ論理積出力信号０２＝（Ｄ１．Ｂ１＋Ｄ１＊）．（Ｄ２．Ｂ２＋Ｄ ２＊）．．．（Ｄｎ．Ｂｎ＋Ｄｎ＊）を発信する出力端子を有する第２のプログ ラム可能なＡＮＤゲートと、さらに 信号０１および０２を受信するための少なくとも第１および第２の入力端子を有 し、かつ論理和出力信号０３＝０１＋０２を発信する出力端子を有するＯＲゲー トとを含む、プログラム可能な論理アレイ。