JPH0449848A - Switching regulator - Google Patents

Switching regulator

Info

Publication number
JPH0449848A
JPH0449848A JP15863490A JP15863490A JPH0449848A JP H0449848 A JPH0449848 A JP H0449848A JP 15863490 A JP15863490 A JP 15863490A JP 15863490 A JP15863490 A JP 15863490A JP H0449848 A JPH0449848 A JP H0449848A
Authority
JP
Japan
Prior art keywords
voltage
output
signal
circuit
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15863490A
Other languages
Japanese (ja)
Inventor
Shigeji Yamashita
茂治 山下
Kazutoshi Fuchigami
和利 渕上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Telecom Networks Ltd
Original Assignee
Fujitsu Telecom Networks Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Telecom Networks Ltd filed Critical Fujitsu Telecom Networks Ltd
Priority to JP15863490A priority Critical patent/JPH0449848A/en
Publication of JPH0449848A publication Critical patent/JPH0449848A/en
Pending legal-status Critical Current

Links

Landscapes

  • Rectifiers (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Dc-Dc Converters (AREA)

Abstract

PURPOSE:To improve a power factor and to simplify a circuit scale for stabilizing an output by integrating a power factor improving circuit with an output stabilizer. CONSTITUTION:The output voltage of a rectifying and smoothing circuit 7 is compared with a set voltage by a voltage detector 8, an error signal is applied to a multiplier 9, multiplied by a rectified output voltage, applied to an error amplifier 10, and compared with a sawtooth wave signal of a sawtooth wave generator 11 by a comparator 12. Accordingly, when a period of '1' to be output from the comparator 12 is shortened, a period in which first, second switching elements 4, 5 are simultaneously turned ON, is shortened, an energy to be stored in an inductance 3 is reduced, and the output voltage of the circuit 7 becomes a set voltage. When the period in which the elements 4, 5 are simultaneously turned ON, is lengthened, the energy stored in the inductance 3 is increased, and the output voltage becomes the set voltage.

Description

【発明の詳細な説明】 本発明は、力率を改善したスイッチングレギュレータに
関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a switching regulator with improved power factor.

交流電源から直流負荷に対して安定化した直流電圧を供
給するスイッチング1.yギブ、レータに於いては、交
流電源の交流電圧を整流し、その整流出力電圧をバイポ
ーラ・トランジスタやMOS !−ランリスタ等のスイ
ッチング素子を介L7てトランスの〜巻線線番こ加え、
そのトラ゛′スの二次巻線に誘起する電圧を整流平滑化
して、直情負荷tこ供給する直流電圧とし、その直流電
圧が設定電圧となるように、スイッチング素子のオン期
間等を制御するものである。
Switching that supplies a stabilized DC voltage from an AC power source to a DC load 1. In the y-giver, the alternating current voltage of the alternating current power supply is rectified, and the rectified output voltage is applied to a bipolar transistor or MOS! -Add the ~ winding wire number of the transformer via L7 through a switching element such as a run lister,
The voltage induced in the secondary winding of the transformer is rectified and smoothed to obtain a DC voltage to be supplied to the direct load t, and the on-period of the switching element is controlled so that the DC voltage becomes the set voltage. It is something.

又スイッチングL/ギュレータに於いては、スイッチン
グろこ伴ってパルス状の電流が流れるから、交流電圧の
基本波成分の少ない電流となり、力率が低下することに
なる。そこで、正弦波に近い電流が流れるように制御し
て、力率を改善することが要望されている。
Further, in the switching L/regulator, a pulsed current flows along with the switching scale, so the current contains less fundamental wave components of the AC voltage, and the power factor decreases. Therefore, it is desired to improve the power factor by controlling the current to flow in a manner similar to a sine wave.

[従来の技術] 従来例の力率改善構成を備えたスイッチングlノギス。[Conventional technology] A switching l caliper with a conventional power factor improvement configuration.

レークは1、例えば、第4図に示す構成を有するもので
あり、51ばダイオードD1.1〜D 14からなる整
流回路、52は一次巻線52aとりセント巻線52bと
ニー次巻線52cとからなるトラン・ス5.53は、イ
ンダクタンス、54.55は電界効果トランジスタ、5
Gは抵抗等からなる′を流検出器、57はダイオードD
15.D16とインダクタンスl−211とコンデンサ
C1lとからなる整流平滑回路、58は誤差増幅器61
と比較器62と鋸歯状波発生器(33と出カドランジス
タロ4゜65とパルス1〜ランス66等とからなる出力
安定化回路、59は基準電圧Vr2と誤差増幅器676
9とb;1器’7 Oa乗算器68と鋸歯状波発生器7
1、と出力トランジスタ72.73とからなる力率改善
回路、260は交流電源、L12.C13は入力フィル
タを構成するインダクタンスとコンデンサ、r′)17
.DlBはダイオード、CI2はコニ/デンサである。
The rake 1 has, for example, the configuration shown in FIG. 4, where 51 is a rectifier circuit consisting of diodes D1.1 to D14, and 52 is a primary winding 52a, a central winding 52b, and a knee winding 52c. A transformer 5.53 is an inductance, 54.55 is a field effect transistor, and 5
G is a current detector consisting of a resistor, etc., and 57 is a diode D.
15. A rectifying and smoothing circuit consisting of D16, an inductance l-211, and a capacitor C1l, 58 an error amplifier 61
, a comparator 62, a sawtooth wave generator (33), an output stabilizing circuit consisting of an output transistor 4°65, pulse 1 to lance 66, etc., 59 is a reference voltage Vr2 and an error amplifier 676
9 and b; 1 unit '7 Oa multiplier 68 and sawtooth wave generator 7
1, and output transistors 72 and 73; 260 is an AC power supply; L12. C13 is the inductance and capacitor that constitute the input filter, r')17
.. DlB is a diode, and CI2 is a coni/capacitor.

交流電源60の交流電圧は2、インダクタンス1.12
とjンデンザC13とからなる入力フィルタを介し、て
整流回路51に加えられて整流され、その整流出力電圧
は、インダクタンス53とダイオドD17とを介して、
41〜ランス52の一次巻線52aとりセント巻線52
bとの接続点に加えられ、電界効果トランジスタ54に
よってトランス52の一次巻線52aに流れる電流がス
イッチングされる。この一次巻線52aに流れる電流の
スイ・1.チングにより二次巻線52cに誘起された電
圧Vsは、整流平滑回路57により整流されて平温化さ
れ、直流負荷に供給する直流電圧Vdとなる。又電界効
果1−ランジスタ54がオフとなった時に、リセ・ノド
巻!52bに誘起された電圧がダイオ−F’DI8を介
して流れることにより、トランス52の鉄心の磁気飽和
を防止する為のりセントが行われる。
The AC voltage of the AC power supply 60 is 2, and the inductance is 1.12.
It is applied to the rectifier circuit 51 and rectified through an input filter consisting of a capacitor C13 and a capacitor C13, and the rectified output voltage is passed through an inductance 53 and a diode D17 to
41 to the primary winding 52a of the lance 52 and the central winding 52
The current flowing through the primary winding 52a of the transformer 52 is switched by the field effect transistor 54. The current flowing through the primary winding 52a: 1. The voltage Vs induced in the secondary winding 52c by the switching is rectified and normalized by the rectifying and smoothing circuit 57, and becomes a DC voltage Vd to be supplied to the DC load. Also, when field effect 1-ransistor 54 is turned off, lyse throat winding! As the voltage induced in the transformer 52b flows through the diode F'DI8, a voltage is applied to prevent the core of the transformer 52 from magnetic saturation.

出力安定化回路58では、誤差増幅器61により直流電
圧Vdと基準電圧Vrlとの差の誤差信号が比較器62
に加えられ、鋸歯状波発生器63からの鋸歯状波信号と
比較され、比較出力信号により出カドランジスタロ4.
65が制御されて、その出力信号により電界効果トラン
ジスタ54のオン期間が制御され、直流電圧Vdの安定
化が行われる。
In the output stabilization circuit 58, the error amplifier 61 outputs an error signal of the difference between the DC voltage Vd and the reference voltage Vrl to the comparator 62.
and is compared with the sawtooth signal from the sawtooth generator 63, and the comparison output signal causes the output transistor 4.
65 is controlled, and the on-period of the field effect transistor 54 is controlled by its output signal, thereby stabilizing the DC voltage Vd.

又電界効果トランジスタ55がオンとなると、インダク
タンス53にこの電界効果トランジスタ55を介し7 
を流が流れてエネルギが蓄積され、電界効果1〜ランジ
スタ55がオフとなると、インダクタンス53に蓄積さ
れたエネルギにより、ダイオードD17を介してコンデ
ンサCI2が充電される。このコンデンサC12の充電
電圧が、オンとなった電界効果トランジスタ54を介し
て、トランス52の一巻線綿52aに加えられる。
Further, when the field effect transistor 55 is turned on, the inductance 7 is passed through the field effect transistor 55 to the inductance 53.
When a current flows and energy is stored, and field effect 1 to transistor 55 are turned off, capacitor CI2 is charged by the energy stored in inductance 53 via diode D17. The charging voltage of the capacitor C12 is applied to the single winding 52a of the transformer 52 via the turned-on field effect transistor 54.

又コンデンサC12の端子電圧Vcと基1!電圧Vr2
との誤差信号が誤差増幅器67から乗算器68に加えら
れ、整流回路51で全波整流された整流出力電圧と乗算
され、誤差増幅器61m乗算出力信号と電滓検出器56
の検出出力信号とが加えられ、差分信号が比較器10L
こ加えられて、鋸歯状波発生器71の鋸歯状波信号と比
較され、比較出力信号により出力トランシースタ72,
73が制御され、その出力信号によりコンデンサC12
の端子電圧VC2が設定値となるようCコミ界効果トラ
ンジスタ55のオン期間が制御される。それによって、
交流電源60から供給される電流が正弦波に近づくこと
になり、力率が改善される。
Also, the terminal voltage Vc of capacitor C12 and base 1! Voltage Vr2
The error signal from the error amplifier 67 is applied to the multiplier 68, where it is multiplied by the rectified output voltage that has been full-wave rectified by the rectifier circuit 51, and the error signal from the error amplifier 61m is applied to the multiplier output signal from the slag detector 56.
is added to the detection output signal, and the difference signal is sent to the comparator 10L
The output transceivers 72,
73 is controlled, and its output signal causes the capacitor C12 to
The on-period of the C-comi field effect transistor 55 is controlled so that the terminal voltage VC2 of VC2 becomes the set value. Thereby,
The current supplied from the AC power supply 60 approaches a sine wave, and the power factor is improved.

第5図は従来例の動作説明図であり、整流回路51によ
り全波整流された整流出力電圧aが(a)に示す場合、
コンデンサCI2の端子電圧Vcと基準電圧Vr2との
差分と、整流出力電圧aとを乗算器68により乗算する
と、例えば、(ロ)に示す波形となる。この乗算出力信
号すと電流検出器56の検出出力信号との差分と鋸歯状
波発生器71の鋸歯状波信号Cとは、例えば、(C)に
示す波形となる。従って、比較器70の出力信号dは(
d)に示すものとなり、この出力信号dにより出力トラ
ンジスタ72.73のオン、オフが制御され、それに従
って電界効果トランジスタ550オン、オフが制御され
る。
FIG. 5 is an explanatory diagram of the operation of the conventional example, and when the rectified output voltage a full-wave rectified by the rectifier circuit 51 is shown in (a),
When the difference between the terminal voltage Vc of the capacitor CI2 and the reference voltage Vr2 is multiplied by the rectified output voltage a by the multiplier 68, the waveform shown in (b) is obtained, for example. The difference between this multiplication output signal and the detection output signal of the current detector 56 and the sawtooth wave signal C of the sawtooth wave generator 71 have a waveform shown in (C), for example. Therefore, the output signal d of the comparator 70 is (
This output signal d controls the on/off state of the output transistors 72 and 73, and accordingly controls the on/off state of the field effect transistor 550.

この時、電界効果トランジスタ55のオフ期間をTof
f、鋸歯状波発生器71の鋸歯状波信号Cの周期をT、
整流回路51の整流出力電圧を■とすると、コンデンサ
C12の端子電圧Vcは、Vc−(TI/To f f
)−Vとなる。従って、コンデンサC12の端子電圧V
cが上昇した時は、電界効果トランジスタ55のオフ期
間Toffを長くし、反対にコンデンサCI2の端子電
圧Vcが低下した時は、電界効果トランジスタ55のオ
フ期間Toffを短くするように制御することになる。
At this time, the off period of the field effect transistor 55 is set as Tof.
f, the period of the sawtooth wave signal C of the sawtooth wave generator 71 is T,
Assuming that the rectified output voltage of the rectifier circuit 51 is ■, the terminal voltage Vc of the capacitor C12 is Vc-(TI/To f f
)-V. Therefore, the terminal voltage V of capacitor C12
When c increases, the off-period Toff of the field-effect transistor 55 is lengthened, and when the terminal voltage Vc of the capacitor CI2 decreases, the off-period Toff of the field-effect transistor 55 is controlled to be shortened. Become.

それによって、交流電源60から供給される電流eは、
(e)に示すように、正弦波に近いものとなり、力率を
改善することができる。
As a result, the current e supplied from the AC power supply 60 is
As shown in (e), the wave becomes close to a sine wave, and the power factor can be improved.

又げ)は鋸歯状波発生器63の鋸歯状波信号fと誤差増
幅器61の出力信号との一例を示し、比較器62からは
、鋸歯状波信号fのレベルが誤差信号のレベルより高い
時に“lo“となる信号gが出力される。(g)はこの
信号gを示すものである。又(5)は電界効果トランジ
スタ54のドレイン・ソース間電圧Vds、(i)はダ
イオードD15.  D16による整流出力電圧Vtを
示す。
Fig. 3) shows an example of the sawtooth wave signal f of the sawtooth wave generator 63 and the output signal of the error amplifier 61. A signal g that becomes "lo" is output. (g) shows this signal g. Further, (5) is the drain-source voltage Vds of the field effect transistor 54, and (i) is the diode D15. The rectified output voltage Vt due to D16 is shown.

この場合の鋸歯状波発生器63の鋸歯状波信号fの周期
をT2とし、電界効果トランジスタ54のオン期間をT
onとすると、直流電圧Vdは、Vd= (Ton/T
2)  ・Vtとなる。従って、直流電圧Vdが上昇し
た時は、オン期間Tonを短くし、反対に直流電圧Vd
が低下した時は、オン期間Tonを長くするように、電
界効果トランジスタ54を制御することになる。
In this case, the period of the sawtooth wave signal f of the sawtooth wave generator 63 is T2, and the on period of the field effect transistor 54 is T2.
When it is on, the DC voltage Vd is Vd= (Ton/T
2) ・Vt. Therefore, when the DC voltage Vd increases, the on-period Ton is shortened and, conversely, the DC voltage Vd
When the on-period Ton decreases, the field effect transistor 54 is controlled to lengthen the on-period Ton.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

前述の従来例のスイッチングレギュレータは、スイッチ
ングに伴うパルス状の入力電流を、インダクタンス53
とコンデンサC12と電界効果トランジスタ55と力率
改善回路59とを用いて連続的な電流とし、交流電源6
0から見た力率を改善するものであるが、出力安定化回
路58と力率改善回路59とにそれぞれ鋸歯状波発生器
63゜71を設けており、又誤差増幅器や比較器等を設
けているから、回路規模が大きくなり、コストアップと
なる欠点があった。
The conventional switching regulator described above transfers the pulse-like input current associated with switching to an inductance 53.
A continuous current is generated using the capacitor C12, the field effect transistor 55, and the power factor correction circuit 59, and the AC power source 6
The output stabilizing circuit 58 and the power factor correcting circuit 59 are each provided with sawtooth wave generators 63 and 71, and are also provided with an error amplifier, a comparator, etc. This has the drawback of increasing the circuit scale and increasing costs.

本発明は、力率改善及び出力安定化の為の回路規模を簡
単化することを目的とするものである。
The present invention aims to simplify the circuit scale for power factor improvement and output stabilization.

〔課題を解決するための手段〕[Means to solve the problem]

本発明のスイッチングレギュレータは、力率改善回路と
出力安定化回路とを統合として、回路規模を簡単化した
ものであり、第1図を参照して説明する。
The switching regulator of the present invention has a simplified circuit scale by integrating a power factor correction circuit and an output stabilization circuit, and will be explained with reference to FIG.

交流電源の交流電圧を整流する整流回路1の整流出力電
圧を、トランス2の一次巻線2aとリセット巻線2bと
の接続点に、インダクタンス3を介して加え、トランス
2の一次巻線2aに流れる電流をスイッチングする第1
のスイッチング素子4と、リセット巻線2bに流れる電
流をスイッチングする第2のスイッチング素子5と、整
流回路1の出力電流を検出する抵抗等からなる電流検出
器6と、トランス2の二次巻線2cに誘起した電圧を整
流して平滑化する整流平滑回路7と、この整流平滑回路
7の出力電圧を設定電圧と比較して誤差信号を出力する
出力電圧検出回路8と、この出力電圧検出回路8の誤差
信号と整流回路1の整流出力電圧との乗算を行う乗算器
9と、この乗算器9の乗算出力信号と電流検出器6の検
出出力信号との差を出力する誤差増幅器10と、この誤
差増幅器10の出力信号と鋸歯状波発生器11の鋸歯状
波信号とを比較する比較器12と、鋸歯状波信号に同期
して反転動作を行うフリップフロップ13と、このフリ
ップフロップ13の正負の出力端子Q、 Qの出力信号
と比較器12の比較出力信号との論理和信号により、第
1、第2のスイッチング素子4.5を制御するオア回路
14.15とを備えているものである。
The rectified output voltage of the rectifier circuit 1 that rectifies the AC voltage of the AC power supply is applied to the connection point between the primary winding 2a and the reset winding 2b of the transformer 2 via the inductance 3, and the rectified output voltage is applied to the primary winding 2a of the transformer 2. The first switch switches the flowing current.
a second switching element 5 that switches the current flowing through the reset winding 2b, a current detector 6 consisting of a resistor, etc. that detects the output current of the rectifier circuit 1, and a secondary winding of the transformer 2. 2c, an output voltage detection circuit 8 that compares the output voltage of this rectification and smoothing circuit 7 with a set voltage and outputs an error signal, and this output voltage detection circuit. a multiplier 9 that multiplies the error signal of 8 by the rectified output voltage of the rectifier circuit 1; an error amplifier 10 that outputs the difference between the multiplication output signal of the multiplier 9 and the detection output signal of the current detector 6; A comparator 12 that compares the output signal of the error amplifier 10 and the sawtooth wave signal of the sawtooth wave generator 11, a flip-flop 13 that performs an inverting operation in synchronization with the sawtooth wave signal, and a An OR circuit 14.15 that controls the first and second switching elements 4.5 by the OR signal of the output signals of the positive and negative output terminals Q and Q and the comparison output signal of the comparator 12. It is.

〔作用〕[Effect]

鋸歯状波発生器11からの鋸歯状波信号が比較器12に
入力されると共に、その鋸歯状波信号に同期した信号が
フリップフロップ13に加えられ、フリップフロップ1
3の出力端子Q、 Qの出力信号はパ1″、 0”を反
転することになる。この時、比較器12の出力信号が“
1”であると、第1、第2のスイッチング素子4,5は
同時にオンとなり、トランス2の一次巻線2aとリセッ
ト巻線2bとにインダクタンス3を介して電流が流れ、
一次巻線2aとリセット巻線2bとに流れる電流による
磁束は互いに打ち消し合うので、二次巻線2cには電圧
は誘起されず、インダクタンス3にエネルギが蓄積され
る。
The sawtooth wave signal from the sawtooth wave generator 11 is input to the comparator 12, and a signal synchronized with the sawtooth wave signal is applied to the flip-flop 13.
The output signals of output terminals Q and Q of 3 are the inversions of 1'' and 0''. At this time, the output signal of the comparator 12 is “
1'', the first and second switching elements 4 and 5 are turned on at the same time, and current flows through the inductance 3 to the primary winding 2a and reset winding 2b of the transformer 2.
Since the magnetic fluxes caused by the currents flowing through the primary winding 2a and the reset winding 2b cancel each other out, no voltage is induced in the secondary winding 2c, and energy is stored in the inductance 3.

比較器12の出力信号がパ0”の時は、フリップフロッ
プ13の出力端子Q、 Qの何れか一方の出力信号がパ
1”となり、例えば、出力端子Qの出力信号が“1”の
場合、スイッチング素子5はオフとなるが、スイッチン
グ素子4のオン状態が継続し、インダクタンス3の蓄積
エネルギがトランス2の一次巻線2aに供給され、二次
巻線2cに電圧が誘起される。又フリップフロップ13
の出力端子Qの出力信号が1”の場合は、スイッチング
素子4がオフとなるが、スイッチング素子5のオン状態
が継続し、インダクタンス3の蓄積エネルギがトランス
2のリセット巻線2bに供給され、二次巻線2cに電圧
が誘起される。
When the output signal of the comparator 12 is "P0", the output signal of either output terminal Q or Q of the flip-flop 13 becomes "P1". For example, when the output signal of the output terminal Q is "1" , the switching element 5 is turned off, but the switching element 4 continues to be on, the energy stored in the inductance 3 is supplied to the primary winding 2a of the transformer 2, and a voltage is induced in the secondary winding 2c. Also flip flop 13
When the output signal at the output terminal Q of is 1'', the switching element 4 is turned off, but the switching element 5 continues to be on, and the energy stored in the inductance 3 is supplied to the reset winding 2b of the transformer 2. A voltage is induced in the secondary winding 2c.

又整流平滑回路7の出力電圧が出力電圧検出回路8に於
いて設定電圧と比較され、誤差信号が乗算器9に加えら
れて、整流回路lの整流出力電圧と乗算され、その乗算
出力信号と電流検出器6の検出出力信号とが誤差増幅器
10に加えられ、比較器12に於いて鋸歯状波発生器1
1の鋸歯状波信号と比較されるから、整流平滑回路7の
出力電圧が設定電圧より上昇すると、誤差信号が大きく
なり、乗算器90乗算出力信号も大きくなり、誤差増幅
器10の出力信号も大きくなる。従って、比較器12か
ら出力される″1“の期間が短くなり、第1.第2のス
イッチング素子4,5が同時にオンとなる期間が短くな
り、インダクタンス3に蓄積されるエネルギも小さくな
るから、整流平滑回路7の出力電圧が設定電圧となる。
Further, the output voltage of the rectifying and smoothing circuit 7 is compared with a set voltage in the output voltage detecting circuit 8, and the error signal is added to the multiplier 9, where it is multiplied by the rectified output voltage of the rectifying circuit 1, and the multiplied output signal is The detection output signal of the current detector 6 is applied to the error amplifier 10, and the output signal of the sawtooth wave generator 1 is applied to the comparator 12.
1, so when the output voltage of the rectifying and smoothing circuit 7 rises above the set voltage, the error signal increases, the multiplier output signal of the multiplier 90 also increases, and the output signal of the error amplifier 10 also increases. Become. Therefore, the period of "1" output from the comparator 12 is shortened, and the period of "1" output from the comparator 12 is shortened. Since the period during which the second switching elements 4 and 5 are simultaneously turned on becomes shorter and the energy stored in the inductance 3 also becomes smaller, the output voltage of the rectifying and smoothing circuit 7 becomes the set voltage.

又出力電圧が設定電圧より低下した場合は、前述の場合
と反対となり、第1.第2のスイッチング素子45が同
時にオンとなる期間が長くなり、インダクタンス3に蓄
積されるエネルギも大きくなって、出力電圧は設定電圧
となる。
Also, if the output voltage falls below the set voltage, the situation is opposite to the above case, and the first. The period during which the second switching element 45 is simultaneously turned on becomes longer, the energy stored in the inductance 3 also becomes larger, and the output voltage becomes the set voltage.

従って、スイッチングによりパルス状の電流を、インダ
クタンス3に蓄積されるエネルギの放出により供給し、
インダクタンス3には交流波形に対応した電流を流すこ
とができるので、力率を改善することができる。又第1
.第2のスイッチング素子4,50オン期間を制御する
ことにより、出力電圧を安定化することができる。
Therefore, a pulsed current is supplied by switching by releasing the energy stored in the inductance 3,
Since a current corresponding to the AC waveform can be passed through the inductance 3, the power factor can be improved. Also the first
.. By controlling the on-periods of the second switching elements 4 and 50, the output voltage can be stabilized.

〔実施例〕〔Example〕

以下図面を参照して本発明の実施例にっし・て詳細ムこ
説明する。
Embodiments of the present invention will be described in detail below with reference to the drawings.

第2図は本発明の実施例の回路図であり、2】はダイオ
−1’Dl〜D4からなる整流回路、22は一次巻線2
2a、リセット巻紘22b、二次巻線22cからなるト
ランス、23はインダクタンス、24.25は第1.第
2のスイ・ノチング素子としての電界効果トランジスタ
、26は抵抗等からなる電流検出器、27はダイオード
D5.D6インダクタンスL、コンテχ/ザC1からな
る整流平滑回路、28は誤差増幅器39、比較器40.
ホトカプラ41.i準電圧42等からなる出力電圧検出
回路、29は乗算器、30は誤差増幅器、31は鋸歯状
波発生器、32は比較器、33はフリップフロップ、3
4.35はオア回路、36は交流電源、37.38は入
力フィルタを構成するインダクタンス及びコンデンサ、
R1,R2は抵抗。
FIG. 2 is a circuit diagram of an embodiment of the present invention, where 2] is a rectifier circuit consisting of diodes 1'Dl to D4, and 22 is a primary winding 2.
2a, a transformer consisting of a reset winding 22b and a secondary winding 22c, 23 an inductance, 24.25 a first . 26 is a current detector consisting of a resistor, etc.; 27 is a diode D5. 28 is an error amplifier 39, a comparator 40.
Photocoupler 41. An output voltage detection circuit consisting of an i quasi-voltage 42, etc., 29 a multiplier, 30 an error amplifier, 31 a sawtooth wave generator, 32 a comparator, 33 a flip-flop, 3
4.35 is an OR circuit, 36 is an AC power supply, 37.38 is an inductance and a capacitor that constitute an input filter,
R1 and R2 are resistors.

C2はコンデンサである。C2 is a capacitor.

交流電源36の交流電圧が入力フィルタを介して整流回
路21に加えられて整流され、インダクタンス23を介
してトランス22の一次巻線22aとリセット巻線22
bとの接続点に加えられ、トランス22の二次巻線22
cに誘起された電圧は、整流平滑口127により整流さ
れて平滑化され、直流電圧Vdが直流負荷に供給される
。この直流電圧Vdは、電界効果トランジスタ24のオ
ン期間を制御することにより安定化される。このような
動作は従来例と同様である。
The AC voltage from the AC power supply 36 is applied to the rectifier circuit 21 via the input filter, where it is rectified, and then connected via the inductance 23 to the primary winding 22a of the transformer 22 and the reset winding 22.
b, and the secondary winding 22 of the transformer 22
The voltage induced in c is rectified and smoothed by the rectifying and smoothing port 127, and the DC voltage Vd is supplied to the DC load. This DC voltage Vd is stabilized by controlling the on period of the field effect transistor 24. Such operation is similar to the conventional example.

本発明に於いては、前述のように、力率改善回路と出力
安定化回路とを統合したものであり、出力電圧検出回路
28により直流電圧Vdと基準電圧42との差を示す誤
差信号が求められ、乗算器29により整流出力電圧と乗
算され、その乗算出力信号と電流検出器26の検出出力
信号との差信号が比較器32に加えられ、鋸歯状波発生
器31の鋸歯状波信号と比較され、比較器32からの差
信号レベルが鋸歯状波信号レベルより大きい時に“1゛
°の信号が出力される。この“″1パの比較出力信号は
、出力電圧検出回路28による誤差信号の大きさと、整
流出力電圧波形と、整流出力電流の大きさとに対応した
ものとなる。
In the present invention, as described above, the power factor correction circuit and the output stabilization circuit are integrated, and the output voltage detection circuit 28 generates an error signal indicating the difference between the DC voltage Vd and the reference voltage 42. The difference signal between the multiplied output signal and the detection output signal of the current detector 26 is applied to the comparator 32, and the sawtooth wave signal of the sawtooth wave generator 31 is When the difference signal level from the comparator 32 is higher than the sawtooth wave signal level, a signal of "1°" is output. It corresponds to the magnitude of the signal, the rectified output voltage waveform, and the magnitude of the rectified output current.

又鋸歯状波信号は、コンデンサC2と抵抗R1゜R2と
による微分回路により微分され、その微分出力信号がフ
リップフロップ33のクロック端子CKに加えられるか
ら、フリップフロップ33の出力端子Q、 Qの11+
ZIIQ”は、鋸歯状波信号の周期に従って反転される
。なお、フリップフロップ33のクロック端子CKに加
えるクロック信号は、鋸歯状波信号の立下りに同期にし
たものであれば良いので、他の手段によって形成するこ
とも可能である。
Further, the sawtooth wave signal is differentiated by a differentiating circuit including a capacitor C2 and a resistor R1°R2, and the differentiated output signal is applied to the clock terminal CK of the flip-flop 33, so that the output terminals Q and 11+ of the flip-flop 33 are
ZIIQ" is inverted according to the period of the sawtooth wave signal. Note that the clock signal applied to the clock terminal CK of the flip-flop 33 only needs to be synchronized with the falling edge of the sawtooth wave signal. It is also possible to form it by means.

又オア回路34からフリップフロップ33の出力端子Q
の出力信号と比較器32の比較出力信号とが電界効果ト
ランジスタ25のゲートに加えられ、又オア回135か
らフリップフロップ33の出力端子Qの出力信号と比較
器32の比較出力信号とが電界効果トランジスタ24の
ゲートに加えられる。従って、°°1”の比較器32の
比較出力信号により、電界効果トランジスタ24.25
は同時にオンとなり、トランス22の一次巻線22aに
電流I、が流れ、リセット巻線22bに電流I2が流れ
る。この場合、電流I、、1.による磁束は互いに打ち
消し合う方向となるから、二次巻線には電圧が誘起され
ない。そして、インダクタンス23には、I+ +Iz
−ILの電流が流れてエネルギが蓄積される。
Also, from the OR circuit 34 to the output terminal Q of the flip-flop 33
The output signal of the output terminal Q of the flip-flop 33 and the comparison output signal of the comparator 32 are applied from the OR circuit 135 to the gate of the field effect transistor 25, and the comparison output signal of the comparator 32 is applied to the gate of the field effect transistor 25. applied to the gate of transistor 24. Therefore, the comparison output signal of the comparator 32 of °°1" causes the field effect transistor 24.25
are simultaneously turned on, current I flows through the primary winding 22a of the transformer 22, and current I2 flows through the reset winding 22b. In this case, the current I,,1. Since the magnetic fluxes due to the above directions cancel each other out, no voltage is induced in the secondary winding. And the inductance 23 has I+ +Iz
-IL current flows and energy is stored.

次に比較器32の比較出力信号が°″OI+となり、且
つフリップフロップ33の出力端子Qの出力信号が°’
o”、出力端子Qの出力信号が111 I+の時、電界
効果トランジスタ24はオンを継続し、電界効果トラン
ジスタ25はオフとなり、インダクタンス23の蓄積エ
ネルギがトランス22の一次巻線22aに供給されるか
ら、二次巻線22cに電圧が誘起される。
Next, the comparison output signal of the comparator 32 becomes °"OI+, and the output signal of the output terminal Q of the flip-flop 33 becomes °'
o'', when the output signal at the output terminal Q is 111 I+, the field effect transistor 24 continues to be on, the field effect transistor 25 is turned off, and the energy stored in the inductance 23 is supplied to the primary winding 22a of the transformer 22. , a voltage is induced in the secondary winding 22c.

次に比較器32の比較出力信号が“1”となって電男効
果トランジスタ24.25が同時にオンとなり、次に比
較器32の比較出力信号がO°“となると、フリップフ
ロップ33は反転動作しているから、フリップフロップ
33の出力端子Qは“1”、出力端子Qは“′0゛とな
り、電界効果トランジスタ24はオフとなるが、電界効
果トランジスタ25はオンを継続し、インダクタンス2
3の蓄積エネルギがリセット巻線22bに供給され、ト
ランス22の鉄心の磁気飽和を防止する為のりセントが
行われると共に、二次巻線22cに電圧が誘起される。
Next, the comparison output signal of the comparator 32 becomes "1" and the electron effect transistors 24 and 25 are turned on at the same time. Next, when the comparison output signal of the comparator 32 becomes "0°", the flip-flop 33 performs an inversion operation. Therefore, the output terminal Q of the flip-flop 33 becomes "1", the output terminal Q becomes "'0", and the field effect transistor 24 turns off, but the field effect transistor 25 continues to turn on, and the inductance 2
The stored energy of 3 is supplied to the reset winding 22b, a voltage is induced in the secondary winding 22c, and a voltage is induced in the secondary winding 22c.

前述の動作を繰り返すことにより、直流電圧Vdの安定
化を行わせると共に、インダクタンス23によるエネル
ギの蓄積、放8により、整流出力電流を交流波形に対応
して変化させることができるから、交流電源36から見
た力率を改善することができる。
By repeating the above-mentioned operation, the DC voltage Vd is stabilized, and the rectified output current can be changed in accordance with the AC waveform by storing and discharging energy by the inductance 23. Therefore, the AC power supply 36 It is possible to improve the power factor seen from

第3図は本発明の実施例の動作説明図であり、(a)は
鋸歯状波信号a1と誤差増幅器30の出力信号a2とを
示し、(b)は鋸歯状波信号a1に同期したクロック信
号、(C)、 (d)はフリップフロップ33の出力端
子Q、 Q、(e)は比較器32の比較出力信号、げ)
はオア回路35の出力信号、(9)はオア回路34の出
力信号、(5)は電界効果トランジスタ24を介して流
れる電流1 、 、(i)は電界効果トランジスタ25
を介して流れる電流1.0−例を示す7(b)に示すク
ロック信号は、鋸歯状波発生器31の鋸歯状波信号a、
を、第2図に示すような微分回路により微分して得るこ
とも可能であり1、このクロック信号によりフリップフ
ロップ33の出力端子Q、  Qの出力信号は、(C)
、 (d)に示すように、鋸歯状波信号に同期して反転
する。又比較器32の出力信号は、誤差増幅器30の出
力信号a、のレベルが鋸歯状波信号a1のレベルより大
きい時に、“1”となる場合を示し、この“1”の期間
に、電界効果トランジスタ24.25が同時にオンとな
り、インダクタンス23にエネルギが蓄積される。
FIG. 3 is an explanatory diagram of the operation of the embodiment of the present invention, in which (a) shows the sawtooth wave signal a1 and the output signal a2 of the error amplifier 30, and (b) shows a clock synchronized with the sawtooth wave signal a1. (C) and (d) are the output terminals Q and Q of the flip-flop 33, and (e) is the comparison output signal of the comparator 32.
is the output signal of the OR circuit 35, (9) is the output signal of the OR circuit 34, (5) is the current flowing through the field effect transistor 24, , (i) is the output signal of the field effect transistor 25
A current 1.0 flowing through the clock signal shown in example 7(b) is the sawtooth signal a of the sawtooth generator 31,
It is also possible to obtain it by differentiating it using a differentiating circuit as shown in Fig. 2.1, With this clock signal, the output signal of the output terminals Q and Q of the flip-flop 33 is expressed as (C).
, as shown in (d), is inverted in synchronization with the sawtooth signal. The output signal of the comparator 32 is "1" when the level of the output signal a of the error amplifier 30 is higher than the level of the sawtooth signal a1, and during this "1" period, the field effect Transistors 24 and 25 are turned on at the same time and energy is stored in inductance 23.

比較器32の出力信号が0”となった時に、フリップフ
ロップ33の出力端子Q、  Qは何れか一方が“0”
、他方が1”となっており、例えば、出力端子Qの出力
信号が“′1”の場合、電界効果トランジスタ240オ
ン状態が継続され、前述のように、インダクタンス23
の蓄積エネルギがトランス22の一次巻線22aに供給
され、ニ次SI!22cに電圧が誘起される。又フリッ
プフロップ33の出力端子Qの出力信号が“1“の場合
は、電界効果トランジスタ25のオン状態が継続され、
インダクタンス23の蓄積エネルギがリセット巻線22
bに供給され、二次巻線22cに電圧が誘起される。
When the output signal of the comparator 32 becomes 0, one of the output terminals Q and Q of the flip-flop 33 becomes 0.
, the other is 1'', and for example, when the output signal of the output terminal Q is ``1'', the field effect transistor 240 continues to be on, and as described above, the inductance 23
is supplied to the primary winding 22a of the transformer 22, and the secondary SI! A voltage is induced at 22c. Further, when the output signal of the output terminal Q of the flip-flop 33 is "1", the field effect transistor 25 continues to be in the on state,
The stored energy of the inductance 23 is reset by the winding 22
b, and a voltage is induced in the secondary winding 22c.

従って、(e)に示す比較器32の比較出力信号が“1
″の期間t + に、インダクタンス23にエネルギが
蓄積され、“0゛の期間1,2に於いて蓄積エネルギが
放出される。又インダクタンス23に流れる電流IL 
 (−II +12 )は、OJに於ける点線で示す波
形となり、リセット巻線22bを有効に利用して、力率
改善及び出力安定化を図ることができる。
Therefore, the comparison output signal of the comparator 32 shown in (e) is “1”.
Energy is stored in the inductance 23 during period t + of ``, and the stored energy is released during periods 1 and 2 of 0''. In addition, the current IL flowing through the inductance 23
(-II +12) has a waveform shown by the dotted line in OJ, and the reset winding 22b can be effectively used to improve the power factor and stabilize the output.

本発明は、前述の実施例にのみ限定されるものではなく
、種々付加変更することが可能であり、例えば、オア回
路34.35等はスイッチング素子の構成乙こ対応した
論理回路とすることができるものである。
The present invention is not limited to the above-described embodiments, and various additions and changes can be made. For example, the OR circuits 34, 35, etc. can be replaced with logic circuits corresponding to the configuration of the switching elements. It is possible.

〔発明の効果] 以上説明したように、本発明は、従来例の力率改善回路
と出力安定化回路とを統合したことにより、回路規模を
縮小することが可能となり、コストダウンを図ることが
できる。
[Effects of the Invention] As explained above, the present invention integrates the conventional power factor correction circuit and output stabilization circuit, thereby making it possible to reduce the circuit scale and reduce costs. can.

又第1.第2のスイッチング素子4.5を同時にオンと
して、トランス2の一次巻線2aとリセット巻線2bと
に同時に電流を流し、二次巻線2Cに電力を伝達しない
状態に於いてインダクタンス3にエネルギを蓄積し、そ
の蓄積エネルギを、第1のスイッチング素子4をオンと
することにより、トランス2の一次巻線2aに、又第2
のスイッチング素子5をオンとすることにより、トラン
ス2のリセット巻線2bにそれぞれ供給して、二次巻線
2cに電力を伝達するものであり、インダクタンス3に
流れる電流を交流波形に従って制御することにより、力
率を改善することができる。
Also, number 1. The second switching element 4.5 is turned on at the same time to flow current through the primary winding 2a and reset winding 2b of the transformer 2 at the same time, and when no power is transmitted to the secondary winding 2C, energy is transferred to the inductance 3. By turning on the first switching element 4, the stored energy is transferred to the primary winding 2a of the transformer 2 and the second
By turning on the switching element 5, power is supplied to the reset winding 2b of the transformer 2 and transmitted to the secondary winding 2c, and the current flowing through the inductance 3 is controlled according to the AC waveform. This makes it possible to improve the power factor.

又第1.第2のスイッチング素子4.5のオン期間を制
御することにより、整流平滑回路7の出力電圧を安定化
することができる。
Also, number 1. By controlling the on period of the second switching element 4.5, the output voltage of the rectifying and smoothing circuit 7 can be stabilized.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の原理説明図、第2図は本発明の実施例
の回路図、第3図は本発明の実施例の動作説明図、第4
図は従来例の回路図、第5図は従来例の動作説明図であ
る。 1は精流回路、2はトランス、3ばインダクタンス、4
,5は第1.第2のスイッチング素子、6は電流検出器
、7は整流平滑回路、8は出力電圧検出回路、9は乗算
器、10は誤差増幅器、11は鋸歯状波発生器、12は
比較器、13はフリ・ノブフロ・ノブ、14.15はオ
ア回路である。 特許出願人  冨十通電装株式会社 代理人弁理士   相 谷 昭 司
FIG. 1 is a diagram explaining the principle of the present invention, FIG. 2 is a circuit diagram of an embodiment of the present invention, FIG. 3 is a diagram explaining the operation of an embodiment of the present invention, and FIG.
The figure is a circuit diagram of a conventional example, and FIG. 5 is an explanatory diagram of the operation of the conventional example. 1 is a rectifier circuit, 2 is a transformer, 3 is an inductance, 4 is
, 5 is the first. 2nd switching element, 6 is a current detector, 7 is a rectifier smoothing circuit, 8 is an output voltage detection circuit, 9 is a multiplier, 10 is an error amplifier, 11 is a sawtooth wave generator, 12 is a comparator, 13 is Fri-knob-flo-knob, 14.15 is an OR circuit. Patent applicant: Fujitsu Denso Co., Ltd. Representative patent attorney: Shoji Aitani

Claims (1)

【特許請求の範囲】 交流電源の交流電圧を整流する整流回路(1)の整流出
力電圧をトランス(2)の一次巻線とリセット巻線との
接続点にインダクタンス(3)を介して加え、前記トラ
ンス(2)の一次巻線に流れる電流をスイッチングする
第1のスイッチング素子(4)及び前記リセット巻線に
流れる電流をスイッチングする第2のスイッチング素子
(5)と、 前記整流回路(1)の出力電流を検出する電流検出器(
6)と、 前記トランス(2)の二次巻線に誘起した電圧を整流し
て平滑化する整流平滑回路(7)と、該整流平滑回路(
7)の整流出力電圧と設定電圧とを比較して誤差信号を
出力する出力電圧検出回路(8)と、 該出力電圧検出回路(8)の誤差信号と前記整流回路(
1)の整流出力電圧との乗算を行う乗算器(9)と、 該乗算器(9)の乗算出力信号と前記電流検出器(6)
の検出出力信号との差を出力する誤差増幅器(10)と
、 該誤差増幅器(10)の出力信号と鋸歯状波発生器(1
1)の鋸歯状波信号とを比較する比較器(12)と、 前記鋸歯状波信号に同期して反転動作を行うフリップフ
ロップ(13)と、 該フリップフロップ(13)の正負の出力端子の出力信
号と前記比較器(12)の比較出力信号との論理和出力
信号により、前記第1及び第2のスイッチング素子(4
、5)を制御するオア回路(14、15)とを備えた ことを特徴とするスイッチングレギュレータ。
[Claims] Applying a rectified output voltage of a rectifier circuit (1) that rectifies the AC voltage of an AC power source to a connection point between the primary winding and the reset winding of a transformer (2) via an inductance (3), A first switching element (4) that switches the current flowing through the primary winding of the transformer (2) and a second switching element (5) that switches the current flowing through the reset winding; and the rectifier circuit (1). A current detector (
6), a rectifying and smoothing circuit (7) that rectifies and smoothes the voltage induced in the secondary winding of the transformer (2), and the rectifying and smoothing circuit (7);
an output voltage detection circuit (8) that compares the rectified output voltage of 7) with a set voltage and outputs an error signal;
a multiplier (9) that performs multiplication with the rectified output voltage of 1); and a multiplier output signal of the multiplier (9) and the current detector (6).
an error amplifier (10) that outputs the difference between the detection output signal of the error amplifier (10) and the sawtooth wave generator (1);
A comparator (12) that compares the sawtooth wave signal with the sawtooth wave signal of 1), a flip-flop (13) that performs an inversion operation in synchronization with the sawtooth wave signal, and positive and negative output terminals of the flip-flop (13). The logical sum output signal of the output signal and the comparison output signal of the comparator (12) causes the first and second switching elements (4
, 5) and an OR circuit (14, 15).
JP15863490A 1990-06-19 1990-06-19 Switching regulator Pending JPH0449848A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15863490A JPH0449848A (en) 1990-06-19 1990-06-19 Switching regulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15863490A JPH0449848A (en) 1990-06-19 1990-06-19 Switching regulator

Publications (1)

Publication Number Publication Date
JPH0449848A true JPH0449848A (en) 1992-02-19

Family

ID=15676001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15863490A Pending JPH0449848A (en) 1990-06-19 1990-06-19 Switching regulator

Country Status (1)

Country Link
JP (1) JPH0449848A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008264152A (en) * 2007-04-19 2008-11-06 Aruze Corp Alternating voltage regulator

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63190557A (en) * 1987-01-29 1988-08-08 Sanken Electric Co Ltd Power unit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63190557A (en) * 1987-01-29 1988-08-08 Sanken Electric Co Ltd Power unit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008264152A (en) * 2007-04-19 2008-11-06 Aruze Corp Alternating voltage regulator

Similar Documents

Publication Publication Date Title
US5381327A (en) Electrical power inverter
US11005361B2 (en) Control circuit and method of a switching power supply
JP3741035B2 (en) Switching power supply
US5861734A (en) Control architecture for interleaved converters
JP2003111407A (en) Switching power supply unit
JPH0993922A (en) Resonance-type dc-dc converter
US4241395A (en) Non-dissipative DC active filter and transformer
CN114389456A (en) Synchronous rectifier driver circuit, integrated circuit, resonant converter and method
JPH0449848A (en) Switching regulator
JPH11318082A (en) Higher harmonics suppressed switching power source
JPH0646535A (en) Charger
JP2004072866A (en) Power supply device
JP2583457B2 (en) Switching power supply
JPS58123369A (en) Constant-voltage power source
KR100202024B1 (en) Circuit for protecting power loss in a smps
JP3028026B2 (en) Switching power supply
JPH0549253A (en) Switching regulator
JPH02168855A (en) Switching power supply device
JPS62225167A (en) Switching regulator
KR100284878B1 (en) Automatic voltage selector
JPH0475465A (en) Dc/dc conversion power unit
JPH02159936A (en) Operating system for dc control power source
JPH01218358A (en) Synchronous generator circuit for voltage resonance type switching power supply
JPH0993945A (en) Power factor improving circuit
JPH04308462A (en) Dc-dc converter