JPH0447971Y2 - - Google Patents

Info

Publication number
JPH0447971Y2
JPH0447971Y2 JP1985130647U JP13064785U JPH0447971Y2 JP H0447971 Y2 JPH0447971 Y2 JP H0447971Y2 JP 1985130647 U JP1985130647 U JP 1985130647U JP 13064785 U JP13064785 U JP 13064785U JP H0447971 Y2 JPH0447971 Y2 JP H0447971Y2
Authority
JP
Japan
Prior art keywords
board
circuit
terminals
flat package
external terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1985130647U
Other languages
Japanese (ja)
Other versions
JPS6237940U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1985130647U priority Critical patent/JPH0447971Y2/ja
Priority to US06/893,141 priority patent/US4722027A/en
Publication of JPS6237940U publication Critical patent/JPS6237940U/ja
Application granted granted Critical
Publication of JPH0447971Y2 publication Critical patent/JPH0447971Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

【考案の詳細な説明】 〔技術分野〕 本考案は、集積回路の外に任意の回路の構成さ
れている基板を接続してなる混成回路における外
部端子の固定方法に関する。
[Detailed Description of the Invention] [Technical Field] The present invention relates to a method for fixing external terminals in a hybrid circuit formed by connecting a substrate on which an arbitrary circuit is configured in addition to an integrated circuit.

〔従来技術とその問題点〕[Prior art and its problems]

ほとんどの電子回路が集積回路化される現状に
おいて、インダクタンスを含む回路、例えばコイ
ルとコンデンサを組合せて構成される遅延線の回
路のように集積回路化が困難なものもあり、全体
の回路にこのような回路を含む場合には集積回路
の外部に接続する必要がある。TTL素子を用い
た飽和型論理回路に遅延線を組合せてバツフアー
ドデイレーラインを構成する場合もこのような例
に相当する。
In the current situation where most electronic circuits are integrated circuits, there are some circuits that include inductance, such as delay line circuits made up of a combination of coils and capacitors, which are difficult to integrate. If such a circuit is included, it must be connected to the outside of the integrated circuit. Such an example also corresponds to the case where a buffered delay line is constructed by combining a delay line with a saturation type logic circuit using TTL elements.

そして基板にコイルやコンデンサを配置して遅
延線の回路を構成し、集積回路のフラツトパツケ
ージと重ね合せ、フラツトパツケージの端子を介
して両方の回路を接続し、外部端子をデユアルイ
ンラインパツケージ(以下DIPという)の外部に
露呈させた混成回路は実開昭58−89953号公報等
により公知である。
Then, configure a delay line circuit by arranging coils and capacitors on the board, stacking it on the flat package of the integrated circuit, connecting both circuits via the terminals of the flat package, and connecting the external terminals to the dual in-line package ( A hybrid circuit exposed to the outside of a DIP (hereinafter referred to as a DIP) is known from Japanese Utility Model Application Laid-Open No. 58-89953.

しかし従来の混成回路は第5図の説明図に示す
ように、フラツトパツケージ4、基板3、遅延線
を構成するコイル1やコンデンサ2が同じ方向に
順次重ね合さるので、1点鎖線で示してあるDIP
の厚みTを薄くすることが難しい。そこで基板3
の側辺近傍で行われる外部端子5やフラツトパツ
ケージ4の端子6の接続を、側辺より離して基板
3の内側の位置で回路素子を囲まないようにして
行い、基板3の平面積を広げることにより回路素
子をフラツトパツケージ4と同じ側に配置するこ
とが考えられる。その場合、基板3と各種の端子
の接続が広い基板3の面に対して平面的に対称で
なく、しかも片寄つた位置で行われると、樹脂封
止する時に金型内に流入する樹脂の力によつて基
板3が傾いたり接続部分が離れる事故が生じやす
い。
However, in the conventional hybrid circuit, as shown in the explanatory diagram of Fig. 5, the flat package 4, the board 3, the coil 1 and the capacitor 2 that constitute the delay line are stacked one on top of the other in the same direction. DIP
It is difficult to reduce the thickness T. So board 3
The external terminals 5 and the terminals 6 of the flat package 4 are connected near the sides of the board 3 by separating them from the sides so as not to surround the circuit elements inside the board 3, thereby reducing the planar area of the board 3. It is conceivable to arrange the circuit elements on the same side as the flat package 4 by widening them. In that case, if the connections between the board 3 and various terminals are not symmetrical in plan with respect to the wide surface of the board 3, and are made in offset positions, the force of the resin flowing into the mold during resin sealing may cause This tends to cause the board 3 to tilt or the connected parts to come apart.

〔目的〕〔the purpose〕

本考案の目的は、基板の四隅に外部端子の先端
を固定することにより、樹脂封入時に基板を平面
的に対称な側辺で支持できるようにして、薄形化
する場合に生じる混成回路の前記技術問題を解決
することにある。
The purpose of the present invention is to fix the tips of external terminals to the four corners of the board so that the board can be supported on two-dimensionally symmetrical sides when encapsulated in resin, thereby preventing hybrid circuits that occur when thinning the board. It is about solving technical problems.

〔問題点を解決するための技術手段〕[Technical means to solve problems]

本考案はコイルを含む回路が構成されている基
板と、該基板より平面積の狭い集積回路のフラツ
トパツケージを重ね合せてあり、両方の回路の接
続をフラツトパツケージの端子を介して行い、い
ずれかの回路に接続する外部端子をを露呈させた
状態で全体を樹脂封止してある混成回路であり、
端子に位置する外部端子の先端が少くとも基板の
四隅に固定されていることを特徴とするものであ
る。
In the present invention, a board on which a circuit including a coil is configured and a flat package of an integrated circuit having a narrower planar area than the board are superimposed, and both circuits are connected through terminals of the flat package. It is a hybrid circuit that is entirely sealed in resin with the external terminals connected to either circuit exposed.
The terminal is characterized in that the tips of the external terminals located at the terminals are fixed to at least the four corners of the board.

〔実施例〕〔Example〕

以下第4図のバツフアードデイレーラインの回
路図を例にとり、本考案の混成回路の実施例を示
す第1図、第3図を参照しながら説明する。
Taking the circuit diagram of the buffered delay line shown in FIG. 4 as an example, an explanation will be given below with reference to FIGS. 1 and 3 showing an embodiment of the hybrid circuit of the present invention.

第4図において、10はTTL素子、11は入
力端子、12はアース端子、13から17までは
出力端子、18は電源端子、19はコイル、20
はコンデンサ、21は抵抗である。そして6個の
TTL素子10が第1図、第2図の集積回路のフ
ラツトパツケージ30内に構成され、点線で囲ま
れた部分の遅延線は基板31に構成されている。
In Figure 4, 10 is a TTL element, 11 is an input terminal, 12 is a ground terminal, 13 to 17 are output terminals, 18 is a power supply terminal, 19 is a coil, 20
is a capacitor, and 21 is a resistor. and six
The TTL element 10 is constructed in a flat package 30 of the integrated circuit shown in FIGS.

基板31にはその面を貫通する孔32、孔34
を設けてあり、1つの側辺には溝33を設けてあ
る。又四隅には凹部43を設けてある。孔34と
溝33に、下側から基板31より平面積の狭いフ
ラツトパツケージ30の上側に曲げてある端子3
5を嵌め込むことにより、基板31とフラツトパ
ツケージ30が重ね合わされる。孔32はコイル
19を嵌め込むためのものであり、ドラムコアに
巻線を行つてあるコイル19を立設する場合を考
慮して、ドラムコアの鍔とほぼ同じ大きさの円形
にしてある。そして孔32は基板31とフラツト
パツケージ30の重ならない位置にあり、下側か
ら孔32に嵌め込まれたコイル19は第1図のよ
うにフラツトパツケージ30の横の位置にある。
コイル19は基板31の上側から孔32の底を塞
ぐ接着テープ41の接着面に固定される。なお第
2図の基板31には、第4図の点線内に対応する
回路素子を取付ける様子を図示してあるが、それ
らの回路素子間の接続や、集積回路と基板31の
回路を接続するために孔34や溝33の周辺に形
成してある導体パターンは図示を省略してある。
The substrate 31 has holes 32 and 34 penetrating its surface.
A groove 33 is provided on one side. Further, recesses 43 are provided at the four corners. In the hole 34 and the groove 33, a terminal 3 is bent from the bottom side to the top side of the flat package 30, which has a narrower planar area than the board 31.
5, the substrate 31 and flat package 30 are overlapped. The hole 32 is for fitting the coil 19, and is made into a circular shape having approximately the same size as the flange of the drum core in consideration of the case where the coil 19 wound around the drum core is installed upright. The hole 32 is located at a position where the substrate 31 and the flat package 30 do not overlap, and the coil 19 fitted into the hole 32 from below is located at the side of the flat package 30 as shown in FIG.
The coil 19 is fixed from the upper side of the substrate 31 to the adhesive surface of an adhesive tape 41 that closes the bottom of the hole 32. Note that the board 31 in FIG. 2 is illustrated with circuit elements corresponding to the dotted lines in FIG. For this reason, the conductor patterns formed around the holes 34 and grooves 33 are not shown.

フラツトパツケージ30は、対向する両側辺に
夫々7個ずつの端子を露呈している14ピンタイ
プのものであるが、基板31の回路と接続するた
めに上側に曲げてある端子35以外の端子36
は、その外面に沿つて折り曲げられ基板31と反
対側の外面42まで延在する。そして外面42で
端子36は夫々37A乃至37Hまでの外部端子
に接続される。端子36に接続する部分の外部端
子の先端の形状は2種類あり、2つに割れたもの
と細長くしてあるものとがある。2つに割れた先
端38は第3図aのように端子36を外面42で
挟み、又細長い先端39は第3図bのように端子
36に添わせて夫々半田付けし、その面を広くし
て半田付の信頼性を得る。先端39の細長い形状
は、外部端子37Aと外部端子37Bのように隣
接する端子36に接続する場合に先端における短
絡事故を防ぐ役割をする。
The flat package 30 is of a 14-pin type with seven terminals exposed on each side of the opposite side, except for the terminal 35 which is bent upward for connection to the circuit on the board 31. 36
is bent along its outer surface and extends to the outer surface 42 on the opposite side from the substrate 31. The terminals 36 are then connected to external terminals 37A through 37H, respectively, on the outer surface 42. There are two types of shapes for the tip of the external terminal that connects to the terminal 36: one that is split into two and one that is elongated. The tip 38, which is split into two, holds the terminal 36 between its outer surfaces 42 as shown in FIG. 3a, and the elongated tip 39 is soldered along with the terminal 36 as shown in FIG. to obtain soldering reliability. The elongated shape of the tip 39 serves to prevent short-circuit accidents at the tip when connecting to adjacent terminals 36 such as the external terminals 37A and 37B.

そして8個の外部端子の中で、端に位置する外
部端子37A,37D,37E,37Hには垂直
に上側に曲る屈曲部44を設けてあり、その屈曲
部44を基板31の凹部43に嵌め込み固定され
ている。凹部43の周辺には図示されていない
が、回路の導体パターンとは接続していない独立
した導体パターンを設けてあり、屈曲部44はそ
の導体パターンに半田付けされる。つまり端に位
置する外部端子の先端は、フラツトパツケージ3
0の端子36との接続部分の他に、別の先端であ
る屈曲部44が基板31の四隅に固定される。な
お外部端子37Bと外部端子37Cは水平部分を
クランク状に曲げてあるが、全部の外部端子の互
いの間隔を等しくするためである。
Among the eight external terminals, the external terminals 37A, 37D, 37E, and 37H located at the ends are provided with bent portions 44 that bend vertically upward, and the bent portions 44 are inserted into the recessed portions 43 of the substrate 31. It is fitted and fixed. Although not shown, an independent conductor pattern not connected to the circuit conductor pattern is provided around the recess 43, and the bent portion 44 is soldered to the conductor pattern. In other words, the tip of the external terminal located at the end is connected to the flat package 3.
In addition to the connecting portions with the terminals 36 of 0, bent portions 44, which are other tips, are fixed to the four corners of the substrate 31. Note that the horizontal portions of the external terminals 37B and 37C are bent into a crank shape, but this is to make the intervals between all the external terminals equal.

フラツトパツケージ30の上側に曲げてある端
子35は、孔34と溝33の周辺の導体パターン
に半田付けされる。6個の端子35は、第4図に
おける13から17までの5個の出力端子に接続
するTTL素子10の出力側の端子と、入力端子
11に接続するTTL素子10の出力側の端子に
夫々対応する。又下側に折り曲げられている8個
の端子36は、13から17までの出力端子、入
力端子11、電源端子18、アース端子12に
夫々対応する。そして全体が第1図で1点鎖線で
示すように樹脂封止され、端子36と接続する外
部端子によつてDIPの外側に内部の回路が引き出
される。
The upwardly bent terminals 35 of the flat package 30 are soldered to the conductor pattern around the holes 34 and grooves 33. The six terminals 35 are connected to the output side terminal of the TTL element 10 connected to the five output terminals 13 to 17 in FIG. 4, and to the output side terminal of the TTL element 10 connected to the input terminal 11, respectively. handle. The eight terminals 36 bent downward correspond to the output terminals 13 to 17, the input terminal 11, the power supply terminal 18, and the ground terminal 12, respectively. Then, the whole is sealed with resin as shown by the dashed line in FIG. 1, and the internal circuit is drawn out to the outside of the DIP by an external terminal connected to the terminal 36.

37Aから37Hまでの外部端子はDIPの外面
に沿つて折り曲げられて底面40まで延在してお
り、他の回路部品と共に別の回路基板に取付ける
時にその導体パターンに直接面接続できるように
してある。なお実施例において、基板31の四隅
の凹部43は端に位置する外部端子の先端の位置
決めを容易にするが、存在しなくてもよい。又固
定する位置は四隅の近傍でもよい。さらに外部端
子の先端は、いずれもフラツトパツケージ30の
端子36に接続しているが、端の外部端子を含め
て基板31の側辺に1部の外部端子を接続させ
て、内部の回路を引き出せるように設計変更する
ことも可能である。さらに又、四隅に先端を固定
される外部端子の1部は、その四隅だけに固定さ
せてあつてもよい。
The external terminals 37A to 37H are bent along the outer surface of the DIP and extend to the bottom surface 40, so that they can be directly connected to the conductor pattern when attached to another circuit board with other circuit components. . In the embodiment, the recesses 43 at the four corners of the substrate 31 facilitate the positioning of the tips of the external terminals located at the ends, but they may not exist. Further, the fixing position may be near the four corners. Furthermore, the tips of the external terminals are all connected to the terminals 36 of the flat package 30, but some of the external terminals, including the external terminals at the ends, are connected to the sides of the board 31 to connect the internal circuit. It is also possible to change the design so that it can be pulled out. Furthermore, some of the external terminals whose tips are fixed at the four corners may be fixed only at the four corners.

〔効果〕〔effect〕

以上述べたように本考案の混成回路はフラツト
パツケージと基板を重ね合せて構成されるが、端
子に位置する外部端子の先端は少くとも基板の四
隅の部分に固定されている。混成回路を薄形化す
るために、各種の端子の接続が基板の面に対して
非対称でしかも片寄つた位置で行われても、樹脂
封止を行う時基板は四隅を外部端子により強固に
支持される。従つて樹脂の力で基板が傾いたり、
接続部分が離れて不良品が発生することはない。
As described above, the hybrid circuit of the present invention is constructed by overlapping a flat package and a board, and the tips of the external terminals located at the terminals are fixed to at least the four corners of the board. In order to make the hybrid circuit thinner, the four corners of the board can be firmly supported by external terminals when resin sealing is performed, even if the connections of various terminals are asymmetrical and offset to the surface of the board. be done. Therefore, the board may tilt due to the force of the resin,
There is no possibility of defective products due to disconnection of the connected parts.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案の混成回路の実施例を示す組立
説明図、第2図は分解斜視図、第3図aと第3図
bは外部端子とフラツトパツケージの端子の接続
部分を示す平面図、第4図はバツフアードデイレ
ーラインの回路図、第5図は従来の混成回路の説
明図である。 30……フラツトパツケージ、31……基板、
32,34……孔、33……溝、35,36……
端子、37A〜37H……外部端子、38,39
……先端、40……底面、43……凹部、44…
…屈曲部。
Fig. 1 is an explanatory assembly diagram showing an embodiment of the hybrid circuit of the present invention, Fig. 2 is an exploded perspective view, and Figs. 3a and 3b are plan views showing the connection portion between the external terminal and the terminal of the flat package. 4 are circuit diagrams of a buffered delay line, and FIG. 5 is an explanatory diagram of a conventional hybrid circuit. 30... Flat package, 31... Board,
32, 34... hole, 33... groove, 35, 36...
Terminals, 37A to 37H...External terminals, 38, 39
... Tip, 40 ... Bottom, 43 ... Recess, 44 ...
...bending part.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] コイルを含む回路が構成されている基板と、該
基板より平面積の狭い集積回路のフラツトパツケ
ージを重ね合せてあり、両方の回路の接続をフラ
ツトパツケージの端子を介して行い、いずれかの
回路に接続する外部端子を露呈させた状態で全体
を樹脂封止してある混成回路であり、端に位置す
る外部端子の先端が少くとも基板の四隅の部分に
固定されていることを特徴とする混成回路。
A board on which a circuit including a coil is configured and a flat package of an integrated circuit, which has a narrower planar area than the board, are stacked on top of each other.Both circuits are connected through the terminals of the flat package, and either It is a hybrid circuit that is entirely sealed with resin with the external terminals connected to the circuit exposed, and is characterized by the tips of the external terminals located at the ends being fixed to at least the four corners of the board. hybrid circuit.
JP1985130647U 1985-08-09 1985-08-27 Expired JPH0447971Y2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1985130647U JPH0447971Y2 (en) 1985-08-27 1985-08-27
US06/893,141 US4722027A (en) 1985-08-09 1986-08-05 Hybrid circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1985130647U JPH0447971Y2 (en) 1985-08-27 1985-08-27

Publications (2)

Publication Number Publication Date
JPS6237940U JPS6237940U (en) 1987-03-06
JPH0447971Y2 true JPH0447971Y2 (en) 1992-11-12

Family

ID=31028345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1985130647U Expired JPH0447971Y2 (en) 1985-08-09 1985-08-27

Country Status (1)

Country Link
JP (1) JPH0447971Y2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5780836U (en) * 1980-10-31 1982-05-19

Also Published As

Publication number Publication date
JPS6237940U (en) 1987-03-06

Similar Documents

Publication Publication Date Title
US4506238A (en) Hybrid circuit device
JP2000068444A (en) Semiconductor device
JPH0447971Y2 (en)
US4722027A (en) Hybrid circuit device
US5726490A (en) Semiconductor device
JPH0447969Y2 (en)
JPH0447968Y2 (en)
JPH0447970Y2 (en)
JP2559891Y2 (en) Composite semiconductor device
JPH0525206Y2 (en)
JPH0624969Y2 (en) Coil parts
JPH0414892Y2 (en)
JPH0737296Y2 (en) Trance
JPH0749802Y2 (en) Semiconductor device
JP3423881B2 (en) Chip inductor and manufacturing method thereof
JPS6041702Y2 (en) small inductor
JPH0353493Y2 (en)
JPH0224264Y2 (en)
JPH0214173Y2 (en)
JPH0539610Y2 (en)
JPH0513059Y2 (en)
JPS62107550U (en)
JPH0536259Y2 (en)
JPS6341005A (en) Composite electronic part
JPH0532995Y2 (en)