JPH044556B2 - - Google Patents
Info
- Publication number
- JPH044556B2 JPH044556B2 JP61104364A JP10436486A JPH044556B2 JP H044556 B2 JPH044556 B2 JP H044556B2 JP 61104364 A JP61104364 A JP 61104364A JP 10436486 A JP10436486 A JP 10436486A JP H044556 B2 JPH044556 B2 JP H044556B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- operational amplifier
- voltage
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 40
- 239000000284 extract Substances 0.000 claims description 3
- 238000005259 measurement Methods 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 8
- 230000003321 amplification Effects 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、接岸速度計、超音波レベル計、超音
波レーダー等の測距装置などにおいて使用される
検波回路に関し、特に、直線検波回路と加算回路
とを備えてなる計測器用検波回路に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a detection circuit used in a distance measuring device such as a berthing speed meter, an ultrasonic level meter, or an ultrasonic radar, and particularly relates to a linear detection circuit and a linear detection circuit. The present invention relates to a detection circuit for a measuring instrument comprising an adder circuit.
［従来の技術］
従来、この種の計測器用検波回路としては、第
４図に示すものがある。[Prior Art] Conventionally, there is a detection circuit of this type for a measuring instrument as shown in FIG.
この検波回路は二つの構成部分からなり、その
構成部分の一つである直線検波回路は、第４図に
示すように、抵抗R1を入力抵抗とし、ダイオー
ドD1からなる第１の帰還回路と、ダイオードD2
および抵抗R2を直列接続してなる第２の帰還回
路とを接続した演算増幅器Z1により構成される。
また、検波回路の構成部分の他の一つである加算
回路は、抵抗R3，R4を入力抵抗とし、抵抗R5を
帰還回路として接続した演算増幅器Z2により構成
される。 This detection circuit consists of two components, and one of the components, the linear detection circuit, uses a resistor R 1 as an input resistance and a first feedback circuit consisting of a diode D 1 , as shown in Figure 4. and diode D 2
and a second feedback circuit formed by connecting a resistor R 2 in series.
The addition circuit, which is another component of the detection circuit, is constituted by an operational amplifier Z 2 connected to resistors R 3 and R 4 as input resistors and resistor R 5 as a feedback circuit.
この計測器用検波回路は、入力電圧をV1とす
ると、この入力電圧V1と、上記検波回路の出力
電圧とを後段の加算回路の反転端子に入力させ
て、検波波形の絶対値出力を得る。 This detector circuit for measuring instruments, assuming that the input voltage is V 1 , inputs this input voltage V 1 and the output voltage of the above-mentioned detector circuit to the inverting terminal of the adder circuit in the subsequent stage to obtain the absolute value output of the detected waveform. .
ところで、この種の検波回路を有する計測器、
例えば、超音波測距装置にあつては、バースト波
からなる超音波パルスを送信し、目標物において
反射されて戻つてくる反射波を受信し、送信から
受信までの往復所要時間を計測して、距離を求め
る構成となつている。受信に際しては、上記した
検波回路で受信波形を検波して、信号パルスを
得、これをそのまま、または、増幅した後、予め
設定した閾値以上のものを正規の受信波として受
入れ、この受信波をトリガとして、送信波送信後
から計測されている時間の計測を終了して、往復
所要時間を計測する。 By the way, a measuring instrument having this kind of detection circuit,
For example, an ultrasonic ranging device transmits an ultrasonic pulse consisting of a burst wave, receives the reflected wave that is reflected back from a target object, and measures the round trip time from transmission to reception. , it is configured to find the distance. During reception, the above-mentioned detection circuit detects the received waveform to obtain a signal pulse, which is either used as it is or after amplification, and accepts as a regular received wave if it exceeds a preset threshold. As a trigger, the measurement of the time that has been measured since the transmission of the transmission wave is finished, and the round trip time is measured.
ところで、この種の計測器の場合、本来の反射
波を受波する前に、ある程度以上のレベルのノイ
ズを受波すると、これを本来の反射波と誤つて、
誤計測することがあり得る。 By the way, in the case of this type of measuring instrument, if it receives a certain level of noise before receiving the original reflected wave, it will mistake this for the original reflected wave.
Mismeasurement may occur.
これに対して、従来は、送信波送信後、予測し
た受信波受信時まで、マクスゲートを設定し、こ
のマスクゲート期間終了まで受信不可とすること
により、誤計測を防止する手段が採られている。 On the other hand, in the past, measures have been taken to prevent erroneous measurements by setting a mask gate after transmitting the transmitted wave until the predicted reception of the received wave, and disabling reception until the end of this mask gate period. There is.
［発明が解決しようとする問題点］
しかしながら、この従来の誤計測防止手段は、
受信波受信可能領域において受波されたノイズに
対しては全く効果がない。また、目標物の位置の
変動が激しい場合、予測した受信可能領域が実際
の受信波の受信時期とずれることが起こり得るた
め、時々、マスクゲートを外して、受信位置を確
認する必要性を生ずる。この際には、上述したよ
うに、誤計測が起こりやすくなり、確認が無意味
となるという問題がある。[Problems to be solved by the invention] However, this conventional measurement error prevention means,
It has no effect on noise received in the area where the received waves can be received. In addition, if the position of the target changes rapidly, the predicted receivable area may deviate from the actual reception timing of the received waves, so it is sometimes necessary to remove the mask gate and check the reception position. . In this case, as described above, there is a problem in that erroneous measurements are likely to occur and confirmation becomes meaningless.
また、この種の計測器においては、受信信号の
増幅に、演算増幅器を使用することが多い。この
場合、演算増幅器の増幅レベルには上限があり、
レベルの高い本来の反射信号の増幅率が飽和し、
一方、レベルの低いノイズについては、増幅率が
飽和しないため、増幅後には、Ｓ／Ｎ比が悪くな
り、上記した誤計測がより起こりやすくなるとい
う問題がある。 Furthermore, in this type of measuring instrument, an operational amplifier is often used to amplify the received signal. In this case, there is an upper limit to the amplification level of the operational amplifier.
The amplification factor of the original high-level reflected signal is saturated,
On the other hand, with regard to low-level noise, since the amplification factor does not saturate, there is a problem in that the S/N ratio worsens after amplification, and the above-mentioned erroneous measurements are more likely to occur.
本発明は、このような問題点を解決すべくなさ
れたもので、入力する受信波を検波すると共に、
該検波した波形を一定レベルでスライスして、ノ
イズを除去ないし低減して、誤計測を防止でき、
しかも、入力する受信波を検波する検波回路にお
いて、かかるノイズの除去を行なうことができ
て、回路を複雑化せずに誤計測防止を可能とした
計測器用検波回路を提供することを目的とする。 The present invention was made to solve these problems, and it detects the input received wave and also detects the input received wave.
The detected waveform can be sliced at a certain level to remove or reduce noise and prevent erroneous measurements.
Moreover, it is an object of the present invention to provide a detection circuit for measuring instruments that can remove such noise in a detection circuit that detects input received waves, and that can prevent erroneous measurements without complicating the circuit. .
［問題点を解決するための手段］
上記問題点を解決するため、本発明の一態様に
よれば、入力信号を検波する直線検波回路と、そ
の検波出力と入力信号とを加算して、検波信号波
形を得る加算回路とを備えた計測器用検波回路に
おいて、上記加算回路に、その入力端子に接続さ
れて、当該加算回路の出力電圧のゼロラインを、
受信すべき信号の尖頭値より小さい範囲で、ノイ
ズを消去すべきレベルまで引き上げるよう設定さ
れたバイアス電圧を印加するバイアス回路と、そ
の出力端子に接続されて、該加算回路の出力電圧
を上記ゼロラインにてスライスし、該ゼロライン
を越える出力電圧の波形部分のみ取り出すクラン
プ回路を備えた計測器用検波回路が提供される。[Means for Solving the Problems] In order to solve the above problems, according to one aspect of the present invention, a linear detection circuit that detects an input signal, and a linear detection circuit that detects an input signal by adding the detection output and the input signal. In a measuring instrument detection circuit comprising an adder circuit for obtaining a signal waveform, the adder circuit is connected to its input terminal, and the zero line of the output voltage of the adder circuit is connected to the adder circuit.
A bias circuit is connected to the output terminal of the bias circuit that applies a bias voltage set to raise the noise to the level at which noise should be canceled within a range smaller than the peak value of the signal to be received, and the output voltage of the adder circuit is connected to the above output terminal. A detection circuit for a measuring instrument is provided that includes a clamp circuit that slices at the zero line and extracts only the waveform portion of the output voltage that exceeds the zero line.
本発明の計測器用検波回路は、上記加算回路を
演算増幅器にて構成し、その反転入力端子に、信
号波形、および、該信号波形とは逆極性の上記バ
イアス電圧を印加する構成となることができる。
また、上記加算回路を演算増幅器にて構成し、そ
の反転入力端子に信号波形を入力し、非反転入力
端子に該信号波形と同極性の上記バイアス電圧を
印加して、該加算回路を加減算回路として用いる
構成とすることができる。 The detection circuit for a measuring instrument according to the present invention may be configured such that the adding circuit is formed of an operational amplifier, and the signal waveform and the bias voltage having the opposite polarity to the signal waveform are applied to the inverting input terminal of the adding circuit. can.
Further, the adding circuit is configured with an operational amplifier, a signal waveform is input to the inverting input terminal thereof, and the bias voltage having the same polarity as the signal waveform is applied to the non-inverting input terminal, thereby converting the adding circuit into an adding/subtracting circuit. It can be configured to be used as
クランプ回路としては、例えば、上記加算回路
を構成する演算増幅器の出力側に、ダイオードを
接続し、ゼロライン以下の電圧の出力を遮断する
構成とすることができる。また、クランプ回路
は、上記加算回路の帰還回路としてダイオードを
接続して構成することができる。 As the clamp circuit, for example, a diode may be connected to the output side of the operational amplifier constituting the adder circuit to cut off the output of a voltage below the zero line. Further, the clamp circuit can be configured by connecting a diode as a feedback circuit of the adder circuit.
［作 用］
本発明は、上記構成において、上記加算回路の
入力端子に、バイアス電圧を印加することより、
当該加算回路の出力電圧のゼロラインを引き上げ
ている。このゼロラインの引き上げ幅は、ノイズ
を消去すべきレベルに合せて設定する。即ち、受
信されるノイズの尖頭値より大きく設定すれば、
ノイズ信号は、このゼロライン以下にマスクされ
る。勿論、本来の受信波の尖頭値よりは小さく設
定する。[Function] In the above configuration, the present invention provides the following effects by applying a bias voltage to the input terminal of the adding circuit.
The zero line of the output voltage of the adder circuit is raised. The raising width of this zero line is set according to the level at which noise should be erased. In other words, if it is set larger than the peak value of the received noise,
Noise signals are masked below this zero line. Of course, it is set smaller than the peak value of the original received wave.
また、上記構成において、クランプ回路は、加
算回路の出力電圧を上記ゼロラインにてスライス
する。これにより、尖頭値がこのゼロライン以下
となる信号波形の出力が阻止され、該ゼロライン
を越える信号波形については、該ゼロラインを越
える波形部分のみが出力される。 Further, in the above configuration, the clamp circuit slices the output voltage of the adder circuit at the zero line. This prevents the output of signal waveforms whose peak values are below this zero line, and for signal waveforms that exceed the zero line, only the waveform portion that exceeds the zero line is output.
この結果、信号波形の出力電圧レベルは、スラ
イスされた電圧分低下するが、後段の増幅器で増
幅することができ、受信波としての受入れには全
く支障がない。そればかりではなく、ノイズが殆
ど除去されるため、誤計測の危険を回避すること
ができる。 As a result, the output voltage level of the signal waveform decreases by the sliced voltage, but it can be amplified by the subsequent amplifier, and there is no problem in accepting it as a received wave. Not only that, but most of the noise is removed, so the risk of erroneous measurements can be avoided.
なお、ノイズ波形の一部が除去し切れずに残る
場合でも、Ｓ／Ｎ比を改善できる。 Note that even if a part of the noise waveform cannot be completely removed and remains, the S/N ratio can be improved.
［実施例］
本発明の実施例について、図面を参照して説明
する。[Example] An example of the present invention will be described with reference to the drawings.
＜第１実施例の構成＞
第２図に本発明検波回路の第１実施例の構成を
示す。<Configuration of the first embodiment> FIG. 2 shows the configuration of the first embodiment of the detection circuit of the present invention.
同図に示す検波回路は、上記第４図に示す従来
の検波回路と同様に、直線検波回路および加算回
路を有してなり、かつ、該加算回路の入力端子に
バイアス電圧を印加すると共に、該加算回路の出
力側にクランプ回路を設けて構成される。 The detection circuit shown in the figure includes a linear detection circuit and an addition circuit, similar to the conventional detection circuit shown in FIG. 4, and applies a bias voltage to the input terminal of the addition circuit. A clamp circuit is provided on the output side of the adder circuit.
上記直線検波回路は、抵抗R1を入力抵抗とし、
ダイオードD1からなる第１の帰還回路と、ダイ
オードD2および抵抗R2を直列接続してなる第２
の帰還回路とを接続した演算増幅器Z1により構成
される。 The above linear detection circuit uses resistance R 1 as an input resistance,
A first feedback circuit consisting of a diode D1 , and a second feedback circuit consisting of a diode D2 and a resistor R2 connected in series.
It consists of an operational amplifier Z1 connected to a feedback circuit.
加算回路は、抵抗R3，R4を入力抵抗とし、抵
抗R5を帰還回路として接続した演算増幅器Z2に
より構成される。この加算回路を構成する演算増
幅器Z2の反転入力端子には、上記抵抗R3，R4が
接続されると共に、バイアス電源Ｅから＋Ebの
バイアス電圧が抵抗R6を介して印加される。ま
た、演算増幅器Z2の出力端子には、クランプ回路
として、接地点との間にダイオードD3が逆方向
に接続される。 The adder circuit is composed of an operational amplifier Z 2 connected to resistors R 3 and R 4 as input resistors and resistor R 5 as a feedback circuit. The resistors R 3 and R 4 are connected to the inverting input terminal of the operational amplifier Z 2 constituting the adder circuit, and a bias voltage of +E b is applied from the bias power supply E via the resistor R 6 . Furthermore, a diode D 3 is connected in the opposite direction between the output terminal of the operational amplifier Z 2 and the ground point as a clamp circuit.
なお、上記加算回路の抵抗R5には、コンデン
サＣが並列に接地してある。これは、高周波分を
除去して、低周波分のみ取り出すためである。 Note that a capacitor C is grounded in parallel to the resistor R5 of the adder circuit. This is to remove high frequency components and extract only low frequency components.
＜第１実施例の作用＞
次に、本実施例の作用について、上記各図およ
び第３図Ａ，Ｂ，ＣおよびＤを参照して説明す
る。<Operation of the first embodiment> Next, the operation of the present embodiment will be explained with reference to the above figures and FIGS. 3A, B, C and D.
本実施例の検波回路には、受波器（図示せず）
にて受波され、高周波増幅器（図示せず）により
増幅された信号波形が入力される。その信号波形
の一例を第３図Ａに示す。 The detection circuit of this embodiment includes a receiver (not shown).
A signal waveform received by the receiver and amplified by a high frequency amplifier (not shown) is input. An example of the signal waveform is shown in FIG. 3A.
同図において、は送信パルスを示し、〜
はノイズ波を示し、は本来の反射波を示す。な
お、送信パルスは、説明の便宜上図示したもの
で、実際の受信信号には含まれない。却つて、送
信パルスの漏れ電圧が受信信号に含まれると、誤
計測の原因となるので、通常は、送信ゲートを設
定して、送信パルスの漏れ電圧の受信を防止して
いる。この受信波形を本実施例の検波回路により
検波する。 In the same figure, indicates the transmission pulse, ~
indicates the noise wave, and indicates the original reflected wave. Note that the transmission pulse is shown for convenience of explanation and is not included in the actual received signal. On the other hand, if the leakage voltage of the transmission pulse is included in the reception signal, it will cause erroneous measurements, so normally a transmission gate is set to prevent reception of the leakage voltage of the transmission pulse. This received waveform is detected by the detection circuit of this embodiment.
ここで、本実施例の検波回路の作用を、先ず、
バイアス電圧を０とし、クランプ回路のダイオー
ドD3を外した状態で説明する。この状態におけ
る作用は、従来の検波回路の作用と同じであるか
ら、第４図を参照して説明する。 Here, the operation of the detection circuit of this embodiment will be explained first.
The explanation will be made with the bias voltage set to 0 and the diode D3 of the clamp circuit removed. Since the operation in this state is the same as that of a conventional detection circuit, it will be explained with reference to FIG.
今、正の入力電圧V1が演算増幅器Z1の反転入
力端子に加わると、ダイオードD2がオンし、ダ
イオードD1がカツトオフ状態となる。従つて、
演算増幅器Z1の出力側の電圧V2は、V2＝−
R2V1／R1となる。 Now, when a positive input voltage V 1 is applied to the inverting input terminal of the operational amplifier Z 1 , the diode D 2 is turned on and the diode D 1 is cut off. Therefore,
The voltage V 2 at the output side of the operational amplifier Z 1 is V 2 = −
It becomes R 2 V 1 /R 1 .
一方、演算増幅器Z1，Z2の反転入力端子に通じ
るS1，S2点は、共に接地電位とみなせるから、
i1＝V1／R3，i2＝V2／R4
となる。 On the other hand, since the two points S 1 and S connected to the inverting input terminals of operational amplifiers Z 1 and Z 2 can both be regarded as ground potential, i 1 =V 1 /R 3 and i 2 =V 2 /R 4 .
また、第４図において、S2点について、電流
i1，i2およびi3は、i1＋i2＝i3となるから、
V1／R3＋V2／R4＝i3
となる。 In addition, in Fig. 4, for two points S, the current
Since i 1 , i 2 and i 3 are i 1 +i 2 =i 3 , V 1 /R 3 +V 2 /R 4 =i 3 .
これから、V2＝−R2V1／R1を考慮して、演算
増幅器Z2の出力電圧V3は、
V3＝−R5i3＝−R5（１／R3−R2／R1R4）V1
となる。 From now on, considering V 2 = −R 2 V 1 /R 1 , the output voltage V 3 of operational amplifier Z 2 is: V 3 = −R 5 i 3 = −R 5 (1/R 3 −R 2 / R 1 R 4 ) V 1 .
一方、負の入力電圧−V1が入力端子に加わる
と、上記の場合とは逆に、ダイオードD1がオン
し、ダイオードD2がカツトオフ状態となるから、
V2の電位は０となる。従つて、演算増幅器Z2の
出力電圧V3は、
V3＝R5／R3V1
となる。 On the other hand, when a negative input voltage -V 1 is applied to the input terminal, diode D 1 turns on and diode D 2 becomes cut-off, contrary to the above case.
The potential of V 2 becomes 0. Therefore, the output voltage V 3 of the operational amplifier Z 2 becomes V 3 =R 5 /R 3 V 1 .
この結果、第３図Ｂに示す検波波形の出力電圧
が得られる。 As a result, an output voltage having a detected waveform shown in FIG. 3B is obtained.
次に、第２図に示すように、S2点に、バイアス
電圧＋Ebを印加すると共に、演算増幅器Z2の主
力側にダイオードD3を付加した場合の作用につ
いて説明する。 Next, as shown in FIG. 2, a description will be given of the effect when a bias voltage +E b is applied to the point S 2 and a diode D 3 is added to the main power side of the operational amplifier Z 2 .
ここで、バイアス電源Ｅから抵抗R6を介して
供給される電流をi4とすると、電流i3は、
V1／R3＋V2／R4＋Eb／R6＝i3
これから、正の入力電圧V1に対して、演算増
幅器Z2の出力電圧V3は、
V3＝−R5｛（１／R3−R2／R1R4）V1＋Eb／R6｝
となる。 Here, if the current supplied from the bias power supply E through the resistor R 6 is i 4 , the current i 3 is V 1 /R 3 +V 2 /R 4 +E b /R 6 = i 3 From this, the positive With respect to the input voltage V 1 , the output voltage V 3 of the operational amplifier Z 2 is V 3 = −R 5 {(1/R 3 − R 2 /R 1 R 4 )V 1 +E b /R 6 } .
また、負の入力電圧−V1に対して、演算増幅
器Z2の出力電圧V3は、
V3＝−R5（−V1／R3＋Eb／R6）
この結果、第３図Ｃに示すように、ゼロライン
が引き上げられた状態の検波波形を得る。 Also, for a negative input voltage -V 1 , the output voltage V 3 of the operational amplifier Z 2 is V 3 = -R 5 (-V 1 /R 3 +E b /R 6 ) As a result, as shown in Fig. 3C Obtain a detected waveform with the zero line pulled up as shown in .
演算増幅器Z2の出力電圧V3は、ダイオードD3
によりゼロラインでスライスされて、0V以下の
電位については接地され、出力としては、第３図
Ｃに示すゼロラインを越える電圧部分のみとな
る。即ち、同図では、ノイズ波形および本来の
反射信号波形のみとなる。 The output voltage V 3 of the operational amplifier Z 2 is connected to the diode D 3
The voltage is sliced at the zero line by 0V, and potentials below 0V are grounded, and the output is only the voltage portion exceeding the zero line shown in FIG. 3C. That is, in the figure, only the noise waveform and the original reflected signal waveform are shown.
これについて、第３図Ｄを参照して説明する。
同図において、バイアス電圧Ebの演算増幅器Z2
による増幅後の電圧をEBとすると、波形の振
幅e1と波形の振幅e2とは、共にEBより大きい。
実際の出力電圧は、それぞれ（e1−EB），（e2−
EB）となる。 This will be explained with reference to FIG. 3D.
In the same figure, an operational amplifier Z 2 with a bias voltage E b
When the voltage after amplification is E B , both the waveform amplitude e 1 and the waveform amplitude e 2 are larger than E B .
The actual output voltages are (e 1 −E B ) and (e 2 − E B ), respectively.
E B ).
従つて、本実施例において、バイアス電圧Eb
は、EB＜e2の範囲で大きく設定すれば、出力波形
をのみとすることができる。また、ノイズ波形
の一部が残つた場合でも、
e2−EB／e1−EB＞e2／e1
となり、Ｓ／Ｎ比が改善される。 Therefore, in this example, the bias voltage E b
If is set large within the range of E B <e 2 , the output waveform can be reduced to only one. Furthermore, even if a part of the noise waveform remains, e 2 −E B /e 1 −E B >e 2 /e 1 and the S/N ratio is improved.
このように、本実施例では、検波回路の加算回
路を構成する演算増幅器Z2に直流バイアス電圧を
印加してゼロラインを引き上げると共に、ダイオ
ードD3により、ゼロライン以下の電圧をクラン
プするという構成により、回路を複雑にすること
なく、ノイズを除去ないし低減することができ
る。 In this way, in this embodiment, a DC bias voltage is applied to the operational amplifier Z 2 that constitutes the adder circuit of the detection circuit to pull up the zero line, and a voltage below the zero line is clamped by the diode D 3 . Therefore, noise can be removed or reduced without complicating the circuit.
＜その他の実施例＞
本発明は、上記第１実施例に示す態様に限ら
ず、種々の実施態様とすることができる。第５図
〜第７図にこれらの例を示す。<Other Examples> The present invention is not limited to the embodiment shown in the first embodiment, but can be implemented in various other embodiments. Examples of these are shown in FIGS. 5 to 7.
第５図に示す第２実施例は、バイアス電圧を演
算増幅器Z2の非反転端子に入力した例であつて、
他の構成は、上記第１実施例の回路と同じ構成で
ある。この場合は、−Ebのバイアス電圧が非反転
端子に印加される。従つて、本実施例によれば、
演算増幅器Z2が加減算器として働き、結果とし
て、上記第１実施例と同様の出力電圧を得る。 The second embodiment shown in FIG. 5 is an example in which the bias voltage is input to the non-inverting terminal of the operational amplifier Z2 .
The other configurations are the same as the circuit of the first embodiment. In this case, a bias voltage of -E b is applied to the non-inverting terminal. Therefore, according to this embodiment,
The operational amplifier Z2 acts as an adder/subtractor, resulting in an output voltage similar to that of the first embodiment.
第６図に示す第３実施例は、ダイオードD3を
抵抗R5と並列に設けた点を除き、上記第１実施
例の回路と同じ構成である。本実施例によれば、
S2点にて加算され、演算増幅器Z2に印加される入
力電圧が負の場合のみ演算増幅器Z2にて増幅され
て出力される。従つて、上記第１実施例の場合と
同様に、第３図Ｃに示すゼロラインを越える電圧
部分のみとなる。 The third embodiment shown in FIG. 6 has the same configuration as the circuit of the first embodiment, except that the diode D 3 is provided in parallel with the resistor R 5 . According to this embodiment,
They are added at two points S, and only when the input voltage applied to the operational amplifier Z2 is negative, the signals are amplified by the operational amplifier Z2 and output. Therefore, as in the case of the first embodiment, only the voltage portion exceeding the zero line shown in FIG. 3C is present.
第７図に示す第４実施例は、バイアス電圧を演
算増幅器Z2の非反転端子に入力した例であつて、
他の構成は、上記第３実施例の回路と同じ構成で
ある。この場合は、−Ebのバイアス電圧が非反転
端子に印加される。従つて、本実施例によれば、
演算増幅器Z2が減算器として働き、結果として、
上記第３実施例と同様の出力電圧を得る。 The fourth embodiment shown in FIG. 7 is an example in which the bias voltage is input to the non-inverting terminal of the operational amplifier Z2 .
The other configurations are the same as the circuit of the third embodiment. In this case, a bias voltage of -E b is applied to the non-inverting terminal. Therefore, according to this embodiment,
The operational amplifier Z 2 acts as a subtractor and as a result,
The same output voltage as in the third embodiment is obtained.
［発明の効果］
以上説明したように本発明は、入力する受信波
を検波すると共に、該検波した波形を一定レベル
でスライスして、ノイズを除去ないし低減して、
誤計測を防止でき、しかも、入力する受信波を検
波する検波回路において、かかるノイズの除去を
行なうことができて、回路を複雑化せずに誤計測
防止を可能とする効果がある。[Effects of the Invention] As explained above, the present invention detects an input received wave, slices the detected waveform at a certain level, removes or reduces noise,
It is possible to prevent erroneous measurements, and in addition, such noise can be removed in the detection circuit that detects the input received wave, thereby making it possible to prevent erroneous measurements without complicating the circuit.
［発明の効果］
以上説明したように本発明は、入力する受信波
を検波すると共に、該検波した波形を一定レベル
でスライスして、ノイズを除去ないし低減して、
誤計測を防止でき、しかも、入力する受信波を検
波する検波回路において、かかるノイズの除去を
行なうことができて、回路を複雑化せずに誤計測
防止を可能とする効果がある。[Effects of the Invention] As explained above, the present invention detects an input received wave, slices the detected waveform at a certain level, removes or reduces noise,
It is possible to prevent erroneous measurements, and in addition, such noise can be removed in the detection circuit that detects the input received wave, thereby making it possible to prevent erroneous measurements without complicating the circuit.
第１図は本発明の計測器用検波回路の構成を示
すブロツク図、第２図は本発明計測器用検波回路
の第１実施例の構成を示す回路図、第３図Ａ，
Ｂ，ＣおよびＤは上記第１実施例の検波回路の作
用を説明するための波形図、第４図は従来の計測
器用検波回路を示す回路図、第５図、第６図およ
び第７図は各々本発明計測器用検波回路の第２、
第３および第４実施例の構成を示す回路図であ
る。
Z1，Z2……演算増幅器、Ｅ……バイアス電圧、
D1，D2，D3……ダイオード、R1〜R6……抵抗。
FIG. 1 is a block diagram showing the configuration of a detection circuit for measuring instruments according to the present invention, FIG. 2 is a circuit diagram showing the configuration of a first embodiment of the detecting circuit for measuring instruments according to the present invention, and FIG.
B, C, and D are waveform diagrams for explaining the operation of the detection circuit of the first embodiment, FIG. 4 is a circuit diagram showing a conventional detection circuit for measuring instruments, and FIGS. 5, 6, and 7. are the second and second detector circuits for measuring instruments of the present invention, respectively.
FIG. 7 is a circuit diagram showing the configurations of third and fourth embodiments. Z 1 , Z 2 ... operational amplifier, E ... bias voltage,
D1 , D2 , D3 ...Diode, R1 to R6 ...Resistance.
Claims (1)
波出力と入力信号とを加算して、検波信号波形を
得る加算回路とを備えた計測器用検波回路におい
て、 上記加算回路は、その入力端子に接続されて、
当該加算回路の出力電圧のゼロラインを、受信す
べき信号の尖頭値より小さい範囲で、ノイズを消
去すべきレベルまで引き上げるよう設定されたバ
イアス電圧を印加するバイアス回路と、その出力
端子に接続されて、該加算回路の出力電圧を上記
ゼロラインにてスライスし、該ゼロラインを越え
る出力電圧の波形部分のみ取り出すクランプ回路
とを有することを特徴とする計測器用検波回路。 ２ 上記加算回路は、演算増幅器を有し、その反
転入力端子に、検波出力と入力信号とが入力さ
れ、 上記バイアス回路は、該演算増幅器の反転入力
端子に接続され、信号波形とは逆極性のバイアス
電圧を出力する構成である、特許請求の範囲第１
項記載の計測器用検波回路。 ３ 上記加算回路は、演算増幅器を有し、その反
転入力端子に、検波出力と入力信号とが入力さ
れ、 上記バイアス回路は、該演算増幅器の非反転入
力端子に接続され、信号波形と同極性のバイアス
電圧を出力する構成である、特許請求の範囲第１
項記載の計測器用検波回路。[Claims] 1. A detection circuit for a measuring instrument comprising a linear detection circuit that detects an input signal and an addition circuit that adds the detection output and the input signal to obtain a detected signal waveform, the addition circuit comprising: , connected to its input terminal,
Connect the zero line of the output voltage of the adder circuit to the output terminal and a bias circuit that applies a bias voltage set to raise the zero line of the output voltage to the level at which noise should be canceled within a range smaller than the peak value of the signal to be received. and a clamp circuit that slices the output voltage of the adder circuit at the zero line and extracts only the waveform portion of the output voltage that exceeds the zero line. 2 The addition circuit has an operational amplifier, the detection output and the input signal are input to the inverting input terminal thereof, and the bias circuit is connected to the inverting input terminal of the operational amplifier, and has a polarity opposite to the signal waveform. Claim 1, which is configured to output a bias voltage of
Detection circuit for measuring instruments as described in section. 3 The addition circuit has an operational amplifier, the detection output and the input signal are input to its inverting input terminal, and the bias circuit is connected to the non-inverting input terminal of the operational amplifier, and has the same polarity as the signal waveform. Claim 1, which is configured to output a bias voltage of
Detection circuit for measuring instruments as described in section.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10436486A JPS62261088A (en) | 1986-05-07 | 1986-05-07 | Detection circuit for measuring apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10436486A JPS62261088A (en) | 1986-05-07 | 1986-05-07 | Detection circuit for measuring apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62261088A JPS62261088A (en) | 1987-11-13 |
| JPH044556B2 true JPH044556B2 (en) | 1992-01-28 |
Family
ID=14378770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10436486A Granted JPS62261088A (en) | 1986-05-07 | 1986-05-07 | Detection circuit for measuring apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62261088A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5812879B2 (en) * | 1974-01-16 | 1983-03-10 | ピトニイ ボウズ インコ−ポレ−テツド | postal meter |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5812879U (en) * | 1981-06-04 | 1983-01-27 | 古野電気株式会社 | Unnecessary reflected wave removal device for radar and similar equipment |
-
1986
- 1986-05-07 JP JP10436486A patent/JPS62261088A/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5812879B2 (en) * | 1974-01-16 | 1983-03-10 | ピトニイ ボウズ インコ−ポレ−テツド | postal meter |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62261088A (en) | 1987-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4507795A (en) | Apparatus and method for locating leading and trailing edges of RF pulses | |
| US6348816B1 (en) | Tracking percent overload signal as indicator of output signal magnitude | |
| US5436580A (en) | Method and circuitry for determining the beginning of echo pulses | |
| TWI603578B (en) | Integrated technique for enhanced power amplifier forward power detection | |
| JPH044556B2 (en) | ||
| TW411666B (en) | Infrared signal receiver with attenuating circuit | |
| JPS61147174A (en) | Method of transmitting and receiving periodic pulse row | |
| CA2110301C (en) | Detector | |
| US5382848A (en) | Digital integrated time of arrival detector | |
| JP2539749B2 (en) | Distance correction method for radar range finder | |
| Vemuri | Using a fixed threshold in ultrasonic distance-ranging automotive applications | |
| JP3291102B2 (en) | Ultrasonic distance measuring device | |
| US4104545A (en) | Pulse peak detector circuit | |
| US4682174A (en) | Moving target indicator using a surface acoustic wave device | |
| JPS6156979A (en) | Insulation measurement of power cable | |
| JPH047140B2 (en) | ||
| JPH05215850A (en) | Ultrasonic range finder | |
| KR880002869Y1 (en) | Tone burst wave contoller | |
| JP2703313B2 (en) | Baseline correction circuit | |
| KR0142528B1 (en) | Envelope detector of high frequency signal | |
| JP2602720Y2 (en) | Input circuit of time measuring device | |
| JPH02161383A (en) | Ultrasonic range finder | |
| US4585960A (en) | Pulse width to voltage converter circuit | |
| JP2880713B2 (en) | Sampling bias feedback adjustment method | |
| Hansen et al. | SOME REMARKS ON CHRONOTRON ALPHA METER. |