KR0142528B1

KR0142528B1 - Envelope detector of high frequency signal

Info

Publication number: KR0142528B1
Application number: KR1019930030688A
Authority: KR
Inventors: 이장호
Original assignee: 정장호; 엘지정보통신주식회사
Priority date: 1993-12-29
Filing date: 1993-12-29
Publication date: 1998-08-17
Also published as: KR950022040A

Abstract

본 발명은 고주파신호의 포락선 검출회로에 관한 것으로서, 특히 플래나 도프드 배리어 다이오드 (PDB:planar-doped barrier Diode)를 사용하여 고주파신호의 첨두치를 정확히 판별함으로서 정밀한 신호레벨 측정에 적당하도록 한 고주파신호의 포락선 검출회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an envelope detection circuit for a high frequency signal. In particular, a planar-doped barrier diode (PDB) is used to accurately determine the peak value of a high frequency signal, thereby making it suitable for precise signal level measurement. It relates to an envelope detection circuit of.

본 발명에 따른 고주파 신호의 포락선 검출회로는 신호원(1), 정합회로(2)를 포함하고, 고주파신호의 첨두치를 판별하는 고주파신호의 포락선 검출회로에 있어서, 상기 정합회로(2)의 출력단에 병렬 접속된 저항(R2)(R3)을 통하여 정공과 전자의 접합 경계높이를 정밀하게 조정할 수 있는 두 개의 제1 및 제2 PDB(6)(7)를 각각 병렬접속하고, 상기 제1 및 제2 PDB(6)(7)의 일측단에는 축적회로인 캐패시터 (C2)(C2')가 병렬로 연결되고, 상기 정합회로 (2)의 출력단에는 입력신호에 대하여 반사되는 손실을 감소시키는 저항(R4)을 연결하여서 된 것을 특징으로 한다.The envelope detection circuit of the high frequency signal according to the present invention includes a signal source 1 and a matching circuit 2, and in the envelope detection circuit of the high frequency signal for determining the peak value of the high frequency signal, an output terminal of the matching circuit 2 is provided. Two first and second PDBs 6 and 7 capable of precisely adjusting the junction boundary height of holes and electrons are connected in parallel through resistors R2 and R3 connected in parallel, respectively. A capacitor (C2) (C2 '), which is an accumulation circuit, is connected in parallel at one end of the second PDB (6) (7), and a resistor for reducing the loss reflected to the input signal at the output of the matching circuit (2). It is characterized by connecting (R4).

Description

Envelope Detection Circuit of High Parking Signal

제1도는 종래 고주파신호의 포락선 검출회로도.1 is an envelope detection circuit diagram of a conventional high frequency signal.

제2도는 본 발명의 실시예에 따른 고주파신호의 포락선 검출회로도.2 is an envelope detection circuit diagram of a high frequency signal according to an embodiment of the present invention.

*도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1:신호원 2:정합회로1: signal source 2: matching circuit

4:축적회로 5:부하4: Accumulation Circuit 5: Load

6,7:제1 및 제2 플래나 도프드 배리어 다이오드(PDB)6,7: First and second planar doped barrier diodes (PDB)

C1,C2,C2',C3:캐패시터 R1,R2,R3,R4:저항C1, C2, C2 ', C3: Capacitors R1, R2, R3, R4: Resistance

본 발명은 고주파신호의 포락선 검출회로에 관한 것으로서, 특히 플래나 도프드 배리어 다이오드(PDB:planar-doped barrier Diode)를 사용하여 고주파신호의 첨두치를 정확히 판별함으로서 정밀한 신호레벨 측정에 적당하도록 한 고주파신호의 포락선 검출회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an envelope detection circuit for high frequency signals. In particular, a planar-doped barrier diode (PDB) is used to accurately determine the peak value of a high frequency signal, thereby making it suitable for precise signal level measurement. It relates to an envelope detection circuit of.

일반적으로 도플러 레이다로 부터 위성통신에 이르기까지 현재 많은 고주파 시스템에서 펄스형태의 신호를 이용하는 예가 늘어나고 있으며, 연속파형 (continuous wave)신호나 상기 서술한 펄스형태 신호의 정확한 세기 또는 포락선이나 신호의 최대치, 오버슈트 값을 측정하기 위하여 정밀한 포락선 검출회로가 필요하게 되며, 현재 시스템에서 많이 도입되고 있는 펄스파형의 신호를 전송하는 방식에서, 그 신호의 세기를 측정할 때 일반적으로다이오드 디텍터를 사용한다.In general, the use of pulsed signals is increasing in many high frequency systems, from Doppler radars to satellite communications, and the accurate intensity of the continuous wave signal or the pulsed signal described above, or the maximum value of the envelope or signal, In order to measure the overshoot value, a precise envelope detection circuit is required, and in the method of transmitting a pulse waveform signal, which is widely used in current systems, a diode detector is generally used to measure the intensity of the signal.

이하, 첨부된 도면을 참조로 하여 종래의 포락선 검출회로에 대하여 설명하기로 한다.Hereinafter, a conventional envelope detection circuit will be described with reference to the accompanying drawings.

종래의 다이오드 디텍터를 이용한 포락선 검출회로는 제1도에 도시된 바와 같이 신호원(1)의 출력단이 정합회로(2)에 연결되어 있으며, 상기한 정합회로(2)의 출력단이 쇼트키 다이오드(3)에 연결되어 있으며, 그리고 상기 쇼트키 다이오드(3)의 출력전류가 캐패시터(Q)의 출적회로(4)로 입력되는 포락선 검출회로를 구성하여 그 신호의 최대 세기를 찾을 수 있도록 이루어져 있다.In an envelope detection circuit using a conventional diode detector, as shown in FIG. 1, the output terminal of the signal source 1 is connected to the matching circuit 2, and the output terminal of the matching circuit 2 is a Schottky diode ( 3) and an envelope detecting circuit in which the output current of the Schottky diode 3 is input to the output circuit 4 of the capacitor Q so as to find the maximum intensity of the signal.

상기한 구성에 의한 종래의 포락선 검출회로의 동작은 다음과 같이 이루어진다.The operation of the conventional envelope detection circuit according to the above configuration is performed as follows.

고주파 신호원(1)에서 측정하고자 하는 신호를 발생시키면 캐패시터(C1)에서 신호에 포함되어 있는 DC 성분을 제거한 다음 저항(R1)에 의해 쇼트키 다이오드(3)의 입력정합을 구성하고, 상기 쇼트키 다이오드(3)에서는 입력된 신호의 부성분을 제거함으로써 펄스형태의 신호 전류를 출력시키며, 이러한 전류를 캐패시터(Q)에서 축적함으로써 입력신호의 포락선(envelope)을 검출하게 된다.When the signal to be measured is generated in the high frequency signal source 1, the DC component included in the signal is removed from the capacitor C1, and then the input R of the Schottky diode 3 is configured by the resistor R1, and the short The key diode 3 outputs a pulsed signal current by removing sub-components of the input signal, and accumulates such current in the capacitor Q to detect an envelope of the input signal.

이때, 입력단의 저항(R1)으로 정합회로(2)를 구성하여 입력되는 신호를 쇼트키 다이오드(3)에 전달할 때 그 전기적 특성을 좋은 상태로 유지하게 하였으며, 포락선 검출회로를 구성하는 쇼트키 다이오드(3)로서 빠른 응답 속도와 넓은 동작영역을 가지고 있는 로우-베리어 쇼트키(LBS)다이오드를 사용함으로써 다른 바이어스 성분이 없이도 동작할 수 있도록 하고, OV에서 최대 동작 감도를 나타내도록 한다.At this time, the matching circuit 2 is composed of the resistor R1 of the input terminal to keep the electrical characteristics in good condition when the input signal is transmitted to the Schottky diode 3, and the Schottky diode constituting the envelope detection circuit. As shown in (3), low-barrier Schottky (LBS) diodes with fast response speed and wide operating range enable operation without other bias components and exhibit maximum operating sensitivity at OV.

그러나, 상기와 같은 종래의 포락선 검출회로는 검출결과의 오류가 발생하게 되는 문제점이 있는데, 그 중 가장 심각한 요소는 소자의 온도와 다이오드에서 발생하는 입력신호의 하모닉이다.However, the conventional envelope detection circuit as described above has a problem that an error of the detection result occurs, the most serious of which is the harmonic of the input signal generated from the temperature of the device and the diode.

상기한 온도로 인한 오류발생은 특히 입력신호의 세기가 낮을 때 쇼트키 다이오드의 역포화 전류와 열에 의해 발생되는 전압의 변화가 민감하게 되어 심각한 문제를 발생시키며, 입력신호의 하모닉에 의한 오류는 측정하고자 하는 신호뿐만 아니라 하모닉에 대한 세기까지 더하여 검출되므로 정확한 결과를 얻을 수 없는 문제점을 발생시키게 된다.The error caused by the above-mentioned temperature is a serious problem because the change of voltage generated by the back saturation current and heat of the Schottky diode is particularly sensitive when the intensity of the input signal is low, and the error caused by the harmonic of the input signal is measured. In addition to the signal to be detected, the strength of the harmonics is added together, which causes a problem that an accurate result cannot be obtained.

본 발명은 상기와 같은 종래의 문제점을 해소하기 위한 것으로서, 정합회로의 출력단에 전류에 대한 감도가 뛰어나며, 동작영역이 향상된 정고(P)과 전자(N)의 접합(junction) 경계높이(barrier height)를 정밀하게 조정할 수 있는 플래나 도프드 배리어 다이오드(이하 PDB라 함)를 병렬 접속하여 각 다이오드에서 발생하는 오류의 원인들을 상쇄할 수 있도록 하고, 더욱 정밀한 포락선 검출결과를 얻을 수 있도록 하는 고주파신호의 포락선 검출회로를 제공하는데 본 발명의 목적이 있다.The present invention is to solve the above-mentioned conventional problems, has excellent sensitivity to the current at the output terminal of the matching circuit, the junction boundary height of the junction (P) and electron (N) with improved operation area (barrier height) High-frequency signal for parallel adjustment of flan or doped barrier diode (hereinafter referred to as PDB) to precisely adjust) to offset the causes of errors occurring in each diode and to obtain more accurate envelope detection results. It is an object of the present invention to provide an envelope detection circuit.

본 발명은 신호원(1), 정합회로(2)를 포함하고, 고주파신호의 첨두치를 판별하는 고주파신호의 포락선 검출회로에 있어서, 상기 정합회로(2)의 출력단에 병렬 접속된 저항(R2)(R3)을 통하여 정공과 전자의 접합 경계높이를 정밀하게 조정할 수 있는 두개의 제1 및 제1 PDB(6)(7)를 각각 병렬 접속하고, 상기 제1 및 제2 PBD(6)(7)의 일측단에는 축적회로인 캐패시터(C2)(C2')가 병렬로 연결되고, 상기 정합회로(2)의 출력단에는 입력신호에 대하여 반사되는 손실을 감소시키는 저항(R4)을 연결하여서 된 것이다.The present invention includes a signal source (1) and a matching circuit (2), and a resistance detection circuit (R2) connected in parallel to an output terminal of the matching circuit (2) in an envelope detection circuit of a high frequency signal for discriminating peaks of a high frequency signal. Through R3, two first and first PDBs 6 and 7 capable of precisely adjusting the junction boundary height of holes and electrons are connected in parallel, respectively, and the first and second PBDs 6 and 7 are connected. Capacitor C2 (C2 '), which is an accumulation circuit, is connected in parallel at one end of the circuit, and a resistor R4 is connected to the output terminal of the matching circuit 2 to reduce the loss reflected from the input signal. .

이하, 첨부된 도면을 참조로하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

제2도는 본 발명의 실시예에 따른 고주파신호의 포락선 검출회로도로서, 그 구성은 신호원(1)의 출력단이 캐패시터(C3)를 통하여 정합회로(2)에 연결되며, 상기 정합회로(2)의 출력단에는 저항(R2)(R3)을 통해 제1 및 제2 PDB(6)(7)가 병렬로 각각 접속되고, 상기 제1 및 제2 PDB(6)(7)의 출력단에는 축적회로인 캐패시터(C2)(C2')가 병렬 접속됨과 동시에 부하(5)가 연결되어 이루어진다.2 is an envelope detection circuit diagram of a high frequency signal according to an embodiment of the present invention, in which the output terminal of the signal source 1 is connected to the matching circuit 2 through a capacitor C3, and the matching circuit 2 The first and second PDBs 6 and 7 are connected in parallel to the output terminals of R1 and R3, respectively. The output terminals of the first and second PDBs 6 and 7 are storage circuits. The capacitors C2 and C2 'are connected in parallel and at the same time the load 5 is connected.

상기와 같이 이루어진 본 발명의 실시예에 따른 포락선 검출회로의 동작은 다음과 같이 이루어진다.Operation of the envelope detection circuit according to an embodiment of the present invention made as described above is performed as follows.

신호원(1)으로부터 발생되는 출력신호는 캐패시터(C3) 및 정합회로(2)를 경유함에 따라 DC 성분이 제거되고, 이의 출력신호가 연속파형의 신호일 때에는 상기 신호가 저항(R2)(R3)을 통하여 제1 및 제2 PDB(6)(7)에 인가됨에 따라 상기 제1 및 제2 PDB(6)(7)가 가지고 있는 비선형 저항성분에 따라 정류된 뒤에 캐패시터(C2)(C2')에 의해 첨두치가 유지됨으로써 입력신호의 진폭에 관련된 세기를 갖는 전류를 출력한다.The output signal generated from the signal source 1 is removed through the capacitor C3 and the matching circuit 2, and the DC component is removed. When the output signal is a continuous waveform signal, the signal is a resistor (R2) (R3). The capacitors C2 and C2 'are rectified according to the nonlinear resistance component of the first and second PDBs 6 and 7 as applied to the first and second PDBs 6 and 7 through The peak value is maintained by, thereby outputting a current having an intensity related to the amplitude of the input signal.

또한, 신호원(1)으로부터 발생되는 출력신호의 형태가 펄스형태를 갖고 있으면 상기 제1 및 제2 PDB(6)(7)는 그 고주파 입력신호인 펄스형태의 포락선을 갖고 있는 펄스형태의 전류를 출력한다. 상기 제1 및 제2 PDB(6)(7)에서 발생한 전류는 다음단에 병렬로 연결되어 있는 캐패시터(C2)(C2')를 통하여 축적되어 전압출력 파형을 형성하며, 이때 상기 캐패시터(C2)(C2')를 조정하여 입력신호의 포락선을 찾아갈 수 있는 적절한 RC 시상수를 구성하여 출력신호의 포락선을 만들어내게 됨으로써 고주파신호의 측정시 더욱 정밀한 신호세기를 측정할 수 있는 것이다.In addition, when the form of the output signal generated from the signal source 1 has a pulse form, the first and second PDBs 6 and 7 are pulsed currents having a pulse form envelope which is the high frequency input signal. Outputs Currents generated in the first and second PDBs 6 and 7 are accumulated through capacitors C2 and C2 'connected in parallel to the next stage to form a voltage output waveform. At this time, the capacitor C2 By adjusting (C2 '), an appropriate RC time constant to find the envelope of the input signal is created to produce an envelope of the output signal, so that more accurate signal strength can be measured when measuring high frequency signals.

본 발명에서 두 개의 제1 및 제2 PDB(6)(7)를 병렬 접속한 이유는 포락선 검출회로의 오류발생의 원인중 하나인 다이오드의 정합면에서 발생하는 열에 의해 발생할 수 있는 기생(parasitics)파를 최소화 또는 감쇄시켜 검출결과를 방해하는 원인중의 하나인 하모닉중에서 짝수차 하모닉의 영향을 줄이기 위한 것이다. 즉, 짝수차 하모닉이 발생하게 되면 위상이 180°앞서거나 뒤지게 되는데 이는 캐패시터(C2)(C2')에 의해 위상이 진각되거나 지각됨으로써 중첩되거나 상쇄되어버리기 때문이다. 또한 저항(R4)을 정합회로(2)의 출력단에 부가연결함으로써 넓은 대역의 입력신호에 대하여 반사되는 손실을 줄이도록 하여 포락선 검출회로의 성능이 향상 되도록 하였다. 상기한 반사손실이란 전송선로에 있어서 임피던스 정합이 불완전하기 때문에 불연속부에서 발생되는 반사전력에 의한 손실분을 말한다.In the present invention, the reason why the two first and second PDBs 6 and 7 are connected in parallel is parasitics that may be caused by heat generated at the matching surface of the diode, which is one of the causes of the error of the envelope detection circuit. It is to reduce the influence of even harmonics among harmonics, one of the causes that interfere with the detection result by minimizing or attenuating waves. That is, when even-order harmonics are generated, the phases are advanced or retarded by 180 ° because the phases are superimposed or canceled by the capacitors C2 and C2 '. In addition, the resistance R4 is additionally connected to the output terminal of the matching circuit 2 to reduce the reflection loss of the wide band input signal, thereby improving the performance of the envelope detection circuit. The return loss refers to the loss due to the reflected power generated in the discontinuous portion because the impedance matching is incomplete in the transmission line.

이상에서 설명한 바와 같이 본 발명은 정합회로의 출력단에 전류에 대한 감도가 뛰어나며, 동작영역이 향상된 정공(P)과 전자[n)의 정합 경계높이를 정밀하게 조정할 수 있는 두 개의 플래나 도프드 배리어 다이오드를 병렬 접속하여 각 다이오드에서 발생하는 오류의 원인들을 상쇄할 수 있도록 하고, 포락선 검출회로의 성능을 넓은 대역의 입력신호에 대하여 반사되는 손실을 줄이도록 함으로써 더욱 정밀한 포락선 검출결과를 얻을 수 있는 효과를 제공한다.As described above, according to the present invention, two planar doped barriers having excellent sensitivity to current at the output terminal of the matching circuit and capable of precisely adjusting the matching boundary heights of holes P and electrons n with an improved operating range are provided. By connecting diodes in parallel, the causes of errors occurring in each diode can be canceled, and the performance of the envelope detection circuit can be reduced to reduce the loss reflected by the wide band input signal, thereby obtaining more accurate envelope detection results. To provide.

Claims

In an envelope detection circuit of a high frequency signal in which a signal applied from the signal source 1 is removed using the matching circuit 2 to detect noise, then a peak value of the high frequency signal is connected in parallel to an output terminal of the matching circuit 2. The first and second PDBs (6) and (7) are connected in parallel to each other in order to precisely adjust the junction boundary height of holes and electrons through the resistors R2 and R3. (6) By connecting the capacitors C2 and C2 ', which are accumulation circuits, in parallel at one end thereof, parasitic waves generated from the PDB 6 and 7 can be removed, and the matching circuit An envelope detection circuit for a high frequency signal, characterized in that the output terminal of (2) is connected to a resistor (R4) for impedance matching to reduce the loss reflected to the input signal.