JPH0443354Y2 - - Google Patents

Info

Publication number
JPH0443354Y2
JPH0443354Y2 JP1983109498U JP10949883U JPH0443354Y2 JP H0443354 Y2 JPH0443354 Y2 JP H0443354Y2 JP 1983109498 U JP1983109498 U JP 1983109498U JP 10949883 U JP10949883 U JP 10949883U JP H0443354 Y2 JPH0443354 Y2 JP H0443354Y2
Authority
JP
Japan
Prior art keywords
counter
pulse
output
output terminal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1983109498U
Other languages
Japanese (ja)
Other versions
JPS6017397U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP10949883U priority Critical patent/JPS6017397U/en
Publication of JPS6017397U publication Critical patent/JPS6017397U/en
Application granted granted Critical
Publication of JPH0443354Y2 publication Critical patent/JPH0443354Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Transmission And Conversion Of Sensor Element Output (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)

Description

【考案の詳細な説明】 本考案は自在平行定規の直定規の角度をデイジ
タルに表示する装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a device for digitally displaying the straight edge angle of a universal parallel ruler.

従来、此種の装置としては、特公昭56−25399
号公報に記載されているものが公知である。上記
装置の電子回路は、第3図に示す如く、反転回路
2を備えている。ヘツド4の定規取付板6の回転
運動は、パルスエンコーダ8によつて方向成分を
有するパルス信号に変換され、このパルス信号
は、方向判別回路10を経て、アツプダウンカウ
ンター12に供給される。方向判別回路2は、パ
ルスエンコーダ8のスリツト板14が正方向に回
転すると、出力端aからパルスを出力し、スリツ
ト板14が逆方向に回転すると、出力端bからパ
ルスを出力する。パルスエンコーダ8のパルス
が、方向判別回路10の出力端aに現れるか、出
力端bに現れるかは、パルスエンコーダ8の出力
パルスの方向成分即ちパルスの位相の進みと遅れ
によつて決定される。アツプダウンカウンター1
2は、そのアツプカウント入力端Uにパルスが入
力されると、パルスを加算し、ダウンカウント入
力端Dにパルスが入力されるとパルスを減算す
る。自在平行定規においては、水平直定規16の
角度は、ゼロ度を基準として、絶対値を表示しな
ければならない。そのため、方向判別回路10と
カウンター12との間に反転回路2を設けて、ゼ
ロ度を基準として、カウンター12の増減の関係
を反転させている。第1図における水平直定規1
6の状態をゼロとする。ゼロの設定は、カウンタ
ー12をリセツトすることによつて行う。ヘツド
4のハンドル4aを手で握つて、ハンドル4aを
第1図上、反時針回転方向に回転し、定規取付板
6を反時針回転方向に回転すると、パルスエンコ
ーダ8からパルスが出力され、このパルスは方向
判別回路10の出力端aに現れる。出力端aに現
れたパルスは、反転回路2の出力端a′に現れ、こ
の出力端a′のパルスは、カウンタ12のアツプカ
ウント入力端Uに入力される。カウンター12
は、このパルスをカウントする。このときのカウ
ンター12のカウント値は、ヘツド4に設けた表
示部18にデイジタルに表示される。今、表示部
に30度が表示されたとする。
Conventionally, this type of device was
The one described in the No. 3 publication is publicly known. The electronic circuit of the above device includes an inversion circuit 2, as shown in FIG. The rotational movement of the ruler mounting plate 6 of the head 4 is converted by a pulse encoder 8 into a pulse signal having a directional component, and this pulse signal is supplied to an up-down counter 12 via a direction determining circuit 10. The direction discrimination circuit 2 outputs a pulse from an output terminal a when the slit plate 14 of the pulse encoder 8 rotates in the forward direction, and outputs a pulse from the output terminal b when the slit plate 14 rotates in the reverse direction. Whether the pulse of the pulse encoder 8 appears at the output terminal a or the output terminal b of the direction determining circuit 10 is determined by the direction component of the output pulse of the pulse encoder 8, that is, the lead or lag of the phase of the pulse. . Updown counter 1
2 adds a pulse when a pulse is input to its up-count input terminal U, and subtracts a pulse when a pulse is input to its down-count input terminal D. In the universal parallel ruler, the angle of the horizontal straight edge 16 must be expressed as an absolute value with zero degrees as a reference. Therefore, an inverting circuit 2 is provided between the direction determining circuit 10 and the counter 12 to invert the increase/decrease relationship of the counter 12 with respect to zero degrees. Horizontal straightedge 1 in Figure 1
Let state 6 be zero. Setting to zero is done by resetting the counter 12. When the handle 4a of the head 4 is grasped by hand, and the handle 4a is rotated in the direction of rotation of the hour hand in the counterclockwise direction in FIG. The pulse appears at the output a of the direction determining circuit 10. The pulse appearing at the output terminal a appears at the output terminal a' of the inverting circuit 2, and the pulse at this output terminal a' is inputted to the up-count input terminal U of the counter 12. counter 12
counts this pulse. The count value of the counter 12 at this time is digitally displayed on a display section 18 provided in the head 4. Suppose now that 30 degrees is displayed on the display.

次に定規取付板6を、第1図上、時針回転方向
に20度回転すると、この回転中、パルスエンコー
ダ8のパルスは、方向判別回路10の出力端bに
現れ、この出力端bのパルスは反転回路2の出力
端b′を経て、カウンター12のダウンカウント入
力端Dに入力され、カウンター12は現在値から
入力パルスを減算する。定規取付板6の回転が停
止すると、表示部18は、30度−20度=10度を表
示する。
Next, when the ruler mounting plate 6 is rotated 20 degrees in the direction of rotation of the hour hand in FIG. is inputted to the down-count input terminal D of the counter 12 via the output terminal b' of the inverting circuit 2, and the counter 12 subtracts the input pulse from the current value. When the rotation of the ruler mounting plate 6 stops, the display section 18 displays 30 degrees - 20 degrees = 10 degrees.

次に、定規取付板6を第1図上、時針回転方向
に更に20度回転した場合について説明する。
Next, a case will be described in which the ruler mounting plate 6 is further rotated by 20 degrees in the direction of rotation of the hour hand in FIG.

定規取付板6の回転量が10度に達すると、表示
部18はゼロを表示する。このゼロはゼロ検出回
路20によつて検出され、この検出信号によつて
反転回路2のフリツプフロツプが反転される。こ
の反転によつて方向判別回路10の出力端bに現
れているパルスは、ゼロを境いとして、反転回路
2の出力端a′に現れることになる。これによつ
て、カウンター12は、前記10度からゼロ度まで
は、パルスを減算し、直定規16がゼロ度を時針
方向に越えると、今度はパルスを加算する。結局
表示部には10度が表示される。該状態から、定規
取付板6を第1図上、反時針回転方向に20度回転
した場合も、上記と同様の原理によつて、ゼロ度
において、反転回路2が反転し、直定規16のゼ
ロ度を基準とする絶対値即ち10度が表示部18に
表示される。
When the amount of rotation of the ruler mounting plate 6 reaches 10 degrees, the display section 18 displays zero. This zero is detected by the zero detection circuit 20, and the flip-flop of the inverting circuit 2 is inverted by this detection signal. Due to this inversion, the pulse appearing at the output terminal b of the direction determining circuit 10 appears at the output terminal a' of the inverting circuit 2, with zero as the boundary. As a result, the counter 12 subtracts pulses from the 10 degrees to zero degrees, and when the straight edge 16 exceeds zero degrees in the hour hand direction, it adds pulses. In the end, 10 degrees is displayed on the display. From this state, when the ruler mounting plate 6 is rotated 20 degrees in the counterclockwise rotation direction in FIG. The absolute value based on zero degrees, ie, 10 degrees, is displayed on the display section 18.

上記回路構成の場合、デイジタルエンコーダ8
とカウンター12との間に反転回路2を介在させ
るため、応答性能即ち速度が落ちる原因となつて
いる。しかるに、現在では高分解能のデイジタル
表示機能を備えた自在平行定規が要望されてい
る。高分解能デイジタル表示装置において、応答
性能が悪いと、定規取付板6が高速で回転した場
合、カウンタ12が誤動作する可能性が高くな
る。特に、ヘツド4に内蔵されたインデツクス機
構によつて衝撃的に定規取付板6が停止すると
き、該定規取付板6の振動による動きは、極めて
高速であり、この動きによつてカウンター12が
誤動作してしまうことになる。又、カウンター1
2のゼロを検出し、これによつて反転回路2を反
転しているので、ゼロ位置において、反転するタ
イミングが遅れ、カウンター12のカウントが先
に進んでしまうため、カウンター12の誤動作の
原因となつている。
In the case of the above circuit configuration, digital encoder 8
Since the inverting circuit 2 is interposed between the counter 12 and the counter 12, this causes a decrease in response performance, that is, speed. However, there is currently a demand for a universal parallel ruler with a high-resolution digital display function. In a high-resolution digital display device, if the response performance is poor, there is a high possibility that the counter 12 will malfunction when the ruler mounting plate 6 rotates at high speed. In particular, when the ruler mounting plate 6 stops due to an impact caused by the index mechanism built into the head 4, the movement of the ruler mounting plate 6 due to vibration is extremely fast, and this movement causes the counter 12 to malfunction. You end up doing it. Also, counter 1
Since the zero of 2 is detected and the inverting circuit 2 is inverted by this, the timing of inversion is delayed at the zero position and the count of the counter 12 advances, which may cause malfunction of the counter 12. It's summery.

本考案は、上記反転回路を設けずに、2個のカ
ウンタを設けることによつて上記欠陥を除去した
高分解能、高精度のデイジタル表示機能を有する
自在平行定規のデイジタル表示装置を提供するこ
とを目的とするものである。以下に本考案の構成
を添附図面に示す実施例を参照して説明する。
The present invention aims to provide a digital display device of a universal parallel ruler having a high-resolution, high-precision digital display function, which eliminates the above-mentioned defects by providing two counters without providing the above-mentioned inverting circuit. This is the purpose. The structure of the present invention will be described below with reference to embodiments shown in the accompanying drawings.

第2図において、22はヘツド4の主軸であ
り、これの上端にはハンドル4aが固定されてい
る。主軸22には、基板24が固定され、該基板
24に定規取付板6が取付けられている。26は
分度盤であり、ヘツド支持基板28に固定されて
いる。前記分度盤26外周部には歯車30が固定
され、該歯車30には、スリツト板14の支軸3
2に固着された歯車34が噛み合つている。前記
支軸32は、前記基板24に固定されたホルダー
36に回転自在に支承されている。前記ホルダー
36には一対の発光素子38、一対の受光素子4
0及びバーニアスリツト板42が取付けられてい
る。前記スリツト板14、発光素子38、受光素
子40及びバーニアスリツト板42は公知のパル
スエンコーダ8を構成している。前記ヘツド4の
ハンドル4aを回転すると、基板24が回転し、
ホルダー36は、分度盤26の外周に沿つて移動
する。基板24の回転によつて歯車34は、歯車
30に沿つて自転しつつ移動する。歯車34の回
転によつてスリツト板14は回転し、一対の受光
素子40は、スリツト板14の回転方向によつて
位相の異なる一対のパルス信号を出力する。10
は方向判別回路であり、パルスエンコーダ8の出
力パルスを出力端a,bのいづれか一方に出力す
る。スリツト板14が正回転のときはエンコーダ
8のパルスは出力端aに現れ、逆回転のときは、
出力端bに現れる。44は第1のアツプダウンカ
ウンターであり、これのアツプカウント入力端C
は前記方向判別回路10の出力端aに接続し、ダ
ウンカウント入力端dは前記方向判別回路10の
出力端bに接続している。46は第2のアツプダ
ウンカウンターであり、これのアツプカウント入
力端fは前記方向判別回路10の出力端bに接続
し、ダウンカウント入力端eは前記方向判別回路
10の出力端aに接続している。前記カウンター
44,46の出力端は、3ステートバツフア増幅
器48,50を介して、表示部駆動回路52に接
続している。18は表示部であり、前記ヘツド4
に取付けられている。54,56は前記カウンタ
ー44,46のゼロを検出し、該ゼロ状態のとき
ゲートを導通状態にするゼロ検出ゲート回路であ
り、該回路の出力端はアンドゲート58,60及
びオア回路61を介してカウンター表示切換回路
62に接続している。該回路54,56の各入力
端は、それぞれ、前記方向判別回路10の出力端
a,bに図示の如く接続している。表示切換回路
62は、前記ゼロ検出ゲート回路54,56のゲ
ートからのパルス信号を受けて、前記増幅器4
8,50のインピーダンスをハイとローのいづれ
か一方の状態に切り換える動作を行うものであ
る。切換回路62の出力端gが1で、出力端hが
ゼロのとき、増幅器48は、ローインピーダン
ス、増幅器50はハイインピーダンスとなり、切
換回路60の出力端gがゼロで出力端hが“1”
のとき、増幅器48はハイインピーダンス、増幅
器50はローインピーダンスとなるように設定さ
れている。
In FIG. 2, 22 is the main shaft of the head 4, and a handle 4a is fixed to the upper end of the main shaft. A substrate 24 is fixed to the main shaft 22, and a ruler mounting plate 6 is attached to the substrate 24. 26 is a protractor, which is fixed to the head support substrate 28. A gear 30 is fixed to the outer periphery of the protractor 26, and the gear 30 has a support shaft 3 of the slit plate 14.
A gear 34 fixed to 2 is in mesh with each other. The support shaft 32 is rotatably supported by a holder 36 fixed to the substrate 24. The holder 36 has a pair of light emitting elements 38 and a pair of light receiving elements 4.
0 and a vernier slit plate 42 are attached. The slit plate 14, the light emitting element 38, the light receiving element 40 and the vernier slit plate 42 constitute a known pulse encoder 8. When the handle 4a of the head 4 is rotated, the substrate 24 is rotated,
The holder 36 moves along the outer periphery of the protractor 26. As the substrate 24 rotates, the gear 34 moves along the gear 30 while rotating. The slit plate 14 rotates as the gear 34 rotates, and the pair of light receiving elements 40 output a pair of pulse signals having different phases depending on the direction of rotation of the slit plate 14. 10
is a direction discrimination circuit which outputs the output pulses of the pulse encoder 8 to either output terminal a or b. When the slit plate 14 rotates in the forward direction, the pulses of the encoder 8 appear at the output terminal a, and when the slit plate 14 rotates in the reverse direction,
Appears at output end b. 44 is a first up-down counter, and its up-count input terminal C
is connected to the output terminal a of the direction discrimination circuit 10, and the down count input terminal d is connected to the output terminal b of the direction discrimination circuit 10. 46 is a second up-down counter, whose up-count input terminal f is connected to the output terminal b of the direction discrimination circuit 10, and whose down-count input terminal e is connected to the output terminal a of the direction discrimination circuit 10. ing. The output terminals of the counters 44 and 46 are connected to a display drive circuit 52 via three-state buffer amplifiers 48 and 50. 18 is a display section, and the head 4
installed on. Reference numerals 54 and 56 indicate zero detection gate circuits that detect zero of the counters 44 and 46 and turn the gates on when the counters are in the zero state. and is connected to the counter display switching circuit 62. The input terminals of the circuits 54 and 56 are connected to the output terminals a and b of the direction determining circuit 10, respectively, as shown. The display switching circuit 62 receives pulse signals from the gates of the zero detection gate circuits 54 and 56, and switches the display switching circuit 62 to the amplifier 4.
It performs an operation of switching the impedance of 8 and 50 to either a high or low state. When the output terminal g of the switching circuit 62 is 1 and the output terminal h is zero, the amplifier 48 becomes a low impedance, the amplifier 50 becomes a high impedance, and the output terminal g of the switching circuit 60 is zero and the output terminal h is "1".
At this time, the amplifier 48 is set to high impedance and the amplifier 50 is set to low impedance.

前記各回路は前記ヘツド4の内部にIC化され
て内蔵されている。
Each of the circuits is integrated into the head 4 as an IC.

次に本実施例の作用について説明する。 Next, the operation of this embodiment will be explained.

まず、カウンター44,46をゼロにリセツト
する。次にヘツド4のハンドル4aを回転する
と、パルスエンコーダ8から、方向性を有するパ
ルス信号が発生し、このパルス信号は方向判別回
路10を経て、第1と第2のカウンター44,4
6にそれぞれ入力される。今、方向判別回路10
の出力端aにパルスが現れたとすると、第1のカ
ウンター44は、パルスをゼロから加算し、第2
のカウンター46はパルスをゼロから減算する。
即ちカウンター44,46の増減の関係は逆であ
る。該状態において、増幅器48はLowインピ
ーダンスの状態にあり、増幅器50はHighイン
ピーダンスの状態にセツトされている。カウンタ
ー44のカウント出力は、増幅器48を経て、表
示部駆動回路52に供給され、第1のカウンター
44のカウント値が表示部18にデイジタルに表
示される。ハンドル4aを逆回転即ち第1図上、
時針方向に回転すると、エンコーダ8の出力パル
スは方向判別回路10の出力端bに現れる。該出
力端bからパルスが連続的に現れている過程にお
いて、カウンター44,46がゼロとなると、ゼ
ロ検出ゲート回路54,56はゼロを検出して、
そのゲートを導通状態とする。
First, counters 44 and 46 are reset to zero. Next, when the handle 4a of the head 4 is rotated, a pulse signal having directionality is generated from the pulse encoder 8.
6 respectively. Now, the direction determination circuit 10
If a pulse appears at the output terminal a of the first counter 44, the first counter 44 adds the pulse from zero and
The counter 46 subtracts the pulse from zero.
That is, the relationship between increases and decreases in the counters 44 and 46 is opposite. In this state, amplifier 48 is in a low impedance state and amplifier 50 is set in a high impedance state. The count output of the counter 44 is supplied to the display drive circuit 52 via the amplifier 48, and the count value of the first counter 44 is digitally displayed on the display 18. Rotate the handle 4a in the opposite direction, that is, as shown in FIG.
When rotating in the direction of the hour hand, the output pulses of the encoder 8 appear at the output terminal b of the direction determining circuit 10. When the counters 44 and 46 reach zero while pulses are continuously appearing from the output terminal b, the zero detection gate circuits 54 and 56 detect zero,
The gate is made conductive.

次に、出力端bから1つのパルスがゼロ検出ゲ
ート回路54に供給されると、該パルスはアンド
ゲート58を経て、カウンター表示切換回路62
に供給される。これにより切換回路62は動作
し、出力端gがゼロ、出力端hが“1”を出力し
て増幅器48をハイインピーダンスの状態に且つ
増幅器50をローインピーダンスの状態に切り換
える。これによつて表示部18には、第2のアツ
プダウンカウンター46のカウント値が表示され
る。即ち、表示部18は、ゼロから0,99999…
…とならずに1,2,3と増加する。第2のカウ
ンター46の出力が表示されている状態におい
て、ヘツド4のハンドル4aを第1図上、反時針
回転方向に回動し、カウンター46,44がゼロ
を出力すると、カウンター表示切換回路62は、
ゼロ検出ゲート回路56からアンドゲート60を
経て供給される出力端aの1パルスによつて動作
し、出力端gが“1”、出力端hがゼロを出力し
て増幅器48をローインピーダンスの状態に且
つ、増幅器50をハイインピーダンスの状態に切
り換える。上記カウンター表示切換回路62の切
換動作によつて、表示部18には、常に水平直定
規16の、ゼロ度を基準とする正逆方向の絶対値
の角度がデイジタルに表示される。
Next, when one pulse is supplied from the output terminal b to the zero detection gate circuit 54, the pulse passes through the AND gate 58 and then passes through the counter display switching circuit 62.
is supplied to This causes the switching circuit 62 to operate, outputting zero at the output terminal g and outputting "1" at the output terminal h, thereby switching the amplifier 48 to a high impedance state and the amplifier 50 to a low impedance state. As a result, the count value of the second up-down counter 46 is displayed on the display section 18. In other words, the display unit 18 displays the numbers from zero to 0,99999...
It increases by 1, 2, 3 instead of .... When the output of the second counter 46 is displayed, the handle 4a of the head 4 is rotated in the counterclockwise rotation direction in FIG. 1, and when the counters 46 and 44 output zero, the counter display switching circuit 6 teeth,
It is operated by one pulse of the output terminal a supplied from the zero detection gate circuit 56 via the AND gate 60, and the output terminal g outputs "1" and the output terminal h outputs zero, putting the amplifier 48 in a low impedance state. and switches the amplifier 50 to a high impedance state. By the switching operation of the counter display switching circuit 62, the absolute angle of the horizontal straightedge 16 in the forward and reverse directions with respect to zero degrees is always digitally displayed on the display section 18.

尚、本実施例では、表示部駆動回路52を増幅
器48,50の出力側に設けたが、該増幅器4
8,50の入力側に設けるようにしても良い。
尚、カウンター表示切換回路62を自動的に切換
える構成は特に図示する回路に限定されるもので
はない。
In this embodiment, the display drive circuit 52 is provided on the output side of the amplifiers 48 and 50;
It may also be provided on the input side of 8 and 50.
Note that the configuration for automatically switching the counter display switching circuit 62 is not particularly limited to the illustrated circuit.

本考案は上述の如く、ゼロを基準として2個の
カウンターのうち一つの表示を選択するようにし
たので、カウンターが誤動作することがなく、高
分解能、高精度の定規角度デイジタル表示機能を
有する自在平行定規の供給が可能となるという効
果が存する。
As mentioned above, this invention selects the display of one of the two counters based on zero, so the counter does not malfunction and has a flexible ruler angle digital display function with high resolution and precision. This has the effect that parallel rulers can be supplied.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はデイジタル自在平行定規の平面図、第
2図はヘツドの断面図、第3図は従来案の回路
図、第4図は同、ブロツク回路図、第5図は本考
案の好適な実施例を示すブロツク回路図である。 8……パルスエンコーダ、10……方向判別回
路、14……スリツト板、18……表示部、4
4,46……アツプダウンカウンター、62……
カウンター表示切換回路。
Fig. 1 is a plan view of the digital universal parallel ruler, Fig. 2 is a sectional view of the head, Fig. 3 is a circuit diagram of the conventional scheme, Fig. 4 is a block circuit diagram of the same, and Fig. 5 is a preferred embodiment of the present invention. FIG. 2 is a block circuit diagram showing an embodiment. 8... Pulse encoder, 10... Direction discrimination circuit, 14... Slit plate, 18... Display unit, 4
4, 46...Up-down counter, 62...
Counter display switching circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 直定規の回転運動をパルスエンコーダ8によつ
て方向性を有するパルス信号に変換し、該パルス
信号をアツプダウンカウンターによつてカウント
し、該カウント値を表示部18にデイジタルに表
示するようにした装置において、前記パルスエン
コーダ8のパルス信号の方向を検出し、該方向に
応じて二つの出力端のうちのいづれか一方の出力
端からパルスを出力する方向判別回路10と、該
方向判別回路10の二つの出力端のうちの一方の
出力端に、アツプカウント入力端が接続し、他方
の出力端にダウンカウント入力端が接続した第1
のアツプダウンカウンタ44と、前記方向判別回
路10の二つの出力端のうち、前記第1のアツプ
ダウンカウンター44のアツプカウント入力端が
接続する出力端に、ダウンカウント入力端が接続
し、前記方向判別回路10の二つの出力端のう
ち、前記第1のアツプダウンカウンター44のダ
ウンカウント入力端が接続する出力端に、アツプ
カウント入力端が接続する第2のアツプダウンカ
ウンター46と、前記第1と第2のアツプダウン
カウンター44,46のいづれか一方の出力をゼ
ロを基準として選択し、該選択した出力を前記表
示部18に電気的に接続する。カウンター表示切
換回路62とから成ることを特徴とする自在平行
定規の角度デイジタル表示装置。
The rotational movement of the straight edge is converted into a pulse signal having directionality by a pulse encoder 8, the pulse signal is counted by an up-down counter, and the count value is digitally displayed on a display section 18. The apparatus includes a direction discrimination circuit 10 that detects the direction of the pulse signal of the pulse encoder 8 and outputs a pulse from one of two output terminals depending on the direction; The first output terminal has an up-count input terminal connected to one of the two output terminals, and a down-count input terminal connected to the other output terminal.
Of the two output terminals of the up-down counter 44 and the direction discrimination circuit 10, the down-count input terminal is connected to the output terminal to which the up-count input terminal of the first up-down counter 44 is connected, and Of the two output terminals of the discrimination circuit 10, the second up-down counter 46 has an up-count input terminal connected to the output terminal to which the down-count input terminal of the first up-down counter 44 is connected; The output of one of the second up-down counters 44 and 46 is selected based on zero, and the selected output is electrically connected to the display section 18. 1. A digital angle display device for a universal parallel ruler, characterized by comprising a counter display switching circuit 62.
JP10949883U 1983-07-14 1983-07-14 Flexible parallel ruler angle digital display device Granted JPS6017397U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10949883U JPS6017397U (en) 1983-07-14 1983-07-14 Flexible parallel ruler angle digital display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10949883U JPS6017397U (en) 1983-07-14 1983-07-14 Flexible parallel ruler angle digital display device

Publications (2)

Publication Number Publication Date
JPS6017397U JPS6017397U (en) 1985-02-05
JPH0443354Y2 true JPH0443354Y2 (en) 1992-10-13

Family

ID=30255048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10949883U Granted JPS6017397U (en) 1983-07-14 1983-07-14 Flexible parallel ruler angle digital display device

Country Status (1)

Country Link
JP (1) JPS6017397U (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010090475A2 (en) 2009-02-05 2010-08-12 Yu Hyeung Keun Multifunctional ruler

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5559303A (en) * 1978-10-30 1980-05-02 Hitachi Denshi Ltd Revolution angle measuring circuit
JPS55111296A (en) * 1979-02-20 1980-08-27 Asahi Seimitsu Kk Universal parallel ruler provided with ruler setter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5559303A (en) * 1978-10-30 1980-05-02 Hitachi Denshi Ltd Revolution angle measuring circuit
JPS55111296A (en) * 1979-02-20 1980-08-27 Asahi Seimitsu Kk Universal parallel ruler provided with ruler setter

Also Published As

Publication number Publication date
JPS6017397U (en) 1985-02-05

Similar Documents

Publication Publication Date Title
US4942668A (en) Digital inclinometer
US3780440A (en) Measuring instrument
US4676127A (en) Tool holding apparatus having cutting edge moving function
JPH0443354Y2 (en)
JPH08178700A (en) Incremental encoder
US4694275A (en) Digital capacitance incremental encoder
JPH0123724B2 (en)
JP3449177B2 (en) Position detection device with incremental encoder
JP3370451B2 (en) Electric head rotation angle detector
JPH04346069A (en) Speed signal generating circuit
JP3370450B2 (en) Electric head rotation angle detector
JPH0752576Y2 (en) Surveyor with angle measuring function
JPH10311742A (en) Position detection sensor
JPH034885Y2 (en)
JPS5920081B2 (en) object measuring device
JPH049266B2 (en)
JPS5816441B2 (en) electronic scale
JPS58213201A (en) Electronic micrometer
US3690170A (en) Automatic wind direction readout device
JPH0244172Y2 (en)
SU808936A1 (en) Device for automatic measuring speed and direction of rotation
JP2590569B2 (en) Robot origin positioning method
SU1109783A1 (en) Device for determining error of shaft turn angle encoder
JPH0247447Y2 (en)
SU1675784A1 (en) Device for determining direction of rotation