JPH0441451Y2 - - Google Patents

Info

Publication number
JPH0441451Y2
JPH0441451Y2 JP4738883U JP4738883U JPH0441451Y2 JP H0441451 Y2 JPH0441451 Y2 JP H0441451Y2 JP 4738883 U JP4738883 U JP 4738883U JP 4738883 U JP4738883 U JP 4738883U JP H0441451 Y2 JPH0441451 Y2 JP H0441451Y2
Authority
JP
Japan
Prior art keywords
write
circuit
magnetic head
read
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP4738883U
Other languages
Japanese (ja)
Other versions
JPS59153609U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP4738883U priority Critical patent/JPS59153609U/en
Publication of JPS59153609U publication Critical patent/JPS59153609U/en
Application granted granted Critical
Publication of JPH0441451Y2 publication Critical patent/JPH0441451Y2/ja
Granted legal-status Critical Current

Links

Description

【考案の詳細な説明】 本考案は、磁気記憶装置のリードライト回路に
係り、とくに同一の磁気ヘツドで読出しおよび書
き込みを行なう磁気記憶装置のリードライト回路
に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a read/write circuit for a magnetic storage device, and more particularly to a read/write circuit for a magnetic storage device that performs reading and writing using the same magnetic head.

フロツピーデイスク(フレキシブルデイスク)
装置その他の磁気記憶装置では、同一の磁気ヘツ
ドで読み出しと書き込みを行なうようにすること
が多い。一方、この方式は、ヘツド重量の軽減お
よび構造の簡素化等に際しては利にかなつている
が、磁気ヘツドに対して読み出し回路と書き込み
回路とを並列接続しているため、読出し時のS/
N比があまり良くないという欠点があるほか発振
現象が生じる等の不都合が生じており、これに対
する対策が装置設計上の一つの難点とされてい
た。
Flotspy disk (flexible disk)
BACKGROUND OF THE INVENTION In devices and other magnetic storage devices, reading and writing are often performed using the same magnetic head. On the other hand, although this method is advantageous in terms of reducing head weight and simplifying the structure, since the read circuit and write circuit are connected in parallel to the magnetic head, the S
In addition to the drawback that the N ratio is not very good, there are other problems such as oscillation, and countermeasures against this problem have been one of the difficulties in device design.

本考案の目的は、上述した欠点を改善し、高い
S/N比を容易に得ることができる磁気記憶装置
のリードライト回路を提供することにある。
An object of the present invention is to provide a read/write circuit for a magnetic storage device that can improve the above-mentioned drawbacks and easily obtain a high S/N ratio.

このため、本考案では、同一の磁気ヘツドで読
み出しおよび書き込みを行なう磁気記憶装置のリ
ードライト回路において、前記書き込みのための
磁気ヘツドへの信号を、ライトゲート信号により
開閉されるFETスイツチ回路を介して供給する
構成とし、これによつて前記目的を達成しようと
するものである。
Therefore, in the present invention, in a read/write circuit of a magnetic storage device that performs reading and writing using the same magnetic head, the signal to the magnetic head for writing is transmitted via a FET switch circuit that is opened and closed by a write gate signal. The purpose of the present invention is to achieve the above object.

以下、本考案の一実施例を第1図および第2図
に従つて説明する。
An embodiment of the present invention will be described below with reference to FIGS. 1 and 2.

第1図において、2は読み出しおよび書き込み
を行なうための磁気ヘツドを示す。読み出し時に
おいては、この磁気ヘツド2の出力は、まずデイ
スクリートタイプのプリアンプ4(詳細は第2図
参照)にて所定レベルまで増幅されたのちビデオ
アンプ5にて大きく増幅され、次いで、ローパス
フイルタ6、微分器7、ゼロクロスデテクタ8を
経たのち波形整形回路9にて波形整形され、リー
ドデータとして出力されるようになつている。こ
のように構成された読出し回路1における前記磁
気ヘツド2のコイルの中点2Aは、バイパスコン
デンサ3を介して接地されている。また、この中
点2Aには、後述する書き込み時に機能するライ
トパワ切換トランジスタ10が接続され、ライト
ゲート信号に制御される構成となつている。
In FIG. 1, 2 indicates a magnetic head for reading and writing. During reading, the output of the magnetic head 2 is first amplified to a predetermined level by a discrete type preamplifier 4 (see Figure 2 for details), then greatly amplified by a video amplifier 5, and then passed through a low-pass filter. 6. After passing through a differentiator 7 and a zero cross detector 8, the waveform is shaped by a waveform shaping circuit 9 and output as read data. In the readout circuit 1 thus constructed, the midpoint 2A of the coil of the magnetic head 2 is grounded via a bypass capacitor 3. Further, a write power switching transistor 10 that functions during writing, which will be described later, is connected to this midpoint 2A, and is configured to be controlled by a write gate signal.

前記磁気ヘツド2の入出力端子には、さらに
FETスイツチ回路30を介して書き込み回路5
1が接続されている。FETスイツチ回路30は、
FET20,21を中心として構成され、前述し
た読出し動作時に書き込み回路の切離しを行つて
当該読出し動作時のS/N比を向上せしめる機能
を有している。なお、このFETスイツチ回路3
0において、22,23はゲート・ソース間に接
続された抵抗、24,25は順方向電流阻止用の
ダイオード、26はFET断続トランジスタ、2
7はそのコレクタ抵抗、28はエミツタ・ベース
間に接続された抵抗、29はベース抵抗である。
又、前記書き込み回路51において、10はライ
トパワ切換トランジスタ、11はエミツタ・ベー
ス間に接続された抵抗、12はベース抵抗、13
はDフリツプフロツプで構成された1/2分周器、
14,15,16はバツフア、17,18はライ
トドライバ、19はライトドライバ断続トランジ
スタを示す。
The input/output terminals of the magnetic head 2 further include
Write circuit 5 via FET switch circuit 30
1 is connected. The FET switch circuit 30 is
It is composed mainly of FETs 20 and 21, and has a function of separating the write circuit during the aforementioned read operation to improve the S/N ratio during the read operation. Furthermore, this FET switch circuit 3
0, 22 and 23 are resistors connected between the gate and source, 24 and 25 are diodes for blocking forward current, 26 is a FET intermittent transistor, and 2
7 is its collector resistor, 28 is a resistor connected between the emitter and base, and 29 is a base resistor.
Further, in the write circuit 51, 10 is a write power switching transistor, 11 is a resistor connected between the emitter and the base, 12 is a base resistor, and 13 is a resistor connected between the emitter and the base.
is a 1/2 frequency divider composed of D flip-flops,
14, 15 and 16 are buffers, 17 and 18 are write drivers, and 19 is a write driver intermittent transistor.

このような構成を備えた第1図の実施例は、以
下の如く動作する。
The embodiment of FIG. 1 having such a configuration operates as follows.

まず、書き込み時は、ライトゲート信号(アク
テイブロウ)が、ライトパワ切換トランジスタ1
0、プリアンプ4、FET断続トランジスタ26、
ライトドライバ断続トランジスタ19および波形
整形器9へ各々印加される。この結果、プリアン
プ4は、その回路中のトランジスタのベース・エ
ミツタ間が短絡されて増幅動作を停止し(第2図
参照)、また波形整形器9も回路中のICの内の一
つのイネーブル端子がローレベルになることによ
つてその動作を停止し、これによつて書き込み信
号の読出し回路1への流入が阻止される。また、
ライトパワ切換トランジスタ10が導通すること
により、電源電圧+Vが磁気ヘツド2のコイルの
中点2Aに印加される。更にまた、FET断続ト
ランジスタ26が導通して当該トランジスタ26
のコレクタ側が略+Vcに近い正電位となり、こ
れがため前記ダイオード24,25が遮断されて
前記FET20,21が導通する。同時に前記ラ
イトドライバ断続トランジスタ19も導通する。
このため、書き込み回路51は書き込み可能な状
態になる。
First, during writing, the write gate signal (active low) is applied to the write power switching transistor 1.
0, preamplifier 4, FET intermittent transistor 26,
The signal is applied to write driver intermittent transistor 19 and waveform shaper 9, respectively. As a result, the base and emitter of the transistors in the preamplifier 4 are shorted and the amplification operation is stopped (see Figure 2), and the waveform shaper 9 is also connected to the enable terminal of one of the ICs in the circuit. When it goes low level, its operation is stopped, thereby preventing the write signal from flowing into the read circuit 1. Also,
When the write power switching transistor 10 becomes conductive, a power supply voltage +V is applied to the midpoint 2A of the coil of the magnetic head 2. Furthermore, the FET intermittent transistor 26 becomes conductive and the transistor 26 becomes conductive.
The collector side of the transistor becomes a positive potential close to approximately +Vc, so that the diodes 24 and 25 are cut off and the FETs 20 and 21 are made conductive. At the same time, the write driver intermittent transistor 19 also becomes conductive.
Therefore, the write circuit 51 becomes in a writable state.

かかる状態でライトデータが供給されると、こ
のデータはDフリツプフロツプ13で1/2に分周
され出力Qおよび信号となる。この信号がバツ
フア14,15を介してライトドライバ17およ
び18に供給される。そして、該ライトドライバ
17および18は、このQおよび信号に従つて
断続され、これによつて前記磁気ヘツド2のコイ
ルに書き込み用の励磁電流が流される。
When write data is supplied in such a state, this data is frequency-divided by 1/2 by the D flip-flop 13 and becomes an output Q and a signal. This signal is supplied to write drivers 17 and 18 via buffers 14 and 15. The write drivers 17 and 18 are turned on and off in accordance with this Q and the signal, thereby causing a writing excitation current to flow through the coil of the magnetic head 2.

一方、読出し時は、ライトゲート信号が遮断さ
れる結果、この信号を受けていた前記各回路が逆
の状態になる。すなわち、プリアンプ4および波
形整形器9は作動状態となるが、ライトパワ切換
トランジスタ10、FET20,21およびライ
トドライバ断続トランジスタ19が遮断状態とな
り、これによつて読出し回路1のみが動作した状
態となる。
On the other hand, during reading, as a result of the write gate signal being cut off, each of the circuits receiving this signal is placed in the opposite state. That is, the preamplifier 4 and the waveform shaper 9 are activated, but the write power switching transistor 10, the FETs 20 and 21, and the write driver intermittent transistor 19 are disconnected, so that only the readout circuit 1 is activated.

かかる状態で例えばフロツピーデイスク等の回
転に伴つて磁気ヘツド2のコイルの両端に発生し
た微少な出力信号は、まずプリアンプ4で増幅さ
れ、更にビデオアンプ5で増幅されたのちローパ
スフイルタ6に供給され、ここで余分な高域成分
が除去される。次いで、このローパスフイルタ6
を通過した信号は、微分器7にて微分され、その
ピークポイントが微分後の波形のゼロクロスポイ
ントに中継される。このゼロクロスポイントはゼ
ロクロスデテクタ8で検出され、その出力パルス
が波形整形器9によつて所定幅および所定波高の
パルスに整形され、リードデータとして送出され
る。
In such a state, a minute output signal generated at both ends of the coil of the magnetic head 2 as a floppy disk or the like rotates is first amplified by a preamplifier 4, then further amplified by a video amplifier 5, and then supplied to a low-pass filter 6. The extra high-frequency components are removed here. Next, this low pass filter 6
The signal that has passed is differentiated by a differentiator 7, and its peak point is relayed to the zero-crossing point of the differentiated waveform. This zero cross point is detected by the zero cross detector 8, and the output pulse thereof is shaped by the waveform shaper 9 into a pulse having a predetermined width and a predetermined wave height, and is sent out as read data.

而して、前述したように従来のリードライト回
路は、この読出し動作時におけるS/N比が悪か
つたが、本実施例では、FETスイツチ回路30
によつて前記読み出し時に書き込み回路51を完
全に切離すという手法を採用しているため、従来
は読み出し動作時に前記書き込み回路51から混
入していた種々の雑音、たとえばトランジスタの
洩れ電流などが、ほぼ完全に除去され、これによ
りS/N比が大幅に改善された。考案者らが実際
にシンクロスコープによつてビデオアンプ5の出
力波形を観測したところでは、従来の回路では、
62.5KHzとしておいたデータ信号が、ノイズの中
に殆んど隠されてしまつており識別困難となつて
いた。しかしながら本実施例の場合は、前述した
バイパスコンデンサを使用しない場合であつて
も、この62.5KHzとしたデータ信号が極めて明瞭
に現われ、従来の回路とは顕著な差異がみられ
た。
As mentioned above, the conventional read/write circuit has a poor S/N ratio during this read operation, but in this embodiment, the FET switch circuit 30
Since the method of completely disconnecting the write circuit 51 during the read operation is adopted, various noises such as leakage current of transistors, which conventionally were mixed in from the write circuit 51 during the read operation, are almost eliminated. completely removed, which significantly improved the S/N ratio. When the inventors actually observed the output waveform of the video amplifier 5 using a synchroscope, they found that in the conventional circuit,
The data signal, set at 62.5KHz, was almost hidden in the noise, making it difficult to identify. However, in the case of this example, even when the above-mentioned bypass capacitor was not used, the data signal at 62.5 KHz appeared extremely clearly, and a remarkable difference from the conventional circuit was observed.

なお、上記実施例では、プリアンプ4をデイス
クリートタイプを採用してより一層のS/N比の
向上を図つているが、本考案は必ずしもプリアン
プ4をデイスクリートタイプのものに限定するも
のではない。
In the above embodiment, the preamplifier 4 is of a discrete type in order to further improve the S/N ratio, but the present invention does not necessarily limit the preamplifier 4 to a discrete type. .

以上のように、本考案によると、同一の磁気ヘ
ツドで読み出しおよび書き込みを行なう磁気記憶
装置のリードライト回路において、前記書き込み
のための磁気ヘツドへの信号を、ライトゲート信
号により開閉されるFETスイツチ回路を介して
供給する構成としたので、読み出し時には書き込
み回路を完全に切離すことができ、従つて従来の
ものよりもS/N比を大幅に改善するとともに発
振現象を排除することができ、これによつて動作
の安定を図ることのできる実用的な磁気記憶装置
のリードライト回路を提供することができる。
As described above, according to the present invention, in a read/write circuit of a magnetic storage device that performs reading and writing using the same magnetic head, a signal to the magnetic head for writing is transmitted through a FET switch that is opened and closed by a write gate signal. Since the configuration is such that the signal is supplied through the circuit, the write circuit can be completely disconnected during reading, which greatly improves the S/N ratio and eliminates oscillation phenomena compared to conventional systems. Thereby, it is possible to provide a practical read/write circuit for a magnetic storage device that can stabilize its operation.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案の一実施例を示すブロツク図、
第2図は第1図内のプリアンプの詳細を示す回路
図である。 2……磁気ヘツド、30……FETスイツチ回
路、51……ライト回路。
FIG. 1 is a block diagram showing an embodiment of the present invention.
FIG. 2 is a circuit diagram showing details of the preamplifier in FIG. 1. 2...Magnetic head, 30...FET switch circuit, 51...Write circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 同一の磁気ヘツドで読み出しおよび書き込みを
行なう磁気記憶装置のリードライト回路におい
て、前記書き込みのための磁気ヘツドへの信号
を、ライトゲート信号により開閉されるFETス
イツチ回路を介して供給する構成としたことを特
徴とする磁気記憶装置のリードライト回路。
In a read/write circuit of a magnetic storage device in which reading and writing are performed using the same magnetic head, a signal to the magnetic head for writing is supplied via a FET switch circuit that is opened and closed by a write gate signal. A read/write circuit for a magnetic storage device characterized by:
JP4738883U 1983-03-31 1983-03-31 Read/write circuit of magnetic storage device Granted JPS59153609U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4738883U JPS59153609U (en) 1983-03-31 1983-03-31 Read/write circuit of magnetic storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4738883U JPS59153609U (en) 1983-03-31 1983-03-31 Read/write circuit of magnetic storage device

Publications (2)

Publication Number Publication Date
JPS59153609U JPS59153609U (en) 1984-10-15
JPH0441451Y2 true JPH0441451Y2 (en) 1992-09-29

Family

ID=30177936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4738883U Granted JPS59153609U (en) 1983-03-31 1983-03-31 Read/write circuit of magnetic storage device

Country Status (1)

Country Link
JP (1) JPS59153609U (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697538B2 (en) * 1986-02-07 1994-11-30 株式会社日立製作所 Digital signal recording / reproducing device

Also Published As

Publication number Publication date
JPS59153609U (en) 1984-10-15

Similar Documents

Publication Publication Date Title
KR100253668B1 (en) Self switching head damping
JPS59123321A (en) Switch circuit
JPH0441451Y2 (en)
KR920002671B1 (en) Signal transmission circuitry
JPH0441450Y2 (en)
JPS6215848Y2 (en)
JPS582405B2 (en) A device that records audio information into a soundtrack
US2938963A (en) Signal amplifier circuits
JPS6232337Y2 (en)
JP3157461B2 (en) Smoothing circuit
JPH0237829A (en) Current soft switch circuit
JPS6125056Y2 (en)
JPS628306A (en) Magnetic recording and reproducing device
JPS61204811A (en) Magnetic write circuit
JPS6120651Y2 (en)
JP2615663B2 (en) Bias oscillation circuit
JPH0722433B2 (en) Power supply circuit for condenser microphone
JPH0548293Y2 (en)
JPH0447362B2 (en)
JPH0351811Y2 (en)
KR0182968B1 (en) Flip-flop buffer circuit of hard disk drive
JPS6243870A (en) Switching circuit for filter
JPH0422443Y2 (en)
SU1571669A1 (en) Device for magnetic recording and reproducing information
JPS5856317U (en) Tape recorder bias current supply circuit