JPH0440127A - Data transmitter - Google Patents

Data transmitter

Info

Publication number
JPH0440127A
JPH0440127A JP2148301A JP14830190A JPH0440127A JP H0440127 A JPH0440127 A JP H0440127A JP 2148301 A JP2148301 A JP 2148301A JP 14830190 A JP14830190 A JP 14830190A JP H0440127 A JPH0440127 A JP H0440127A
Authority
JP
Japan
Prior art keywords
data
synchronization
receiver
clock
transmitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2148301A
Other languages
Japanese (ja)
Inventor
Hiroaki Aono
青野 浩明
Kiyoshi Takahashi
潔 高橋
Akiyoshi Tanaka
章喜 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2148301A priority Critical patent/JPH0440127A/en
Publication of JPH0440127A publication Critical patent/JPH0440127A/en
Pending legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

PURPOSE:To transmit a data between a transmitter and a receiver by connecting only an information line for transmitting the data by providing a clock generating means to generate a clock for fetching the data while shifting the phase of the clock for establishing the synchronization of the receiver. CONSTITUTION:The data transmitted from a transmitter 1 through an information line 3 to a receiver 2 is inputted both a reception circuit 4 and a synchronization establishing circuit 6 in the receiver 2. The synchronization establishing circuit 6 establishes synchronization between the transmitter 1 and the receiver 2 and generates the clock synchronized to the transmitter 1 by detecting a synchronizing flag out of the received data and controlling the clock in the receiver 2. In that case, by using the clock shifting the phase to the clock for establishing synchronization and the clock for fetching the data of the receiver, the point of fetching the data is defined as the stable period of the data when establishing synchronization, and the correct data transmission is enabled.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、送信機と受信機との間でデータ伝送を行うデ
ータ伝送装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a data transmission device for transmitting data between a transmitter and a receiver.

従来の技術 従来よシ、データを伝送するシステムの送信機と受信機
間での同期タイミングを確立する方式は、例えば、「デ
ータ通信」(データ通信教育研究金線、共立出版株式会
社)のp25、図4.9(a)に記載の構成が知られて
いる。以下、第2図と共に簡単にその構成を説明する。
Conventional technology Conventionally, a method for establishing synchronized timing between a transmitter and a receiver in a data transmission system is described, for example, on page 25 of "Data Communication" (Data Communication Educational Research Kinsen, Kyoritsu Publishing Co., Ltd.). , the configuration shown in FIG. 4.9(a) is known. The configuration will be briefly explained below with reference to FIG.

第2図において、7はデータを送信する送信機、8は送
信機7が送信したデータを受信する受信機、9はデータ
を伝送するだめの情報線、10は送信機7と受信機8の
同期タイミングを伝送する同期タイミング線である。こ
の構成で、送信機7が情報線9を通じて送信するデータ
は、受信機8で同期タイミング線10を通じて送信機7
よシ伝送された同期タイミングをもとに取り込せれる。
In FIG. 2, 7 is a transmitter that transmits data, 8 is a receiver that receives data transmitted by transmitter 7, 9 is an information line for transmitting data, and 10 is a link between transmitter 7 and receiver 8. This is a synchronous timing line that transmits synchronous timing. With this configuration, data transmitted from the transmitter 7 through the information line 9 is transferred to the receiver 8 from the transmitter 7 through the synchronization timing line 10.
It can be imported based on the synchronization timing transmitted by the host.

発明が解決しようとする課題 しかし、以上のような構成の従来のデータ伝送装置では
、データを伝送する情報線以外に、同期タイミングを伝
送するための同期用タイミング線が別に必要となりその
分コストアップにつながっていた。また、同期タイミン
グを伝送するだめの同期用タイミング線を無くし、送信
機と受信機の同期を、伝送するデータ中の同期フラグを
検出することにより確立する方法も考えられるが、受信
機の同期確立用クロックとデータ取り込み用クロツクが
共通になるため、同期確立時、第3図に示すように、デ
ータの取シ込み点が必ずしもデータの安定期間とならな
いことがあり、正しいデータの受信が行えないことが生
じ得るという課題があった。
Problems to be Solved by the Invention However, in the conventional data transmission device configured as described above, in addition to the information line for transmitting data, a separate timing line for synchronization is required for transmitting synchronization timing, which increases the cost accordingly. was connected to. Another possible method is to eliminate the synchronization timing line used to transmit synchronization timing and establish synchronization between the transmitter and receiver by detecting a synchronization flag in the data to be transmitted. Since the clock for data acquisition and the clock for data acquisition are common, when synchronization is established, the data acquisition point may not always be in a stable period of data, as shown in Figure 3, and correct data reception cannot be performed. There was a problem that this could occur.

本発明は、以上のような、従来のディジタルデータ伝送
装置では、データを伝送する情報線以外に、同期タイミ
ングを伝送するための同期用タイミング線が別に必要と
なりその分コストアップにつながること、および、同期
タイミング線を無くすため、送信機と受信機の同期をデ
ータ中の同期フラグを検出することにより確立する方法
では、受信機の同期確立用クロックとデータ取シ込み用
クロックが共通になるため、同期確立時、データの取り
込み点が必ずしもデータの安定期間とならないことがち
シ、正しいデータ伝送が行えない場合があるという課題
に鑑み、同期タイミング線なしで同期を確立させ、かつ
、データの取り込み点でデータの安定期間とし、正しい
データ伝送を行うことを目的とするものである。
The present invention provides that, in the conventional digital data transmission device as described above, in addition to the information line for transmitting data, a synchronization timing line for transmitting synchronization timing is required separately, which leads to an increase in cost. In order to eliminate the synchronization timing line, the method of establishing synchronization between the transmitter and receiver by detecting the synchronization flag in the data uses the same clock for establishing synchronization of the receiver and the clock for data acquisition. In view of the problem that when establishing synchronization, the data import point is not always in a stable period of data, and correct data transmission may not be possible, we established synchronization without a synchronization timing line and imported the data. This is a period when data is stable, and the purpose is to ensure correct data transmission.

課題を解決するための手段 この目的を達成するために、本発明は、伝送するデータ
中の同期フラグを検出することにより送信機と受信機の
同期を確立するデータ伝送装置において、受信機の同期
確立用クロックの位相をずらしたデータ取シ込み用クロ
ックを生成するクロック生成手段を具備し、データを伝
送する情報線のみの接続で送信機と受信機間のデータ伝
送を行うように構成されている。
Means for Solving the Problems To achieve this object, the present invention provides a data transmission device that establishes synchronization between a transmitter and a receiver by detecting a synchronization flag in transmitted data. The apparatus is equipped with a clock generation means for generating a data acquisition clock with the phase of the establishment clock shifted, and is configured to transmit data between the transmitter and the receiver by connecting only an information line for transmitting data. There is.

作    用 本発明は、上記構成によシ、伝送するデータ中の同期フ
ラグを検出することにより確立するデータ伝送装置で、
受信機の同期確立用クロックとデータ取シ込み用クロッ
クに位相をずらしたクロックを使用することで、同期確
立時、データの取シ込み点をデータの安定期間とし、正
しいデータ伝送が行うことができるようにしたものであ
る。
The present invention provides a data transmission device which is established by detecting a synchronization flag in data to be transmitted, and which has the above configuration.
By using clocks with different phases for the receiver's synchronization establishment clock and data acquisition clock, when synchronization is established, the data acquisition point is set as the data stable period, and correct data transmission can be performed. It has been made possible.

実施例 以下、本発明の一実施例について図面を参照しながら説
明する。第1図は、本発明によるデータ伝送装置の一実
施例を示すブロック図である。
EXAMPLE Hereinafter, an example of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of a data transmission device according to the present invention.

第1図において、1はデータを送信する送信機、2は送
信機1が送信したデータを受信する受信機、3はデータ
を伝送するだめの情報線、4は送られてきたデータを取
り込む受信回路、5はクロックの位相をずらすだめの遅
延回路、6は送られてきたデータの中から同期フラグを
検出し、受信機2内のクロックを制御して送信機1と受
信機2間の同期を確立する同期確立回路である。
In Fig. 1, 1 is a transmitter that transmits data, 2 is a receiver that receives data transmitted by transmitter 1, 3 is an information line for transmitting data, and 4 is a receiver that receives sent data. 5 is a delay circuit for shifting the phase of the clock; 6 detects a synchronization flag from the sent data and controls the clock in receiver 2 to synchronize between transmitter 1 and receiver 2; This is a synchronization establishment circuit that establishes.

この構成で、送信機1から情報線3を通じて受信機2に
送られたデータは、受信機2内の受信回路4と同期確立
回路6の両方に入力される。同期確立回路6では、受信
したデータの中から同期フラグを検出し、受信機2内の
クロックを制御して送信機lと受信機2間の同期を確立
させ、送信機1に同期したクロックを発生させる。しか
し、このクロックを用いて受信回路4で送られてきたデ
ータを取り込むと、データの取り込み点が必ずしもデー
タの安定期間とならないことがあるので、遅延回路5で
同期確立回路6で発生したクロックを遅延させたクロッ
クを用いてデータを取シ込む。
With this configuration, data sent from the transmitter 1 to the receiver 2 through the information line 3 is input to both the receiving circuit 4 and the synchronization establishment circuit 6 in the receiver 2. The synchronization establishment circuit 6 detects a synchronization flag from the received data, controls the clock in the receiver 2 to establish synchronization between the transmitter 1 and the receiver 2, and outputs the clock synchronized with the transmitter 1. generate. However, if this clock is used to capture the data sent by the receiving circuit 4, the data capture point may not always be in a stable data period, so the delay circuit 5 uses the clock generated by the synchronization establishment circuit 6. Capture data using a delayed clock.

以上で述べたように、伝送するデータ中の同期フラグを
検出することによシ確立するデータ伝送装置で、受信機
の同期確立用クロックとデータ取り込み用クロックに位
相をずらしたクロックを使用することで、同期確立時、
データの取り込み点をデータの安定期間とし、正しいデ
ータ伝送が行えるようにしている。
As mentioned above, in a data transmission device that establishes synchronization by detecting a synchronization flag in the data to be transmitted, it is possible to use a clock whose phase is shifted between the receiver's synchronization establishment clock and data acquisition clock. So, when synchronization is established,
The data capture point is used as a data stability period to ensure correct data transmission.

発明の効果 以上のように本発明は、伝送するデータ中の同期フラグ
を検出することにより送信機と受信機の同期を確立する
データ伝送装置において、受信機の同期確立用クロック
の位相をずらしたデータ取り込み用クロックを生成する
クロック生成手段を具備し、データを伝送する情報線の
みの接続で送信機と受信機間のデータ伝送を行うように
構成したので、同期タイミング線なしで同期を確立させ
、かつ、データの取シ込み点をデータの安定期間とし、
正しいデータ伝送を行うことが可能となる。
Effects of the Invention As described above, the present invention provides a data transmission device that establishes synchronization between a transmitter and a receiver by detecting a synchronization flag in transmitted data, in which the phase of the synchronization establishment clock of the receiver is shifted. It is equipped with a clock generation means that generates a clock for data acquisition, and is configured to perform data transmission between the transmitter and receiver by connecting only the information line that transmits data, so synchronization can be established without a synchronization timing line. , and the data import point is the data stability period,
It becomes possible to perform correct data transmission.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例におけるデータ伝送装置を示
す構成ブロック図、第2図は従来のデータ伝送装置の構
成ブロック図、第3図は受信機に送信されたデータの安
定期間と取シ込み点を示すタイミングチャートである。 1・・・送信機、2・・・受信機、3・・・情報線、4
・・・受信回路、5・・・遅延回路、6・・同期確立回
路。
FIG. 1 is a block diagram showing the configuration of a data transmission device according to an embodiment of the present invention, FIG. 2 is a block diagram of the configuration of a conventional data transmission device, and FIG. 5 is a timing chart showing a shrinkage point. 1... Transmitter, 2... Receiver, 3... Information line, 4
...Reception circuit, 5.Delay circuit, 6.Synchronization establishment circuit.

Claims (1)

【特許請求の範囲】[Claims] 伝送するデータ中の同期フラグを検出することにより送
信機と受信機の同期を確立するデータ伝送装置において
、受信機の同期確立用クロックの位相をずらしたデータ
取り込み用クロックを生成するクロック生成手段を具備
し、データを伝送する情報線のみの接続で送信機と受信
機間のデータ伝送を行うことを特徴とするデータ伝送装
置。
In a data transmission device that establishes synchronization between a transmitter and a receiver by detecting a synchronization flag in data to be transmitted, there is provided a clock generation means that generates a clock for data acquisition by shifting the phase of a clock for establishing synchronization of the receiver. What is claimed is: 1. A data transmission device characterized in that data transmission is performed between a transmitter and a receiver by connecting only an information line for transmitting data.
JP2148301A 1990-06-05 1990-06-05 Data transmitter Pending JPH0440127A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2148301A JPH0440127A (en) 1990-06-05 1990-06-05 Data transmitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2148301A JPH0440127A (en) 1990-06-05 1990-06-05 Data transmitter

Publications (1)

Publication Number Publication Date
JPH0440127A true JPH0440127A (en) 1992-02-10

Family

ID=15449723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2148301A Pending JPH0440127A (en) 1990-06-05 1990-06-05 Data transmitter

Country Status (1)

Country Link
JP (1) JPH0440127A (en)

Similar Documents

Publication Publication Date Title
AU2001286076A1 (en) Method of synchronising data
EP0105902A1 (en) Synchronization apparatus in transmitting information on a simplex bus.
JPH0440127A (en) Data transmitter
JP2003179584A (en) Synchronous method of network system
JPH10262040A (en) Synchronization method for data and transmitter and receiver for executing the method
JPH0440126A (en) Data transmitter
EP0602898B1 (en) Method and apparatus for synchronizing transmission of modem
JPH04352535A (en) Loop transmission line control system
JPH0239651A (en) Transmission speed converting circuit
JP2602350B2 (en) Communication device
JP2637867B2 (en) DC branching device
JPS60235557A (en) Connection system between looped transmission lines
JPS6230440A (en) Data transmission equipment
JPH05204850A (en) Device and method for communication information synchronization for bus and bus type connection system
JPH08154088A (en) Phase adjusting circuit
JPH052027B2 (en)
JPS58120349A (en) Loop synchronism control system
JPH0344131A (en) Synchronous communication system
JPH01160125A (en) Frame synchronizing system
JP2001298445A (en) Clock recovery system and method for optical communication unit
JP2001086106A (en) Data transmitter and transmission system
JPH04241000A (en) Digital exchange synchronization system and digital exchange independent synchronization system
JPS62122440A (en) Data transmission system
JP2001238281A (en) Digital network synchronization method and digital network synchronization system adopting the method
JP2001007804A (en) Communication terminal and communication method between communication terminals