JPH043926A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH043926A
JPH043926A JP10478790A JP10478790A JPH043926A JP H043926 A JPH043926 A JP H043926A JP 10478790 A JP10478790 A JP 10478790A JP 10478790 A JP10478790 A JP 10478790A JP H043926 A JPH043926 A JP H043926A
Authority
JP
Japan
Prior art keywords
substrate
high melting
forming
melting point
point metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10478790A
Other languages
Japanese (ja)
Inventor
Junichi Sato
淳一 佐藤
Hisaharu Kiyota
清田 久晴
Toshiaki Hasegawa
利昭 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10478790A priority Critical patent/JPH043926A/en
Publication of JPH043926A publication Critical patent/JPH043926A/en
Pending legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

PURPOSE:To prevent the peeling of a metallic layer at a time when the high melting-point metallic layer is formed to a substrate by forming an adhesive layer so that the whole outer circumferential section of the substrate is extruded from a substrate base plate and also forming an adhesion layer around a second main surface. CONSTITUTION:When a substrate 1 is placed under the state, in which the whole outer circumferential section of the substrate is extruded from the outer circumference of a substrate table 2, and an adhesive layer 3 is formed, structure in which the adhesive layer is shaped on the whole surface of the substrate 1 is obtained while an adhesive layer is also formed on the rear as a second main surface 12 in the extruded section 1a of the substrate 1. A high melting- point metallic layer is formed on the whole surface on the adhesive layer 3 acquired through a blanket CVD method. Consequently, even when a high melting-point metal creeps and adheres on the rear of the substrate 1, there is the creeping and shaped adhesive layer section 3a on the rear previously, thus generating no peeling of the high melting-point metallic layer. Accordingly, the generation of the peel ing of the high melting-point metallic layer can be prevented, thus excellently shaping the high melting-point metallic layer.

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。[Detailed description of the invention] The present invention will be explained in the following order.

産業上の利用分野 発明の概要 従来の技術 発明が解決しようとする問題点 問題点を解決するための手段及び作用 実施例 実施例−1 実施例〜2 実施例−3 実施例−4 実施例−5 実施例−6 発明の効果 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、特に、高融点
金属層を備えた半導体装置の製造方法に関するものであ
る。本発明は、例えば、高融点金属層としてタングステ
ン(以下適宜、Wと記載することもある)層を形成し、
これを配線として用いた半導体装置を製造する場合に通
用することができる。
Industrial application field Outline of the invention Conventional technology Problems to be solved by the invention Examples of means and effects for solving the problems Example-1 Example-2 Example-3 Example-4 Example- 5 Example-6 Effects of the Invention [Field of Industrial Application] The present invention relates to a method for manufacturing a semiconductor device, and particularly to a method for manufacturing a semiconductor device including a high melting point metal layer. In the present invention, for example, a tungsten (hereinafter also referred to as W as appropriate) layer is formed as a high melting point metal layer,
This can be used when manufacturing a semiconductor device using this as wiring.

〔発明の概要〕[Summary of the invention]

本出願の各発明は、基板に高融点金属層を形成して半導
体装置を製造する際に、次の如く該金属層の剥がれを防
止したものである。
Each of the inventions of the present application prevents the metal layer from peeling off as described below when manufacturing a semiconductor device by forming a high melting point metal layer on a substrate.

即ち請求項1.2の発明は、基板の全外周部が基板載置
台からはみ出すようにして密着層を形成して第2の主面
(裏面)周辺にも密着層が形成されるようにし、これに
よって高融点金属が第2の主面周辺にまわりこんで付着
形成されても、ここからの剥離を防止するようにしたも
のである。
That is, the invention of claim 1.2 forms the adhesive layer so that the entire outer peripheral part of the substrate protrudes from the substrate mounting table, so that the adhesive layer is also formed around the second main surface (back surface), This prevents the high melting point metal from peeling off from there even if it is formed around the second main surface.

請求項3の発明は、静電チャック手段を用いて密着層を
形成するとともに基板のはみ出した周辺部で接地するこ
とにより、機械的把持により支持ないしは接地する場合
に把持部に密着層が形成されないことに伴うその部分か
らの高融点金属層の剥がれを防止したものである。
According to the third aspect of the invention, by forming an adhesion layer using an electrostatic chuck means and grounding the protruding peripheral portion of the substrate, no adhesion layer is formed on the gripping portion when the substrate is supported or grounded by mechanical gripping. This prevents the high melting point metal layer from peeling off from that part.

請求項4の発明は、基板をフェイスアップの状態で密着
層を形成することによって機械的把持をした場合に密着
層が形成されないことに伴うその部分からの高融点金属
層の剥がれを防止するとともに、フェイスダウンの状態
で高融点金属層を形成することにより、パーティクル汚
染の問題を解決したものである。
The invention of claim 4 prevents the high melting point metal layer from peeling off from that part due to not forming the adhesive layer when the substrate is mechanically gripped by forming the adhesive layer in a face-up state. , the problem of particle contamination is solved by forming a high melting point metal layer in a face-down state.

請求項5の発明は、選択CVDで高融点金属による接続
孔の穴埋めを行った後スパッタエッチングして、この上
に密着層及び高融点金属層を形成することによって、密
着性良好かつ低抵抗で高融点金属層を形成できるように
したものである。
The invention as claimed in claim 5 provides good adhesion and low resistance by filling the connection hole with a high melting point metal by selective CVD and then sputter etching to form an adhesion layer and a high melting point metal layer thereon. This allows a high melting point metal layer to be formed.

請求項6の発明は、高融点金属層の剥離するおそれのあ
る部分をエツチング除去するようにして、その部分から
の剥離を防止したものである。
According to the sixth aspect of the invention, a portion of the high melting point metal layer that is likely to be peeled off is removed by etching to prevent peeling from that portion.

〔従来の技術] 半導体装置の分野では、微細化・集積化の傾向が著しい
。このような半導体デバイスの集積化の進行に伴って、
半導体装置に形成される配線幅も狭くなりつつある。配
線幅が小さくなると、従来の配線材料であるA!(アル
ミニウム)の配線では信転性に問題が生じる可能性があ
る。このため、A2より信顛性が高いといわれるW等の
高融点金属に、問題解決が求められるようになっている
[Prior Art] In the field of semiconductor devices, there is a remarkable trend toward miniaturization and integration. As the integration of semiconductor devices progresses,
The width of wiring formed in semiconductor devices is also becoming narrower. As the wiring width becomes smaller, conventional wiring materials such as A! (Aluminum) wiring may cause reliability problems. For this reason, high melting point metals such as W, which are said to have higher reliability than A2, are required to solve the problem.

W等の高融点金属は、耐熱性の点でも好ましい。High melting point metals such as W are also preferable in terms of heat resistance.

高融点金属、特にWを配線材料として用いる場合、Wを
成膜するには、ブランケットW−CV D法を用いるの
が好ましい。ブランケットW−CVD法は、Wを成膜を
必要とする部分全体に被覆し、その後パターニングする
技術であり、抵抗率低くWを成膜できる。例えばスパッ
タ法に比較して抵抗は10μΩ/ cm以下と低く、ま
た、ステップカバレッジ(被覆性)も90%程度まで至
り、良好である。以下ブランケットW−CVD法により
形成したWを適宜BLK−Wと略記することもある。こ
の種の技術については、例えば特開昭62−21994
5号に記載がある。
When using a high melting point metal, particularly W, as a wiring material, it is preferable to use a blanket W-CVD method to form W into a film. The blanket W-CVD method is a technique in which W is coated over the entire portion that requires film formation, and then patterned, and W can be formed into a film with low resistivity. For example, compared to the sputtering method, the resistance is low at 10 μΩ/cm or less, and the step coverage is also good, reaching about 90%. Hereinafter, W formed by the blanket W-CVD method may be abbreviated as BLK-W as appropriate. Regarding this type of technology, for example, Japanese Patent Application Laid-Open No. 62-21994
It is stated in No. 5.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかし、上記プランケラ)t−CVD法には、解決すべ
き大きな問題がある。ひとつは、BLKW密着性の問題
である。一般にCVD法はスパッタ法に比して、Wの密
着性が悪い。BLK−Wの密着性を向上させるため、下
地にTiNやスパッタWなどの薄膜を形成してこれを密
着層にする技術が知られているが、該TiN層をスパッ
タリングなどで形成する場合、TiN層を形成すべきウ
ェハは一般にクリップで押さえるため、該クリップの下
にはTiNが成膜せず、その部分のBLK−Wは密着性
が悪くなる。例えば、第8図(a)に略示するように、
基板であるウェハa(第8図(b)の如<Si基板部分
a2とこの上のSin、部分a1とから成る)はクリッ
プbにより把持され、この部分には密着層が形成されな
い。よっテ第8図(b)に示すように、この上にBLK
−W層eを形成すると、ウェハaのSin、部分a1に
おける密着層Cが存在しない部分dがら、BLK−Wの
剥がれが生じることになり易い。
However, the Planchera t-CVD method has major problems that need to be solved. One is the problem of BLKW adhesion. In general, the CVD method has poorer adhesion of W than the sputtering method. In order to improve the adhesion of BLK-W, a technique is known in which a thin film of TiN or sputtered W is formed on the base and used as an adhesion layer. Since the wafer on which the layer is to be formed is generally held down with a clip, the TiN film is not formed under the clip, and the adhesion of BLK-W in that area becomes poor. For example, as schematically shown in FIG. 8(a),
A wafer a (consisting of a Si substrate portion a2 and a Si substrate portion a1 thereon as shown in FIG. 8(b)), which is a substrate, is held by a clip b, and no adhesive layer is formed on this portion. As shown in Figure 8(b), add BLK on top of this.
- When the W layer e is formed, the BLK-W is likely to peel off from the Sin part of the wafer a and the part d where the adhesion layer C is not present in the part a1.

もうひとつの問題は、BLK−Wは比較的高温(500
’C以上)で成膜するため、該BLK−Wは基板である
ウェハの必要な表面のみならず、ウェハ裏面にもまわり
こみやすい。裏面にまわりこんだBLK−Wは、TiN
が裏面についてないため剥がれやすい状態で形成される
。従って、BLK−Wは、裏面から剥がれて、連続して
表面のBLK−Wまでその剥離がもたらされることにな
る。
Another problem is that BLK-W has a relatively high temperature (500
Since the BLK-W film is formed at a temperature of 0.1 C or higher, the BLK-W easily spreads not only to the necessary surface of the wafer as a substrate but also to the back surface of the wafer. BLK-W that goes around the back side is TiN
Since it is not attached to the back side, it is formed in a state where it easily peels off. Therefore, BLK-W peels off from the back surface, and the peeling continues to BLK-W on the front surface.

更にもうひとつの問題として、パーティクルの発生があ
る。BLK−Wは一般に、5iHaソースを用い、58
0“0位で成膜するため、気相核成長によるパーティク
ルが発生しやすい。
Yet another problem is the generation of particles. BLK-W generally uses a 5iHa source and uses a 58
Since the film is formed at the 0 position, particles are likely to be generated due to vapor phase nuclear growth.

本出願の各発明は、上記問題点を解決して、良好に高融
点金属層を形成できる手段を提供することを目的とする
。即ち、高融点金属層の剥離が生じず、良好に高融点金
属層を形成できる半導体装置の製造方法、あるいは更に
、剥離を生ぜしめないとともに、パーティクルを発生さ
せることなく高融点金属層を形成できる半導体装置の製
造方法を提供することを目的とする。
It is an object of each invention of the present application to provide a means for solving the above-mentioned problems and forming a high melting point metal layer in a good manner. That is, a method for manufacturing a semiconductor device that does not cause peeling of the high melting point metal layer and can form the high melting point metal layer well, or furthermore, can form a high melting point metal layer that does not cause peeling and does not generate particles. The purpose of the present invention is to provide a method for manufacturing a semiconductor device.

〔問題点を解決するための手段及び作用3本出願の請求
項1の発明は、基板に高融点金属層を形成する工程を含
む製造工程により形成される半導体装置の製造方法であ
って、基板をその全外周部が基板載置台に外周からはみ
だした状態で載置し、少な(とも該基板の第1の主面全
面に密着層を形成する第1の工程と、該密着層上の全面
に、高融点金属層をブランケットCVD法により形成す
る第2の工程とを有するものである。
[Means and effects for solving the problem 3 The invention of claim 1 of the present application is a method for manufacturing a semiconductor device formed by a manufacturing process including a step of forming a high melting point metal layer on a substrate, is placed on a substrate mounting table with its entire outer periphery protruding from the outer periphery. and a second step of forming a high melting point metal layer by blanket CVD.

この構成の結果、上記基板載置台の外周からはみ出した
基板の全外周部においては、基板の第1の主面のみなら
ず、第2の主面の周辺部にも密着層が形成される。この
ため、次に形成された高融点金属層は、仮にこれが第2
の主面にまでまわりこんで付着形成されたとしても、第
2の主面からその剥がれが生じることが防止される。
As a result of this configuration, an adhesive layer is formed not only on the first principal surface of the substrate but also on the peripheral portion of the second principal surface on the entire outer circumference of the substrate that protrudes from the outer circumference of the substrate mounting table. Therefore, the next formed high melting point metal layer is temporarily
Even if the adhesive is formed around the main surface of the second main surface, it is prevented from peeling off from the second main surface.

本出願の請求項2の発明は、基板の全外周部を、基板内
周部より高温状態にしたことを特徴とする請求項1に記
載の半導体装置の製造方法である。
The invention according to claim 2 of the present application is the method for manufacturing a semiconductor device according to claim 1, characterized in that the entire outer periphery of the substrate is heated to a higher temperature than the inner periphery of the substrate.

このように基板外周部を高温状態にした結果、上記の作
用を更に顕著にできる。
As a result of bringing the outer circumferential portion of the substrate into a high temperature state in this manner, the above-mentioned effect can be made more pronounced.

本出願の請求項3の発明は、基板に高融点金属層を形成
する工程を含む製造工程により形成される半導体装置の
製造方法であって、基板を支持する基板載置台が静電チ
ャック手段を有し、かつ、基板をその全外周部が静電チ
ャック手段の外周からはみだした状態で載置するととも
に、該静電チャック手段よりはみだした基板外周部にお
いて第2の主面の少なくとも一部を接地した状態で少な
くとも該基板の第1の主面全面に密着層を形成する第1
の工程と、該密着層上の全面に、高融点金属層をブラン
ケットCVD法により形成する第2の工程とを有するも
のである。
The invention according to claim 3 of the present application is a method for manufacturing a semiconductor device formed by a manufacturing process including a step of forming a high melting point metal layer on a substrate, wherein a substrate mounting table supporting the substrate has an electrostatic chuck means. and placing the substrate with the entire outer circumference protruding from the outer circumference of the electrostatic chuck means, and at least a part of the second main surface at the outer circumference of the substrate protruding from the electrostatic chuck means. a first adhesive layer forming an adhesive layer over at least the entire first main surface of the substrate in a grounded state;
and a second step of forming a high melting point metal layer over the entire surface of the adhesive layer by blanket CVD.

この構成の結果、基板それ自体をクリップ等で機械的に
把持して支持したり、あるいは接地する必要がなく、よ
って把持によりクリップ部に密着層が形成されないこと
に伴うそこからの高融点金属層の剥がれの問題を解決で
きる。
As a result of this configuration, there is no need to mechanically hold and support the board itself with a clip or the like, or to ground it, and therefore the high melting point metal layer from there does not form an adhesive layer at the clip part due to gripping. It can solve the problem of peeling.

本出願の請求項4の発明は、基板に高融点金属層を形成
する工程を含む製造工程により形成される半導体装置の
製造方法であって、基板の第1の主面をフェイスアップ
の状態で少なくとも該基板の第1の主面全面に密着層を
形成する第1の工程を行い、その後、連続して、基板の
第1の主面をフェイスダウンの状態で上記密着層上の全
面に高融点金属層をブランケットCVD法により形成す
る第2の工程を行うことを特徴とするものである。
The invention according to claim 4 of the present application is a method for manufacturing a semiconductor device formed by a manufacturing process including a step of forming a high melting point metal layer on a substrate, the first main surface of the substrate being in a face-up state. A first step of forming an adhesive layer on at least the entire first main surface of the substrate is performed, and then, the first main surface of the substrate is placed face-down on the entire surface of the adhesive layer. This method is characterized by performing a second step of forming a melting point metal layer by a blanket CVD method.

この構成の結果、基板はフェイスアップの状態で密着層
が形成されるので、クリップ等で機械的に把持して支持
する必要はなく、よってクリ、プ部に密着層が形成され
ないことに伴うそこからの高融点金属層の剥がれの問題
を防止できる。また、フェイスダウンで高融点金属層を
形成するので、第1の主面に対するパーティクルの問題
を防止できる。
As a result of this configuration, the adhesive layer is formed on the board when it is face-up, so there is no need to mechanically hold and support it with clips, etc. This can prevent the problem of peeling off of the high melting point metal layer. Furthermore, since the high melting point metal layer is formed face down, the problem of particles on the first main surface can be prevented.

本出願の請求項5の発明は、基板に高融点金属層を形成
する工程を含む製造工程により形成される半導体装置の
製造方法であって、基板の第1の主面上に形成された接
続孔内部に、高融点金属の選択CVDを施した後、少な
くとも該選択CVDによる高融点金属の表面を希ガスに
よりスパッタエツチングし、連続して、少な(とも該基
板の第1の主面全面に密着層を形成する第1の工程と、
該密着層上の全面に、高融点金属層をブランケットCV
D法により形成する第2の工程とを行うものである。
The invention of claim 5 of the present application is a method for manufacturing a semiconductor device formed by a manufacturing process including a step of forming a high melting point metal layer on a substrate, the method comprising: forming a connection formed on a first main surface of the substrate; After performing selective CVD of a high melting point metal inside the hole, at least the surface of the high melting point metal formed by the selective CVD is sputter etched using a rare gas, and continuously, a small amount (all over the first main surface of the substrate) is etched. A first step of forming an adhesive layer;
Blanket CV coating of high melting point metal layer on the entire surface of the adhesive layer
A second step of forming by method D is performed.

この構成の結果、スパッタエツチングにより選択高融点
金属CVDの表面が処理されるため、低抵抗でこの上に
密着層を形成でき、従って密着性良好かつ低抵抗で選択
CVD金属層上にプランケラ1−CVDによる高融点金
属層を形成できる。
As a result of this configuration, since the surface of the selected high melting point metal CVD is treated by sputter etching, an adhesion layer can be formed thereon with low resistance. A high melting point metal layer can be formed by CVD.

本出願の請求項6の発明は、基板に高融点金属層を形成
する工程を含む製造工程により形成される半導体装置の
製造方法であって、基板外周部の少なくとも一部をクラ
ンプにより基板載置台に密着載置し基板の第1の主面に
密着層を形成する工程と、少なくとも該密着層上の全面
に高融点金属層を形成する工程と、前記クランプ接触部
分を含む基板の第1の主面の外周部と基板の第2の主面
とにエンチングを施し、基板表面を露出する工程とを有
するものである。
The invention according to claim 6 of the present application is a method for manufacturing a semiconductor device formed by a manufacturing process including a step of forming a high melting point metal layer on a substrate, the method comprising: clamping at least a part of the outer circumference of the substrate on a substrate mounting table; forming an adhesive layer on the first main surface of the substrate, forming a high melting point metal layer on at least the entire surface of the adhesive layer; The method includes the step of etching the outer peripheral portion of the main surface and the second main surface of the substrate to expose the surface of the substrate.

この構成の結果、高融点金属層の形成は、基板周辺部に
形成された該金属層をエツチングして形成できるので、
密着層がクランプ接触部には形成されていなくても、そ
の部分の高融点金属は除去され、従ってここからの高融
点金属層の剥がれは防止できる。
As a result of this configuration, the high melting point metal layer can be formed by etching the metal layer formed around the substrate.
Even if the adhesive layer is not formed on the clamp contact portion, the high melting point metal in that portion is removed, and therefore, peeling of the high melting point metal layer from this portion can be prevented.

〔実施例〕〔Example〕

以下本発明の実施例について、説明する。但し当然のこ
とではあるが、本発明は以下に示す実施例により限定さ
れるものではない。
Examples of the present invention will be described below. However, it goes without saying that the present invention is not limited to the examples shown below.

実施例−1 この実施例は、本出願の請求項1の発明を具体化して、
この発明を、半導体集積回路装置にW配線を形成する場
合に適用したものである。この半導体装置は、例えばS
RAMとして用いることができる。
Example-1 This example embodies the invention of claim 1 of the present application,
This invention is applied to the case of forming W wiring in a semiconductor integrated circuit device. This semiconductor device is, for example, S
It can be used as RAM.

本実施例においては、第1図に示すように、W配線を形
成すべき基板1を、その全外周部が基板載置台2の外周
からはみだした状態で載置する。
In this embodiment, as shown in FIG. 1, a substrate 1 on which W wiring is to be formed is placed with its entire outer periphery protruding from the outer periphery of a substrate mounting table 2.

基板1の基板載置台2からはみだした部分を、符号1a
で示す。
The part of the board 1 protruding from the board mounting table 2 is designated by reference numeral 1a.
Indicated by

この状態で、基板1に、密着層3を形成する。In this state, the adhesive layer 3 is formed on the substrate 1.

これにより、基板1の表面(主面)全面に密着層が備わ
った構造が得られる。またこれにより同時に、基板1の
はみ出した部分1aにおいては、基板1の第2の主面1
2である裏面にも、密着層が形成される。裏面にまわり
こんで形成された密着層部分を符号3aで示す。
This provides a structure in which the entire surface (principal surface) of the substrate 1 is provided with an adhesive layer. Further, at the same time, in the protruding portion 1a of the substrate 1, the second main surface 1 of the substrate 1
An adhesion layer is also formed on the back surface (No. 2). The adhesive layer portion formed around the back surface is indicated by reference numeral 3a.

上記得られた密着層3上の全面に、高融点金属層をブラ
ンケットCVD法により形成する。
A high melting point metal layer is formed on the entire surface of the adhesive layer 3 obtained above by blanket CVD.

こうすると、仮に高融点金属が基板1の裏面にまわりこ
んで付着することがあっても、そこにはすでに、まわり
こんで形成された密着層部分3aがあるので、ここから
の高融点金属層の剥離は生じない。
In this way, even if the high melting point metal wraps around and adheres to the back surface of the substrate 1, there is already an adhesion layer portion 3a formed by wrapping around there, so the high melting point metal layer can be removed from here. No peeling occurs.

本実施例においては、更に詳しくは、密着層3はTiN
 (チタンナイトライド)から形成し、かつこれをバイ
アスECR−CVD法で形成する。
In this embodiment, more specifically, the adhesive layer 3 is made of TiN.
(Titanium nitride) and is formed by bias ECR-CVD method.

本実施例の工程を詳述すると、次のとおりである。The detailed steps of this example are as follows.

まず、本実施例における高融点金属層3を形成すべき基
体1である半導体ウェハを、該ウェハの径より小さいサ
セプターを基板載置体2として用い、これに静電チャッ
クでとりつける。本例ではこのように静電チャックを用
いることができるので、ダスト(パーティクル等)対策
が可能である。
First, a semiconductor wafer, which is the substrate 1 on which the high melting point metal layer 3 in this embodiment is to be formed, is attached to a susceptor smaller in diameter than the wafer as the substrate mounting body 2 using an electrostatic chuck. In this example, since an electrostatic chuck can be used in this way, it is possible to take measures against dust (particles, etc.).

密着層の形成は、以下の条件でTiNをCVDすること
により行った。
The adhesion layer was formed by CVD of TiN under the following conditions.

使用ガス : TiC1a/NH3/(Hz)/Ar =10/10/
(100)/40 SCCM(カッコ内の水素は、使用
しなくてもよい)圧    カニ 5 xio−” T
orrマイクロ波: 800W RF:300W バイアスECR−CVD法では、加熱不要なので、ヒー
タ内蔵のサセプターを用いる必要はない。
Gas used: TiC1a/NH3/(Hz)/Ar =10/10/
(100)/40 SCCM (hydrogen in parentheses does not need to be used) pressure crab 5 xio-” T
orr Microwave: 800W RF: 300W The bias ECR-CVD method does not require heating, so there is no need to use a susceptor with a built-in heater.

このとき、第1図に示したように基板1であるウェハの
裏面(基板載置台2例の面)まで反応種がまわりこむ。
At this time, as shown in FIG. 1, the reactive species spread to the back surface of the wafer (substrate 1) (the surface of two examples of substrate mounting tables).

第1図中、矢印にてプラズマ流を示すが、図のようにプ
ラズマ流に沿って基板1であるウェハの裏面まで反応種
がまわりこみ、従って、ウェハ表面全面はいうに及ばず
、裏面にもTiNがつく。
In Fig. 1, the plasma flow is indicated by an arrow, and as shown in the figure, the reactive species go around to the back surface of the wafer, which is the substrate 1, along the plasma flow. TiN is attached.

次に高融点金属としてBLK−Wを、良く知られている
条件でCVDする。このCVDは連続チャンバーを用い
て行うことも勿論可能である。
Next, BLK-W as a high melting point metal is subjected to CVD under well-known conditions. Of course, this CVD can also be performed using a continuous chamber.

このCVD0際、BLK−Wが多少裏にまわりこんでも
、そのBLK−Wが剥がれることはない。
During this CVD0, even if the BLK-W goes around to the back side a little, the BLK-W will not be peeled off.

例えばBLK−W形成の条件として、下記を採用できる
For example, the following conditions can be employed for forming BLK-W.

圧   カニ   0.1〜50Torr使用ガス: 
 WFs/5iH4=20/30  (ガス比)温  
 度:375〜500  ”C 本実施例によれば、密着層3を基板1の裏面側の周辺部
にも形成したので、裏面からBLK−Wが剥がれること
が防止でき、従って密着性の良好な高融点金属(この場
合W)層を形成できる。また本実施例では、密着層3で
あるTiN層をバイアスECR−CVD法で形成したの
で、良好な密着層3を効率良く形成できる。
Pressure Crab 0.1~50Torr Gas used:
WFs/5iH4=20/30 (gas ratio) temperature
degree: 375 to 500 ''C According to this example, since the adhesive layer 3 was also formed on the periphery of the back side of the substrate 1, it was possible to prevent the BLK-W from peeling off from the back side, thus achieving good adhesion. A high-melting point metal (W in this case) layer can be formed. Also, in this example, since the TiN layer, which is the adhesion layer 3, is formed by bias ECR-CVD, a good adhesion layer 3 can be formed efficiently.

実施例−2 この実施例は、本出願の請求項2の発明を具体化して、
実施例−1と同様、半導体集積回路装置にW配線を形成
する場合にしたものである。
Example-2 This example embodies the invention of claim 2 of the present application,
Similar to Example 1, this example is for forming W wiring in a semiconductor integrated circuit device.

本実施例においては、第2図に示すように、基板1をそ
の全外周部1aが基板載置台2の外周からはみだした状
態で載置し、かつ該基板の全外周部1aを、基板内周部
(基板1の、外周部1aより内側の部分を称する)より
高温状態にする。本例では具体的には、基板載置台2を
構成するサセプターに内蔵した加熱手段(ヒーター等)
41を用いて、この高温状態を発生させるようにした。
In this embodiment, as shown in FIG. 2, the substrate 1 is placed with its entire outer periphery 1a protruding from the outer periphery of the substrate mounting table 2, and the entire outer periphery 1a of the substrate is placed inside the substrate. The temperature is higher than that of the peripheral portion (the portion of the substrate 1 that is inside the outer peripheral portion 1a). Specifically, in this example, a heating means (heater, etc.) built into a susceptor that constitutes the substrate mounting table 2 is used.
41 was used to generate this high temperature state.

更に詳しくは、この実施例は上記発明をスパッタ装置に
応用した場合であり、第2図に示すように、基板1であ
るウェハを支持する基板載置台2のウェハーサセプター
縁面に沿ってヒーター41を埋設しておき、このヒータ
ー2により、例えば300°C以上に加熱する。第2図
中、加熱するための熱の流れを模式的に矢印Hで示す。
More specifically, this embodiment is a case where the above invention is applied to a sputtering apparatus, and as shown in FIG. is buried and heated to, for example, 300° C. or higher using this heater 2. In FIG. 2, the flow of heat for heating is schematically indicated by arrow H.

このようにした状態で、スパッタ法を用いて、TiN層
を形成して、これを密着層3とする。この場合、加熱さ
れていることによって、スパッタされて飛来したTiN
がサーマルマイグレーションを起こし、基板1であるウ
ェハの裏面(第2の主面12)にもまわりこみ、TiN
が成膜される。
In this state, a TiN layer is formed using a sputtering method, and this is used as the adhesive layer 3. In this case, TiN is sputtered and blown away due to heating.
causes thermal migration and wraps around the back surface (second main surface 12) of the wafer, which is the substrate 1, and the TiN
is deposited.

これにより、基板1の裏面側の周辺にも、TiNから成
る密着層が良好に形成される。図中、反応種を模式的に
符号Rで示す○で示した。また、矢印で反応種の流れを
模式的に示した。
As a result, an adhesion layer made of TiN is well formed around the back side of the substrate 1 as well. In the figure, the reactive species are schematically indicated by the symbol R. In addition, the flow of reactive species is schematically shown with arrows.

密着層であるTiN層形成のためのスパッタ条件は、例
えば次のように設定することができる。
Sputtering conditions for forming the TiN layer, which is the adhesive layer, can be set as follows, for example.

DC電力 : 6kW 使用ガス及び流量 : A r =72SCCM、N 
z = 28SCCM印加RFバイアス :  400
V 温 度 条 件  =300°C加熱(ウェハ裏面)こ
のようにTiNから成る密着層が基板1であるウェハの
裏面周辺にも形成される結果、次にブランケットCVD
法により高融点金属である例えばWを成膜した場合に、
Wが基vilの裏面にまわりこんで形成されても、裏面
から該Wが剥離することが防止される。
DC power: 6kW Gas used and flow rate: A r =72SCCM, N
z = 28SCCM applied RF bias: 400
V Temperature condition = 300°C heating (back side of wafer) As a result of the adhesion layer made of TiN being formed around the back side of the wafer, which is the substrate 1, next, blanket CVD was performed.
When a film of a high melting point metal such as W is formed by a method,
Even if W is formed around the back surface of the base vil, the W is prevented from peeling off from the back surface.

上記では基板1であるウェハの全外周部を加熱して内周
部より高温にするのに基板載置台2に内蔵したヒーター
41を用いたが、このための加熱は、ランプを用いても
かまわない。ランプ等の間接加熱手段を用いる場合も熱
の流れは矢印Hで模式的に示したようにすればよい。そ
の他任意の手段により、基板1の全外周部を内周部より
も高温にすることかできる。
In the above example, the heater 41 built into the substrate mounting table 2 was used to heat the entire outer periphery of the wafer, which is the substrate 1, to a higher temperature than the inner periphery, but a lamp may also be used for this heating. do not have. Even when using indirect heating means such as a lamp, the flow of heat may be as schematically shown by arrow H. Any other means may be used to make the entire outer circumference of the substrate 1 higher in temperature than the inner circumference.

また内蔵ヒーターは、周辺のヒーター41のみならず、
基板載置台2の中央部にも配設して(例えば図示のヒー
ター42)、全体を加熱しつつ、基板1の外周部を内周
部より高温に保つようにしてもよい。
In addition, the built-in heater is not only the surrounding heater 41,
It may also be arranged in the center of the substrate mounting table 2 (for example, the illustrated heater 42) to heat the entire substrate while keeping the outer circumference of the substrate 1 at a higher temperature than the inner circumference.

上記構成例は、スパッタ装置を用いて請求項2の発明を
具体化したものであるが、同発明をCVD装置に応用す
ることも容易である。
Although the above configuration example embodies the invention of claim 2 using a sputtering apparatus, the invention can also be easily applied to a CVD apparatus.

この場合、例えば上記説明した第2図に示す基板載置台
2であるウェハサセプターを用いて、CVDを行い、T
iNから成る密着層を形成する。
In this case, for example, CVD is performed using the wafer susceptor, which is the substrate mounting table 2 shown in FIG.
An adhesion layer made of iN is formed.

CVD条件は、例えば次のように設定できる。The CVD conditions can be set as follows, for example.

使用ガス系: T1Cf a/NHz/Hz/(Nz)
 =100/100/1000/ (200) SCC
M(カッコ内の窒素は、使用しなくてもよい)CVDの
温度条件:500〜750°C圧   力      
: 0.1〜50Torrこの場合も、基板1であるウ
ェハの全外周部は、ヒーター41等により内周部より高
温にしておくことは言うまでもない。
Gas system used: T1Cf a/NHz/Hz/(Nz)
=100/100/1000/ (200) SCC
M (Nitrogen in parentheses does not have to be used) CVD temperature conditions: 500-750°C Pressure
: 0.1 to 50 Torr Also in this case, it goes without saying that the entire outer periphery of the wafer, which is the substrate 1, is kept at a higher temperature than the inner periphery using the heater 41 or the like.

これにより、上記したスパッタ法による場合と同様の効
果が得られる。
As a result, the same effect as the above-mentioned sputtering method can be obtained.

実施例−3 次に実施例−3を説明する。この実施例は、本出願の請
求項3の発明を具体化したもので、特に従来のスパッタ
法による密着層の形成にあっては、基板1であるウェハ
をターゲットの対向面にクリップで固定するため(第8
図(a)参照)、クリップで把持している部分がクリッ
プマークとして残り、ここには密着層が形成されず、よ
ってこの上に形成するW等の高融点金属膜の剥がれがこ
のクリップマークから生してしまうことがあった(第8
図(b)参照)のを、静電チャック手段を具備すること
により解決したものである。
Example 3 Next, Example 3 will be described. This embodiment embodies the invention of claim 3 of the present application. In particular, when forming an adhesion layer by the conventional sputtering method, the wafer, which is the substrate 1, is fixed to the opposite surface of the target with a clip. Tame (8th
(See Figure (a)), the part held by the clip remains as a clip mark, and no adhesive layer is formed there, so the high melting point metal film such as W formed on it will peel off from this clip mark. (Chapter 8)
(see Figure (b)) is solved by providing an electrostatic chuck means.

本例は、第3図に示すように、基板1を支持する基板載
置台2が静電チャック手段5を有しくこの例では図示の
如く基板載置台2の一部または全部を静電チャック手段
5とする)、かつ、静電チャック手段5よりはみだした
基板外周部1aにおいて基板1の第2の主面12の少な
くとも一部を接地し、この状態でスパッタ法等によりT
iNを成膜する。これによって密着層を形成する。
In this example, as shown in FIG. 3, the substrate mounting table 2 that supports the substrate 1 has an electrostatic chuck means 5. In this example, as shown in FIG. 5), and at least a part of the second main surface 12 of the substrate 1 is grounded at the substrate outer peripheral portion 1a protruding from the electrostatic chuck means 5, and in this state, T is applied by sputtering or the like.
Deposit iN. This forms an adhesive layer.

例えば、基板載置台2の、静電チャック手段5として用
いない領域の一部あるいは全てを、スパッタリングチャ
ージが流れるアースとなるように接地する。図示例では
、基板1であるウェハの周辺をリング状にアースするよ
うにした。このリング状のアース接続部(アース電極)
を符号6で示す。リング状でなく、くし形に形成しても
よい。
For example, a part or all of the area of the substrate mounting table 2 that is not used as the electrostatic chuck means 5 is grounded so that the sputtering charge flows through the ground. In the illustrated example, the periphery of the wafer, which is the substrate 1, is grounded in a ring shape. This ring-shaped earth connection part (earth electrode)
is indicated by 6. It may be formed into a comb shape instead of a ring shape.

形状は任意である。The shape is arbitrary.

上記のように、静電チャック手段5よりはみだした基板
外周部1aにおいて、基板1の第2の主面12即ち後の
工程でW等の高融点金属層を形成すべき面と逆のがわの
面である裏面の少なくとも一部を接地したので、スパッ
タリングにより生じる例えばAr”等の電荷は、静電チ
ャック手段5からはみだした部分1aにおいて、その一
部あるいは全てでアースされることになる。従って、静
電チャック手段5で支持することにより、従来のように
クリップで把持して支持する必要をなくすことができ、
かつ、上記接地により、クリップを用いてアースをとる
必要もな(なり、原理的にクリップマークは発生せず、
基板1の周辺部を含めた少なくとも第1の主面11全面
には密着層が良好に形成される。よってこの後CVD法
でBLK−Wを形成した場合、クリップマークからのW
の剥がれは発生しない。
As described above, in the substrate outer peripheral portion 1a protruding from the electrostatic chuck means 5, the second main surface 12 of the substrate 1, that is, the side opposite to the surface on which a high melting point metal layer such as W is to be formed in a later step. Since at least a part of the back surface, which is the surface of the electrostatic chuck means 5, is grounded, the charge such as Ar'' generated by sputtering is grounded in part or all of the part 1a protruding from the electrostatic chuck means 5. Therefore, by supporting with the electrostatic chuck means 5, it is possible to eliminate the need for holding and supporting with a clip as in the conventional case.
Moreover, due to the above grounding, there is no need to use a clip to connect the ground (therefore, in principle, no clip marks will occur,
An adhesion layer is well formed on at least the entire first main surface 11 including the peripheral portion of the substrate 1 . Therefore, if BLK-W is formed by the CVD method after this, the W from the clip mark
No peeling occurs.

上記は、基板1にバイアスをかけず、特にバイアスコン
トロールなどを要さない場合について説明したが、基板
1にバイアスをかけて実施することもできる。例えば、
逆バイアスをかけてAr”チャージを中和するようにで
きる。バイアスをかける場合には、図にカッコ内で示し
符号61で示すようにアース配線部に電源を入れるよう
にすればよい。この電源はRF高周波電源でもDC直流
電源でもよい0通常はDC直流電源が用いられる。
The above description has been made of the case where the substrate 1 is not biased and no bias control is particularly required, but it is also possible to carry out the process by applying a bias to the substrate 1. for example,
It is possible to apply a reverse bias to neutralize the Ar'' charge. When applying a bias, it is sufficient to turn on the power to the ground wiring section as shown in parentheses in the figure and indicated by the reference numeral 61. This power supply may be an RF high frequency power source or a DC direct current power source. Usually, a DC direct current power source is used.

第3図中、62はスパッタを行うためのターゲット、6
3は陽極である。またβ、εは、それぞれマグネトロン
スパッタのための電流、磁界の方向を示す。
In FIG. 3, 62 is a target for sputtering, 6
3 is an anode. Further, β and ε indicate the direction of current and magnetic field for magnetron sputtering, respectively.

第4図に示すのは上記例の変形例であり、同様に請求項
3の発明を具体化したものであるが、この例は、基板載
置台2に多電極(2極以上)の静電チャックを用いたも
のである。図ではeeのチャージをもつ静電チャック手
段の組を2組(符号51、52で示す)示したが、更に
多数設けてもよい。
What is shown in FIG. 4 is a modification of the above example, which also embodies the invention of claim 3, but in this example, a multi-electrode (two or more) electrostatic capacitor is mounted on the substrate mounting table 2. It uses a chuck. In the figure, two sets of electrostatic chuck means having a charge of ee (indicated by reference numerals 51 and 52) are shown, but a larger number may be provided.

V、、V、は可変電源であり、これも対応する数で設け
ればよい。
V, ,V, are variable power supplies, which may also be provided in corresponding numbers.

この例では、チャージは、基板1であるウェハの一部の
所で、部分的に反するチャージを発生させ、電極に蓄積
し、つけるようにすればよい。また、基板1を静電チャ
ック手段51.52から取り外すときには、同電位にし
たり、わずかに反する電位にしてはがすことができる。
In this example, the charge may be generated in a part of the wafer, which is the substrate 1, so that a partially opposite charge is accumulated and attached to the electrode. Furthermore, when removing the substrate 1 from the electrostatic chuck means 51, 52, it can be removed at the same potential or at slightly opposite potentials.

部分的にはがしにくい所だけ逆バイアスをかけるように
してもよい。
A reverse bias may be applied only to parts that are difficult to peel off.

この構成においても、基板1に把持用あるいはアース用
のクリップは不要なので、従来の問題は解決される。
This configuration also eliminates the need for gripping or grounding clips on the board 1, so the conventional problems are solved.

上記説明は、請求項3の発明をスパッタリングを行う場
合に適用した例で説明したものであるが、バイアスをか
けて行う、バイアスECR−CVD法や、バイアス−プ
ラズマ−CVD法でも応用できる。
Although the above description is based on an example in which the invention of claim 3 is applied to sputtering, it can also be applied to a bias ECR-CVD method or a bias-plasma-CVD method in which a bias is applied.

この場合、基板1表面で、静電チャックに発生するチャ
ージが、基板1内で、相殺できる。また、アース電極部
にバイアス電源を入れることで、バイアスを、静電位に
関係なくかけることができる。
In this case, charges generated in the electrostatic chuck on the surface of the substrate 1 can be canceled out within the substrate 1. Furthermore, by turning on a bias power source to the ground electrode section, a bias can be applied regardless of the electrostatic potential.

実施例−4 本実施例は、本出願の請求項4の発明を具体化したもの
である。この例によれば、基板1を支持するためのクリ
ップ等により密着層が形成されないことに伴うW等の高
融点金属の密着性の劣化の問題と、S+84ソースを用
いる場合などの気相核成長によるパーティクル発生の問
題とをともに解決できる。
Example 4 This example embodies the invention of claim 4 of the present application. According to this example, there are problems with the deterioration of adhesion of high melting point metals such as W due to not forming an adhesion layer due to clips etc. for supporting the substrate 1, and vapor phase nuclear growth when using an S+84 source. This can also solve the problem of particle generation due to

本実施例においては、基板の第1の主面をフェイスアッ
プした状態で第1の主面全面に密着層を形成する第1の
工程を行った後、連続して、基板の第1の主面をフェイ
スダウンの状態で、上記密着層上に高融点金属層を形成
する第2の工程を行う。
In this example, after performing the first step of forming an adhesive layer over the entire first main surface with the first main surface of the substrate facing up, the first main surface of the substrate is A second step of forming a high melting point metal layer on the adhesive layer is performed with the surface facing down.

具体的には、密着層としてTiNを堆積して形成する時
は、フェイスアップで成膜し、その後、基板であろウェ
ハを反転して、高融点金属層としてBLK−W層をフェ
イスダウンで成膜する。
Specifically, when depositing and forming TiN as an adhesion layer, the film is formed face-up, and then the substrate or wafer is turned over and the BLK-W layer is deposited face-down as a high-melting point metal layer. To form a film.

例えば、基板であるウェハをロード室からTiN室に搬
送して、フェイスアップの状態でTiNを成膜する。
For example, a wafer, which is a substrate, is transferred from a load chamber to a TiN chamber, and a TiN film is formed in a face-up state.

このときの条件は、例えば、 ガス系: TiCl /NH3/H2/ (NZ) =
100/100/1000/ (200) SCCM(
N、はなくてもよい) 温度:500〜750°C 圧カニ 0.1〜0.5Torr で成膜を行うことができる。
The conditions at this time are, for example, gas system: TiCl /NH3/H2/ (NZ) =
100/100/1000/ (200) SCCM(
(N, may be omitted) Temperature: 500 to 750°C Pressure: 0.1 to 0.5 Torr.

この時、フェイスアップで成膜しているため、把持用の
クリンプ等は必要とせず、TiNは全面に付される。
At this time, since the film is formed face-up, no crimp or the like is required for gripping, and TiN is applied to the entire surface.

次に、基板をゲートバルブを介して、連続されたBLK
−W形成用CVD室に運び、BLK−Wを成膜する。こ
の時搬送系において、基板であるウェハをつかんでいる
アームを半回転することなどにより、基板を反転せしめ
る。これによりフェイスダウンで次工程のW層形成を行
う。
Next, the substrate is connected to the continuous BLK through the gate valve.
- It is carried to a CVD chamber for W formation, and BLK-W is formed into a film. At this time, in the transfer system, the arm that grips the wafer, which is the substrate, is rotated half a turn, thereby inverting the substrate. As a result, the next process of forming a W layer is performed face down.

BLK−WのCVDの条件は、例えば次のように設定で
きる。
The BLK-W CVD conditions can be set, for example, as follows.

ガス系: Wh/SiH4比=20/3比圧20/30
圧〜50Torr 温度:370〜450°C 上記温度条件は、従来であると比較的CVD時にパーテ
ィクルの出易い条件である。
Gas system: Wh/SiH4 ratio = 20/3 specific pressure 20/30
Pressure - 50 Torr Temperature: 370 - 450°C The above temperature conditions are conditions in which particles are relatively easy to come out during CVD in the conventional case.

本実施例ではこの時、基板はフェイスダウンで成膜され
るため、パーティクルが付きにくい。
In this embodiment, since the film is deposited face down on the substrate, particles are less likely to adhere to it.

上記のように本実施例では、例えばゲートバルブを介し
連結されたメタルの連続CVD装置を用い、このとき基
板を武家に運ぶ際にこれを反転させる装置を具備させた
装置を用いて、この装置の前段でTiNを、後段でBL
K−Wを成膜することにより、第1の工程をフェイスア
ップで行い、第2の工程をフェイスダウンして行うよう
にしたため、連続で高融点金属の成膜ができるとともに
、密着層であるTiNが基板の全面につくので、BLK
−Wの剥がれが抑えられる。また、BLK−W形成時の
パーティクル発生が抑えられる。
As described above, in this embodiment, a metal continuous CVD apparatus connected through a gate valve is used, and at this time, an apparatus equipped with a device for reversing the substrate when it is transported to a samurai house is used. TiN in the front stage and BL in the rear stage.
By forming a film of K-W, the first step is performed face-up and the second step is performed face-down, which allows continuous film formation of high melting point metal and an adhesive layer. Since TiN is applied to the entire surface of the board, BLK
- Peeling of W is suppressed. Furthermore, generation of particles during BLK-W formation can be suppressed.

実施例−5 本実施例は、本出願の請求項5の発明を具体化したもの
である。本例によれば、耐熱性密着層であるTiN層等
が基板の裏面にまわりこまないためにBLK−W等の高
融点金属層が裏面にまわりこんだときそこから剥がれ易
くなるという問題を解決するとともに、同時に、選択成
長金属層、例えば選択タングステンCVD法により形成
したW層の上面は酸化膜が成長し易(、よってこの上に
BLK−Wを形成した場合、接触抵抗が大きくなってし
まうという問題をも解決できるようにしたものである。
Example 5 This example embodies the invention of claim 5 of the present application. This example solves the problem that the heat-resistant adhesive layer, such as the TiN layer, does not wrap around the back side of the substrate, making it easy for the high melting point metal layer such as BLK-W to peel off when it wraps around the back side. At the same time, an oxide film is likely to grow on the top surface of a selectively grown metal layer, such as a W layer formed by selective tungsten CVD (therefore, if BLK-W is formed on this, the contact resistance will increase). This problem can also be solved.

本実施例においては、基板の第1の主面上に形成された
接続孔内部に、高融点金属例えばW。
In this embodiment, a high melting point metal such as W is placed inside the connection hole formed on the first main surface of the substrate.

Mo、Tiや、これらの金属間化合物などを選択CVD
を施して堆積した後、少な(とも該選択CVDにより形
成された高融点金属の表面を希ガスを用いてスパッタエ
ツチングし、連続して、少なくとも該基板の第1の主面
全面に密着層を形成する第1の工程と、該密着層上の全
面に、高融点金属層をブランケットCVD法により形成
する第2の工程とを行う。
Selective CVD of Mo, Ti, these intermetallic compounds, etc.
After depositing a small amount of the high melting point metal (also formed by the selective CVD) using a rare gas, sputter etching is performed to continuously form an adhesive layer on at least the entire first main surface of the substrate. A first step of forming the adhesive layer and a second step of forming a high melting point metal layer over the entire surface of the adhesive layer by blanket CVD are performed.

具体的には、本実施例では、まず、基板の第1〕主面の
接続孔(コンタクトホール、あるいはピアホール等)に
選択タングステン成長法により、穴埋めを行う。基板材
料は任意であるが、選択W成長をさせやすいのはシリコ
ン、アルミニウム、各種シリサイドなどである。選択W
成長は、次の条件で、選択W成長室で接続孔に選択Wを
成長させる。
Specifically, in this embodiment, first, the connection holes (contact holes, pier holes, etc.) on the first main surface of the substrate are filled by selective tungsten growth. Although the substrate material is arbitrary, silicon, aluminum, various silicides, and the like are suitable for selective W growth. Select W
For growth, selective W is grown in the connection hole in a selective W growth chamber under the following conditions.

使用ガス系: WFi/5iH4=10/ 75CCM
温   度  :260°C 圧   力  : 0.2Torr 次にバイアスECR−CVD装置で、下記条件でArガ
スにてブリエッチする。
Gas system used: WFi/5iH4=10/75CCM
Temperature: 260°C Pressure: 0.2 Torr Next, brie-etching is performed using Ar gas under the following conditions using a bias ECR-CVD apparatus.

使用ガス: Ar=50SCCM 圧   カニ 5 Xl0−’TorrRFバイアス:
300圓 マイクロ波: 800W(875Gauss)このバイ
アスECR−CVDにより、選択W上面の酸化膜が除去
される。よって、接触抵抗は小さくなる。
Gas used: Ar=50SCCM Pressure Crab 5 Xl0-'TorrRF bias:
300 round microwave: 800 W (875 Gauss) This bias ECR-CVD removes the oxide film on the top surface of the selection W. Therefore, contact resistance becomes small.

次に同じチェンバーで、TiNを形成する。条件は次の
とおりである。
Next, TiN is formed in the same chamber. The conditions are as follows.

使用ガス系: TiCL /NH3=20/30SCC
M圧   力  :  5 Xl0−’TorrRFバ
イアス: 100W マイクロ波: 800W  (875Gauss)この
時、基板であるウェハよりも小さ(基板載置台(サセプ
ター)に、例えば静電チャックなどで基板を載置して支
持しておくと、TiNは基板の裏面にも成長する(実施
例−1,2参照)。
Gas system used: TiCL /NH3=20/30SCC
M pressure: 5 If supported, TiN will also grow on the back surface of the substrate (see Examples 1 and 2).

次にBLK−Wを形成する。条件は次のようにした。Next, BLK-W is formed. The conditions were as follows.

使用ガス系: SiH4/WF6・15/60SCCM
温   度  :475°C 圧   力  : 80Torr この時、BLK−Wが多少裏にまわりこんでも、そこに
も密着層であるTiNがついているので、剥がれが生じ
ることが防止される。
Gas system used: SiH4/WF6・15/60SCCM
Temperature: 475°C Pressure: 80 Torr At this time, even if the BLK-W wraps around to the back side to some extent, peeling is prevented because the adhesive layer of TiN is attached thereto as well.

上述のように、本例では、選択W法で接続孔をリフィル
(埋め込み)したあと、バイアスECRCVD法を用い
て、Arプリエッチと、密着層としてのTiN層の形成
を行い、この上にBLK−Wを形成するので、BLK−
Wは密着性も良(、かつ接触抵抗小さく形成できる(選
択成長後の自然酸化膜成長により、選択WとBLK−W
を連続で行っても、TiNが形成できないので、膜形成
はできない)、。
As mentioned above, in this example, after refilling (embedding) the connection hole using the selective W method, Ar pre-etching and forming a TiN layer as an adhesion layer are performed using the bias ECRCVD method, and then BLK- Since W is formed, BLK-
W has good adhesion (and can be formed with low contact resistance) due to natural oxide film growth after selective growth, selective W and BLK-W
Even if these steps are performed continuously, TiN cannot be formed, so a film cannot be formed).

また、基板であるウェハより小さい基板載置台を用いて
密着層を形成すると、BLK−Wの剥がれ(特に裏面か
らの剥がれ)が生じなくなる。更に、本例では、BLK
−Wの耐熱性を向上させることができる。
Furthermore, if the adhesive layer is formed using a substrate mounting table smaller than the wafer (substrate), peeling of BLK-W (particularly peeling from the back surface) will not occur. Furthermore, in this example, BLK
- The heat resistance of W can be improved.

実施例−6 次に実施例−6を説明する。本実施例は、本出願の請求
項6の発明を具体化したものである。第5図に、本実施
例の構成を示す。
Example 6 Next, Example 6 will be described. This example embodies the invention of claim 6 of the present application. FIG. 5 shows the configuration of this embodiment.

本実施例の半導体装置製造方法は、基板外周部の少な(
とも一部をクランプ(図示せず)により基板載置台2に
密着載置し、基板の第1の主面に密着層を形成する工程
と、少なくとも該密着層上の全面に高融点金属層を形成
する工程と、クランプ接触部分を含む基板第1の主面の
外周部、及び基板第2の主面とにエツチング、例えば希
ガスによるプラズマエツチングを施し、基板表面を露出
する工程とを有する。これにより、クランプにより基板
1を支持する場合も、高融点金属層の剥がれの発生を防
止できるようにしたものである。
The semiconductor device manufacturing method of this embodiment has a small (
A step of placing a part of the substrate tightly on the substrate mounting table 2 using a clamp (not shown) and forming an adhesive layer on the first main surface of the substrate, and a high melting point metal layer on at least the entire surface of the adhesive layer. and a step of exposing the surface of the substrate by etching, for example plasma etching using a rare gas, the outer peripheral portion of the first main surface of the substrate including the clamp contact portion and the second main surface of the substrate. This makes it possible to prevent the high melting point metal layer from peeling off even when the substrate 1 is supported by clamps.

本実施例においては、まず基板1に密着層としてTiN
をスパッタする。例えば1000人の膜厚で形成する。
In this example, first, TiN is used as an adhesive layer on the substrate 1.
Sputter. For example, it is formed with a film thickness of 1000 people.

次にブランケットタングステンを堆積する。例えば、5
000人の膜厚で形成する。
Blanket tungsten is then deposited. For example, 5
Formed with a film thickness of 0,000 people.

このBLK−W層の形成条件は、例えば次のように設定
した。
The conditions for forming this BLK-W layer were set as follows, for example.

(第1ステンプ) 温   度  :475°C 圧   力  : 80Torr 使用ガス系: WFi、/5iHa/Hz・25/15
/ OSCCM(第2ステツプ) 温   度  :475°C 圧   力  : 80Torr 使用ガス系: WF6/SiH4/H2・6010/3
60 SCC門次に、第5図の破線で示した状態から同
図に示す如くリフトフィンガー7により基板1を載置台
2から持ち上げ、第5図に示すようにガス吹出口81に
近接させる。このとき、半導体ウェハである基板1の周
辺部は、ガス吹出口81の外周位置より外側にはみ出す
ようにする。はみ出す部分を符号1aで示す。
(1st step) Temperature: 475°C Pressure: 80 Torr Gas system used: WFi, /5iHa/Hz・25/15
/ OSCCM (2nd step) Temperature: 475°C Pressure: 80Torr Gas system used: WF6/SiH4/H2/6010/3
60 SCC Next, from the state shown by the broken line in FIG. 5, the substrate 1 is lifted from the mounting table 2 by the lift finger 7 as shown in the same figure, and brought close to the gas outlet 81 as shown in FIG. At this time, the peripheral portion of the substrate 1, which is a semiconductor wafer, is made to protrude outside the outer peripheral position of the gas outlet 81. The protruding portion is indicated by reference numeral 1a.

この状態でエツチングを行う。これにより、第2の主面
12の全面のみならず、BLK−W層を形成した第1の
主面11の周辺部もエツチングされる。
Etching is performed in this state. As a result, not only the entire surface of the second main surface 12 but also the peripheral portion of the first main surface 11 on which the BLK-W layer is formed are etched.

第5図は、BLK−W堆積後、フィンガー7で基板1を
持ち上げて、第2の主面1a(裏面)と及び第1の主面
11(表面)の周辺部分をエツチングしている様子を示
している。本実施例の場合は、第2の主面12の付近だ
けでなく、基板1の周辺にもプラズマを発生させている
。図中、細点を施してプラズマ82を模式的に示す。
FIG. 5 shows how, after BLK-W deposition, the substrate 1 is lifted with the fingers 7 and the peripheral parts of the second main surface 1a (back surface) and the first main surface 11 (front surface) are etched. It shows. In the case of this embodiment, plasma is generated not only near the second main surface 12 but also around the substrate 1. In the figure, the plasma 82 is schematically shown with thin dots.

従来の技術であると、第7図に示し、また第6図に明瞭
に示すように、基板1の表面(第1の主面11)全体を
ガス吹出口81に接近させているため、基板1の外表面
全部分にはプラズマが立たない。
In the conventional technique, as shown in FIG. 7 and clearly shown in FIG. No plasma is generated on the entire outer surface of 1.

このため基板1の第1の主面11はエツチングされない
。これに対し本実施例の場合は、基板10周辺部分1a
を除いた部分のみをガス吹出口81に接近させるように
吹出口81を構成し、これにより基板1の周辺にはプラ
ズマが発生するようにしたものである。
Therefore, the first main surface 11 of the substrate 1 is not etched. On the other hand, in the case of this embodiment, the peripheral portion 1a of the substrate 10
The air outlet 81 is configured so that only the portion excluding the gas outlet 81 approaches the gas outlet 81, thereby generating plasma around the substrate 1.

この結果、ブランケットタングステンCVD後、第2の
主面12(裏面)だけでなく、基板1の周辺部分に堆積
したタングステンはエツチング除去できるので、密着層
であるTiN膜の形成のとき基板1をクランプの爪(ク
リップ)等で把持してもそのクリ・ノブの跡からブラン
ケットタングステンが剥がれるという問題は解決できる
As a result, after blanket tungsten CVD, the tungsten deposited not only on the second main surface 12 (back surface) but also on the peripheral portion of the substrate 1 can be removed by etching, so the substrate 1 is clamped when forming the TiN film as the adhesive layer. This solves the problem of the blanket tungsten peeling off from the mark of the chestnut knob even if it is held with a nail (clip) or the like.

〔発明の効果〕〔Effect of the invention〕

上述したように、本出順の各発明は、基板に良好に高融
点金属層を形成できるものであり、高融点金属層の剥離
が生じることが防止でき、良好に高融点金属層を形成で
きるという効果を有し、あるいは更に、パーティクルを
発生させることなく高融点金属層を形成できるという効
果を有する。
As described above, each of the inventions listed in the present order can form a high melting point metal layer on a substrate in a good manner, can prevent peeling of the high melting point metal layer, and can form a high melting point metal layer in a good manner. This method also has the effect that a high melting point metal layer can be formed without generating particles.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は実施例−1を説明するための部分断面構成図、
第2図は実施例−2を説明するための部分断面構成図で
ある。第3図は、実施例−3を説明するための構成図、
第4図は実施例−3の変形例を説明するための構成図で
ある。第5図は実施例−6を説明するための構成図であ
り、第6図及び第7図は実施例−6に対する比較の従来
例を示すものである。第8図(a)(b)は従来技術の
問題点を示すための図である。 ■・・・基板、2・・・基板載置台、11・・・第1の
主面、12・・・第2の主面、3・・・密着層。
FIG. 1 is a partial cross-sectional configuration diagram for explaining Example-1,
FIG. 2 is a partial cross-sectional configuration diagram for explaining Example-2. FIG. 3 is a configuration diagram for explaining Example-3,
FIG. 4 is a configuration diagram for explaining a modification of the third embodiment. FIG. 5 is a block diagram for explaining the sixth embodiment, and FIGS. 6 and 7 show conventional examples for comparison with the sixth embodiment. FIGS. 8(a) and 8(b) are diagrams showing problems in the prior art. ■... Substrate, 2... Substrate mounting table, 11... First main surface, 12... Second main surface, 3... Adhesion layer.

Claims (6)

【特許請求の範囲】[Claims] 1.基板に高融点金属層を形成する工程を含む製造工程
により形成される半導体装置の製造方法であって、 基板をその全外周部が基板載置台の外周からはみだした
状態で載置し、少なくとも該基板の第1の主面全面に密
着層を形成する第1の工程と、該密着層上の全面に、高
融点金属層をブランケットCVD法により形成する第2
の工程と を有することを特徴とする半導体装置の製造方法。
1. A method for manufacturing a semiconductor device formed by a manufacturing process including a step of forming a high melting point metal layer on a substrate, the method comprising: placing the substrate with its entire outer periphery protruding from the outer periphery of a substrate mounting table; A first step of forming an adhesive layer over the entire first main surface of the substrate, and a second step of forming a high melting point metal layer over the entire surface of the adhesive layer by blanket CVD.
A method for manufacturing a semiconductor device, comprising the steps of:
2.基板の全外周部を、基板内周部より高温状態にした
ことを特徴とする請求項1に記載の半導体装置の製造方
法。
2. 2. The method of manufacturing a semiconductor device according to claim 1, wherein the entire outer periphery of the substrate is heated to a higher temperature than the inner periphery of the substrate.
3.基板に高融点金属層を形成する工程を含む製造工程
により形成される半導体装置の製造方法であって、 基板を支持する基板載置台が静電チャック手段を有し、
かつ、基板をその全外周部が静電チャック手段の外周か
らはみだした状態で載置するとともに、該静電チャック
手段よりはみだした基板外周部において第2の主面の少
なくとも一部を接地した状態で、少なくとも該基板の第
1の主面全面に密着層を形成する第1の工程と、 該密着層上の全面に、高融点金属層をブランケットCV
D法により形成する第2の工程と を有することを特徴とする半導体装置の製造方法。
3. A method for manufacturing a semiconductor device formed by a manufacturing process including a step of forming a high melting point metal layer on a substrate, the substrate mounting table supporting the substrate having an electrostatic chuck means,
and the substrate is placed with the entire outer periphery of the substrate protruding from the outer periphery of the electrostatic chuck means, and at least a portion of the second main surface of the outer periphery of the substrate that protrudes from the electrostatic chuck means is grounded. a first step of forming an adhesive layer on at least the entire first main surface of the substrate; and a blanket CV coating of a high melting point metal layer on the entire surface of the adhesive layer.
A method for manufacturing a semiconductor device, comprising: a second step of forming by method D.
4.基板に高融点金属層を形成する工程を含む製造工程
により形成される半導体装置の製造方法であって、 基板の第1の主面をフェイスアップの状態で、少なくと
も該基板の第1の主面全面に密着層を形成する第1の工
程を行い、 その後、連続して、基板の第1の主面をフェイスダウン
の状態で上記密着層上の全面に、高融点金属層をブラン
ケットCVD法により形成する第2の工程を行う ことを特徴とする半導体装置の製造方法。
4. A method of manufacturing a semiconductor device formed by a manufacturing process including a step of forming a high melting point metal layer on a substrate, the method comprising: forming a semiconductor device with the first main surface of the substrate face up; A first step of forming an adhesive layer on the entire surface is performed, and then a high melting point metal layer is continuously applied to the entire surface of the adhesive layer with the first main surface of the substrate face down using a blanket CVD method. A method of manufacturing a semiconductor device, comprising performing a second step of forming the semiconductor device.
5.基板に高融点金属層を形成する工程を含む製造工程
により形成される半導体装置の製造方法であって、 基板の第1の主面上に形成された接続孔内部に、高融点
金属の選択CVDを施した後、 少なくとも該選択CVDによる高融点金属の表面を希ガ
スによりスパッタエッチングし、 連続して、少なくとも該基板の第1の主面全面に密着層
を形成する第1の工程と、 該密着層上の全面に、高融点金属層をブランケットCV
D法により形成する第2の工程と を行うことを特徴とする半導体装置の製造方法。
5. A method for manufacturing a semiconductor device formed by a manufacturing process including a step of forming a high melting point metal layer on a substrate, the method comprising: forming a high melting point metal layer by selective CVD in a connection hole formed on a first main surface of the substrate; a first step of sputter etching at least the surface of the high melting point metal formed by the selective CVD using a rare gas, and continuously forming an adhesive layer over at least the entire first main surface of the substrate; Blanket CV coating of high melting point metal layer on the entire surface of the adhesive layer
A method for manufacturing a semiconductor device, characterized in that a second step of forming by method D is performed.
6.基板に高融点金属層を形成する工程を含む製造工程
により形成される半導体装置の製造方法であって、 基板外周部の少なくとも一部をクランプにより基板載置
台に密着載置し、基板の第1の主面に密着層を形成する
工程と、 少なくとも該密着層上の全面に高融点金属層を形成する
工程と、 前記クランプ接触部分を含む基板第1の主面の外周部、
及び基板第2の主面とに、エッチングを施し、基板表面
を露出する工程と を有することを特徴とする半導体装置の製造方法。
6. A method for manufacturing a semiconductor device formed by a manufacturing process including a step of forming a high melting point metal layer on a substrate, the method comprising: placing at least a part of the outer circumference of the substrate tightly on a substrate mounting table using a clamp; a step of forming an adhesive layer on the main surface of the substrate; a step of forming a high melting point metal layer on at least the entire surface of the adhesion layer; an outer peripheral portion of the first main surface of the substrate including the clamp contact portion;
and etching the second principal surface of the substrate to expose the surface of the substrate.
JP10478790A 1990-04-20 1990-04-20 Manufacture of semiconductor device Pending JPH043926A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10478790A JPH043926A (en) 1990-04-20 1990-04-20 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10478790A JPH043926A (en) 1990-04-20 1990-04-20 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH043926A true JPH043926A (en) 1992-01-08

Family

ID=14390180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10478790A Pending JPH043926A (en) 1990-04-20 1990-04-20 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH043926A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008117590A1 (en) * 2007-03-28 2008-10-02 Tokyo Electron Limited Method of forming film and film forming apparatus
JP2011526736A (en) * 2008-07-04 2011-10-13 アーベーベー・テヒノロギー・アーゲー Deposition method for silicon wafer passivation
JP2011528508A (en) * 2008-07-15 2011-11-17 アプライド マテリアルズ インコーポレイテッド Method for promoting adhesion between a barrier layer and a porous low-k film deposited from various liquid precursors

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008117590A1 (en) * 2007-03-28 2008-10-02 Tokyo Electron Limited Method of forming film and film forming apparatus
JP2008240108A (en) * 2007-03-28 2008-10-09 Tokyo Electron Ltd Film deposition method and film deposition apparatus
US8277889B2 (en) 2007-03-28 2012-10-02 Tokyo Electron Limited Film formation method and film formation apparatus
JP2011526736A (en) * 2008-07-04 2011-10-13 アーベーベー・テヒノロギー・アーゲー Deposition method for silicon wafer passivation
JP2011528508A (en) * 2008-07-15 2011-11-17 アプライド マテリアルズ インコーポレイテッド Method for promoting adhesion between a barrier layer and a porous low-k film deposited from various liquid precursors

Similar Documents

Publication Publication Date Title
JP3740508B2 (en) Plasma enhanced annealing of titanium nitride
JP4288767B2 (en) Manufacturing method of semiconductor device
JPH0765174B2 (en) Method for CVD deposition of tungsten layer on semiconductor wafer
JP2008060603A (en) Method of forming film
WO1996026537A1 (en) A PROCESS FOR IN-SITU DEPOSITION OF A Ti/TiN/Ti ALUMINUM UNDERLAYER
EP0747502B1 (en) Improved adhesion layer for tungsten deposition
US4777061A (en) Blanket tungsten deposition for dielectric
JP4103461B2 (en) Deposition method
JPH09186102A (en) Manufacture of semiconductor device
KR100427905B1 (en) Method of eliminating edge effect in chemical vapor deposition of a metal
JPH043926A (en) Manufacture of semiconductor device
JP2012212899A (en) METHOD FOR FORMING Cu FILM
JP4079591B2 (en) Chemical vapor deposition of metal coatings
JP3564884B2 (en) Tungsten film formation method
JPH08511656A (en) Ultrasonic strengthening of aluminum step coating and equipment
JP3294413B2 (en) Semiconductor device manufacturing method and manufacturing apparatus
TWI410517B (en) Method for forming tantalum nitride film
JPH0822955A (en) Manufacture of metal wiring layer
JP3273827B2 (en) Semiconductor device and manufacturing method thereof
WO2000006795A1 (en) Cvd tungsten deposition on oxide substrates
JP3399798B2 (en) Method for manufacturing semiconductor device
JPH01309356A (en) Wiring structure of semiconductor device and its formation
JP2003218199A (en) Manufacturing method for semiconductor device
JPS59169129A (en) Method for sputtering high-melting point metal or high-melting point metal silicide
JP2806757B2 (en) Method for manufacturing semiconductor device