JPH0438297B2 - - Google Patents

Info

Publication number
JPH0438297B2
JPH0438297B2 JP19235085A JP19235085A JPH0438297B2 JP H0438297 B2 JPH0438297 B2 JP H0438297B2 JP 19235085 A JP19235085 A JP 19235085A JP 19235085 A JP19235085 A JP 19235085A JP H0438297 B2 JPH0438297 B2 JP H0438297B2
Authority
JP
Japan
Prior art keywords
value
deviation
circuit
weight
combination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP19235085A
Other languages
Japanese (ja)
Other versions
JPS6252418A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP19235085A priority Critical patent/JPS6252418A/en
Publication of JPS6252418A publication Critical patent/JPS6252418A/en
Publication of JPH0438297B2 publication Critical patent/JPH0438297B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Weight Measurement For Supplying Or Discharging Of Specified Amounts Of Material (AREA)

Description

【発明の詳細な説明】 〈本発明の属する分野〉 本発明は、ウインナ、菓子、果物、および野菜
などのように個々の重量にバラツキのある物品
(以下塊状物と記す)をほぼ一定重量となるよう
に、複数個ひとまとめにして袋詰めなどを行なう
際に使用される、組合せ計量機の組合せ選定回路
に関する。
Detailed Description of the Invention <Field to which the present invention pertains> The present invention is a method for reducing the weight of articles (hereinafter referred to as lumps) that vary in individual weight, such as sausages, sweets, fruits, and vegetables, to a substantially constant weight. The present invention relates to a combination selection circuit for a combination weighing machine, which is used when packing a plurality of items into bags.

〈従来の技術〉(第4図、5図) 個々の重量にバラツキのある塊状物を、設定重
量分だけひとまとめにしようとしても、目標重量
との間に誤差が生じる。このため、常にできるだ
け設定重量との誤差を少なくしてひとまとめにす
るためのものとして従来より組合せ計量機が用い
られている。
<Prior Art> (Figs. 4 and 5) Even if an attempt is made to group together a set weight of lumps whose individual weights vary, an error will occur between the set weight and the target weight. For this reason, a combination weighing machine has conventionally been used to always reduce the error from the set weight as much as possible and group the weights together.

即ち、組合せ計量機では、第4図に示すように
複数の計量ホツパ11〜1oに複数の塊状物から成
る被計量物を順次供給し、各計量ホツパ11〜1o
ごとに設けた計量器21〜2oによつて、収容され
た複数の塊状物をそれぞれ計量し、各計量機21
〜2oの計量値を組合せ選定回路3に入力してす
べての組合せごとの組合せ重量を演算し、演算に
よつて得られたすべての組合せ重量のうち設定重
量との差が最も小となり、且つ上限リミツト値、
下限リミツト値の範囲内となる組合せを判別し、
この組合せの組合せホツパー内の被計量物を排出
して、集合シユートなどに集合する。
That is, in the combination weighing machine, as shown in FIG. 4, objects to be weighed consisting of a plurality of lumps are sequentially supplied to a plurality of weighing hoppers 11 to 1o , and each of the weighing hoppers 11 to 1o
The plurality of lumps contained therein are each weighed by the weighing machines 2 1 to 2 o provided in each weighing machine 2 1 .
~2 o Weighing values are input to the combination selection circuit 3 to calculate the combination weight for each combination, and among all the combination weights obtained by calculation, the difference from the set weight is the smallest, and upper limit value,
Determine the combination that falls within the lower limit value,
The objects to be weighed in the combination hopper of this combination are discharged and collected in a collection chute or the like.

〈本発明が解決しようとする問題点〉 このような従来の組合せにおいて、組合せ重量
だけでなく、組合せ個数を管理したい場合があ
る。
<Problems to be Solved by the Present Invention> In such conventional combinations, there are cases where it is desired to manage not only the combined weight but also the combined number.

このとき、塊状物の単体重量の標準偏差が極端
に小さい時は、その組合せ個数は、組合せ重量を
塊状物の単体平均重量で除算して簡単に得られ
る。
At this time, if the standard deviation of the individual weights of the lumps is extremely small, the number of combinations can be easily obtained by dividing the combined weight by the average weight of the lumps.

即ち、組合せ重量を管理すれば、同時に個数の
管理も行なわれることになる。
That is, if the combined weight is managed, the number of pieces is also managed at the same time.

しかしながら、塊状物の単体重量の標準偏差が
ある程度大きいときは、単に組合せ重量を単体平
均重量で除算して得られた個数と、実際の個数と
では異なることがおこる。
However, when the standard deviation of the individual weights of the lumps is large to some extent, the number obtained by simply dividing the combined weight by the average weight of the lumps may differ from the actual number.

即ち、塊状物の個々の重量分布は、第5図中a
に示すように単体平均重量W0を中心にある標準
偏差をもつて分布している。この塊状物を複数個
(例えばN−1個、N個、N+1個)まとめた重
量分布は図中b,c,dに示す如く、それぞれ
(N−1)W0、NW0、(N+1)W0の重量値を
中心にして、単体の重量分布aの標準偏差のほぼ
√−1、√、√+1倍の標準偏差で分布さ
れることが知られている。そして、単体の重量分
布aの標準偏差が大きい場合や、塊状物の組合せ
個数Nが大きい場合は、重量分布b,c,dは同
図のようにNW0に対してほぼ±W0/2の点で重
なり合う部分A,Bが生じる。
That is, the individual weight distribution of the lumps is a in FIG.
As shown in , the weight is distributed with a standard deviation centered around the average weight W 0 . The weight distribution of a plurality of these lumps (for example, N-1 pieces, N pieces, N+1 pieces) is as shown in b, c, and d in the figure, respectively (N-1) W 0 , NW 0 , (N+1) It is known that the weight is distributed around the weight value of W 0 with a standard deviation approximately √-1, √, √+1 times the standard deviation of the weight distribution a of a single unit. When the standard deviation of the weight distribution a of a single substance is large or when the number N of combinations of lumps is large, the weight distributions b, c, and d are approximately ±W 0 /2 with respect to NW 0 as shown in the same figure. Overlapping parts A and B occur at the point.

したがつて、例えば組合せられた塊状物の重量
合計が図中Wグラムであるとき、この塊状物の組
合せ個数がN−1個か、N個かを判定することが
できない。
Therefore, for example, when the total weight of the combined lumps is W grams in the figure, it is not possible to determine whether the combined number of lumps is N-1 or N.

実際的な例で説明すると、単体平均重量10グラ
ムのウインナを複数個まとめて目標重量100グラ
ムにして袋詰めする場合、一方の袋には単体重量
11グラムのウインナが5本と9グラムのウインナ
が5本の合計10本のウインナが詰められ、他方の
袋には単体重量15グラムのウインナが4本と10グ
ラムのウインナが4本の合計8本のウインナが詰
められることがおこる。
To explain with a practical example, when packing multiple wieners with an average weight of 10 grams into bags with a target weight of 100 grams, one bag contains
A total of 10 wieners are packed, 5 of which weigh 11 grams and 5 of which weigh 9 grams, and the other bag contains 8 wieners, 4 of which weigh 15 grams each, and 4 of which weigh 10 grams. It happens that the wiener of the book gets stuffed.

即ち、同一な製品であつても、一見して本数の
差がわかつてしまう。換言すれば、製品の不均一
性という問題が起こつてしまうことになる。
That is, even if the products are the same, the difference in the number of products can be seen at first glance. In other words, the problem of product non-uniformity will occur.

〈本発明の目的〉 本発明は上記の問題を解決するためになされた
もので、組合せ重量だけでなく組合せ個数につい
ても均一にするようにした組合せ計量機の組合せ
選定回路を提供することを目的としている。
<Object of the present invention> The present invention was made to solve the above-mentioned problems, and an object thereof is to provide a combination selection circuit for a combination weighing machine that makes not only the combined weight but also the combined number uniform. It is said that

〈本発明の実施例〉 以下、本発明の一実施例について説明する。<Example of the present invention> An embodiment of the present invention will be described below.

第1,2図は本発明の組合せ選定回路を示して
いる。
1 and 2 show the combination selection circuit of the present invention.

第1図において、101〜10oは計量ホツパ1
〜1oに供給された被計量物の計量を計量する計
量器21〜2oからの計量値信号をそれぞれ記憶す
る計量値記憶回路、111〜11oは、後述する組
合せ制御回路41からの全ての組合せパターンに
対応して1つずつ順次ONするスイツチ群であ
る。
In Figure 1, 10 1 to 10 o is the weighing hopper 1.
Measurement value storage circuits 11 to 11 o each store measurement value signals from measuring instruments 2 1 to 2 o for measuring the weight of objects to be measured supplied to 1 to 1 o , and a combination control circuit 41 to be described later. This is a group of switches that are sequentially turned on one by one in response to all combination patterns from .

12はレジスタ13に一時記憶された値にスイ
ツチ群111〜11oを介して入力される計量値記
憶回路101〜10oのいずれかの計量値を順次加
算する加算器、13は、加算器12で加算された
結果をスイツチ14を介して記憶し、加算器12
へ出力するとともに、この記憶値を順次出力する
レジスタである。なお、ここでスイツチ14も、
後述する組合せ制御回路41からの加算信号によ
つてONするものである。
12 is an adder that sequentially adds the metric value of one of the metric value storage circuits 10 1 to 10 o inputted via the switch groups 11 1 to 11 o to the value temporarily stored in the register 13; The result added by the adder 12 is stored via the switch 14, and the adder 12
This is a register that sequentially outputs the stored values. In addition, here, switch 14 is also
It is turned on by an addition signal from a combination control circuit 41, which will be described later.

15は、目標重量の上限重量値が設定され、こ
れを出力する上限重量設定器、16は目標重量の
下限重量値が設定され、これを出力する下限重量
設定器である。
Reference numeral 15 denotes an upper limit weight setting device for setting and outputting an upper limit weight value of the target weight, and numeral 16 a lower limit weight setting device for setting and outputting a lower limit weight value for the target weight.

17はレジスタ13に記憶され、順次出力され
る記憶値と、上限重量設定器15からの上限重量
値とを比較して、レジスタ13からの記憶値が上
限重量値より小なる時“H”レベル、逆に大なる
時“L”レベルを出力する比較器である。
17 compares the stored value stored in the register 13 and outputted sequentially with the upper limit weight value from the upper limit weight setter 15, and when the stored value from the register 13 is smaller than the upper limit weight value, the level becomes "H". , on the other hand, is a comparator that outputs an "L" level when it is large.

18はレジスタ13に記憶され、順次出力され
る記憶値と下限重量設定器16からの下限重量値
とを比較して、レジスタ13からの記憶値が下限
重量値より大なる時“H”レベル、逆に小なる時
“L”レベルを出力する比較器である。
18 compares the stored value stored in the register 13 and outputted sequentially with the lower limit weight value from the lower limit weight setter 16, and when the stored value from the register 13 is greater than the lower limit weight value, the level is "H"; On the other hand, it is a comparator that outputs "L" level when it is smaller.

19は、比較器17,18からの出力の論理積
をとるアンド回路である。
Reference numeral 19 denotes an AND circuit that performs the logical product of the outputs from the comparators 17 and 18.

20は計量値記憶回路101〜10oに記憶され
た計量値のそれぞれを、予め単体平均重量の整数
倍に設定されたm個の基準値と比較して、その偏
差が最小となる偏差重量値をそれぞれ算出して、
これを出力する偏差値演算回路であり、その内容
は後述する。
Reference numeral 20 compares each of the weighing values stored in the weighing value storage circuits 10 1 to 10 o with m reference values set in advance as integral multiples of the average weight of a single unit, and determines the deviation weight that minimizes the deviation. Calculate each value,
This is a deviation value calculation circuit that outputs this, and its contents will be described later.

301〜30oは偏差値演算回路20によつて算
出された、各計量値毎の、基準値に対する最小の
偏差値を、それぞれ記憶する偏差値記憶回路であ
る。
30 1 to 30 o are deviation value storage circuits that respectively store the minimum deviation value from the reference value for each measured value calculated by the deviation value calculation circuit 20.

311〜31oは、スイツチ群111〜11oと同
期して、後述する組合せ制御回路41からの全て
の組合せパターンに対応して1つずつ順次ONす
るスイツチ群である。
31 1 to 31 o are switch groups that are sequentially turned on one by one in synchronization with the switch groups 11 1 to 11 o in response to all combination patterns from a combination control circuit 41 to be described later.

32はレジスタ33に一時記憶された値に、ス
イツチ群311〜31oを介して入力される偏差値
記憶回路301〜30oのいずれかの偏差値を順次
加算する加算器、33は、加算器32で加算され
た結果をスイツチ34を介して記憶し、加算器3
2へ出力するとともに、この記憶値を順次出力す
るレジスタである。なお、ここでスイツチ34
は、後述する組合せ制御回路41からの加算信号
によつて、スイツチ14と同期してONするもの
である。
32 is an adder that sequentially adds the deviation value of one of the deviation value storage circuits 30 1 to 30 o inputted via the switch groups 31 1 to 31 o to the value temporarily stored in the register 33; The result added by the adder 32 is stored via the switch 34, and the result added by the adder 32 is stored via the switch 34.
This is a register that sequentially outputs the stored values. In addition, here switch 34
is turned on in synchronization with the switch 14 by an addition signal from a combination control circuit 41, which will be described later.

35は、加算器32によつて加算される偏差値
の許容される上限偏差値が設定され、これを出力
する上限偏差設定回路、36は、加算器32によ
つて加算される偏差値の許容される下限偏差値が
設定され、これを出力する下限偏差設定回路であ
る。
35 is an upper limit deviation setting circuit in which an allowable upper limit deviation value of the deviation value added by the adder 32 is set and outputted; 36 is an upper limit deviation setting circuit for setting the allowable upper limit deviation value of the deviation value added by the adder 32; This is a lower limit deviation setting circuit in which a lower limit deviation value is set and outputted.

37はレジスタ33に記憶され、順次出力され
る記憶値と、上限偏差設定回路35からの上限偏
差値とを比較して、レジスタ33からの記憶値が
上限偏差値より小なるとき“H”レベル、逆に大
なるとき“L”レベルを出力する比較器である。
37 compares the stored value stored in the register 33 and outputted sequentially with the upper limit deviation value from the upper limit deviation setting circuit 35, and becomes "H" level when the stored value from the register 33 is smaller than the upper limit deviation value. , on the other hand, is a comparator that outputs an "L" level when it is large.

38は、レジスタ33に記憶され、順次出力さ
れる記憶値と、下限偏差設定回路36からの下限
偏差値とを比較して、レジスタ33からの記憶値
が下限偏差値より大なる時“H”レベル、逆に小
なる時“L”レベルを出力する比較器である。
38 compares the stored value stored in the register 33 and sequentially outputted with the lower limit deviation value from the lower limit deviation setting circuit 36, and becomes "H" when the stored value from the register 33 is greater than the lower limit deviation value. This is a comparator that outputs "L" level when the level is low.

39は、比較器37,38からの出力の論理積
をとるアンド回路、40は、アンド回路19,3
9からの出力と、後述する組合せ制御回路41か
らの加算終了信号との論理積をとるアンド回路で
ある。
39 is an AND circuit that takes the AND of the outputs from the comparators 37 and 38; 40 is an AND circuit 19 and 3;
9 and an addition end signal from a combination control circuit 41, which will be described later.

41は、スイツチ群111〜11o、311〜3
oを同期制御して、計量値の全ての組合せパタ
ーンに対応させて、スイツチ群111〜11o,3
1〜31oを選定して1つずつ順次ONさせ、こ
れと同期した加算信号をスイツチ14,34へ送
出し、さらに、1つの組合せパターンによるスイ
ツチ群111〜11o,311〜31oの制御の終了
時に“H”レベルの加算終了信号をアンド回路4
0へ送出する組合せ制御回路である。
41 is a switch group 11 1 to 11 o , 31 1 to 3
The switch groups 11 1 to 11 o , 3 are controlled synchronously to correspond to all combination patterns of measurement values.
1 1 to 31 o are selected and turned ON one by one, and an addition signal synchronized with this is sent to the switches 14 and 34, and furthermore, switch groups 11 1 to 11 o , 31 1 to 31 according to one combination pattern are selected. At the end of the control of o , the addition end signal of "H" level is sent to the AND circuit 4.
This is a combinational control circuit that sends data to 0.

42は、組合せ制御回路41からの組合せパタ
ーンをアンド回路40からの“H”レベル出力に
よつて一時記憶し、この組合せパターンを出力す
る組合せ記憶回路である。
Reference numeral 42 denotes a combination storage circuit that temporarily stores the combination pattern from the combination control circuit 41 by using the "H" level output from the AND circuit 40, and outputs this combination pattern.

なお、偏差値演算回路20は、第2図の如く構
成されている。
Note that the deviation value calculation circuit 20 is configured as shown in FIG.

図において、211〜21nは、被計量物の単体
平均重量(例えば、10グラム)の整数倍に設定さ
れたm個の基準値(例えば、10、20、30……10×
mに相当する値)が設定されている基準値設定回
路である。
In the figure, 21 1 to 21 n are m reference values (for example, 10, 20, 30...10×
This is a reference value setting circuit in which a value corresponding to m) is set.

221〜22nは1〜mの順序で1つずつ順次
ONするスイツチ群、23は、計量値記憶回路1
1〜10oからの計量値から、スイツチ群221
〜22nを介して入力される基準値設定回路211
〜21nの基準値を減算して、この減算結果を出
力する減算器である。24は、減算器23からの
減算結果を絶対値に変換し、この絶対値と、変換
前の符号値とを出力する絶対値変換回路、25
は、スイツチ26を介して絶対値変換回路24か
らの絶対値を記憶し、比較器27へ出力するとと
もに、絶対値交換される前の減算結果の正負の符
号値を、絶対値とは別個に、スイツチ28を介し
て記憶する最小偏差値記憶回路である。
22 1 ~ 22 n is sequentially one by one in the order of 1 ~ m
The group of switches to be turned on, 23, is the measurement value storage circuit 1
From the measured values from 0 1 to 10 o , switch group 22 1
~22 n Reference value setting circuit 21 1
This is a subtracter that subtracts a reference value of ~21 n and outputs the result of this subtraction. 24 is an absolute value conversion circuit 25 that converts the subtraction result from the subtracter 23 into an absolute value and outputs this absolute value and a code value before conversion;
stores the absolute value from the absolute value conversion circuit 24 via the switch 26 and outputs it to the comparator 27, and also stores the positive and negative sign values of the subtraction result before the absolute value is exchanged, separately from the absolute value. , a minimum deviation value storage circuit that stores the value via the switch 28.

27は、絶対値変換回路24からの新たな絶対
値と、最小偏差記憶回路25に記憶された記憶値
とを比較して、新たな絶対値が記憶値より小のと
きのみ、スイツチ26及びスイツチ28へ出力を
送出する比較器である。29は、最小の絶対値が
得られた後、この最小の絶対値と、もとの正負の
符号とを合わせて、偏差値として、最小偏差値記
憶回路25から偏差値記憶回路301へ出力する
ためのスイツチである。
27 compares the new absolute value from the absolute value conversion circuit 24 with the stored value stored in the minimum deviation storage circuit 25, and only when the new absolute value is smaller than the stored value, switches 26 and A comparator that sends an output to 28. After the minimum absolute value is obtained, 29 combines this minimum absolute value with the original positive/negative sign and outputs it as a deviation value from the minimum deviation value storage circuit 25 to the deviation value storage circuit 301. This is a switch for

なお偏差値演算回路20は、上記説明の回路構
成と全く同一な構成をもつ演算回路201〜20o
が各計量値記憶回路101〜10o毎に並列に設け
られており、計量値記憶回路101〜10oからの
計量値から、それぞれの演算回路201〜20o
よつて偏差値が求められ、偏差記憶回路301
30oへ記憶されることになる。
Note that the deviation value calculation circuit 20 includes calculation circuits 20 1 to 20 o having exactly the same configuration as the circuit configuration described above.
are provided in parallel for each of the measured value storage circuits 10 1 to 10 o , and the deviation values are calculated from the measured values from the measured value storage circuits 10 1 to 10 o by the respective arithmetic circuits 20 1 to 20 o. The deviation storage circuit 30 1 ~
30 o will be stored.

〈実施例の動作〉 次に上記実施例の動作について説明する。<Operation of the example> Next, the operation of the above embodiment will be explained.

(1) 計量ホツパ11〜1oに供給された被計量物の
重量はそれぞれ計量器21〜〜2oで計量され、
各計量値はそれぞれ記憶回路101〜10oに記
憶されるとともに、記憶された各計量値は偏差
値演算回路20の各演算回路201〜20oへ入
力される。
(1) The weight of the objects to be weighed supplied to the weighing hoppers 1 1 to 1 o is weighed by the respective weighing devices 2 1 to 2 o ,
Each of the measured values is stored in the storage circuits 10 1 to 10 o , respectively, and each of the stored measured values is input to each of the calculation circuits 20 1 to 20 o of the deviation value calculation circuit 20.

演算回路201に入力された計量値記憶回路
101計量値(例えば32という値)はスイツチ
群221〜22nを介して順次入力される基準設
定回路211〜21nの基準値(例えば10、20、
30……10×m)と、減算器23によつて順次減
算されて減算結果(+22、+12、+2、−8、−18
……)が、順次絶対値変換回路24によつて絶
対値(22、12、2、8、18……)に変換されて
比較器27へ入力される。このとき、減算結果
の初期値(“22”という値)は、スイツチ26
を介して最小偏差記憶回路25へ記憶される。
The measured value storage circuit 10 1 (e.g. , the value 32) inputted to the arithmetic circuit 20 1 is stored as the reference value (e.g., 10, 20,
30...10×m) and are sequentially subtracted by the subtractor 23 to obtain the subtraction results (+22, +12, +2, -8, -18
...) are sequentially converted into absolute values (22, 12, 2, 8, 18...) by the absolute value conversion circuit 24 and input to the comparator 27. At this time, the initial value of the subtraction result (value "22") is
is stored in the minimum deviation storage circuit 25 via.

比較器27では、最小偏差記憶回路25に記
憶された初期の記憶値(“22”)と、次に入力さ
れる減算結果(“12”)とを比較し、記憶値
(“22”)より新たな入力値(“12”)が小さいた
め、スイツチ26,28へ、比較器27からの
出力が送出されて、スイツチ26を介してこの
新たな入力値(“12”)が、また、スイツチ28
を介してその元の符号値が最小偏差値記憶回路
25に別個に記憶される。続けて、次の入力値
(“2”)と記憶値(“12”)が比較され、同様に
スイツチ26,28を介して新たな入力値
(“2”)と符号値が最小偏差値記憶回路25に
記憶される。さらに、次の入力値(“8”)と記
憶値(“2”)が比較器27によつて比較される
が、このとき記憶値(“2”)より、新たな入力
値(“8”)が大きいため、比較器27からスイ
ツチ26,28への出力は発生せず、記憶値は
前の値(“2”)のままである。以下同様にし
て、新たな入力値と最小偏差値記憶回路25の
記憶値とが(m−1)回比較され、この結果、
最小の偏差値記憶回路25にはm個の基準値に
対する最小の偏差値(“2”)と元の符号値が記
憶されることになる。この最小の偏差値
(“2”)と元の符号値はスイツチ29を介して、
偏差値記憶回路301へ入力され、正負の符号
を含む偏差値として記憶される。
The comparator 27 compares the initial stored value (“22”) stored in the minimum deviation storage circuit 25 with the next input subtraction result (“12”), and calculates the value from the stored value (“22”). Since the new input value ("12") is small, the output from the comparator 27 is sent to switches 26 and 28, and this new input value ("12") is also sent to the switches 26 and 28 via the switch 26. 28
The original code value is separately stored in the minimum deviation value storage circuit 25 via the minimum deviation value storage circuit 25. Subsequently, the next input value (“2”) and the stored value (“12”) are compared, and similarly, the new input value (“2”) and the sign value are stored as the minimum deviation value via switches 26 and 28. It is stored in circuit 25. Furthermore, the next input value ("8") and the stored value ("2") are compared by the comparator 27, but at this time, the new input value ("8") is compared with the stored value ("2"). ) is large, no output is generated from the comparator 27 to the switches 26 and 28, and the stored value remains at the previous value ("2"). Thereafter, in the same manner, the new input value and the stored value of the minimum deviation value storage circuit 25 are compared (m-1) times, and as a result,
The minimum deviation value storage circuit 25 stores the minimum deviation value (“2”) with respect to the m reference values and the original code value. This minimum deviation value (“2”) and the original code value are transmitted via the switch 29,
It is input to the deviation value storage circuit 30 1 and stored as a deviation value including positive and negative signs.

以上の動作が偏差値演算回路20の各演算回
路201〜20oにおいて行なわれ、計量値記憶
回路101〜10oに記憶されたそれぞれの計量
値に基いて得られた最小の偏差値が、偏差値記
憶回路301〜30oにそれぞれ記憶される。
The above operations are performed in each of the calculation circuits 20 1 to 20 o of the deviation value calculation circuit 20, and the minimum deviation value obtained based on the respective measurement values stored in the measurement value storage circuits 10 1 to 10 o is determined. , are stored in the deviation value storage circuits 30 1 to 30 o , respectively.

(2) 次に、計量値記憶回路101〜10oに記憶さ
れた計量値と、偏差値記憶回路301〜30o
記憶された偏差値は、組合せ制御回路41から
の組合せパターンに従つて順次同期してONす
るスイツチ群111〜11o,311〜31oを介
して、加算器12,32へ順次入力される。
(2) Next, the measured values stored in the measured value storage circuits 10 1 to 10 o and the deviation values stored in the deviation value storage circuits 30 1 to 30 o are processed according to the combination pattern from the combination control circuit 41. The signals are sequentially input to adders 12 and 32 via switch groups 11 1 to 11 o and 31 1 to 31 o , which are turned on in sequence and in synchronization.

加算器12において、順次入力される計量値
は、初期値0をもつレジスタ13の記憶値と加
算され、その加算結果は、組合せ制御回路41
からの加算信号によつて、計量値の入力ごとに
ONするスイツチ14を介して、レジスタ13
に記憶される。したがつて、レジスタ13に
は、組合せパターンによつて選択された計量値
が累積されることになる。
In the adder 12, the sequentially inputted measurement values are added to the stored value of the register 13 having an initial value of 0, and the addition result is added to the combination control circuit 41.
Each time a weighing value is input,
Register 13 through switch 14 that is turned ON.
is memorized. Therefore, the metric values selected by the combination pattern are accumulated in the register 13.

レジスタ13に記憶された加算結果は比較器
17,18へ入力されて、それぞれ上限重量設
定器15に設定された上限重量値、及び下限重
量設定器16に設定された下限重量値と比較さ
れる。
The addition results stored in the register 13 are input to comparators 17 and 18, and are compared with the upper limit weight value set in the upper limit weight setting device 15 and the lower limit weight value set in the lower limit weight setting device 16, respectively. .

したがつて、組合せパターンによつて選択さ
れた計量値の累積が、上限重量設定器15に設
定された上限重量と、下限重量設定器16に設
定された下限重量との間にあるときのみ、比較
器17,18の出力はともに“H”レベルとな
つて、アンド回路19の出力が“H”レベルと
なり、その他のときは、“L”レベルとなる。
Therefore, only when the cumulative weight values selected by the combination pattern are between the upper limit weight set in the upper limit weight setter 15 and the lower limit weight set in the lower limit weight setter 16, The outputs of comparators 17 and 18 both go to "H" level, and the output of AND circuit 19 goes to "H" level, and otherwise goes to "L" level.

即ち、アンド回路19の出力が“H”レベル
のとき、組合せパターンによつて選択された計
量値の合計が目標重量範囲にあることが判定で
きる。
That is, when the output of the AND circuit 19 is at the "H" level, it can be determined that the sum of the weight values selected by the combination pattern is within the target weight range.

一方、加算器32へ順次入力される偏差値
は、比較される上限偏差設定器35及び下限偏
差設定器36の上限偏差値及び下限偏差値が、
上記説明の値と異なる以外は全く計量値の演算
と同様に演算処理される。
On the other hand, the deviation values sequentially input to the adder 32 are the upper limit deviation value and lower limit deviation value of the upper limit deviation setter 35 and lower limit deviation setter 36 to be compared.
The calculation process is completely the same as the calculation of the measured value except that the value is different from the value explained above.

即ち、組合せパターンによつて選択された偏
差値は、順次加算器32によつて、レジスタ3
3へ累積、記憶され、この記憶値は加算毎に、
比較器37,38によつて、上限偏差設定器3
5、下限偏差設定器36の上限偏差値及び下限
偏差値と比較される。ここで単体平均重量を
W0として、上記偏差値はW0/2、下限偏差値
は(−W0/2)に予め設定されている。そし
て、レジスタ33に累積、記憶された記憶値
が、上限偏差値と下限偏差値との間(±W0
2の間)にあるときのみ、比較器37,38の
出力は“H”レベルとなつてアンド回路39の
出力は“H”レベルとなる。
That is, the deviation values selected by the combination pattern are sequentially stored in the register 3 by the adder 32.
3 is accumulated and stored, and this stored value is added every time it is added.
The upper limit deviation setter 3 is set by the comparators 37 and 38.
5. It is compared with the upper limit deviation value and lower limit deviation value of the lower limit deviation setter 36. Here, the average weight of the unit is
As W 0 , the above-mentioned deviation value is set in advance to W 0 /2, and the lower limit deviation value is set to (-W 0 /2). Then, the stored value accumulated and stored in the register 33 is between the upper limit deviation value and the lower limit deviation value (±W 0 /
2), the outputs of the comparators 37 and 38 become "H" level, and the output of the AND circuit 39 becomes "H" level.

また、組合せパターンによつて選択された1
組の計量値の最終累積が目標重量範囲外である
と、アンド回路19の出力は“L”レベルとな
るため、アンド回路40は“L”レベルを出力
する。この“L”レベルの出力は、制御回路
(図示せず)に送出され、次の組合せパターン
による演算が開始される。
Also, 1 selected by the combination pattern
If the final accumulation of the set of weight values is outside the target weight range, the output of the AND circuit 19 will be at the "L" level, and therefore the AND circuit 40 will output the "L" level. This "L" level output is sent to a control circuit (not shown), and calculation based on the next combination pattern is started.

したがつて、組合せパターンによつて選択さ
れた1組の計量値の最終の累積が目標重量範囲
にあり、且つ同じ組の偏差値の累積が常に、上
限及び下限偏差値の範囲(0±W0/2)にあ
るときのみ、アンド回路40の出力は“H”レ
ベルとなる。アンド回路40からの“H”レベ
ル出力は組合せ記憶回路42へ送出され、この
時の組合せパターンが記憶される。
Therefore, the final accumulation of one set of weight values selected by the combination pattern is within the target weight range, and the accumulation of the same set of deviation values is always within the upper and lower limit deviation range (0±W 0/2 ), the output of the AND circuit 40 becomes "H" level. The "H" level output from the AND circuit 40 is sent to the combination storage circuit 42, and the combination pattern at this time is stored.

このようにして決定された組合せに対応した
計量ホツパが解放され、排出された被計量物が
ひとまとめにされる。排出後、再びそれらの計
量ホツパの被計量物が供給され、以上の動作が
繰返される。
The weighing hopper corresponding to the combination determined in this way is released, and the discharged objects to be weighed are grouped together. After being discharged, the objects to be weighed are supplied to those weighing hoppers again, and the above operation is repeated.

このひとまとめ(例えばN個)にされた被計
量物のもつ重量分布fは、第3図に示すよう
に、偏差の合計が0+W/2の範囲内に制限さ
れていることから、NW0に対して±W0/2の
範囲外の分布をもたないことになる。また、
(N−1)個、(N+1)個の重量分布e、gも
同様になる。
As shown in Figure 3, the weight distribution f of the weighed objects grouped together (for example, N pieces) is limited to NW 0 because the total deviation is limited within the range of 0 + W/2. Therefore, there is no distribution outside the range of ±W 0 /2. Also,
The same holds true for (N-1) and (N+1) weight distributions e and g.

したがつて、例えばひとまとめにされた被計
量物の重量の合計が(即ち、レジスタ13の最
終記憶値)がWグラムであれば、この被計量物
の組合せ個数はN個であると判定できる。
Therefore, for example, if the total weight of the objects to be weighed together (ie, the final stored value of the register 13) is W grams, it can be determined that the combined number of objects to be weighed is N.

〈本発明の他の実施例〉 なお、上記実施例では、計量値記憶回路に記憶
された被計量物の計量値から、各計量器毎に並列
に設けられた演算回路によつてそれぞれの偏差値
を求めていたが、これは1つの演算回路で、入力
及び出力をスイツチで切換えて、順次偏差値を求
めるようにしてもよい。
<Other Embodiments of the Present Invention> In the above embodiments, each deviation is calculated from the measured value of the object to be measured stored in the measured value storage circuit by an arithmetic circuit provided in parallel for each weighing device. Although the values were determined, this may be one arithmetic circuit, and the input and output may be switched using a switch to sequentially determine the deviation values.

また、上限偏差値及び下限偏差値は、O±
W0/2(W0は単体平均重量)に限定されるもの
ではなく、この偏差値の範囲は、±W0/2以内で
被計量物によつて固定設定または自動設定できる
ようにしてもよい。
In addition, the upper limit deviation value and lower limit deviation value are O±
It is not limited to W 0 /2 (W 0 is the average weight of a single item), and the range of this deviation value can be fixed or automatically set within ±W 0 /2 depending on the object to be weighed. good.

さらに、上記実施例では、組合せパターンによ
つて選択された1組の計量値の最終累積が目標重
量範囲にあり、且つ同じ組の偏差値の累積が常に
設定範囲にあるときに、この組合せパターンが決
定されて、この組合せパターンに従つて被計量物
が排出された後、これらの計量ホツパに再び被計
量物が供給されるようにしている。しかし、これ
は、全ての組合せパターンについて同様の演算処
理を行ない、得られた組合せパターンのうち、被
計量物の合計重量が最も目標重量に近くなる組合
せパターンを選択して決定してもよい。
Furthermore, in the above embodiment, when the final accumulation of a set of weighing values selected by a combination pattern is within the target weight range and the accumulation of deviation values of the same set is always within the set range, the combination pattern is determined, and after the objects to be weighed are discharged according to this combination pattern, the objects to be weighed are again supplied to these weighing hoppers. However, this may be determined by performing similar arithmetic processing on all combination patterns and selecting, from among the combination patterns obtained, the combination pattern in which the total weight of the object to be weighed is closest to the target weight.

また、上記実施例では計量値記憶回路10を設
けていたが、これは特に設けなくともよく、さら
に、偏差値演算回路20の演算方法も上記実施例
に限られるものではなく、例えば、組合せによる
合計重量から単体平均重量を繰り返し減算して偏
差を求めてもよいし、組合せによる合計重量を単
体平均重量で除算して、商と、余りを算出して、 合計重量−(商+1)×単体平均重量 を演算して得られた値と、除算によつて得られた
余りの値とを比較して小なる値を偏差値とするこ
ともできる。
Further, although the measured value storage circuit 10 was provided in the above embodiment, it is not necessary to provide this in particular, and the calculation method of the deviation value calculation circuit 20 is not limited to the above embodiment. You can find the deviation by repeatedly subtracting the single average weight from the total weight, or you can divide the total weight of the combination by the single average weight, calculate the quotient, and the remainder.Total weight - (quotient + 1) x single unit It is also possible to compare the value obtained by calculating the average weight and the remainder value obtained by division, and use the smaller value as the deviation value.

〈本発明の効果〉 以上の説明から明らかなように、本発明の組合
せ選定回路は、単体平均重量の整数倍に設定され
た複数の基準値と、各計量器からの計量値とを比
較して、最小の偏差値を求めて、各計量値の組合
せ演算と同時に、それぞれの偏差値を累積して、
この偏差累積が常に所定範囲内で、且つ、計量値
の合計が目標重量の範囲となるような組合せを選
定するようにしている。
<Effects of the Present Invention> As is clear from the above description, the combination selection circuit of the present invention compares the measured value from each measuring device with a plurality of reference values set to integral multiples of the average weight of each unit. Then, find the minimum deviation value, calculate the combination of each measurement value, and at the same time accumulate each deviation value,
A combination is selected such that the accumulated deviation is always within a predetermined range and the total of the measured values is within the target weight range.

したがつて、重量偏差の大きな被計量物の組合
せが禁止されることになるため、個々の重量偏差
の少ない被計量物が1つにまとめられていること
になる。
Therefore, since combinations of objects to be weighed with large weight deviations are prohibited, objects to be weighed with individual weight deviations are combined into one.

このため、1つにまとめられた被計量物の個数
が均一化されるため、個々の重量偏差が小さく、
その個数も均一な、即ち、品質の管理された製品
を提供することができる。
For this reason, the number of objects to be weighed is equalized, so individual weight deviations are small.
It is possible to provide a product whose number is uniform, that is, whose quality is controlled.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明の一実施例を示すブロツク
図、第2図は、第1図の一部を示すブロツク図、
第3図は、本発明の一実施例による組合せ結果の
重量分布を示す図である。第4図は従来の組合せ
計量器を示す図、第5図は従来の組合せ結果の重
量分布を示す図である。 11〜1o……計量ホツパ、21〜2o……計量
器、101〜10o……計量値記憶回路、111
11o……スイツチ群、12……加算器、13…
…レジスタ、15……上限重量設定器、16……
下限重量設定器、17……比較器、18……比較
器、19……アンド回路、20……偏差値演算回
路、211〜21n……基準値設定回路、221
22n……スイツチ群、23……減算器、24…
…絶対値変換回路、25……最小偏差値記憶回
路、27……比較器、301〜30o……偏差値記
憶回路、311〜31o……スイツチ群、32……
加算器、33……レジスタ、35……上限偏差設
定回路、36……下限偏差設定回路、37……比
較器、38……比較器、39……アンド回路、4
0……アンド回路、41……組合せ制御回路、4
2……組合せパターン記憶回路。
FIG. 1 is a block diagram showing one embodiment of the present invention, FIG. 2 is a block diagram showing a part of FIG. 1,
FIG. 3 is a diagram showing the weight distribution of the combination result according to one embodiment of the present invention. FIG. 4 is a diagram showing a conventional combination weighing device, and FIG. 5 is a diagram showing the weight distribution of the conventional combination result. 1 1 ~ 1 o ... Weighing hopper, 2 1 ~ 2 o ... Measuring instrument, 10 1 ~ 10 o ... Measurement value storage circuit, 11 1 ~
11 o ...switch group, 12... adder, 13...
...Register, 15... Upper limit weight setting device, 16...
Lower limit weight setting device, 17... Comparator, 18... Comparator, 19... AND circuit, 20... Deviation value calculation circuit, 21 1 to 21 n ... Reference value setting circuit, 22 1 to
22 n ...Switch group, 23...Subtractor, 24...
... Absolute value conversion circuit, 25 ... Minimum deviation value storage circuit, 27 ... Comparator, 30 1 to 30 o ... Deviation value storage circuit, 31 1 to 31 o ... Switch group, 32 ...
Adder, 33... Register, 35... Upper limit deviation setting circuit, 36... Lower limit deviation setting circuit, 37... Comparator, 38... Comparator, 39... AND circuit, 4
0...AND circuit, 41...Combination control circuit, 4
2...Combination pattern storage circuit.

Claims (1)

【特許請求の範囲】 1 被計量物の単体平均重量の整数倍の値を有す
る複数個の基準値が設定された基準値設定回路
と; 複数の計量ホツパに供給された被計量物の計量
値から、前記基準値設定回路に設定された、該計
量値に最も近い基準値との偏差を算出する偏差算
出回路と; 該偏差算出回路によつて算出された各計量値毎
の偏差をそれぞれ記憶する偏差記憶回路と; 前記複数の計量ホツパに供給された被計量物の
各計量値の任意の組合せによる合計重量が所定範
囲内にあるか否かを判定する第1の判定回路と; 該第1の判定回路の計量値の組合せと同一組合
せによる前記偏差記憶回路に記憶された各偏差の
合計が常に所定範囲内にあるか否かを判定する第
2の判定回路とを備え、 各計量値の任意の組合せの中から、前記第1の
判定回路によつて、組合せ重量が所定範囲内で、
且つ前記第2の判定回路によつて、組合せ偏差が
常に所定範囲内になる組合せを選定するようにし
たことを特徴とする組合せ計量機の組合せ選定回
路。
[Scope of Claims] 1. A reference value setting circuit in which a plurality of reference values each having a value that is an integral multiple of the average weight of an object to be weighed; and a measurement value of an object to be weighed supplied to a plurality of weighing hoppers. a deviation calculating circuit that calculates the deviation from a reference value closest to the measured value set in the reference value setting circuit; and storing the deviation for each measured value calculated by the deviation calculating circuit. a deviation storage circuit for determining whether the total weight of any combination of the weight values of the objects to be weighed supplied to the plurality of weighing hoppers is within a predetermined range; a second determination circuit that determines whether the sum of the deviations stored in the deviation storage circuit based on the combination of the measurement values of the first determination circuit and the same combination is always within a predetermined range; The first determination circuit determines whether the combined weight is within a predetermined range from among arbitrary combinations of
A combination selection circuit for a combination weighing machine, characterized in that the second determination circuit selects a combination whose combination deviation always falls within a predetermined range.
JP19235085A 1985-08-31 1985-08-31 Combination selecting circuit of combination weighing machine Granted JPS6252418A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19235085A JPS6252418A (en) 1985-08-31 1985-08-31 Combination selecting circuit of combination weighing machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19235085A JPS6252418A (en) 1985-08-31 1985-08-31 Combination selecting circuit of combination weighing machine

Publications (2)

Publication Number Publication Date
JPS6252418A JPS6252418A (en) 1987-03-07
JPH0438297B2 true JPH0438297B2 (en) 1992-06-24

Family

ID=16289811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19235085A Granted JPS6252418A (en) 1985-08-31 1985-08-31 Combination selecting circuit of combination weighing machine

Country Status (1)

Country Link
JP (1) JPS6252418A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015031556A (en) * 2013-08-01 2015-02-16 大和製衡株式会社 Counting balance

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6537289B2 (en) * 2015-02-10 2019-07-03 大和製衡株式会社 Weighing device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015031556A (en) * 2013-08-01 2015-02-16 大和製衡株式会社 Counting balance

Also Published As

Publication number Publication date
JPS6252418A (en) 1987-03-07

Similar Documents

Publication Publication Date Title
JPS604106Y2 (en) combination scale
US4661920A (en) Automatic zero-adjustment method and apparatus
JPS58108412A (en) Combination weighing method
JPS6097218A (en) Combination measuring method
JPH0438297B2 (en)
JP2678169B2 (en) Combination weighing device by weight rank
KR20240006841A (en) A device that automatically selects combinations that satisfy the target weight of agricultural and fishery products
JPH026007B2 (en)
JPH0543976B2 (en)
JPS58108413A (en) Weighing method
JPS6329215Y2 (en)
JPH0153404B2 (en)
JPH0525051B2 (en)
JPH0244180Y2 (en)
JP2630824B2 (en) Combination weighing device
JPS60127420A (en) Combination counting method
JPS60228924A (en) Automatic scale
JPH0158451B2 (en)
JP3120883B2 (en) Counting scale
JP3516001B2 (en) Quantitative weighing method by combination and its device
JPH0248846B2 (en)
JPS608449B2 (en) How to count the number of items using a scale
JPH0320698B2 (en)
JPH029286B2 (en)
JPH0344254B2 (en)