JPH04369728A - Digital code processing system - Google Patents

Digital code processing system

Info

Publication number
JPH04369728A
JPH04369728A JP3174423A JP17442391A JPH04369728A JP H04369728 A JPH04369728 A JP H04369728A JP 3174423 A JP3174423 A JP 3174423A JP 17442391 A JP17442391 A JP 17442391A JP H04369728 A JPH04369728 A JP H04369728A
Authority
JP
Japan
Prior art keywords
input
signals
selection circuit
output
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3174423A
Other languages
Japanese (ja)
Other versions
JP2844971B2 (en
Inventor
▲高▼山 美知男
Michio Takayama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3174423A priority Critical patent/JP2844971B2/en
Publication of JPH04369728A publication Critical patent/JPH04369728A/en
Application granted granted Critical
Publication of JP2844971B2 publication Critical patent/JP2844971B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Advance Control (AREA)

Abstract

PURPOSE:To easily alter the specification of a function core and an operation order and to facilitate the realization of the whole function of a new system. CONSTITUTION:A selection circuit 30 selects the output signals of k1-kn sets from respective signal processing circuits 121-12N based on the command signal S1 of a control circuit 20 and outputs the output signal of an M-set. A selection circuit 40 selects the input signal of the M-set based on a command signal S2 and gives the input signal to the respective function cores 101-10N by one set by one. Selection circuits 111-11N select one set of the input signal from input terminals 11-1N and one set of the input signal from the selection circuit 40 and gives them to the signal processing circuit 12.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、ディジタル符号処理シ
ステムの機能コア選択装置に利用する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is applied to a functional core selection device for a digital code processing system.

【0002】0002

【従来の技術】従来、ディジタル符号処理システムは、
システム全体の機能を実現するために、システムに要求
される機能コア群を作成し、これら機能コア群を任意に
直接接続して目的とするシステム全体の機能を実現して
きた。
[Prior Art] Conventionally, digital code processing systems
In order to realize the functions of the entire system, a group of functional cores required for the system has been created, and these functional core groups have been arbitrarily and directly connected to realize the desired functions of the entire system.

【0003】0003

【発明が解決しようとする課題】しかし、このような従
来のディジタル符号処理システムでは、機能コア群を直
接接続するので、何らかの理由で機能コア群の仕様を変
更(機能コア群の一部の削除または追加を含む。)する
場合に、または各機能の動作順序を変換する必要が生じ
た場合に、新しいシステム全体の機能を実現することは
容易でない欠点があった。
[Problem to be Solved by the Invention] However, in such conventional digital code processing systems, functional core groups are directly connected, so for some reason the specifications of the functional core group may be changed (part of the functional core group may be deleted). (or additions), or when it becomes necessary to convert the operating order of each function, it is not easy to implement new system-wide functions.

【0004】本発明は上記の欠点を解決するもので、機
能コアの仕様および動作順序を容易に変更することがで
き、新システムの全体機能の実現を容易にできるディジ
タル符号処理システムを提供することを目的とする。
The present invention solves the above-mentioned drawbacks, and provides a digital code processing system in which the specifications and operation order of functional cores can be easily changed and the overall functions of a new system can be easily realized. With the goal.

【0005】[0005]

【課題を解決するための手段】本発明は、1組の入力信
号を入力する正整数N個の入力端子と、入力する1組の
信号を処理して1以上の組の出力信号を生成する信号処
理回路を含むN個の機能コアと、この各信号処理回路の
1組の出力信号を出力するN個の出力端子とを備えたデ
ィジタル符号処理システムにおいて、入力する第一の指
令信号に基づき上記各信号処理回路の1以上の組の出力
信号を選択して正整数M組の出力信号を出力する第一の
選択回路と、入力する第二の指令信号に基づきM組の入
力信号を選択して上記各機能コアに1組ずつ与える第二
の選択回路とを備え、上記各機能コアは入力する第三の
指令信号に基づき上記N個の内の該当する入力端子から
の1組の入力信号と上記第二の選択回路からの1組の入
力信号とを選択して上記1組の信号として上記信号処理
回路に与える第三の選択回路を含み、上記第一、第二お
よび第三の指令信号を与える制御回路とを備えたことを
特徴とする。
[Means for Solving the Problems] The present invention has N positive integer input terminals into which one set of input signals is input, and one or more sets of output signals are generated by processing the input set of signals. In a digital code processing system that includes N functional cores including signal processing circuits and N output terminals that output a set of output signals of each of the signal processing circuits, A first selection circuit that selects one or more sets of output signals from each of the signal processing circuits and outputs M sets of positive integer output signals, and selects M sets of input signals based on an input second command signal. and a second selection circuit that provides one set to each of the functional cores, and each functional core selects one set of inputs from the corresponding input terminals among the N input terminals based on the input third command signal. a third selection circuit that selects the signal and a set of input signals from the second selection circuit and provides the signal to the signal processing circuit as the one set of signals; The present invention is characterized by comprising a control circuit that provides a command signal.

【0006】また、本発明は、上記各出力端子はN番目
を除き次の機能コアの入力端子に接続されることができ
る。
Further, in the present invention, each of the above output terminals except the Nth one can be connected to the input terminal of the next functional core.

【0007】さらに、本発明は、上記第一の選択回路の
出力と上記第二の選択回路の入力とが接続されることが
できる。
Furthermore, in the present invention, the output of the first selection circuit and the input of the second selection circuit can be connected.

【0008】[0008]

【作用】各出力端子と次の機能コアの入力端子とが接続
されていく場合に、機能コアを変更するときには第一の
選択回路のM組の出力信号の1組を新しい機能コアに与
え、新しい機能コアの出力信号を第二の選択回路にM組
の入力信号の一つとしてあたえる。制御回路は第一、第
二および第三の選択回路にそれぞれ第一、第二および第
三の指令信号を与える。第一の選択回路は第一の指令信
号に基づき各信号処理回路の1以上の組の出力信号を選
択して正整数M組の出力信号を出力する。第二の選択回
路は第二の指令信号に基づきM組の入力信号を選択して
各機能コアに1組ずつ与える。各機能コアは第三の選択
回路で入力する第三の指令信号に基づきN個の内の該当
する入力端子からの1組の入力信号と第二の選択回路か
らの1組の入力信号とを選択して1組の信号として信号
処理回路に与える。機能コアの動作順序を変更するとき
には第一の選択回路の出力と第二の選択回路の入力とを
接続し、上記と同様に指令信号を与えて制御する。
[Operation] When each output terminal is connected to the input terminal of the next functional core, when changing the functional core, one set of M sets of output signals of the first selection circuit is given to the new functional core, The output signal of the new functional core is applied to the second selection circuit as one of the M sets of input signals. The control circuit provides first, second and third command signals to the first, second and third selection circuits, respectively. The first selection circuit selects one or more sets of output signals from each signal processing circuit based on the first command signal and outputs M sets of positive integer output signals. The second selection circuit selects M sets of input signals based on the second command signal and supplies one set to each functional core. Each functional core selects one set of input signals from the corresponding input terminal among the N pieces and one set of input signals from the second selection circuit based on a third command signal inputted by the third selection circuit. The signals are selected and provided to the signal processing circuit as a set of signals. When changing the operating order of the functional cores, the output of the first selection circuit and the input of the second selection circuit are connected and control is performed by giving a command signal in the same manner as above.

【0009】以上により機能コアの仕様および動作順序
を容易に変更することができ、新システムの全体機能の
実現を容易にできる。
[0009] As described above, the specifications and operation order of the functional cores can be easily changed, and the overall functions of the new system can be easily realized.

【0010】0010

【実施例】本発明の実施例について図面を参照して説明
する。図1は本発明一実施例ディジタル符号処理システ
ムのブロック構成図である。
Embodiments Examples of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram of a digital code processing system according to an embodiment of the present invention.

【0011】図一において、ディジタル符号処理システ
ムは、1組の入力信号を入力する正整数N個の入力端子
11 〜1N と、入力する1組の信号を処理して1以
上の組の出力信号を生成する信号処理回路121 〜1
2N を含むN個の機能コア101 〜10N と、各
信号処理回路121 〜12N の1組の出力信号を出
力するN個の出力端子21 〜2N とを備える。
In FIG. 1, the digital code processing system has N positive integer input terminals 11 to 1N into which one set of input signals is input, and one or more sets of output signals by processing the input signal set. Signal processing circuits 121 to 1 that generate
It includes N functional cores 101 to 10N including 2N and N output terminals 21 to 2N that output one set of output signals of each signal processing circuit 121 to 12N.

【0012】ここで本発明の特徴とするところは、入力
する第一の指令信号として指令信号S1に基づき各信号
処理回路121 〜12N の1以上の組の出力信号を
選択して正整数M組の出力信号を出力する第一の選択回
路として選択回路30と、入力する第二の指令信号とし
て指定信号S2に基づきM組の入力信号を選択して各機
能コア101 〜10N に1組ずつ与える第二の選択
回路として選択回路40とを備え、各機能コア101 
〜10N は入力する第三の指令信号として指定信号S
に基づきN個の内の該当する入力端子11 〜1N か
らの1組の入力信号と選択回路40からの1組の入力信
号とを選択して1組の信号として信号処理回路121 
〜12N に与える第三の選択回路として選択回路11
1 〜11N を含み、指令信号S1〜S3を与える制
御回路20とを備えたことにある。
Here, the feature of the present invention is that one or more sets of output signals of each signal processing circuit 121 to 12N are selected based on the command signal S1 as the first command signal to be input, and M sets of positive integers are generated. A selection circuit 30 is used as a first selection circuit to output an output signal of , and M sets of input signals are selected based on a designation signal S2 as a second command signal to be input, and one set is given to each functional core 101 to 10N. A selection circuit 40 is provided as a second selection circuit, and each functional core 101
~10N is the designated signal S as the third command signal to be input.
Based on this, the signal processing circuit 121 selects one set of input signals from the corresponding input terminals 11 to 1N out of N and one set of input signals from the selection circuit 40, and outputs them as one set of signals.
The selection circuit 11 is used as the third selection circuit to give ~12N.
1 to 11N, and a control circuit 20 that provides command signals S1 to S3.

【0013】また、各出力端子21 〜2N はN番目
を除き次の機能コア101 〜10N の入力端子11
 〜1N に接続される。
Furthermore, each output terminal 21 to 2N is the input terminal 11 of the next functional core 101 to 10N except for the Nth one.
~1N.

【0014】このような構成のディジタル符号処理シス
テムの動作について説明する。図2は本発明のディジタ
ル符号処理システムの機能コアを変更する場合の手順を
示すフローチャートである。図3は本発明のディジタル
符号処理システムの機能コアの動作順序を変更する場合
の手順を示すフローチャートである。
The operation of the digital code processing system having such a configuration will be explained. FIG. 2 is a flowchart showing the procedure for changing the functional core of the digital code processing system of the present invention. FIG. 3 is a flowchart showing the procedure for changing the operating order of the functional cores of the digital code processing system of the present invention.

【0015】図1において、機能コア101 内の選択
回路111は、通常入力端子11 よりの1組の入力信
号を選択し、信号処理回路121 へ出力する。信号処
理回路121 は、その機能に要求される仕様に従い信
号処理を行いk1 組の出力信号を通常は出力端子21
 へ出力し、次の機能コア102 の入力端子12 に
与える。本実施例ではさらにこのki 組の出力信号を
選択回路30に接続する。
In FIG. 1, a selection circuit 111 in a functional core 101 selects a set of input signals from a normal input terminal 11 and outputs them to a signal processing circuit 121. The signal processing circuit 121 performs signal processing according to the specifications required for its function and sends k1 sets of output signals to the output terminal 21.
It is output to the input terminal 12 of the next functional core 102. In this embodiment, these ki sets of output signals are further connected to a selection circuit 30.

【0016】機能コア101 〜10N は、選択回路
111 〜11N と信号処理回路121 〜12N 
にて構成され、システム全体としては必要機能群の数(
ここではN個とする)だけ設けられ、出力端子2i は
入力端子1i+1 とは接続されているものとする。
Functional cores 101 to 10N include selection circuits 111 to 11N and signal processing circuits 121 to 12N.
The system as a whole consists of the number of required function groups (
It is assumed here that only N terminals are provided, and the output terminal 2i is connected to the input terminal 1i+1.

【0017】選択回路30は、各機能コア101 〜1
0N より送出されてくるΣki 組(Σはi=1〜N
の総和)の信号群を入力信号とし、制御回路20よりの
指令信号S1により、M組の信号を選択して出力端子3
へ出力する。
The selection circuit 30 selects each functional core 101 to 1
Σki set sent from 0N (Σ is i=1 to N
The signal group (summation of
Output to.

【0018】選択回路40は、入力端子4からの入力信
号から制御回路20よりの指令信号S2により、N組の
出力信号を選択し、N組の機能コア101 〜10N 
内の選択回路111 〜11N のもう1組の入力へ送
出する。
The selection circuit 40 selects N sets of output signals based on the input signal from the input terminal 4 and the command signal S2 from the control circuit 20, and selects N sets of output signals from the input signals from the input terminal 4 to the N sets of functional cores 101 to 10N.
It is sent to another set of inputs of the selection circuits 111 to 11N within.

【0019】ここで、たとえば図2を参照して機能コア
10i (1≦i≦N)の機能仕様を変更する場合につ
いて説明する。
Here, a case will be described in which the functional specifications of the functional core 10i (1≦i≦N) are changed, with reference to FIG. 2, for example.

【0020】まず、機能仕様の変更は信号処理回路内に
実施するものとし、新機能を実現するものを信号処理回
路11j とし、これを含む機能コア10j とする。
First, it is assumed that the change in the functional specifications is implemented in the signal processing circuit, and the signal processing circuit 11j that realizes the new function is called the signal processing circuit 11j, and the functional core 10j that includes this is assumed.

【0021】機能コア10j の入力と選択回路30の
M組の出力信号の1組と接続し、かつ機能コア10j 
の出力信号を選択回路40のM組の入力信号の1組と接
続する。さらに制御回路20は選択回路30へは指令信
号S1を与えて機能コア10i−1 の出力信号が機能
コア10jへ接続するように制御し、また選択回路40
へは指令信号S2を与えて機能コア10j の出力信号
が機能コア10i+1 内の選択回路11i+1 のも
う1組の入力へ出力するように制御する。さらに、制御
回路20は機能コア10i+1 内の選択回路11i+
1 に指令信号S3を与えてその出力信号を機能コア1
0i よりの信号の代りに機能コア10j よりの信号
を選択するように制御し、これを信号処理回路12i+
1 へ送信する。
The input of the functional core 10j is connected to one set of M sets of output signals of the selection circuit 30, and the input of the functional core 10j is
is connected to one set of M sets of input signals of the selection circuit 40. Further, the control circuit 20 provides a command signal S1 to the selection circuit 30 to control the output signal of the functional core 10i-1 to be connected to the functional core 10j, and also controls the selection circuit 40 to connect the output signal of the functional core 10i-1 to the functional core 10j.
A command signal S2 is applied to the functional core 10j to control the output signal of the functional core 10j to be outputted to another set of inputs of the selection circuit 11i+1 in the functional core 10i+1. Furthermore, the control circuit 20 is a selection circuit 11i+ in the functional core 10i+1.
1 and sends the output signal to functional core 1.
The signal from the functional core 10j is selected instead of the signal from the functional core 12i, and this is sent to the signal processing circuit 12i+.
Send to 1.

【0022】以上により機能コアの機能仕様の変更がで
きる。
As described above, the functional specifications of the functional core can be changed.

【0023】また、機能コア10の動作順序の変更は、
図3に示すように選択回路30のM組の出力を選択回路
40のM組の入力と接続し、制御回路20にて指令信号
S1〜S3を与えて選択回路11、30、40を制御す
ることにより実現できる。
[0023] Furthermore, changing the operating order of the functional cores 10 is as follows:
As shown in FIG. 3, the M sets of outputs of the selection circuit 30 are connected to the M sets of inputs of the selection circuit 40, and the control circuit 20 gives command signals S1 to S3 to control the selection circuits 11, 30, and 40. This can be achieved by

【0024】[0024]

【発明の効果】以上説明したように、本発明は、機能コ
アの仕様および動作順序を容易に変更することができ、
新システムの全体機能の実現を容易にできる優れた効果
がある。
[Effects of the Invention] As explained above, the present invention allows the specifications and operation order of functional cores to be easily changed.
This has the excellent effect of making it easier to realize the overall functions of the new system.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明一実施例ディジタル符号処理システムの
ブロック構成図。
FIG. 1 is a block diagram of a digital code processing system according to an embodiment of the present invention.

【図2】本発明のディジタル符号処理システムの機能コ
アを変更する場合の手順を示すフローチャート
FIG. 2 is a flowchart showing the procedure for changing the functional core of the digital code processing system of the present invention.

【図3】
本発明のディジタル符号処理システムの機能コアの動作
順序を変更する場合のフローチャート
[Figure 3]
Flowchart for changing the operating order of functional cores of the digital code processing system of the present invention

【符号の説明】[Explanation of symbols]

11 〜1N 、4  入力端子 21 〜2N 、3  出力端子 101 〜10N   機能コア 111 〜11N 、30、40  選択回路121 
〜12N   信号処理回路 S1、S2、S3  指令信号
11 ~ 1N, 4 input terminal 21 ~ 2N, 3 output terminal 101 ~ 10N functional core 111 ~ 11N, 30, 40 selection circuit 121
~12N Signal processing circuit S1, S2, S3 command signal

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】  1組の入力信号を入力する正整数N個
の入力端子と、入力する1組の信号を処理して1以上の
組の出力信号を生成する信号処理回路を含むN個の機能
コアと、この各信号処理回路の1組の出力信号を出力す
るN個の出力端子とを備えたディジタル符号処理システ
ムにおいて、入力する第一の指令信号に基づき上記各信
号処理回路の1以上の組の出力信号を選択して正整数M
組の出力信号を出力する第一の選択回路と、入力する第
二の指令信号に基づきM組の入力信号を選択して上記各
機能コアに1組ずつ与える第二の選択回路とを備え、上
記各機能コアは入力する第三の指令信号に基づき上記N
個の内の該当する入力端子からの1組の入力信号と上記
第二の選択回路からの1組の入力信号とを選択して上記
1組の信号として上記信号処理回路に与える第三の選択
回路を含み、上記第一、第二および第三の指令信号を与
える制御回路とを備えたことを特徴とするディジタル符
号処理システム。
Claim 1: N positive integer input terminals that input one set of input signals, and a signal processing circuit that processes one set of input signals to generate one or more sets of output signals. In a digital code processing system comprising a functional core and N output terminals for outputting one set of output signals of each of the signal processing circuits, one or more of the above-mentioned signal processing circuits are output based on an input first command signal. Select the set of output signals of positive integer M
a first selection circuit that outputs a set of output signals, and a second selection circuit that selects M sets of input signals based on an input second command signal and supplies one set to each of the functional cores, Each of the above functional cores performs the above N based on the input third command signal.
A third selection that selects one set of input signals from the corresponding input terminals and one set of input signals from the second selection circuit and supplies them as the one set of signals to the signal processing circuit. 1. A digital code processing system comprising: a control circuit for providing the first, second and third command signals.
【請求項2】  上記各出力端子はN番目を除き次の機
能コアの入力端子に接続された請求項1記載のディジタ
ル符号処理システム。
2. The digital code processing system according to claim 1, wherein each of the output terminals except the Nth functional core is connected to an input terminal of the next functional core.
【請求項3】  上記第一の選択回路の出力と上記第二
の選択回路の入力とが接続された請求項1記載のディジ
タル符号処理システム。
3. The digital code processing system according to claim 1, wherein the output of said first selection circuit and the input of said second selection circuit are connected.
JP3174423A 1991-06-18 1991-06-18 Digital code processing system Expired - Lifetime JP2844971B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3174423A JP2844971B2 (en) 1991-06-18 1991-06-18 Digital code processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3174423A JP2844971B2 (en) 1991-06-18 1991-06-18 Digital code processing system

Publications (2)

Publication Number Publication Date
JPH04369728A true JPH04369728A (en) 1992-12-22
JP2844971B2 JP2844971B2 (en) 1999-01-13

Family

ID=15978292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3174423A Expired - Lifetime JP2844971B2 (en) 1991-06-18 1991-06-18 Digital code processing system

Country Status (1)

Country Link
JP (1) JP2844971B2 (en)

Also Published As

Publication number Publication date
JP2844971B2 (en) 1999-01-13

Similar Documents

Publication Publication Date Title
JP2745566B2 (en) How to extend a three-stage switch
JPH04369728A (en) Digital code processing system
JPH0479516A (en) Delay circuit in integrated circuit device
JPH08182029A (en) Inter-system connection method
US3946164A (en) Precise tone signal generator
JPS5634270A (en) Connection system between main units in key telephone set
US6437633B2 (en) Switching element, stage and system
JPH06202852A (en) Device and method for processing digital signal
JPH0214813B2 (en)
JP2527657Y2 (en) Relay setting circuit
JP2643268B2 (en) Conference call circuit
JPS6175696A (en) Operator's trunk circuit
JPH0563831A (en) Conference call equipment
JPH04369923A (en) Signal changeover device
JP3677810B2 (en) Wiring switching device
US3396242A (en) Selection circuit having magnetic core matrix means
JP2621346B2 (en) Video signal processing circuit
JPH0757031B2 (en) Multi-stage synchronous network
JPS59220837A (en) Digital comparator circuit with hysteresis
JPS6248319B2 (en)
JPS5854405B2 (en) Sequencer
JPS63146024A (en) Variable light branching circuit
JPS59115694A (en) Control method of time division electronic exchange
JPS6022842A (en) Time division multiplex device
JPS6184987A (en) Control of push-button sender