JPH04367903A - Programmable controller dualizing system - Google Patents

Programmable controller dualizing system

Info

Publication number
JPH04367903A
JPH04367903A JP14439491A JP14439491A JPH04367903A JP H04367903 A JPH04367903 A JP H04367903A JP 14439491 A JP14439491 A JP 14439491A JP 14439491 A JP14439491 A JP 14439491A JP H04367903 A JPH04367903 A JP H04367903A
Authority
JP
Japan
Prior art keywords
tracking
speed
buffer
programmable controller
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14439491A
Other languages
Japanese (ja)
Other versions
JP2877558B2 (en
Inventor
Masahiko Sato
昌彦 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3144394A priority Critical patent/JP2877558B2/en
Publication of JPH04367903A publication Critical patent/JPH04367903A/en
Application granted granted Critical
Publication of JP2877558B2 publication Critical patent/JP2877558B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Safety Devices In Control Systems (AREA)
  • Programmable Controllers (AREA)

Abstract

PURPOSE:To reduce the tracking time by performing the most efficient division of a tracking buffer. CONSTITUTION:In the programmable controller dualizing system in which tracking buffers 4, 5 are provided against a common controlled system, and also, two sets of programmable controllers 1, 2 of an operating system and a holding system having two scan periods of a high speed and a low speed are provided in parallel, and which tracks data to the holding system programmable controller 2 from the operating system programmable controller 1. by synchronizing with the scan periods of a high speed and a low speed, this system is provided with means 6, 7 for dividing the tracking buffers 4, 5 at the time of tracking, based on the tracking amount of a high speed and the tracking amount of a low speed.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、共通の制御対象に対し
て、トラッキングバッファを備えかつ高速、低速の2つ
のスキャン周期を有する2台のプログラマブル・コント
ローラを並列に設けてなるプログラマブル・コントロー
ラ二重化システムに係り、特に最も効率的なトラッキン
グバッファの分割を実施しトラッキング時間を小さくし
得るようにしたプログラマブル・コントローラ二重化シ
ステムに関するものである。
[Industrial Application Field] The present invention provides a programmable controller duplex system in which two programmable controllers equipped with a tracking buffer and having two scan periods, high speed and low speed, are provided in parallel for a common control object. The present invention relates to a system, and particularly to a programmable controller duplication system that implements the most efficient tracking buffer division to reduce tracking time.

【0002】0002

【従来の技術】最近、各種産業の分野においては、共通
の制御対象に対して、稼動系および待機系の2台のプロ
グラマブル・コントローラを並列に設けてなるプログラ
マブル・コントローラ二重化システムが多く用いられて
きている。このプログラマブル・コントローラ二重化シ
ステムは、通常、各コントローラにトラッキングバッフ
ァを備えており、各コントローラに高速、低速の2つの
スキャンレベルを持つ場合、高速、低速のスキャン周期
に同期して、稼動系プログラマブル・コントローラから
待機系プログラマブル・コントローラにデータを書き込
み(以下、トラッキングと称する)、待機系プログラマ
ブル・コントローラが読み出せるようになっている。
[Prior Art] Recently, in various industrial fields, programmable controller redundancy systems in which two programmable controllers, an active system and a standby system, are installed in parallel for a common control object have been widely used. ing. In this dual programmable controller system, each controller is usually equipped with a tracking buffer, and when each controller has two scan levels, high speed and low speed, the programmable controller system in the operating system is Data is written from the controller to the standby programmable controller (hereinafter referred to as tracking) so that the standby programmable controller can read it.

【0003】しかしながら、高速、低速の2つのトラッ
キング機能を有するようなプログラマブル・コントロー
ラ二重化システムでは、高速用トラッキングバッファサ
イズ、低速用トラッキングバッファサイズを、エンジニ
アリングツールより設定する必要があり、高速、低速の
各スキャンレベルのタスクを追加したり、低速スキャン
のタスクを高速スキャンへ移動したりすると、その度に
トラッキング量を計算し直し、再びエンジニアリングツ
ールより各コントローラに再設定する必要があった。
However, in a dual programmable controller system that has two tracking functions, high speed and low speed, it is necessary to set the high speed tracking buffer size and low speed tracking buffer size using an engineering tool. Whenever a task was added to each scan level or a slow scan task was moved to a high speed scan, the tracking amount had to be recalculated and reconfigured for each controller using the engineering tool.

【0004】連続制御を実施している稼動系プログラマ
ブル・コントローラにとって、トラッキングはオーバヘ
ッドとなり、トラッキングにかかる時間をできるだけ小
さくすることが、最近では特に強く要求されてきている
Tracking becomes an overhead for an active programmable controller that performs continuous control, and there has recently been a strong demand to minimize the time required for tracking.

【0005】[0005]

【発明が解決しようとする課題】以上のように、従来の
プログラマブル・コントローラ二重化システムにおいて
は、トラッキングバッファを高速、低速に固定に割り振
っていることから、システムによっては効率の悪いトラ
ッキング、すなわちトラッキング時間が大きくなるとい
う問題があった。
[Problems to be Solved by the Invention] As described above, in conventional programmable controller duplication systems, tracking buffers are fixedly allocated to high speed and low speed, which results in inefficient tracking, that is, tracking time. The problem was that it became large.

【0006】本発明の目的は、最も効率的なトラッキン
グバッファの分割を実施してトラッキング時間を小さく
することが可能な極めて信頼性の高いプログラマブル・
コントローラ二重化システムを提供することにある。
It is an object of the present invention to provide an extremely reliable programmable system capable of implementing the most efficient tracking buffer partitioning to reduce tracking time.
The objective is to provide a dual controller system.

【0007】[0007]

【課題を解決するための手段】上記の目的を達成するた
めに本発明では、共通の制御対象に対して、トラッキン
グバッファを備えかつ高速、低速の2つのスキャン周期
を有する稼動系および待機系の2台のプログラマブル・
コントローラを並列に設け、高速、低速のスキャン周期
に同期して稼動系プログラマブル・コントローラから待
機系プログラマブル・コントローラにデータをトラッキ
ングするようにしたプログラマブル・コントローラ二重
化システムにおいて、高速のトラッキング量、低速のト
ラッキング量に基づいて、トラッキング時のトラッキン
グバッファを分割するトラッキングバッファ分割手段を
備えて構成している。
[Means for Solving the Problems] In order to achieve the above object, the present invention provides an active system and a standby system that are equipped with a tracking buffer and have two scan periods, high speed and low speed, for a common control object. 2 programmable
In a programmable controller duplication system in which controllers are arranged in parallel and data is tracked from the active programmable controller to the standby programmable controller in synchronization with high-speed and low-speed scan cycles, high-speed tracking amount and low-speed tracking can be achieved. The tracking buffer dividing means divides the tracking buffer at the time of tracking based on the amount.

【0008】ここで、特にトラッキングバッファ分割手
段としては、高速のトラッキング量、および低速のトラ
ッキング量を算出する手段と、この手段による算出結果
とトラッキングバッファサイズを基に、高速のバッファ
必要ブロック数、低速のバッファ必要ブロック数、およ
びトラッキングバッファのブロック数を算出する手段と
、この手段による算出結果からトラッキング種別を判別
し、その判別結果に基づいてトラッキングバッファの分
割を可変する手段とからなっている。
In particular, the tracking buffer dividing means includes a means for calculating a high-speed tracking amount and a low-speed tracking amount, and based on the calculation result by this means and the tracking buffer size, the number of blocks required for the high-speed buffer, It consists of means for calculating the number of blocks required for a low-speed buffer and the number of blocks for the tracking buffer, and means for determining the tracking type from the calculation result of this means and varying the division of the tracking buffer based on the determination result. .

【0009】[0009]

【作用】従って、本発明のプログラマブル・コントロー
ラ二重化システムにおいては、トラッキング時のトラッ
キングバッファを、高速のトラッキング量、低速のトラ
ッキング量に応じて分割することにより、タスクの追加
、削除等、コントローラの状態を変えることによって高
速、低速のトラッキング量の変化を吸収し、最適なトラ
ッキングを実施することができる。
[Operation] Therefore, in the dual programmable controller system of the present invention, the tracking buffer during tracking is divided according to the amount of high-speed tracking and the amount of low-speed tracking. By changing , changes in high-speed and low-speed tracking amount can be absorbed and optimal tracking can be performed.

【0010】0010

【実施例】以下、本発明の一実施例について図面を参照
して詳細に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below in detail with reference to the drawings.

【0011】図1は、本発明によるプログラマブル・コ
ントローラ二重化システムの構成例を示すブロック図で
ある。図1において、図示しない共通の制御対象に対し
て、高速、低速の2つのスキャン周期を有する稼動系お
よび待機系の2台のプログラマブル・コントローラ1お
よび2を、トラッキングケーブル3で接続して並列に設
けている。また、各プログラマブル・コントローラ1お
よび2には、トラッキングバッファ4および5と、トラ
ッキングバッファ分割手段6および7とを備えている。 そして、高速、低速のスキャン周期に同期して、稼動系
プログラマブル・コントローラ1から待機系プログラマ
ブル・コントローラ2にデータをトラッキングし、待機
系プログラマブル・コントローラ2が読み出せるように
なっている。
FIG. 1 is a block diagram showing an example of the configuration of a dual programmable controller system according to the present invention. In FIG. 1, for a common control target (not shown), two programmable controllers 1 and 2, an active system and a standby system, each having two scanning cycles, high speed and low speed, are connected in parallel by a tracking cable 3. It is set up. Further, each programmable controller 1 and 2 includes tracking buffers 4 and 5 and tracking buffer dividing means 6 and 7. Then, data is tracked from the active programmable controller 1 to the standby programmable controller 2 in synchronization with the high-speed and low-speed scan cycles, so that the standby programmable controller 2 can read the data.

【0012】ここで、各トラッキングバッファ4,5は
、例えば図2に示すように(図2では、待機系プログラ
マブル・コントローラ2のトラッキングバッファ5につ
いて示している)分割されている。図2において、トラ
ッキングバッファ5は4つのブロックB1〜B4に分割
されており、ブロックB1,B2は高速用のバッファ、
ブロックB3,B4は低速用のバッファとしてそれぞれ
使用される。このトラッキングバッファ5は、稼動系が
データの書き込み中に、待機系は書き込み中以外のブロ
ックを読み出せる構造となっている。
Here, each of the tracking buffers 4 and 5 is divided, for example, as shown in FIG. 2 (FIG. 2 shows the tracking buffer 5 of the standby programmable controller 2). In FIG. 2, the tracking buffer 5 is divided into four blocks B1 to B4, and blocks B1 and B2 are high-speed buffers,
Blocks B3 and B4 are used as low-speed buffers, respectively. The tracking buffer 5 is structured so that while the active system is writing data, the standby system can read blocks other than those being written.

【0013】一方、各トラッキングバッファ分割手段6
,7は、高速のトラッキング量、および低速のトラッキ
ング量を算出する手段と、この手段による算出結果とト
ラッキングバッファサイズを基に、高速のバッファ必要
ブロック数、低速のバッファ必要ブロック数、およびト
ラッキングバッファのブロック数を算出する手段と、こ
の手段による算出結果からトラッキング種別を判別し、
その判別結果に基づいてトラッキングバッファの分割を
可変する手段とからなっている。
On the other hand, each tracking buffer dividing means 6
, 7 is a means for calculating the high-speed tracking amount and the low-speed tracking amount, and the number of blocks required for the high-speed buffer, the number of blocks required for the low-speed buffer, and the tracking buffer based on the calculation result by this means and the tracking buffer size. a means for calculating the number of blocks, and determining the tracking type from the calculation result by this means,
and means for varying the division of the tracking buffer based on the determination result.

【0014】次に、以上のように構成した本実施例のプ
ログラマブル・コントローラ二重化システムにおけるト
ラッキングバッファの分割方法について、図3〜図10
を用いて説明する。
Next, a method of dividing the tracking buffer in the dual programmable controller system of this embodiment configured as described above will be explained with reference to FIGS. 3 to 10.
Explain using.

【0015】いま、図3に示すように、待機系プログラ
マブル・コントローラ2のトラッキングバッファ分割手
段7において、まず例えばトラッキング開始時にタスク
の登録状況等をプログラムでサーチすることにより、高
速のトラッキング量HV、および低速のトラッキング量
LVが計算される。
As shown in FIG. 3, in the tracking buffer dividing means 7 of the standby programmable controller 2, first, for example, at the start of tracking, the registration status of the task is searched by a program, so that the high-speed tracking amount HV, And a low-speed tracking amount LV is calculated.

【0016】次に、この算出された高速のトラッキング
量HV、および低速のトラッキング量LVと、トラッキ
ングバッファ7のサイズBVと、ブロック最小単位UV
とから、高速のバッファ必要ブロック数Hn、低速のバ
ッファ必要ブロック数Ln、およびトラッキングバッフ
ァ7のブロック数Bnが、次式により計算される。 Hn=HV/UV(余りのある時は1加算)Ln=LV
/UV(余りのある時は1加算)Bn=BV/UV
Next, the calculated high-speed tracking amount HV, low-speed tracking amount LV, size BV of the tracking buffer 7, and minimum block unit UV are calculated.
From these, the number Hn of blocks required for a high-speed buffer, the number Ln of blocks required for a low-speed buffer, and the number Bn of blocks for the tracking buffer 7 are calculated using the following equations. Hn=HV/UV (add 1 if there is a remainder) Ln=LV
/UV (add 1 if there is a remainder) Bn=BV/UV

【0017】次に、この算出された結果からトラッキン
グ種別がチェックを判別し、そのチェック結果に基づい
てトラッキングバッファ7の分割が行なわれる。すなわ
ち、チェックの結果、高速トラッキングだけの場合は、
図4に示す処理フローに従って、また低速トラッキング
だけの場合は、図5に示す処理フローに従って、両方の
トラッキングが必要な場合は、図6に示す処理フローに
従って、トラッキングバッファ7の分割が行なわれる。
Next, it is determined from the calculated result that the tracking type is check, and the tracking buffer 7 is divided based on the check result. In other words, if the check results show only high-speed tracking,
The tracking buffer 7 is divided according to the processing flow shown in FIG. 4, when only low-speed tracking is required, according to the processing flow shown in FIG. 5, and when both types of tracking are required, according to the processing flow shown in FIG.

【0018】まず、図4において、高速のバッファ必要
ブロック数Hnがトラッキングバッファ7のブロック数
Bnより大きい場合(Hn>Bn)は、2分割のバッフ
ァ分割として、それぞれBn/2のバッファブロック数
として使用する。逆に、高速のバッファ必要ブロック数
Hnがトラッキングバッファ7のブロック数Bnより小
さい場合(Hn<Bn)は、分割なしでBnのバッファ
ブロック数として使用する。
First, in FIG. 4, if the number of blocks Hn required for the high-speed buffer is larger than the number of blocks Bn of the tracking buffer 7 (Hn>Bn), the buffer is divided into two, each with the number of buffer blocks of Bn/2. use. Conversely, if the number Hn of blocks required for the high-speed buffer is smaller than the number Bn of blocks of the tracking buffer 7 (Hn<Bn), it is used as the number of buffer blocks of Bn without division.

【0019】また、図5において、低速のバッファ必要
ブロック数Lnがトラッキングバッファ7のブロック数
Bnより大きい場合(Ln>Bn)は、2分割のバッフ
ァ分割として、それぞれBn/2のバッファブロック数
として使用する。逆に、低速のバッファ必要ブロック数
Lnがトラッキングバッファ7のブロック数Bnより小
さい場合(Ln<Bn)は、分割なしでBnのバッファ
ブロック数として使用する。
In addition, in FIG. 5, when the number of blocks Ln required for the low-speed buffer is larger than the number of blocks Bn of the tracking buffer 7 (Ln>Bn), the buffer is divided into two, each with the number of buffer blocks of Bn/2. use. Conversely, if the number Ln of blocks required for the low-speed buffer is smaller than the number Bn of blocks of the tracking buffer 7 (Ln<Bn), it is used as the number of buffer blocks of Bn without division.

【0020】一方、図6において、高速および低速のバ
ッファ必要ブロック数Hn+Lnがトラッキングバッフ
ァ7のブロック数Bnより小さい場合(Hn+Ln≦B
n)は、図7に示すような2分割のバッファ分割となる
。また、高速のバッファ必要ブロック数Hnがトラッキ
ングバッファ7のブロック数Bnの半分以下の場合(H
n<Bn/2)は、図8に示すような3分割のバッファ
分割となる。さらに、低速のバッファ必要ブロック数L
nがトラッキングバッファ7のブロック数Bnの半分以
下の場合(Hn<Bn/2)は、図9に示すような3分
割のバッファ分割となる。さらにまた、上記以外の場合
は、図10に示すような4分割のバッファ分割となる。
On the other hand, in FIG. 6, when the number of blocks Hn+Ln required for high-speed and low-speed buffers is smaller than the number of blocks Bn for the tracking buffer 7 (Hn+Ln≦B
n) is a two-part buffer division as shown in FIG. In addition, if the number of blocks Hn required for the high-speed buffer is less than half the number of blocks Bn of the tracking buffer 7 (H
n<Bn/2), the buffer is divided into three as shown in FIG. Furthermore, the number of blocks L required for slow buffering is
When n is less than half the number of blocks Bn of the tracking buffer 7 (Hn<Bn/2), the buffer is divided into three as shown in FIG. Furthermore, in cases other than the above, the buffer is divided into four as shown in FIG.

【0021】上述したように、本実施例では、共通の制
御対象に対して、トラッキングバッファ4および5を備
えかつ高速、低速の2つのスキャン周期を有する稼動系
および待機系の2台のプログラマブル・コントローラ1
および2を並列に設け、高速、低速のスキャン周期に同
期して稼動系プログラマブル・コントローラ1から待機
系プログラマブル・コントローラ2にデータをトラッキ
ングするようにしたプログラマブル・コントローラ二重
化システムにおいて、高速のトラッキング量、および低
速のトラッキング量を算出し、この算出した高速のトラ
ッキング量、低速のトラッキング量とトラッキングバッ
ファサイズとを基に、高速のバッファ必要ブロック数、
低速のバッファ必要ブロック数、およびトラッキングバ
ッファのブロック数を算出し、この算出結果からトラッ
キング種別を判別し、その判別結果に基づいてトラッキ
ングバッファの分割を可変するトラッキングバッファ分
割手段6および7を備えるようにしたものである。
As described above, in this embodiment, two programmable systems, an active system and a standby system, each having tracking buffers 4 and 5 and having two scan periods, high speed and low speed, are used for a common control object. controller 1
and 2 in parallel to track data from the active programmable controller 1 to the standby programmable controller 2 in synchronization with high-speed and low-speed scan cycles, the high-speed tracking amount, and the low-speed tracking amount, and based on the calculated high-speed tracking amount, low-speed tracking amount, and tracking buffer size, the number of blocks required for the high-speed buffer,
Tracking buffer dividing means 6 and 7 are provided for calculating the number of blocks required for a low-speed buffer and the number of blocks for a tracking buffer, determining the tracking type from the calculation result, and varying the division of the tracking buffer based on the determination result. This is what I did.

【0022】従って、トラッキング時のトラッキングバ
ッファ4および5が、高速のトラッキング量、低速のト
ラッキング量に応じて分割されるため、タスクの追加、
削除等、コントローラの状態を変えることによって高速
、低速のトラッキング量の変化を吸収することができる
。これにより、従来のようにシステムの変更、増設に対
する毎のエンジニアリングツールによるトラッキングバ
ッファの分割設定が不要となり、最適なトラッキングを
実施して、トラッキング時間を小さくすることが可能と
なる。
Therefore, since the tracking buffers 4 and 5 during tracking are divided according to the amount of high-speed tracking and the amount of low-speed tracking, adding tasks and
Changes in high-speed and low-speed tracking can be absorbed by changing the state of the controller, such as deletion. This eliminates the need to divide the tracking buffer using an engineering tool every time the system is changed or expanded, as in the past, and it becomes possible to perform optimal tracking and reduce tracking time.

【0023】尚、上記実施例においては、プログラマブ
ル・コントローラ1が稼動系、プログラマブル・コント
ローラ2が待機系である場合について説明したが、これ
に限らず逆にプログラマブル・コントローラ2が稼動系
、プログラマブル・コントローラ1が待機系である場合
についても、本発明を同様に適用して前述と同様の効果
が得られるものである。
In the above embodiment, a case has been described in which the programmable controller 1 is an active system and the programmable controller 2 is a standby system, but the present invention is not limited to this. Even when the controller 1 is a standby system, the present invention can be similarly applied to obtain the same effects as described above.

【0024】[0024]

【発明の効果】以上説明したように本発明によれば、高
速のトラッキング量、低速のトラッキング量に基づいて
、トラッキング時のトラッキングバッファを分割するト
ラッキングバッファ分割手段を備えるようにしたので、
最も効率的なトラッキングバッファの分割を実施してト
ラッキング時間を小さくすることが可能な極めて信頼性
の高いプログラマブル・コントローラ二重化システムが
提供できる。
As explained above, according to the present invention, the tracking buffer dividing means for dividing the tracking buffer during tracking based on the high-speed tracking amount and the low-speed tracking amount is provided.
It is possible to provide an extremely reliable programmable controller duplication system that can implement the most efficient tracking buffer division and reduce tracking time.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明によるプログラマブル・コントローラ二
重化システムの一実施例を示すブロック図。
FIG. 1 is a block diagram showing an embodiment of a programmable controller duplication system according to the present invention.

【図2】同実施例における待機系プログラマブル・コン
トローラのトラッキングバッファのアクセスの一例を示
すブロック図。
FIG. 2 is a block diagram showing an example of access to the tracking buffer of the standby programmable controller in the same embodiment.

【図3】同実施例におけるトラッキングバッファの分割
方法を説明するためのフロー図。
FIG. 3 is a flow diagram for explaining a tracking buffer dividing method in the same embodiment.

【図4】同実施例におけるトラッキングバッファの分割
方法を説明するためのフロー図。
FIG. 4 is a flowchart for explaining a tracking buffer division method in the same embodiment.

【図5】同実施例におけるトラッキングバッファの分割
方法を説明するためのフロー図。
FIG. 5 is a flowchart for explaining a tracking buffer division method in the same embodiment.

【図6】同実施例におけるトラッキングバッファの分割
方法を説明するためのフロー図。
FIG. 6 is a flow diagram for explaining a tracking buffer dividing method in the same embodiment.

【図7】同実施例における高速、低速トラッキングがあ
る場合のバッファ分割タイプの一例を示す図。
FIG. 7 is a diagram showing an example of buffer division types when there is high-speed and low-speed tracking in the same embodiment.

【図8】同実施例における高速、低速トラッキングがあ
る場合のバッファ分割タイプの一例を示す図。
FIG. 8 is a diagram showing an example of buffer division types when there is high-speed and low-speed tracking in the same embodiment.

【図9】同実施例における高速、低速トラッキングがあ
る場合のバッファ分割タイプの一例を示す図。
FIG. 9 is a diagram showing an example of buffer division types when there is high-speed and low-speed tracking in the same embodiment.

【図10】同実施例における高速、低速トラッキングが
ある場合のバッファ分割タイプの一例を示す図。
FIG. 10 is a diagram showing an example of buffer division types when there is high-speed and low-speed tracking in the same embodiment.

【符号の説明】[Explanation of symbols]

1…稼動系プログラマブル・コントローラ、2…待機系
プログラマブル・コントローラ、3…トラッキングケー
ブル、4,5…トラッキングバッファ、6,7…トラッ
キングバッファ分割手段、B1〜B4…ブロック。
DESCRIPTION OF SYMBOLS 1... Active programmable controller, 2... Standby programmable controller, 3... Tracking cable, 4, 5... Tracking buffer, 6, 7... Tracking buffer dividing means, B1 to B4... Blocks.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】  共通の制御対象に対して、トラッキン
グバッファを備えかつ高速、低速の2つのスキャン周期
を有する稼動系および待機系の2台のプログラマブル・
コントローラを並列に設け、前記高速、低速のスキャン
周期に同期して前記稼動系プログラマブル・コントロー
ラから前記待機系プログラマブル・コントローラにデー
タをトラッキングするようにしたプログラマブル・コン
トローラ二重化システムにおいて、前記高速のトラッキ
ング量、低速のトラッキング量に基づいて、前記トラッ
キング時のトラッキングバッファを分割するトラッキン
グバッファ分割手段を備えて成ることを特徴とするプロ
グラマブル・コントローラ二重化システム。
[Claim 1] Two programmable systems, an active system and a standby system, each equipped with a tracking buffer and have two scan periods, high speed and low speed, for a common control object.
In a programmable controller duplex system in which controllers are provided in parallel and data is tracked from the active programmable controller to the standby programmable controller in synchronization with the high-speed and low-speed scan cycles, the high-speed tracking amount . A programmable controller dual system, comprising tracking buffer dividing means for dividing the tracking buffer during tracking based on the amount of low-speed tracking.
【請求項2】  前記トラッキングバッファ分割手段と
しては、高速のトラッキング量、および低速のトラッキ
ング量を算出する手段と、この手段による算出結果とト
ラッキングバッファサイズを基に、高速のバッファ必要
ブロック数、低速のバッファ必要ブロック数、およびト
ラッキングバッファのブロック数を算出する手段と、こ
の手段による算出結果からトラッキング種別を判別し、
その判別結果に基づいてトラッキングバッファの分割を
可変する手段とからなることを特徴とする請求項1に記
載のプログラマブル・コントローラ二重化システム。
2. The tracking buffer dividing means includes means for calculating a high-speed tracking amount and a low-speed tracking amount, and based on the calculation result by this means and the tracking buffer size, the number of blocks required for the high-speed buffer and the number of blocks required for the low-speed buffer. means for calculating the number of blocks required for the buffer and the number of blocks for the tracking buffer, and determining the tracking type from the calculation result by the means;
2. The dual programmable controller system according to claim 1, further comprising means for varying division of the tracking buffer based on the determination result.
JP3144394A 1991-06-17 1991-06-17 Redundant programmable controller system Expired - Lifetime JP2877558B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3144394A JP2877558B2 (en) 1991-06-17 1991-06-17 Redundant programmable controller system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3144394A JP2877558B2 (en) 1991-06-17 1991-06-17 Redundant programmable controller system

Publications (2)

Publication Number Publication Date
JPH04367903A true JPH04367903A (en) 1992-12-21
JP2877558B2 JP2877558B2 (en) 1999-03-31

Family

ID=15361135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3144394A Expired - Lifetime JP2877558B2 (en) 1991-06-17 1991-06-17 Redundant programmable controller system

Country Status (1)

Country Link
JP (1) JP2877558B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018156583A (en) * 2017-03-21 2018-10-04 株式会社東芝 Changeover method and monitoring control system
WO2024075558A1 (en) * 2022-10-03 2024-04-11 パナソニックIpマネジメント株式会社 Device system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018156583A (en) * 2017-03-21 2018-10-04 株式会社東芝 Changeover method and monitoring control system
WO2024075558A1 (en) * 2022-10-03 2024-04-11 パナソニックIpマネジメント株式会社 Device system

Also Published As

Publication number Publication date
JP2877558B2 (en) 1999-03-31

Similar Documents

Publication Publication Date Title
US4262336A (en) Multi-axis contouring control system
JPH04367903A (en) Programmable controller dualizing system
JPS62182822A (en) Automatic operation system
JPS60262253A (en) Memory data processing circuit
EP0617400B1 (en) Methods and apparatus for accelerating windows in graphics systems
JPH03214250A (en) Memory control circuit
JPH113234A (en) Data communication method in different control cycle process
JPS6297047A (en) Input and output controller
JPH02108150A (en) Parallel decentralized processor of computer
JPH03282756A (en) Asynchronous input/output system
JPS63142416A (en) Input/output control system
JPS63120336A (en) Switching system for memory access mode
JPH02299053A (en) Priority control system for plural fifo information storage devices
JPH0564937U (en) Image memory and data processor
JPH01296303A (en) System for controlling data transfer of programmable controller
JPH04336639A (en) Data writing method
JPH0454570A (en) Image processor
JPS60169946A (en) Task control system
JPS60103476A (en) Bus interface device
JPH01193955A (en) Received data accumulation system
JPH0795297B2 (en) File access controller
JPS62278638A (en) Data processing instruction system
JPH01223580A (en) Method for displaying three-dimensional graphic
JPH0212348A (en) Page swapping device
JPH039431A (en) Interruption processing system

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080122

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090122

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100122

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110122

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120122

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120122

Year of fee payment: 13