JPH04364685A - Scanning line interpolation device - Google Patents

Scanning line interpolation device

Info

Publication number
JPH04364685A
JPH04364685A JP3140217A JP14021791A JPH04364685A JP H04364685 A JPH04364685 A JP H04364685A JP 3140217 A JP3140217 A JP 3140217A JP 14021791 A JP14021791 A JP 14021791A JP H04364685 A JPH04364685 A JP H04364685A
Authority
JP
Japan
Prior art keywords
signal
circuit
delayed
delay
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3140217A
Other languages
Japanese (ja)
Inventor
Toshiyuki Namioka
利幸 浪岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3140217A priority Critical patent/JPH04364685A/en
Publication of JPH04364685A publication Critical patent/JPH04364685A/en
Pending legal-status Critical Current

Links

Landscapes

  • Television Systems (AREA)

Abstract

PURPOSE:To improve the deterioration in a vertical high frequency component and a rugged sense in an oblique edge. CONSTITUTION:A delay circuit 101 delays a digital video signal in a rate of a clock signal and delay signal strings X(-n)-X(n) are outputted, and a delay circuit 102 delays a digital video signal for one horizontal period to obtain delay signal strings Y(-n)-Y(n). An oblique difference circuit 103 receives the relevant delay signal strings to obtain an absolute value of each difference signal between picture elements corresponding to the vertical direction and the oblique direction. An oblique direction discrimination circuit 104 discriminates a picture element with strongest correlation from each absolute value. An interpolation picture element is generated-in an oblique sum circuit 110 by using the picture element. The oblique difference circuit 103 generates a difference signal between pseudo picture elements by a phase of 0.5 clock to improve the discrimination accuracy. Moreover, a forced vertical sum circuit 109 is provided between the oblique direction discrimination circuit 104 and the oblique sum circuit 110 to obtain a vertical sum interpolation picture element at a vertical edge part and at an area in which discrimination of correlation is unstable forcibly.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】この発明は、インターレースで送
られてくるテレビジョン信号をノンインターレースの信
号に変換する順次走査変換回路において、特にフィール
ド内の走査線からライン補間信号を生成する走査線補間
装置に関する。
[Industrial Application Field] This invention relates to a progressive scan conversion circuit that converts a television signal sent in an interlaced manner to a non-interlaced signal. Regarding equipment.

【0002】0002

【従来の技術】インターレース方式のテレビジョン信号
をノンインターレース方式のテレビジョン信号に変換す
る順次走査変換回路においては、走査線の補間処理によ
り飛び越し走査で送られてくる信号の間を補間するよう
になっている。従って、このような順次走査変換回路で
は、補間ラインの信号を発生するための補間信号発生回
路が必要となる。
2. Description of the Related Art In a progressive scan conversion circuit that converts an interlaced television signal into a non-interlaced television signal, a scanning line interpolation process is used to interpolate between signals sent in interlaced scanning. It has become. Therefore, such a progressive scan conversion circuit requires an interpolation signal generation circuit for generating an interpolation line signal.

【0003】動き適応形の順次走査変換回路では、動画
時と静画時とで別々の補間信号発生回路をもち、静画時
には前フィールドの信号から、動画時には現フィールド
の信号から補間信号を作成している。ここで動画モード
用の補間信号発生回路について説明すると、従来2度振
り方式の回路と上下和間方式の回路が考えられていた。 しかし2度振り方式の補間信号発生回路では、折り返し
成分が多く残り、特に斜めエッジを持つような信号がぎ
ざぎざに表示され不自然感を生じる等の問題を有してい
た。
A motion adaptive progressive scan conversion circuit has separate interpolation signal generation circuits for moving images and still images, and generates interpolation signals from the previous field signal for still images and from the current field signal for moving images. are doing. Here, the interpolation signal generation circuit for the moving image mode will be explained. Conventionally, circuits using a double swing method and circuits using an upper and lower sum method have been considered. However, the interpolation signal generation circuit using the two-degree swing method has a problem in that many aliased components remain, and in particular, signals with diagonal edges are displayed in a jagged manner, creating an unnatural appearance.

【0004】これに対して、上下和間方式の補間信号発
生回路では折り返し成分によるぎざぎざ感の不自然さに
ついてはある程度改善されるが依然不自然さは残り、ま
た垂直の高域成分がかなり減衰してしまうとう問題があ
った。以上説明したように従来の動画用の走査線補間回
路は斜めエッジのぎざぎざ感あるいは垂直高域成分が減
衰するなどの問題点を有していた。
On the other hand, in the interpolation signal generation circuit using the vertical sum method, although the unnaturalness of the jaggedness caused by the aliasing component is improved to some extent, the unnaturalness still remains, and the vertical high-frequency components are considerably attenuated. There was a problem when I did that. As explained above, conventional scanning line interpolation circuits for moving images have problems such as jaggedness of diagonal edges and attenuation of vertical high frequency components.

【0005】そこでこの発明は、入力される映像信号の
絵柄に適応し、走査線補間を行う画素を斜め方向に切換
えることにより、従来問題となっていた斜めエッジのぎ
ざぎざ感、垂直高域成分の劣化を改善することができる
走査線補間装置を提供することを目的とする。
Therefore, the present invention adapts to the image pattern of the input video signal and switches the pixels that perform scanning line interpolation in the diagonal direction, thereby solving the conventional problem of jaggedness of diagonal edges and vertical high-frequency components. It is an object of the present invention to provide a scanning line interpolation device that can improve deterioration.

【0006】[0006]

【課題を解決するため手段】この発明は、所定のクロッ
ク信号及び量子化ビット数でサンプリングされたデジタ
ル映像信号を入力とし、前記クロック信号のレートで遅
延する2n+1個(nは自然数)のタップをもち、各タ
ップに第1の遅延信号列を出力する第1の遅延回路と、
[Means for Solving the Problems] The present invention takes as input a digital video signal sampled with a predetermined clock signal and the number of quantization bits, and generates 2n+1 taps (n is a natural number) that are delayed at the rate of the clock signal. a first delay circuit that outputs a first delayed signal train to each tap;

【0007】前記デジタル映像信号のm水平期間遅延信
号(mは自然数)を入力とし、前記クロック信号のレー
トで遅延する2n+1個のタップをもち、各タップに第
2の遅延信号列を出力する第2の遅延回路と、前記第1
の遅延信号列と前記第2の遅延信号列を入力とし、上下
方向及び斜め方向に対応する画素間の各絶対値差分信号
を得る差分手段と、この差分手段から得られた各絶対値
差分信号を比較して最も相関の強い対応画素を判定する
判定手段と、この判定手段の判定結果を用い、前記第1
、第2の遅延信号列のうち前記判定結果に対応する画素
同志の和の平均を取り補間信号を得る補間手段とを具備
した走査線補間装置において、
[0007] The input device receives an m horizontal period delay signal (m is a natural number) of the digital video signal, has 2n+1 taps that are delayed at the rate of the clock signal, and outputs a second delay signal sequence to each tap. 2 delay circuits, and the first delay circuit.
and a differential means for obtaining absolute value difference signals between pixels corresponding to vertical and diagonal directions by inputting the delayed signal train and the second delayed signal train; and each absolute value difference signal obtained from the difference means. a determining means for determining the corresponding pixel with the strongest correlation by comparing the pixels; and using the determination result of this determining means, the first
, an interpolation means for obtaining an interpolation signal by averaging the sum of pixels corresponding to the determination result in the second delayed signal sequence,

【0008】前記差分手段は、前記判定手段における相
関判定精度を向上するために、あるタップ間の差分信号
と他のタップ間の差分信号を加算した信号を得、この信
号をサンプリングレートの0.5クロック分の位相の画
素を疑似的に想定した画素間の差分信号とし、前記判定
手段に相関判定要素として追加する手段を備える。
The difference means obtains a signal obtained by adding a difference signal between certain taps and a difference signal between other taps, and converts this signal into a sample at a sampling rate of 0.000 to improve the accuracy of correlation determination in the determination means. A means is provided for adding a difference signal between pixels assuming a pixel having a phase of five clocks as a correlation determination element to the determination means.

【0009】この発明は、また相関の強い画素を判定す
る判定手段の判定結果を補間手段に与える場合、斜め方
向の相関判定を行うのに誤判定を生じやすい画素成分が
多く存在する場合には強制的に上下画素間の相関大を示
す判定結果に切換える手段を備える。
[0009] The present invention also provides that when the judgment result of the judgment means for judging pixels with strong correlation is given to the interpolation means, when there are many pixel components that are likely to cause misjudgment when performing correlation judgment in the diagonal direction, A means is provided for forcibly switching to a determination result indicating a high correlation between the upper and lower pixels.

【0010】またこの発明は、また相関の強い画素を判
定する判定手段の判定結果を補間手段に与える場合、垂
直高域成分が存在して斜め方向の補間を行うと画像の斜
めエッジがぎざぎざになり不自然となるような場合には
、強制的に上下画素間の相関大を示す判定結果に切換え
る手段を備える。
[0010] Furthermore, in the present invention, when the judgment result of the judgment means for judging strongly correlated pixels is given to the interpolation means, if there is a vertical high frequency component and interpolation in the diagonal direction is performed, the diagonal edges of the image become jagged. If the result becomes unnatural, means is provided for forcibly switching to a determination result indicating a large correlation between the upper and lower pixels.

【0011】[0011]

【作用】上記の手段により、画像の相関を検出し斜め方
向の補間を行う場合、相関判定情報は0.5クロック分
の情報があるために相関判定精度がよくなる。また、斜
め方向の相関判定に対して不安定となるような領域では
上下間の画素の和の平均出力が補間信号として得られる
ので、動作が安定している。さらに垂直高域成分の劣化
がなく、判定ミスによる画質劣化もなく補間信号の品位
がよくなる。
[Operation] When the correlation of images is detected and interpolation is performed in a diagonal direction using the above means, the accuracy of correlation determination is improved because the correlation determination information includes information for 0.5 clocks. Further, in a region where correlation determination in an oblique direction is unstable, the average output of the sum of pixels between the upper and lower sides is obtained as an interpolation signal, so that the operation is stable. Furthermore, there is no deterioration of vertical high-frequency components, and there is no deterioration in image quality due to judgment errors, and the quality of the interpolated signal is improved.

【0012】0012

【実施例】以下、この発明の実施例を図面を参照して説
明する。
Embodiments Hereinafter, embodiments of the present invention will be described with reference to the drawings.

【0013】図1はこの発明の一実施例である。入力端
子120には、所定のサンプリングクロックでサンプリ
ングされたデジタル映像信号が入力される。デジタル映
像信号は、第1の遅延回路101へ導かれる。第1の遅
延回路101は、映像信号をサンプリングクロック単位
で遅延し、必要とされる多数の第1の遅延信号出力12
2を発生する。
FIG. 1 shows an embodiment of the present invention. A digital video signal sampled at a predetermined sampling clock is input to the input terminal 120. The digital video signal is guided to the first delay circuit 101. The first delay circuit 101 delays the video signal in units of sampling clocks and outputs a large number of required first delayed signals 12.
Generates 2.

【0014】入力端子121には1H遅延映像信号が入
力される。この映像信号は、さきのデジタル映像信号を
1水平期間遅延したものである。この信号は第2の遅延
回路102に入力される。第2の遅延回路102は、映
像信号をサンプリングクロック単位で遅延し、必要とさ
れる多数の第2の遅延信号出力123を発生する。
A 1H delayed video signal is input to the input terminal 121. This video signal is the previous digital video signal delayed by one horizontal period. This signal is input to the second delay circuit 102. The second delay circuit 102 delays the video signal in units of sampling clocks and generates a large number of required second delay signal outputs 123.

【0015】第1と第2の遅延信号出力122と123
は、斜め差分回路103に入力される。斜め差分回路1
03は、第1の遅延信号出力122と第2の遅延信号出
力123とから、補間しようとしている画素を中心とす
る上下および斜め間の差分をとり、多数の斜め差分信号
124を出力する。斜め方向判定回路104は、斜め差
分回路103から得られた斜め差分信号124を用いて
、斜め相関の高い方向を判定し、斜め方向判定信号12
5を出力する。
First and second delayed signal outputs 122 and 123
is input to the diagonal difference circuit 103. Diagonal differential circuit 1
03 calculates the vertical and diagonal differences centered on the pixel to be interpolated from the first delayed signal output 122 and the second delayed signal output 123, and outputs a large number of diagonal difference signals 124. The diagonal direction determination circuit 104 uses the diagonal difference signal 124 obtained from the diagonal difference circuit 103 to determine a direction with high diagonal correlation, and outputs the diagonal direction determination signal 12.
Outputs 5.

【0016】第1の遅延信号出力122は、第1の水平
エッジ検出回路106にも入力されている。第1の水平
エッジ検出回路106は、第1の遅延信号出力122か
ら水平方向のエッジ成分を検出し、第1の水平エッジ検
出信号126を出力する。第2の遅延信号出力123は
、第2の水平エッジ検出回路107にも入力されている
。第2の水平エッジ検出回路107は、第2の遅延信号
出力23から水平方向のエッジ成分を検出し、第2の水
平エッジ検出信号127を出力する。
The first delayed signal output 122 is also input to the first horizontal edge detection circuit 106. The first horizontal edge detection circuit 106 detects a horizontal edge component from the first delayed signal output 122 and outputs a first horizontal edge detection signal 126. The second delayed signal output 123 is also input to the second horizontal edge detection circuit 107. The second horizontal edge detection circuit 107 detects a horizontal edge component from the second delayed signal output 23 and outputs a second horizontal edge detection signal 127.

【0017】第1、第2の水平エッジ検出信号126、
127は斜め間エッジ検出回路108に入力されている
。斜め間エッジ検出回路108は、斜め方向判定信号1
25により斜め補間する両ラインの画素にエッジがある
かどうかを判定し、もし両方にエッジが合っていなかっ
た場合には、斜め補間をキャンセルするための第2の強
制上下間和信号128を出力する。
First and second horizontal edge detection signals 126,
127 is input to the diagonal edge detection circuit 108. The diagonal edge detection circuit 108 receives the diagonal direction determination signal 1.
25, it is determined whether there is an edge in the pixels of both lines to be diagonally interpolated, and if the edges do not match on both lines, a second forced upper and lower sum signal 128 is outputted to cancel the diagonal interpolation. do.

【0018】さらに第1の遅延信号出力122は、誤判
定防止検出回路105にも供給されている。誤判定防止
検出回路105は、第1の遅延信号出力122及び第2
の遅延信号出力123から斜め方向の検出を誤りやすい
信号であるかどうかの判定を行い、この判定結果に従い
第1の強制上下間和信号129を出力する。
Furthermore, the first delayed signal output 122 is also supplied to the false determination prevention detection circuit 105 . The misjudgment prevention detection circuit 105 has a first delay signal output 122 and a second delay signal output 122.
It is determined from the delayed signal output 123 whether the signal is likely to cause errors in detecting the diagonal direction, and a first forced upper/lower sum signal 129 is output according to the result of this determination.

【0019】強制上下間和回路109は、第1と第2の
上下間和信号129、128のどちらかが出力されてい
れば、斜め方向判定信号125を強制的に上下間和に切
換え、斜め方向信号130を出力する。斜め方向信号1
30は斜め和回路110に入力される。
If either the first or second upper/lower sum signal 129 or 128 is output, the forced upper/lower sum circuit 109 forcibly switches the diagonal direction determination signal 125 to the upper/lower sum, and A direction signal 130 is output. Diagonal direction signal 1
30 is input to the diagonal sum circuit 110.

【0020】斜め和回路110は、第1の遅延信号出力
122及び第2の遅延信号出力123から、斜め方向信
号130により斜め相関の高い画素によって斜め方向の
平均をとり、ライン補間信号131を得る。以上のよう
な構成によりこの実施例は構成されている。以下、さら
に上記のシステムのポイントとなるブロックについて詳
細に説明する。図2は、第1の遅延回路101、第2の
遅延回路102、斜め差分回路103、及び斜め方向判
定回路104の内部構成を含むより詳細なブロック図で
ある。
The diagonal sum circuit 110 calculates the average in the diagonal direction using pixels with high diagonal correlation using the diagonal direction signal 130 from the first delayed signal output 122 and the second delayed signal output 123 to obtain a line interpolation signal 131. . This embodiment is configured as described above. Hereinafter, the key blocks of the above system will be explained in detail. FIG. 2 is a more detailed block diagram including the internal configurations of the first delay circuit 101, the second delay circuit 102, the diagonal difference circuit 103, and the diagonal direction determination circuit 104.

【0021】図において第1の遅延回路101は、Dタ
イプフリップフロップ回路201〜209が縦列に接続
された構成のシフトレジスタである。デジタル映像信号
を入力とし、それぞれの遅延タップからは第1の遅延信
号2−1〜2−9を出力する。第2の遅延回路102は
、Dタイプフリップフロップ回路211〜219が縦列
に接続された構成のシフトレジスタである。1H遅延デ
ジタル映像信号を入力とし、それぞれの遅延タップから
は第2の遅延信号3−1〜3−9を出力する。
In the figure, a first delay circuit 101 is a shift register having a structure in which D-type flip-flop circuits 201 to 209 are connected in series. A digital video signal is input, and first delay signals 2-1 to 2-9 are output from each delay tap. The second delay circuit 102 is a shift register having a configuration in which D-type flip-flop circuits 211 to 219 are connected in series. A 1H delayed digital video signal is input, and second delayed signals 3-1 to 3-9 are output from each delay tap.

【0022】斜め差分回路103は、減算器220〜2
26及び加算器227、228で構成されている。フリ
ップフロップ回路203と219の出力は減算器226
へ供給され、フリップフロップ回路204と218の出
力は減算器225へ供給され、フリップフロップ回路2
05と217の出力は減算器224へ供給され、フリッ
プフロップ回路206と216の出力は減算器223へ
供給され、フリップフロップ回路207と215の出力
は減算器222へ供給され、フリップフロップ回路20
8と214の出力は減算器221へ供給され、フリップ
フロップ回路209と213の出力は減算器220へ供
給されている。減算器222と223の出力は加算器2
27へ、また減算器223と224の出力は加算器22
8へ供給されている。
The diagonal difference circuit 103 has subtracters 220 to 2.
26 and adders 227 and 228. The outputs of the flip-flop circuits 203 and 219 are sent to a subtracter 226
The outputs of flip-flop circuits 204 and 218 are supplied to a subtracter 225, and the outputs of flip-flop circuits 204 and 218 are supplied to a subtracter 225,
The outputs of 05 and 217 are supplied to a subtracter 224, the outputs of flip-flop circuits 206 and 216 are supplied to a subtracter 223, the outputs of flip-flop circuits 207 and 215 are supplied to a subtracter 222,
The outputs of 8 and 214 are supplied to a subtracter 221, and the outputs of flip-flop circuits 209 and 213 are supplied to a subtracter 220. The outputs of subtracters 222 and 223 are added to adder 2.
27, and the outputs of subtractors 223 and 224 are sent to adder 22.
8.

【0023】減算器220〜226の出力4−1〜4−
7は、それぞれ絶対値回路(ABS)231〜237へ
供給され、加算器227、228の出力4−8、4−9
はそれぞれ絶対値回路238、239へ供給される。減
算器及び加算器の出力は、それぞれの傾きにおける斜め
間の差分信号を表している。差分信号4−1〜4−9は
、斜め方向判定回路104内の絶対値回路231〜23
9へそれぞれ導かれる。絶対値回路231〜239は、
それぞれの差分信号の絶対値をとる。
Outputs 4-1 to 4- of subtracters 220 to 226
7 are supplied to absolute value circuits (ABS) 231 to 237, respectively, and outputs 4-8 and 4-9 of adders 227 and 228
are supplied to absolute value circuits 238 and 239, respectively. The outputs of the subtracter and adder represent the difference signals between the diagonals at each slope. The difference signals 4-1 to 4-9 are output to absolute value circuits 231 to 23 in the diagonal direction determination circuit 104.
Each will lead to 9. The absolute value circuits 231 to 239 are
Take the absolute value of each difference signal.

【0024】図3は現在補間しようとしている画素に対
する斜め演算の方向を示している。図に示すように2−
3〜2−9のノードの画素をX(−3)〜X(3)と表
し、3〜3−9のノードの画素をY(−3)〜Y(3)
とすると、それぞれ傾きの斜め間差分の絶対値出力信号
41〜49は、次の式で表される。 41=  |X(      3)−Y(−3  )|
=傾き  342=  |X(      2)−Y(
−2  )|=傾き  243=  |X(     
 1)−Y(−1  )|=傾き  144=  |X
(      0)−Y(−0  )|=傾き  04
5=  |X(    −1)−Y(    1)|=
傾き−146=  |X(    −2)−Y(   
 2)|=傾き−247=  |X(    −3)−
Y(    3)|=傾き−348=|(X(1)+ 
X(0))−(Y(−1)+ Y(0))|=傾き0.
5 49=|(X(−1)+ X(0))−(Y(1)+ 
Y(0))|=傾き−0.5
FIG. 3 shows the direction of diagonal calculation for the pixel currently being interpolated. 2-
The pixels of nodes 3 to 2-9 are represented as X(-3) to X(3), and the pixels of nodes 3 to 3-9 are represented as Y(-3) to Y(3).
Then, the absolute value output signals 41 to 49 of the differences between the slopes are expressed by the following equations. 41= |X(3)-Y(-3)|
=Slope 342= |X(2)-Y(
−2 ) |= slope 243= |X(
1)-Y(-1) |=Slope 144= |X
(0)-Y(-0) | = slope 04
5= |X(-1)-Y(1)|=
Slope −146= |X( −2)−Y(
2) |=Slope-247= |X(-3)-
Y (3) | = slope - 348 = | (X (1) +
X (0)) - (Y (-1) + Y (0)) | = slope 0.
5 49=|(X(-1)+X(0))-(Y(1)+
Y(0)) | = slope -0.5

【0025】つまり、上記の処理は、斜め差分を検出す
る場合、サンプリングクロックレートで0.5クロック
分の位相の斜め差分出力も得ている。これの例では時間
軸方向の中心画素の傾きを0として、時間軸方向の両隣
の0.5と−0.5である。図2のコンパレータ251
は、傾き0.5の斜め差分絶対値信号48と傾き−0.
5の斜め差分絶対値信号49との値を比較し比較出力6
1を出力する。
That is, in the above processing, when detecting a diagonal difference, a diagonal difference output having a phase of 0.5 clocks at the sampling clock rate is also obtained. In this example, the slope of the central pixel in the time axis direction is 0, and the slopes of the central pixel in the time axis direction are 0.5 and -0.5. Comparator 251 in FIG.
is the diagonal difference absolute value signal 48 with a slope of 0.5 and the slope -0.
Compare the value with the diagonal difference absolute value signal 49 of 5 and output the comparison output 6.
Outputs 1.

【0026】コンパレータ252は、傾き1の斜め差分
絶対値信号43と傾き0の斜め差分絶対値信号44との
値を比較し、比較出力62を出力する。コンパレータ2
53は、傾き−1の斜め差分絶対値信号45と傾き0の
斜め差分絶対値信号44との値を比較し比較出力63を
出力する。コンパレータ254は、傾き1の斜め差分絶
対値信号43と傾き0.5の斜め差分絶対値信号48と
の値を比較して比較出力64を出力する。コンパレータ
255は、傾き−1の斜め差分絶対値信号45と傾き−
0.5の斜め差分絶対値信号49との値を比較し比較出
力65を出力する。コンパレータ256は、傾き1の斜
め差分絶対値信号43と傾き2の斜め差分絶対値信号4
2との値を比較し比較出力66を出力する。コンパレー
タ257は、傾き−1の斜め差分絶対値信号45と傾き
−2の斜め差分絶対値信号46との値を比較し比較出力
67を出力する。コンパレータ258は、傾き2の斜め
差分絶対値信号42と傾き3の斜め差分絶対値信号41
との値を比較し比較出力68を出力する。コンパレータ
259は、傾き−2の斜め差分絶対値信号46と傾き−
3の斜め差分絶対値信号47との値を比較し比較出力6
9を出力する。各比較出力は、方向判定ゲート270に
入力される。
The comparator 252 compares the values of the diagonal difference absolute value signal 43 with a slope of 1 and the diagonal difference absolute value signal 44 with a slope of 0, and outputs a comparison output 62. Comparator 2
53 compares the values of the diagonal difference absolute value signal 45 with a slope of -1 and the diagonal difference absolute value signal 44 with a slope of 0, and outputs a comparison output 63. The comparator 254 compares the values of the diagonal difference absolute value signal 43 with a slope of 1 and the diagonal difference absolute value signal 48 with a slope of 0.5, and outputs a comparison output 64. The comparator 255 outputs a diagonal difference absolute value signal 45 with a slope of -1 and a slope of -1.
The value is compared with the diagonal difference absolute value signal 49 of 0.5, and a comparison output 65 is output. The comparator 256 outputs a diagonal difference absolute value signal 43 with a slope of 1 and a diagonal difference absolute value signal 4 with a slope of 2.
2 and outputs a comparison output 66. The comparator 257 compares the values of the diagonal difference absolute value signal 45 with a slope of -1 and the diagonal difference absolute value signal 46 with a slope of -2, and outputs a comparison output 67. The comparator 258 outputs a diagonal difference absolute value signal 42 with a slope of 2 and a diagonal difference absolute value signal 41 with a slope of 3.
A comparison output 68 is output. The comparator 259 connects the diagonal difference absolute value signal 46 with a slope of -2 and the slope -
Compare the value with the diagonal difference absolute value signal 47 of 3 and output the comparison output 6.
Outputs 9. Each comparison output is input to direction determination gate 270.

【0027】図4は、各斜め間差分信号の2次元周波数
特性のヌル点(0点)をプロットしたものである。図に
おいて実線が、本来の得たい特性のプロットであり、点
線はその周波数特性上の折り返し成分を示している。図
を見てあきらかなようにライン間の差分による折り返し
成分がかなり多く存在するため簡単には斜めの方向は斜
め間の差分を同時に比較しても方向の判別はできない。
FIG. 4 is a plot of the null point (0 point) of the two-dimensional frequency characteristic of each diagonal difference signal. In the figure, the solid line is a plot of the characteristic that is originally desired to be obtained, and the dotted line shows the aliasing component on the frequency characteristic. As is clear from the figure, there are quite a lot of aliasing components due to differences between lines, so the diagonal direction cannot be easily determined by comparing the differences between diagonals at the same time.

【0028】方向判定ゲート270は、比較出力61〜
69を入力とし、斜めの相関方向を判定する。図5には
、方向判定ゲート270の処理の方法を表すフローチャ
ートを示している。
The direction determination gate 270 outputs the comparison outputs 61 to 61.
69 is input, and the diagonal correlation direction is determined. FIG. 5 shows a flowchart representing the processing method of the direction determination gate 270.

【0029】方向判定ゲート270の処理のは、大きく
別けて5つのステップに分けられる。ステップ1では斜
め判定の方向を決定している。ステップ2では傾き判定
の0(上下間和に対応)を決定している。ステップ3で
は、傾き判定の1と−1の一部を決定している。ステッ
プ4では、残りの傾き判定1と−1とを決定している。 ステップ5では、最終的に傾き2、3、−2、−3を決
定している。
The processing of the direction determination gate 270 can be roughly divided into five steps. In step 1, the direction for diagonal determination is determined. In step 2, 0 (corresponding to the sum of the upper and lower sides) is determined for the inclination determination. In step 3, part of 1 and -1 for the slope determination is determined. In step 4, the remaining inclination determinations 1 and -1 are determined. In step 5, slopes 2, 3, -2, and -3 are finally determined.

【0030】今、図3において、補間画素を原点として
、水平方向、垂直方向の軸で分離された4つの象限を考
える。傾き0.5、1、2、3は第1と第3象限を結ぶ
ライン(右傾斜)であり、傾き−0.5、−1、−2、
−3は第2と第4象限を結ぶライン(左傾斜)であると
する。図5に戻り、ステップ1では比較出力61が得ら
れるが、この結果は傾き−0.5と0.5の画素差分の
大小(以下傾きと記した場合は同時にそのラインの画素
差分をも意味するものする)を比較した結果であり、右
傾斜、左傾斜のいずれの方向の相関が強いかを見ている
ことに相当する。右傾斜の相関が強い(傾き0.5が小
さい)とすると、傾き0と1の比較結果が判定される。 ここで、傾き0の方が小さい場合は、傾き判定は0であ
るとして判定される。つまり上下間画素の相関が強いと
いうことである。逆に傾き1の方が小さいとなると、傾
き1の相関が傾き0よりも強いのであるが、さらに傾き
2、傾き3が強い可能性もある。そこで、まず傾き0.
5と傾き1の比較結果64が判定される。この比較は、
傾き1と0とを比較し、傾き1を確認する意味がある。 これでも傾き1が小さい場合は、さらに傾き1と2の比
較出力66が用いられ、傾き2の相関が強いかどうかの
可能性が判定される。傾き1が小さい場合はやはり傾き
1を判定結果として導出し、傾き2が小さい場合は、傾
き2と3ではどちらが相関が強いかの判定が行われる。 このように次々と傾きの判定が行われ、採取的な傾き判
定が方向判定ゲート270から得られる。上記の説明は
、右傾斜側の傾き判定を説明したが、左傾斜側について
も同様に判定される。
Now, in FIG. 3, consider four quadrants separated by horizontal and vertical axes with the interpolation pixel as the origin. Slopes of 0.5, 1, 2, and 3 are lines connecting the first and third quadrants (slope to the right), and slopes of -0.5, -1, -2,
-3 is a line (left slope) connecting the second and fourth quadrants. Returning to FIG. 5, a comparison output 61 is obtained in step 1, and this result is the magnitude of the pixel difference between the slope -0.5 and 0.5 (hereinafter, when the slope is written, it also means the pixel difference of the line. This is the result of comparing the two directions, and corresponds to looking at whether the correlation is stronger in the rightward or leftward direction. Assuming that the correlation of the right slope is strong (the slope of 0.5 is small), the comparison result of the slopes of 0 and 1 is determined. Here, if the slope 0 is smaller, the slope determination is determined to be 0. In other words, the correlation between the upper and lower pixels is strong. Conversely, if slope 1 is smaller, the correlation of slope 1 is stronger than that of slope 0, but there is a possibility that slope 2 and slope 3 are even stronger. Therefore, first, the slope is 0.
A comparison result 64 between the slope 5 and the slope 1 is determined. This comparison is
There is a meaning in comparing slope 1 and slope 0 and confirming slope 1. If slope 1 is still small, the comparison output 66 of slopes 1 and 2 is further used to determine whether the correlation between slope 2 is strong or not. When slope 1 is small, slope 1 is derived as the determination result, and when slope 2 is small, it is determined which of slopes 2 and 3 has a stronger correlation. In this way, the inclination is determined one after another, and a sample inclination determination is obtained from the direction determination gate 270. In the above description, the inclination determination for the right tilt side has been described, but the determination for the left tilt side is made in the same way.

【0031】図6は、ステップ1で検出される周波数領
域を示している。傾き0.5と傾き−0.5の比較によ
り図(縦の黒線)で示されるような領域に分けられる。 ステップ2では、ステップ1で検出された領域に従い、
傾き0と1または−1で比較が行われ、図7に示すよう
に傾き0の領域が決定される。
FIG. 6 shows the frequency range detected in step 1. By comparing the slope of 0.5 and the slope of -0.5, it is divided into regions as shown in the figure (vertical black line). In step 2, according to the area detected in step 1,
A comparison is made between the slopes of 0 and 1 or -1, and an area with a slope of 0 is determined as shown in FIG.

【0032】ステップ3では、傾き0.5と傾き1及び
傾き−0.5と傾き−1の比較を行い傾き判定1の一部
を決定する。図8にはステップ3における判定後の領域
を示す。ステップ4では、傾き1と傾き2及び傾き−1
と傾き−2の比較を行い、傾き判定1の残りの部分を決
定する。図9には、ステップ4での判定の結果を表して
いる。図9の傾き3での折り返し成分は、傾き判定の1
の領域に入っているため、これによる誤判定を防ぐため
にステップ3で予め一部の傾き判定1の領域を決定して
いるのである。
In step 3, a part of the slope determination 1 is determined by comparing slope 0.5 and slope 1 and slope -0.5 and slope -1. FIG. 8 shows the area after the determination in step 3. In step 4, slope 1, slope 2 and slope -1
The remaining part of the slope determination 1 is determined by comparing the slope and the slope -2. FIG. 9 shows the results of the determination in step 4. The aliasing component at slope 3 in Figure 9 is 1 of the slope judgment.
Therefore, in order to prevent erroneous determination due to this, a part of the area for tilt determination 1 is determined in advance in step 3.

【0033】ステップ5では、傾き2と傾き3及び傾き
−2と傾き−3の比較を行い、傾き判定2及び傾き判定
3を決定する。図10には最終的な判定結果を示してい
る。以上説明したようなアルゴリズムにより、斜め方向
の判定が行われる。このようにすることによりフィール
ド内の全ての帯域で正確な斜め方向判定が行われ、図2
の方向判定ゲート270からは、斜め方向判定信号12
5が出力される。
In step 5, slope 2 and slope 3 and slope -2 and slope -3 are compared to determine slope judgment 2 and slope judgment 3. FIG. 10 shows the final determination results. The diagonal direction is determined by the algorithm described above. By doing this, accurate diagonal direction determination is performed in all bands within the field, and Figure 2
The diagonal direction determination signal 12 is output from the direction determination gate 270.
5 is output.

【0034】特にこの判定においては、斜め相関検出用
の斜め差分出力を、サンプリングレートの0.5クロッ
ク分の位相の画素を疑似的に想定してその画素間の差分
信号を作成している。そしてこの情報を傾き判定の要素
として追加しているために、領域判定(傾き決定)が正
確になる。このシステムには、さらに特徴的な機能が設
けられている。
In particular, in this determination, the diagonal difference output for detecting the diagonal correlation is assumed to be a pixel whose phase is 0.5 clocks of the sampling rate, and a difference signal between the pixels is created. Since this information is added as an element for tilt determination, area determination (tilt determination) becomes accurate. This system has further distinctive features.

【0035】図11は、遅延回路101からの出力X(
−2)、X(2)、および遅延回路123からの出力Y
(−2)、Y(2)が入力される誤判定防止回路105
の内部の構成を示すブロック図である。減算器301に
は、X(2)、Y(−2)が入力される。減算器302
には、X(−2)、Y(2)が入力される。加算器31
2には、X(2)、Y(−2)が入力される。加算器3
14には、X(−2)、Y(2)が入力される。減算器
301の出力は絶対値回路305、減算器302の出力
は絶対値回路306に入力され、各絶対値出力は減算器
320に入力され、さらにこの出力は絶対値回路310
にて絶対値がとられる。加算器312と314の出力は
、減算器316に入力されて減算処理され、この結果は
絶対値回路318に入力される。そして絶対値回路31
0と318の出力は、比較器319に入力されて比較さ
れる。減算器301、302、絶対値回路305、30
6、減算器320及び絶対値回路310は、次の式のよ
うな演算を行っている。   ||X(2)−Y(−2)|−|X(−2)−Y(
2)||
FIG. 11 shows the output X(
-2), X(2), and output Y from delay circuit 123
Misjudgment prevention circuit 105 to which (-2) and Y(2) are input
FIG. 2 is a block diagram showing the internal configuration of the computer. X(2) and Y(-2) are input to the subtracter 301. Subtractor 302
, X(-2) and Y(2) are input. Adder 31
2, X(2) and Y(-2) are input. Adder 3
14, X(-2) and Y(2) are input. The output of the subtracter 301 is input to an absolute value circuit 305, the output of the subtracter 302 is input to an absolute value circuit 306, each absolute value output is input to a subtracter 320, and this output is input to an absolute value circuit 310.
The absolute value is taken at . The outputs of adders 312 and 314 are input to a subtracter 316 for subtraction processing, and the result is input to an absolute value circuit 318. And absolute value circuit 31
The outputs of 0 and 318 are input to a comparator 319 and compared. Subtractors 301, 302, absolute value circuits 305, 30
6. The subtracter 320 and the absolute value circuit 310 perform calculations as shown in the following equation. ||X(2)-Y(-2)|-|X(-2)-Y(
2)||

【0036】図12にはこの演算で抽出される
周波数成分を示している。点線で囲まれた部分は、この
周波数特性の折り返し成分を示している。この演算は垂
直周波数成分として525/4付近の成分をレベル抽出
するようになっている。これに対して加算器312、加
算器314、減算器320及び絶対値回路318は、次
の式のような演算を行っている。   |(X(2)−Y(−2))|−|(X(−2)−
Y(2))|
FIG. 12 shows the frequency components extracted by this calculation. The part surrounded by the dotted line shows the aliasing component of this frequency characteristic. This calculation is designed to extract the level of a component around 525/4 as a vertical frequency component. On the other hand, the adder 312, the adder 314, the subtracter 320, and the absolute value circuit 318 perform calculations as shown in the following equation. |(X(2)-Y(-2))|-|(X(-2)-
Y(2)) |

【0037】図13には、この演算で抽出
される周波数成分を示している。点線で囲まれた部分は
、この周波数特性の折り返し成分を示している。この演
算では周波数成分として斜め成分の低域から垂直周波数
525/8を中心とした成分の抽出を行っている。
FIG. 13 shows the frequency components extracted by this calculation. The part surrounded by the dotted line shows the aliasing component of this frequency characteristic. In this calculation, a component centered around a vertical frequency of 525/8 is extracted from the low range of the diagonal component as a frequency component.

【0038】図11のコンパレータ319は、この絶対
値回路出力321と絶対値回路出力311とを比較し、
その結果で、525/4周辺の成分が大きい場合には、
斜め間補間を止めて上下間和の補間を強制的におこなわ
せる強制上下間和信号129を出力する。これに応じて
強制上下間和回路109は、斜め和回路110に対して
上下間の画素の和を補間信号とする旨の制御信号を与え
る。
Comparator 319 in FIG. 11 compares this absolute value circuit output 321 and absolute value circuit output 311,
As a result, if the component around 525/4 is large,
A forced upper/lower sum signal 129 is output that stops the diagonal interpolation and forcibly performs the interpolation of the upper/lower sum. In response, the forced upper/lower sum circuit 109 provides a control signal to the diagonal sum circuit 110 to indicate that the sum of the pixels between the upper and lower pixels is to be used as an interpolation signal.

【0039】斜め方向検出は、図10をみて分かるよう
に525/4を堺にして折り返しによる判定方向が不連
続となる。このため525/4付近の領域に多くの周波
数成分を持つような信号では斜め方向の判定がどちら側
にとられるか不安定であり、かつ、方向がどちらにとら
れるかにより出力される補間信号には大きな差異が生じ
る。
In the diagonal direction detection, as can be seen from FIG. 10, the judgment direction is discontinuous due to turning back with 525/4 being Sakai. For this reason, for signals that have many frequency components in the area around 525/4, it is unstable as to which side the diagonal direction will be determined, and the interpolation signal that is output depends on which direction the diagonal direction is taken. There is a big difference.

【0040】従って、斜め方向の信号成分の低域成分と
、525/4周辺の信号成分とを比較して525/4周
辺の成分が大きい場合には、斜め間補間を止めて上下間
和の補間を強制的におこなわせることにより、補間動作
の不安定を無くすことができる。
Therefore, when comparing the low frequency component of the signal component in the diagonal direction with the signal component around 525/4, if the component around 525/4 is large, the diagonal interpolation is stopped and the sum of the upper and lower parts is By forcibly performing interpolation, instability of the interpolation operation can be eliminated.

【0041】絵柄適応走査線補間で、斜めの補間を行っ
て特に効果が大きいのは斜め方向にエッジをもつ信号で
ある。斜め方向のエッジ信号は周波数特性上では斜め方
向に低域から高域にかけて周波数成分をもっており、一
般には低域側に多くのエネルギーを持っている。このた
め、補間をしたい斜めのエッジ成分と、525/4付近
の判定ミスを起こしそうな成分とを区別し、必要な成分
のみ斜め間の補間をするようにしている。これにより方
向判定が不安定となるような領域では、斜め補間が中止
され、この部分での判定方向のふらつきにより画面上に
障害が生じるのを防止できる。このシステムには、さら
にまた特徴的な機能が付加されている。
In picture-adaptive scanning line interpolation, diagonal interpolation is particularly effective for signals having edges in the diagonal direction. In terms of frequency characteristics, the edge signal in the diagonal direction has frequency components in the diagonal direction from the low range to the high range, and generally has a lot of energy on the low range side. For this reason, the diagonal edge components to be interpolated are distinguished from the components near 525/4 that are likely to cause a judgment error, and only the necessary components are interpolated between the diagonals. As a result, diagonal interpolation is stopped in areas where direction determination is unstable, and it is possible to prevent disturbances from occurring on the screen due to fluctuations in the determination direction in these areas. This system also has additional distinctive features.

【0042】図14には、第1の水平エッジ検出回路1
06、第2の水平エッジ検出回路107、及び斜め間エ
ッジ検出回路108の内部の構成を示すブロック図を示
している。図において、減算器401には、2−1と2
−4の信号が入力され差分が取られる。これにより水平
高域成分が抽出され、さらに絶対値回路403に入力さ
れて絶対値が取られ、比較器405にて所定値と比較さ
れ、第1の水平エッジ検出信号126が得られる。一方
、減算器406には、3−1と3−4の信号が入力され
差分が取られる。これにより水平高域成分が抽出され、
さらに絶対値回路407に入力されて絶対値が取られ、
比較器409にて所定値と比較され、第2の水平エッジ
検出信号127が得られる。
FIG. 14 shows the first horizontal edge detection circuit 1
06, a block diagram showing the internal configuration of the second horizontal edge detection circuit 107 and the diagonal edge detection circuit 108. In the figure, the subtracter 401 contains 2-1 and 2.
-4 signal is input and the difference is taken. As a result, a horizontal high-frequency component is extracted, further inputted to an absolute value circuit 403 to take an absolute value, and compared with a predetermined value in a comparator 405 to obtain a first horizontal edge detection signal 126. On the other hand, the subtracter 406 receives the signals 3-1 and 3-4 and calculates the difference. This extracts the horizontal high frequency components,
Furthermore, it is input to the absolute value circuit 407 and the absolute value is taken.
A comparator 409 compares it with a predetermined value, and a second horizontal edge detection signal 127 is obtained.

【0043】斜め間エッジ検出108は、直列接続され
たシフトレジスタ411〜416とデ−タセレクタ42
4、及び直列接続されたシフトレジスタ426〜431
とセレクタ439を有する。比較器405の出力は、シ
フトレジスタ411〜416群に入力され、各段の出力
は、セレクタ424に入力されている。比較器409の
出力は、シフトレジスタ426〜431群に入力され、
各段の出力は、セレクタ439に入力されている。セレ
クタ424、439は、先の斜め方向判定回路104か
ら供給されている斜め方向判定信号125により制御さ
れ、斜めの和をとるところの画素の信号がエッジ成分を
持っているかどうかを検出する。つまり、セレクタ42
4、439から組合わせ出力される信号440、441
は、アンド回路442に入力され論理積がとられる。上
のラインと下のラインの画素列間で斜め和をとるべき信
号が、共に水平エッジ成分を持たない場合にのみ第2の
強制上下間和信号128を出力することができる。上の
ラインと下のラインの画素列間で斜め和をとるべき信号
が、共に水平エッジ成分をもつことは、斜めエッジが存
在することである。また、アンド回路442の一方が1
、他方が0ということは共に水平エッジ成分をもたない
ことであり、垂直方向にエッジを持つことである。
The diagonal edge detection 108 uses shift registers 411 to 416 and data selector 42 connected in series.
4, and shift registers 426 to 431 connected in series.
and a selector 439. The output of the comparator 405 is input to a group of shift registers 411 to 416, and the output of each stage is input to a selector 424. The output of the comparator 409 is input to a group of shift registers 426 to 431,
The output of each stage is input to a selector 439. The selectors 424 and 439 are controlled by the diagonal direction determination signal 125 supplied from the diagonal direction determination circuit 104, and detect whether the signal of the pixel for which the diagonal sum is to be calculated has an edge component. In other words, the selector 42
Signals 440 and 441 output in combination from 4 and 439
is input to the AND circuit 442 and logically multiplied. The second forced vertical sum signal 128 can be output only when the signals to be diagonally summed between the pixel columns of the upper and lower lines do not have horizontal edge components. The fact that the signals to be diagonally summed between the pixel columns of the upper line and the lower line both have horizontal edge components means that a diagonal edge exists. Also, one side of the AND circuit 442 is 1
, the other being 0 means that neither has a horizontal edge component, but has an edge in the vertical direction.

【0044】図15(A)、(B)、(C)は、実際の
信号を入力したときに、どのような補間を行うかどうか
を示した図である。図15(A)では斜めのエッジを持
つ信号が、正常に補間ラインで斜め補間処理されている
。同図(B)は1ラインだけ黒の線が乗っている例であ
る(垂直方向にエッジがある)。この場合は、斜め方向
判定信号125は、黒の線の先のほうでは、0Hのライ
ンはずっと白であり画素の相関では白が近いために白で
補間される。このような場合は、画素のレベルは近いも
のの、1Hの信号のエッジ部と0Hの信号の非エッジ部
にて補間が行われるため、視覚上不自然なものとなる。 上述のように第2の強制上下間和信号128により斜め
和をとる画素が共にエッジを持たない場合には、強制的
に上下間和にするようにしている。このためにため、同
図(C)のようになり、不自然な感じがなくなる。図1
5(A)に示したような信号では、共にエッジがとられ
るため、問題なく正常な斜め補間ができる。
FIGS. 15A, 15B, and 15C are diagrams showing what kind of interpolation is performed when an actual signal is input. In FIG. 15A, a signal with diagonal edges is normally subjected to diagonal interpolation processing using an interpolation line. Figure (B) is an example in which only one black line is placed (there is an edge in the vertical direction). In this case, the diagonal direction determination signal 125 is interpolated with white because the 0H line is always white beyond the black line, and the pixel correlation is close to white. In such a case, although the pixel levels are close, interpolation is performed between the edge portion of the 1H signal and the non-edge portion of the 0H signal, resulting in a visually unnatural image. As described above, if the pixels to be diagonally summed by the second forced upper-lower sum signal 128 do not have edges, the upper-lower sum is forcibly performed. For this reason, the image looks like the one shown in FIG. Figure 1
In the signals shown in 5(A), both edges are removed, so normal diagonal interpolation can be performed without any problem.

【0045】上記したようにこの発明は、(1)斜め相
関検出用の斜め差分出力を、サンプリングレートの0.
5クロック分の位相の画素を疑似的に想定してその画素
間の差分信号を作成している。そしてこの情報を傾き判
定の要素として追加しているために、領域判定(傾き決
定)が正確になる。また回路規模も少なくて実現できる
。(2)斜め方向の信号成分の低域成分と、525/4
周辺の信号成分とを比較して525/4周辺の成分が大
きい場合には、斜め間補間を止めて上下間和の補間を強
制的におこなわせることにより、補間動作の不安定を無
くしている。(3)斜め和をとる画素が共にエッジを持
たない場合には、強制的に上下間和をとり補間のために
生じる不自然感を無くしている。
As described above, the present invention provides (1) a diagonal difference output for diagonal correlation detection at a sampling rate of 0.
Pixels having a phase of 5 clocks are assumed in a pseudo manner, and a difference signal between the pixels is created. Since this information is added as an element for tilt determination, area determination (tilt determination) becomes accurate. Moreover, it can be realized with a small circuit scale. (2) Low-frequency components of diagonal signal components and 525/4
If the component around 525/4 is large compared to the surrounding signal components, interpolation between diagonals is stopped and interpolation between the upper and lower sums is forced, thereby eliminating instability in the interpolation operation. . (3) When the pixels for which diagonal summation is to be performed do not have edges, the summation between the upper and lower parts is forcibly performed to eliminate the unnatural feeling caused by interpolation.

【0046】以上のように、この発明は、少ない回路規
模で斜めの相関検出が正確に行われ、不自然な斜め補間
や誤り判定によるちらつきも生じることがなく、効果的
に斜め方向の補間を行い、順次走査変換することによっ
て生じる斜め線のぎざぎざ感をなくしスムーズな映像の
順次走査変換を得ることができる。
As described above, the present invention enables accurate diagonal correlation detection with a small circuit scale, eliminates unnatural diagonal interpolation and flickering due to error determination, and effectively performs diagonal interpolation. By doing this, it is possible to eliminate the jagged appearance of diagonal lines caused by progressive scan conversion and obtain smooth progressive scan conversion of images.

【0047】なおこの発明は、上記(1)(2)、(3
)に述べた特徴ある機能のすべてをの同時にもつ必要は
なく、いずれか1つでもシステムに適用すればそれなり
の十分な効果を得るものである。また、各図2に示した
回路の機能については各種の変形実施例が可能であり、
利用する画素の数はこれに限定されるものではなく、傾
き0.5に限らず1.5、2.5などの各種の設定も可
能である。さらにまた、図11に示した誤判定防止検出
回路105の構成例や利用する画素数もこれに限定され
るものではない。また図14に示した回路構成について
も同様である。
[0047] This invention also applies to the above (1), (2), and (3).
) It is not necessary to have all of the characteristic functions mentioned above at the same time, and if any one of them is applied to the system, sufficient effects can be obtained. Furthermore, various modified embodiments are possible for the functions of the circuits shown in each FIG.
The number of pixels to be used is not limited to this, and the slope is not limited to 0.5, but various settings such as 1.5, 2.5, etc. are also possible. Furthermore, the configuration example of the misjudgment prevention detection circuit 105 shown in FIG. 11 and the number of pixels used are not limited to these. The same applies to the circuit configuration shown in FIG.

【0048】[0048]

【発明の効果】以上説明したようにこの発明は、入力さ
れる映像信号の絵柄に適応し、走査線補間を行う画素を
斜め方向に切換えることにより、従来問題となっていた
斜めエッジのぎざぎざ感、垂直高域成分の劣化を改善す
ることができる。
Effects of the Invention As explained above, the present invention adapts to the image pattern of the input video signal and switches the pixels that perform scanning line interpolation in the diagonal direction, thereby solving the problem of the jagged appearance of diagonal edges, which has been a problem in the past. , it is possible to improve the deterioration of vertical high frequency components.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】この発明の一実施例を示すブロック図。FIG. 1 is a block diagram showing one embodiment of the present invention.

【図2】図1の回路の一部を詳しく示す回路図。FIG. 2 is a circuit diagram showing a part of the circuit of FIG. 1 in detail.

【図3】図1の回路が画素間差分を得るときの動作を説
明するために示した説明図。
FIG. 3 is an explanatory diagram shown to explain the operation when the circuit in FIG. 1 obtains an inter-pixel difference.

【図4】図1の斜め差分回路の特性を示す図。FIG. 4 is a diagram showing the characteristics of the diagonal differential circuit in FIG. 1;

【図5】図1の斜め方向判定回路の動作を説明するため
に示した判定動作説明図。
FIG. 5 is a determination operation explanatory diagram shown to explain the operation of the diagonal direction determination circuit in FIG. 1;

【図6】図1の斜め方向判定回路の第1ステップにおけ
る判定領域を示す説明図。
FIG. 6 is an explanatory diagram showing a determination area in a first step of the diagonal direction determination circuit in FIG. 1;

【図7】図1の斜め方向判定回路の第2ステップにおけ
る判定領域を示す説明図。
FIG. 7 is an explanatory diagram showing a determination area in a second step of the diagonal direction determination circuit in FIG. 1;

【図8】図1の斜め方向判定回路の第3ステップにおけ
る判定領域を示す説明図。
FIG. 8 is an explanatory diagram showing a determination area in a third step of the diagonal direction determination circuit of FIG. 1;

【図9】図1の斜め方向判定回路の第4ステップにおけ
る判定領域を示す説明図。
FIG. 9 is an explanatory diagram showing a determination area in a fourth step of the diagonal direction determination circuit in FIG. 1;

【図10】図1の斜め方向判定回路の第5ステップにお
ける判定領域を示す説明図。
FIG. 10 is an explanatory diagram showing a determination area in a fifth step of the diagonal direction determination circuit of FIG. 1;

【図11】図1の誤判定防止検出回路の具体例を示す回
路図。
FIG. 11 is a circuit diagram showing a specific example of the detection circuit for preventing erroneous determination shown in FIG. 1;

【図12】図1の誤判定防止検出回路の動作を説明する
ために示した周波数特性図。
FIG. 12 is a frequency characteristic diagram shown to explain the operation of the false determination prevention detection circuit of FIG. 1;

【図13】同じく図1の誤判定防止検出回路の動作を説
明するために示した周波数特性図。
13 is a frequency characteristic diagram shown for explaining the operation of the false determination prevention detection circuit shown in FIG. 1; FIG.

【図14】図1の水平エッジ検出回路および斜め間エッ
ジ検出回路の具体例を示す回路図。
14 is a circuit diagram showing a specific example of the horizontal edge detection circuit and diagonal edge detection circuit of FIG. 1. FIG.

【図15】図14の回路の動作を説明するために画素配
列例を模式的に示す説明図。
FIG. 15 is an explanatory diagram schematically showing an example of a pixel arrangement for explaining the operation of the circuit shown in FIG. 14;

【符号の説明】[Explanation of symbols]

101、102…遅延回路、103…斜め差分回路、1
04…斜め方向判定回路、105…誤判定防止検出回路
、106、107…水平エッジ検出回路、108…斜め
間エッジ検出回路、109…強制上下間和回路、110
…斜め和回路。
101, 102...delay circuit, 103...diagonal differential circuit, 1
04...Diagonal direction determination circuit, 105... Misjudgment prevention detection circuit, 106, 107... Horizontal edge detection circuit, 108... Diagonal edge detection circuit, 109... Forced upper and lower sum circuit, 110
...diagonal sum circuit.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】所定のクロック信号及び量子化ビット数で
サンプリングされたデジタル映像信号を入力とし、前記
クロック信号のレートで遅延する2n+1個(nは自然
数)のタップをもち、各タップに第1の遅延信号列を出
力する第1の遅延回路と、前記デジタル映像信号のm水
平期間遅延信号(mは自然数)を入力とし、前記クロッ
ク信号のレートで遅延する2n+1個のタップをもち、
各タップに第2の遅延信号列を出力する第2の遅延回路
と、前記第1の遅延信号列と前記第2の遅延信号列を入
力とし、上下方向及び斜め方向に対応する画素間の各絶
対値差分信号を得る差分手段と、この差分手段から得ら
れた各絶対値差分信号を比較して最も相関の強い対応画
素を判定する判定手段と、この判定手段の判定結果を用
い、前記第1、第2の遅延信号列のうち前記判定結果に
対応する画素同志の和の平均を取り補間信号を得る補間
手段とを具備した走査線補間装置において、前記差分手
段は、前記判定手段における相関判定精度を向上するた
めに、あるタップ間の差分信号と他のタップ間の差分信
号を加算した信号を得、この信号をサンプリングレート
の0.5クロック分の位相の画素を疑似的に想定した画
素間の差分信号とし、前記判定手段に相関判定要素とし
て追加する手段を具備したことを特徴とする走査線補間
装置。
1. A digital video signal sampled with a predetermined clock signal and a number of quantization bits is input, and has 2n+1 taps (n is a natural number) that are delayed at the rate of the clock signal, and each tap has a first a first delay circuit that outputs a delayed signal sequence of , and 2n+1 taps that receive an m horizontal period delay signal (m is a natural number) of the digital video signal and delay at the rate of the clock signal;
a second delay circuit that outputs a second delay signal train to each tap; a second delay circuit that receives the first delay signal train and the second delay signal train; a difference means for obtaining an absolute value difference signal; a determination means for comparing each absolute value difference signal obtained from the difference means to determine the corresponding pixel with the strongest correlation; 1. In a scanning line interpolation device comprising an interpolation means for obtaining an interpolation signal by averaging the sum of pixels corresponding to the determination result in the second delayed signal sequence, the difference means calculates the correlation in the determination means. In order to improve the judgment accuracy, a signal was obtained by adding the difference signal between one tap and the difference signal between other taps, and this signal was pseudo-assumed to be a pixel with a phase of 0.5 clocks of the sampling rate. A scanning line interpolation device characterized by comprising means for adding a differential signal between pixels to the determining means as a correlation determining element.
【請求項2】所定のクロック信号及び量子化ビット数で
サンプリングされたデジタル映像信号を入力とし、前記
クロック信号のレートで遅延する2n+1個(nは自然
数)のタップをもち第1の遅延信号列X(−n)〜X(
n)を出力する第1の遅延回路と、前記デジタル映像信
号の1水平期間遅延信号を入力とし、前記クロック信号
のレートで遅延する2n+1個のタップをもつ第2の遅
延信号列Y(−n)〜Y(n)を出力する第2の遅延回
路と、前記第1の遅延信号列と前記第2の遅延信号列を
入力とし、 の式で示される演算を行い、2n+1個のそれぞれの差
分絶対値を出力する第1の差分絶対値演算手段と、前記
第1の遅延信号列と前記第2の遅延信号列を入力とし|
X(1)+X((0)−Y(−1)−Y(0)|の式で
示される演算を行う第2の差分絶対値演算手段と、前記
第1の遅延信号列と前記第2の遅延信号列を入力とし |X(−1)+X((0)−Y(1)−Y(0)|の式
で示される演算を行う第3の差分絶対値演算手段と、前
記第1の差分絶対値演算手段の出力と前記第2の差分絶
対値演算手段の出力と前記第3の差分絶対値演算手段の
出力を入力とし、−nからnまでの画像相関判定出力G
に従い前記第1の遅延信号列と前記第2の遅延信号列に
対し、 (X(G)+Y(−G)/2 の演算を行い走査線補間信号を発生する補間信号発生手
段とを具備したことを特徴とする走査線補間装置。
2. A first delayed signal train having 2n+1 taps (n is a natural number) which inputs a digital video signal sampled with a predetermined clock signal and the number of quantization bits and delays at the rate of the clock signal. X(-n)~X(
n), and a second delay signal sequence Y(-n ) to Y(n), and inputs the first delayed signal string and the second delayed signal string, performs the calculation shown by the formula, and calculates 2n+1 differences between each of them. a first absolute difference calculation means that outputs an absolute value; the first delayed signal string and the second delayed signal string are input; |
a second absolute difference calculation means for performing an operation represented by the formula: X(1)+X((0)-Y(-1)-Y(0)|; a third absolute difference calculation means for inputting the delayed signal sequence |X(-1)+X((0)-Y(1)-Y(0)|); The output of the absolute difference calculation means, the output of the second absolute value calculation means, and the output of the third absolute difference calculation means are input, and image correlation determination output G from -n to n
Accordingly, the apparatus further comprises interpolation signal generating means for generating a scanning line interpolation signal by performing the calculation of (X(G)+Y(-G)/2) on the first delayed signal string and the second delayed signal string. A scanning line interpolation device characterized by:
【請求項3】所定のクロック信号及び量子化ビット数で
サンプリングされたデジタル映像信号を入力とし、前記
クロック信号のレートで遅延する2n+1個(nは自然
数)のタップをもち第1の遅延信号列X(−n)〜X(
n)を出力する第1の遅延回路と、前記デジタル映像信
号の1水平期間遅延信号を入力とし前記クロック信号の
レートで遅延する2n+1個のタップをもち第2の遅延
信号列Y(−n)〜Y(n)を出力する第2の遅延回路
と、前記第1の遅延信号列と第2の遅延信号列を入力と
し、画像の相関方向判定を行い−nからnまでの画像相
関判定信号Gを出力する画像相関判定回路と、前記第1
の遅延信号列と前記第2の遅延信号列を入力とし、  
||X(m)−Y(−m)|−|X(−m)−Y(m)
||の式で示される演算を行う第1の演算手段と、前記
第1の遅延信号列と前記第2の遅延信号列を入力とし、
  ||X(m)+Y(−m)|−|X(−m)+Y(
m)||の式で示される演算を行う第2の演算手段と、
前記第1の演算手段の出力と前記第2の演算手段の出力
を比較し前記第1の演算手段の出力の方が小さい場合に
は対応画素の加算方向信号Gとして傾き0を出力し、そ
れ以外の場合には画像相関判定信号として加算方向信号
Gを出力する手段と、加算方向信号Gに対応した前記第
1の遅延信号列と前記第2の遅延信号列の信号に対して
(X(G)+Y(−G))/2 の演算を行い走査線補間信号を発生する補間信号発生手
段とを具備したことを特徴とする走査線補間装置。
3. A first delayed signal train having 2n+1 taps (n is a natural number) that receives a digital video signal sampled with a predetermined clock signal and a number of quantization bits as input, and is delayed at the rate of the clock signal. X(-n)~X(
a second delay signal sequence Y(-n) having 2n+1 taps which input the one horizontal period delay signal of the digital video signal and delay it at the rate of the clock signal; A second delay circuit that outputs ~Y(n), receives the first delayed signal train and the second delayed signal train, determines the correlation direction of the image, and generates an image correlation determination signal from -n to n. an image correlation determination circuit that outputs G;
input the delayed signal train and the second delayed signal train,
||X(m)-Y(-m)|-|X(-m)-Y(m)
a first arithmetic means that performs an operation represented by the formula ||; inputs the first delayed signal string and the second delayed signal string;
||X(m)+Y(-m)|-|X(-m)+Y(
m) a second calculation means that performs the calculation represented by the formula ||;
The output of the first calculation means and the output of the second calculation means are compared, and if the output of the first calculation means is smaller, a slope of 0 is output as the addition direction signal G of the corresponding pixel; In other cases, a means for outputting an addition direction signal G as an image correlation determination signal, and a means for outputting an addition direction signal G as an image correlation determination signal, and (X( 1. A scanning line interpolation device comprising: interpolation signal generating means for generating a scanning line interpolation signal by performing the calculation of G)+Y(-G))/2.
【請求項4】所定のクロック信号及び量子化ビット数で
サンプリングされたデジタル映像信号を入力とし、前記
クロック信号のレートで遅延する2n+1個(nは自然
数)のタップをもち第1の遅延信号列X(−n)〜X(
n)を出力する第1の遅延回路と、前記デジタル映像信
号の1水平期間遅延信号を入力とし前記クロック信号の
レートで遅延する2n+1個のタップをもち第2の遅延
信号列Y(−n)〜Y(n)を出力する第2の遅延回路
と、前記第1の遅延信号列と前記第2の遅延信号列を入
力とし画像の相関方向判定を行い−nからnまでの画像
相関判定を行い加算方向信号Gを出力する画像相関判定
回路と、前記デジタル映像信号から水平方向のエッジ成
分を検出する第1のエッジ検出回路と、前記1水平期間
遅延信号から水平方向のエッジ成分を検出する第2のエ
ッジ検出回路と、前記第1のエッジ検出回路の出力と前
記第2のエッジ検出回路の出力と前記加算方向信号Gを
入力とし、対応するX(G)の画素及びY(−G)の画
素に共にエッジ成分が存在するかどうかを検出する斜め
エッジ判定回路と、前記斜めエッジ判定回路の出力が得
られなかった場合には加算方向信号Gに傾き0を出力し
、得られた場合には画像相関判定信号として加算方向信
号Gを出力する強制手段と、前記強制手段からの画像相
関判定信号に従い対応する前記第1の遅延信号列と前記
第2の遅延信号列に対し、 (X(G)+Y(−G))/2 の演算を行い走査線補間信号を発生する補間信号発生手
段とを具備したことを特徴とする走査線補間装置。
4. A first delayed signal sequence that receives as input a digital video signal sampled with a predetermined clock signal and the number of quantization bits, and has 2n+1 taps (n is a natural number) that is delayed at the rate of the clock signal. X(-n)~X(
a second delay signal sequence Y(-n) having 2n+1 taps which input the one horizontal period delay signal of the digital video signal and delay it at the rate of the clock signal; A second delay circuit outputting ~Y(n), and inputting the first delayed signal sequence and the second delayed signal sequence, determine the correlation direction of the image, and perform image correlation determination from -n to n. an image correlation determination circuit that outputs an addition direction signal G; a first edge detection circuit that detects a horizontal edge component from the digital video signal; and a first edge detection circuit that detects a horizontal edge component from the one horizontal period delayed signal. A second edge detection circuit, the output of the first edge detection circuit, the output of the second edge detection circuit, and the addition direction signal G are input, and the corresponding pixels of X(G) and Y(-G ), and if an output from the diagonal edge determination circuit cannot be obtained, outputs a slope of 0 to the addition direction signal G. ( 1. A scanning line interpolation device comprising: interpolation signal generating means for performing the calculation of X(G)+Y(-G))/2 and generating a scanning line interpolation signal.
JP3140217A 1991-06-12 1991-06-12 Scanning line interpolation device Pending JPH04364685A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3140217A JPH04364685A (en) 1991-06-12 1991-06-12 Scanning line interpolation device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3140217A JPH04364685A (en) 1991-06-12 1991-06-12 Scanning line interpolation device

Publications (1)

Publication Number Publication Date
JPH04364685A true JPH04364685A (en) 1992-12-17

Family

ID=15263641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3140217A Pending JPH04364685A (en) 1991-06-12 1991-06-12 Scanning line interpolation device

Country Status (1)

Country Link
JP (1) JPH04364685A (en)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5742348A (en) * 1994-03-15 1998-04-21 Matsushita Electric Industrial Co., Ltd. Spatial frequency adaptive field--interpolation method and apparatus therefor
US5796437A (en) * 1994-12-09 1998-08-18 Matsushita Electric Industrial Co., Ltd. Progressive scanning conversion apparatus
WO2001017243A1 (en) * 1999-08-31 2001-03-08 Sharp Kabushiki Kaisha Image interpolation system and image interpoloation method
WO2001056282A1 (en) * 2000-01-28 2001-08-02 Fujitsu General Limited Scanning conversion circuit
WO2002051143A1 (en) * 2000-12-14 2002-06-27 Matsushita Electric Industrial Co., Ltd. Scanning line interpolating device
JP2004215266A (en) * 2002-12-26 2004-07-29 Samsung Electronics Co Ltd Device for improving reproduction quality of video and its method
JP2007060512A (en) * 2005-08-26 2007-03-08 Pioneer Electronic Corp Scanning line interpolating circuit, scanning line interpolating method used therein, and image displaying apparatus
US7242819B2 (en) 2002-12-13 2007-07-10 Trident Microsystems, Inc. Method and system for advanced edge-adaptive interpolation for interlace-to-progressive conversion
KR100751646B1 (en) * 2000-12-22 2007-08-22 마츠시타 덴끼 산교 가부시키가이샤 Interpolation apparatus, and video signal processing apparatus including the same
JP2008124909A (en) * 2006-11-14 2008-05-29 Matsushita Electric Ind Co Ltd Scanning line interpolation device and scanning line interpolation method
JP2008182362A (en) * 2007-01-23 2008-08-07 Sharp Corp Scanning line interpolation device
JP2008182725A (en) * 2000-12-14 2008-08-07 Matsushita Electric Ind Co Ltd Pixel interpolating circuit and pixel interpolating method
JP2008263256A (en) * 2007-04-10 2008-10-30 Sony Corp Interpolation signal generating circuit, interpolation signal generation method, program, and video signal processor
JP2010515381A (en) * 2006-12-27 2010-05-06 インテル・コーポレーション Method and apparatus for angularly oriented spatial deinterlacer
JP2010522485A (en) * 2007-03-19 2010-07-01 株式会社ソニー・コンピュータエンタテインメント Method and apparatus for upscaling video
JP2014192659A (en) * 2013-03-27 2014-10-06 Yutaka Yamamoto Image data processing method and image data processing device
US9536461B2 (en) 2014-07-01 2017-01-03 Sony Interactive Entertainment Inc. Method and system for use in uprendering multimedia content

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5742348A (en) * 1994-03-15 1998-04-21 Matsushita Electric Industrial Co., Ltd. Spatial frequency adaptive field--interpolation method and apparatus therefor
US5796437A (en) * 1994-12-09 1998-08-18 Matsushita Electric Industrial Co., Ltd. Progressive scanning conversion apparatus
US5886745A (en) * 1994-12-09 1999-03-23 Matsushita Electric Industrial Co., Ltd. Progressive scanning conversion apparatus
WO2001017243A1 (en) * 1999-08-31 2001-03-08 Sharp Kabushiki Kaisha Image interpolation system and image interpoloation method
US6980254B1 (en) 1999-08-31 2005-12-27 Sharp Kabushiki Kaisha Image interpolation system and image interpolation method
WO2001056282A1 (en) * 2000-01-28 2001-08-02 Fujitsu General Limited Scanning conversion circuit
US7092032B1 (en) 2000-01-28 2006-08-15 Fujitsu General Limited Scanning conversion circuit
WO2002051143A1 (en) * 2000-12-14 2002-06-27 Matsushita Electric Industrial Co., Ltd. Scanning line interpolating device
JP2002185934A (en) * 2000-12-14 2002-06-28 Matsushita Electric Ind Co Ltd Scanning line interpolation device
JP2008182725A (en) * 2000-12-14 2008-08-07 Matsushita Electric Ind Co Ltd Pixel interpolating circuit and pixel interpolating method
US6801221B2 (en) 2000-12-14 2004-10-05 Matsushita Electric Industrial Co., Ltd. Scanning line interpolating device
KR100751646B1 (en) * 2000-12-22 2007-08-22 마츠시타 덴끼 산교 가부시키가이샤 Interpolation apparatus, and video signal processing apparatus including the same
US7242819B2 (en) 2002-12-13 2007-07-10 Trident Microsystems, Inc. Method and system for advanced edge-adaptive interpolation for interlace-to-progressive conversion
US7697790B2 (en) 2002-12-26 2010-04-13 Samsung Electronics Co., Ltd. Apparatus and method for enhancing quality of reproduced image
JP4524104B2 (en) * 2002-12-26 2010-08-11 三星電子株式会社 Apparatus and method for improving reproduction quality of video
JP2004215266A (en) * 2002-12-26 2004-07-29 Samsung Electronics Co Ltd Device for improving reproduction quality of video and its method
JP2007060512A (en) * 2005-08-26 2007-03-08 Pioneer Electronic Corp Scanning line interpolating circuit, scanning line interpolating method used therein, and image displaying apparatus
JP2008124909A (en) * 2006-11-14 2008-05-29 Matsushita Electric Ind Co Ltd Scanning line interpolation device and scanning line interpolation method
JP2010515381A (en) * 2006-12-27 2010-05-06 インテル・コーポレーション Method and apparatus for angularly oriented spatial deinterlacer
JP2008182362A (en) * 2007-01-23 2008-08-07 Sharp Corp Scanning line interpolation device
JP2010522485A (en) * 2007-03-19 2010-07-01 株式会社ソニー・コンピュータエンタテインメント Method and apparatus for upscaling video
US8717502B2 (en) 2007-03-19 2014-05-06 Sony Computer Entertainment Inc. Methods and apparatuses for upscaling video
US9215403B2 (en) 2007-03-19 2015-12-15 Sony Computer Entertainment Inc. Methods and apparatuses for upscaling video
JP2008263256A (en) * 2007-04-10 2008-10-30 Sony Corp Interpolation signal generating circuit, interpolation signal generation method, program, and video signal processor
JP2014192659A (en) * 2013-03-27 2014-10-06 Yutaka Yamamoto Image data processing method and image data processing device
US9536461B2 (en) 2014-07-01 2017-01-03 Sony Interactive Entertainment Inc. Method and system for use in uprendering multimedia content

Similar Documents

Publication Publication Date Title
JPH04364685A (en) Scanning line interpolation device
EP0393906B1 (en) Video signal interpolation
EP0348207A2 (en) Image motion vector detecting apparatus
KR19990031433A (en) Scan converter circuit
JP3960258B2 (en) Signal processing apparatus and signal processing method
US4924315A (en) Video signal processing system
US4953032A (en) Motion signal generating circuit for use in a television receiver
JPH06350881A (en) Movement detecting circuit and noise reducing circuit
US5635990A (en) Apparatus for cancelling noise and improving details of images
JPS6149581A (en) Video signal processor
JPH0662283A (en) Noise reduction system for video signal
JP3286120B2 (en) Noise removal circuit
KR20010022228A (en) Contour emphasizing circuit
JP2732644B2 (en) Correlation judgment circuit
JP2658625B2 (en) Interpolation signal generation circuit
JPH07222161A (en) Circuit and method for detecting motion based on space information
JPH06315104A (en) Filter circuit
JPH06311488A (en) Scanning line converter
KR100311472B1 (en) Apparatus for image data interpolating and method for the same
KR0156940B1 (en) Noise or vertical correlation diagram detecting circuit
JP2623328B2 (en) Noise reduction circuit
JPH0455030B2 (en)
KR100234307B1 (en) Text proserving video format conversion for internet TV
JP4681288B2 (en) Y / C separation circuit
JP3158781B2 (en) Noise reduction device