JPH04357705A - Ｆｅｔ電力増幅器 - Google Patents
Ｆｅｔ電力増幅器Info
- Publication number
- JPH04357705A JPH04357705A JP15743891A JP15743891A JPH04357705A JP H04357705 A JPH04357705 A JP H04357705A JP 15743891 A JP15743891 A JP 15743891A JP 15743891 A JP15743891 A JP 15743891A JP H04357705 A JPH04357705 A JP H04357705A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- transistor
- voltage
- gate
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 241001125929 Trisopterus luscus Species 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はＦＥＴ 電力増幅器、た
とえば自動車電話機や携帯電話機におけるＦＥＴ 電力
増幅器、とくにその調整回路に関するものである。
とえば自動車電話機や携帯電話機におけるＦＥＴ 電力
増幅器、とくにその調整回路に関するものである。
【０００２】
【従来の技術】自動車電話機や携帯電話機には従来、小
信号用の前段増幅器とこれに続く高出力用の後段増幅器
の２段の増幅回路からなるＦＥＴ 電力増幅器が用いら
れている。前段増幅器は、小信号用のため、自己バイア
スされそのバイアス回路も含めてモノリシックに集積さ
れる。しかし後段増幅器は高出力用であるため固定バイ
アスをとらざるを得ず、したがって同じモノリシック集
積回路に形成できなかった。
信号用の前段増幅器とこれに続く高出力用の後段増幅器
の２段の増幅回路からなるＦＥＴ 電力増幅器が用いら
れている。前段増幅器は、小信号用のため、自己バイア
スされそのバイアス回路も含めてモノリシックに集積さ
れる。しかし後段増幅器は高出力用であるため固定バイ
アスをとらざるを得ず、したがって同じモノリシック集
積回路に形成できなかった。
【０００３】図３にこのような従来の電力増幅器の回路
例を示す。これはＧａＡｓ−ＦＥＴによる２段の増幅回
路を有する電力増幅器である。本例で前段増幅器のトラ
ンジスタＱ１は自己バイアス、後段増幅器のトランジス
タＱ２が固定バイアス法でバイアス電圧が印加されてい
る。バイアスの設定は前段トランジスタＱ１および後段
トランジスタＱ２のピンチオフ電圧Ｖｐの値に適合した
電圧値に、本回路例においてはそれぞれ抵抗器Ｒｓおよ
びＲ１、Ｒ２の設定で行なう。トランジスタＱ１は前段
増幅回路を構成し小信号用ＦＥＴ であるため、通常、
ＦＥＴ チップ内に抵抗Ｒｓを導入したモノリシックＦ
ＥＴ として実現される。しかしトランジスタＱ２は同
Ｑ１と異なり高出力用ＦＥＴ であるため、ドレイン・
ソース間電流Ｉｄｓ 値が大きく、製造技術的制約によ
りモノリシック化および自己バイアス法を採用できず、
現状ではハイブリッド回路および固定バイアス法によら
ざるを得ない。
例を示す。これはＧａＡｓ−ＦＥＴによる２段の増幅回
路を有する電力増幅器である。本例で前段増幅器のトラ
ンジスタＱ１は自己バイアス、後段増幅器のトランジス
タＱ２が固定バイアス法でバイアス電圧が印加されてい
る。バイアスの設定は前段トランジスタＱ１および後段
トランジスタＱ２のピンチオフ電圧Ｖｐの値に適合した
電圧値に、本回路例においてはそれぞれ抵抗器Ｒｓおよ
びＲ１、Ｒ２の設定で行なう。トランジスタＱ１は前段
増幅回路を構成し小信号用ＦＥＴ であるため、通常、
ＦＥＴ チップ内に抵抗Ｒｓを導入したモノリシックＦ
ＥＴ として実現される。しかしトランジスタＱ２は同
Ｑ１と異なり高出力用ＦＥＴ であるため、ドレイン・
ソース間電流Ｉｄｓ 値が大きく、製造技術的制約によ
りモノリシック化および自己バイアス法を採用できず、
現状ではハイブリッド回路および固定バイアス法によら
ざるを得ない。
【０００４】固定バイアス法とは図示のように、抵抗器
Ｒ１およびＲ２の電圧分割により、ＦＥＴのピンチオフ
電圧Ｖｐ値に適合するゲート・ソース間電圧Ｖｇｓ を
調整印加する手法を言う。従来、この固定バイアス法に
おける抵抗器Ｒ１およびＲ２は固定抵抗器、例えばチッ
プ抵抗器を用いていた。
Ｒ１およびＲ２の電圧分割により、ＦＥＴのピンチオフ
電圧Ｖｐ値に適合するゲート・ソース間電圧Ｖｇｓ を
調整印加する手法を言う。従来、この固定バイアス法に
おける抵抗器Ｒ１およびＲ２は固定抵抗器、例えばチッ
プ抵抗器を用いていた。
【０００５】
【発明が解決しようとする課題】しかしこの特定の従来
例では、ＦＥＴ Ｑ２のドレイン・ソース間電流Ｉｄｓ
が３ｍＡ の場合におけるピンチオフ電圧Ｖｐの規格
値は、図２に示すごとく−２．５〜−３．５Ｖ であり
、ＦＥＴ の「Ｖｇｓ−Ｉｄｓ 特性」が高感度である
ため、同一抵抗値で設定したゲート・ソース間電圧Ｖｇ
ｓ に対して、入力信号Ｐｉが０Ｖの場合のドレイン・
ソース間電流Ｉｄｓ ｏｆｆ （以後「無入力信号時ド
レイン・ソース間電流」という）の値のバラツキが大き
くなり、規格外製品が大量に発生するという問題点があ
った。例えば従来技術の状態でゲート・ソース間電圧Ｖ
ｇｓ を −２．１Ｖに設定すると、図２に示すごとく
ＦＥＴ の特性のバラツキのため無入力信号時ドレイン
・ソース間電流Ｉｄｓ ｏｆｆの値は １５０〜４００
ｍＡ となる。
例では、ＦＥＴ Ｑ２のドレイン・ソース間電流Ｉｄｓ
が３ｍＡ の場合におけるピンチオフ電圧Ｖｐの規格
値は、図２に示すごとく−２．５〜−３．５Ｖ であり
、ＦＥＴ の「Ｖｇｓ−Ｉｄｓ 特性」が高感度である
ため、同一抵抗値で設定したゲート・ソース間電圧Ｖｇ
ｓ に対して、入力信号Ｐｉが０Ｖの場合のドレイン・
ソース間電流Ｉｄｓ ｏｆｆ （以後「無入力信号時ド
レイン・ソース間電流」という）の値のバラツキが大き
くなり、規格外製品が大量に発生するという問題点があ
った。例えば従来技術の状態でゲート・ソース間電圧Ｖ
ｇｓ を −２．１Ｖに設定すると、図２に示すごとく
ＦＥＴ の特性のバラツキのため無入力信号時ドレイン
・ソース間電流Ｉｄｓ ｏｆｆの値は １５０〜４００
ｍＡ となる。
【０００６】ＦＥＴ 電力増幅器のＩｄｓ ｏｆｆ 電
流値が大きな場合、携帯電話機の送信または受信信号待
機中のパワーコントロール使用時にも大きな損失電流が
流れ、装置の消費電力が大きくなり、通話時間の大幅な
低下、バッテリ寿命の短縮等、種々な問題を生じさせる
こととなる。 このため装置の回路設計、機器調整における消費電流管
理は装置の性能管理上、重要な問題である。
流値が大きな場合、携帯電話機の送信または受信信号待
機中のパワーコントロール使用時にも大きな損失電流が
流れ、装置の消費電力が大きくなり、通話時間の大幅な
低下、バッテリ寿命の短縮等、種々な問題を生じさせる
こととなる。 このため装置の回路設計、機器調整における消費電流管
理は装置の性能管理上、重要な問題である。
【０００７】本発明はこのような従来技術の欠点を解消
し、高出力増幅段ＦＥＴ の無入力信号時ドレイン・ソ
ース電流Ｉｄｓ ｏｆｆ 特性のバラツキを圧縮し、同
特性の優れた電力増幅器を提供することを目的とする。
し、高出力増幅段ＦＥＴ の無入力信号時ドレイン・ソ
ース電流Ｉｄｓ ｏｆｆ 特性のバラツキを圧縮し、同
特性の優れた電力増幅器を提供することを目的とする。
【０００８】
【課題を解決するための手段】従来生じていた上述の問
題点を解決するため、ＦＥＴ 電力増幅器の電力増幅段
のトランジスタの固定バイアス電圧を作成する２本の分
圧抵抗器のうち１本を可変抵抗器とする。この可変抵抗
器の抵抗値調整により、同トランジスタに印加するゲー
ト・ソース間電圧値を個々のトランジスタ固有のピンチ
オフ電圧値に適合した電圧値とする。
題点を解決するため、ＦＥＴ 電力増幅器の電力増幅段
のトランジスタの固定バイアス電圧を作成する２本の分
圧抵抗器のうち１本を可変抵抗器とする。この可変抵抗
器の抵抗値調整により、同トランジスタに印加するゲー
ト・ソース間電圧値を個々のトランジスタ固有のピンチ
オフ電圧値に適合した電圧値とする。
【０００９】
【作用】上述の手段によれば、個々のトランジスタに大
きな特性上の相違がある場合にも、それぞれの電力増幅
器ごとに、最適なＩｄｓ ｏｆｆ 特性となるゲート・
ソース間電圧値を容易に設定できる。
きな特性上の相違がある場合にも、それぞれの電力増幅
器ごとに、最適なＩｄｓ ｏｆｆ 特性となるゲート・
ソース間電圧値を容易に設定できる。
【００１０】
【実施例】次に添付図面を参照して本発明による電力増
幅器の実施例を詳細に説明する。
幅器の実施例を詳細に説明する。
【００１１】図１は本発明の一実施例を示す回路図であ
る。同図に示す電力増幅器は、たとえば自動車電話機や
携帯電話機などの移動体電話機に適用され、２つのトラ
ンジスタＱ１およびＱ２を有する。両トランジスタＱ１
およびＱ２はＧａＡｓ−ＦＥＴであり、トランジスタＱ
１は前段増幅器を形成し小信号を、同Ｑ２は後段増幅器
を形成して大信号をそれぞれ扱う。各増幅器は回路要素
Ｆ１〜Ｆ６によって信号波形の整形・整合等を行う。ト
ランジスタＱ１のソース１０には抵抗器Ｒｓの一端が接
続されている。抵抗器Ｒｓは、その他端が接地され、前
段増幅器のバイアス電圧を設定する自己バイアス回路を
形成している。
る。同図に示す電力増幅器は、たとえば自動車電話機や
携帯電話機などの移動体電話機に適用され、２つのトラ
ンジスタＱ１およびＱ２を有する。両トランジスタＱ１
およびＱ２はＧａＡｓ−ＦＥＴであり、トランジスタＱ
１は前段増幅器を形成し小信号を、同Ｑ２は後段増幅器
を形成して大信号をそれぞれ扱う。各増幅器は回路要素
Ｆ１〜Ｆ６によって信号波形の整形・整合等を行う。ト
ランジスタＱ１のソース１０には抵抗器Ｒｓの一端が接
続されている。抵抗器Ｒｓは、その他端が接地され、前
段増幅器のバイアス電圧を設定する自己バイアス回路を
形成している。
【００１２】一方のトランジスタＱ１のドレイン１２は
回路要素Ｆ４を介して他方のトランジスタＱ２のゲート
１４に接続されている。後段のトランジスタＱ２は、そ
のゲート１４に図示のような１対の抵抗器Ｒ１およびＲ
２の直列接続の中点が接続されている。
回路要素Ｆ４を介して他方のトランジスタＱ２のゲート
１４に接続されている。後段のトランジスタＱ２は、そ
のゲート１４に図示のような１対の抵抗器Ｒ１およびＲ
２の直列接続の中点が接続されている。
【００１３】一方の抵抗器Ｒ１は、本実施例では可変抵
抗器であり、その中点１４と反対側の端子２８は基準電
位、たとえば地気に接続されている。他方の抵抗器Ｒ２
は、本実施例では固定抵抗器であり、その他方の端子３
０は電源電圧−Ｖｇ に接続されている。抵抗器Ｒ１，
Ｒ２ は後段増幅器のバイアス電圧を設定する固定バイ
アス回路を形成している。
抗器であり、その中点１４と反対側の端子２８は基準電
位、たとえば地気に接続されている。他方の抵抗器Ｒ２
は、本実施例では固定抵抗器であり、その他方の端子３
０は電源電圧−Ｖｇ に接続されている。抵抗器Ｒ１，
Ｒ２ は後段増幅器のバイアス電圧を設定する固定バイ
アス回路を形成している。
【００１４】両トランジスタＱ１およびＱ２のドレイン
１２および１６は、それぞれ回路要素Ｆ３およびＦ５を
介して電源電圧１８および２０に接続され、それぞれ電
源電圧Ｖｄ１ およびＶｄ２が印加される。また、トラ
ンジスタＱ１のゲート２２は、回路要素Ｆ２を介して入
力端子２４に接続され、同端子２４には入力信号Ｐｉが
入力される。トランジスタＱ２のドレイン１６はまた、
回路要素Ｆ６を通して出力端子２６に接続され、これか
ら出力信号Ｐｏｕｔが出力される。
１２および１６は、それぞれ回路要素Ｆ３およびＦ５を
介して電源電圧１８および２０に接続され、それぞれ電
源電圧Ｖｄ１ およびＶｄ２が印加される。また、トラ
ンジスタＱ１のゲート２２は、回路要素Ｆ２を介して入
力端子２４に接続され、同端子２４には入力信号Ｐｉが
入力される。トランジスタＱ２のドレイン１６はまた、
回路要素Ｆ６を通して出力端子２６に接続され、これか
ら出力信号Ｐｏｕｔが出力される。
【００１５】本回路において印加電圧Ｖｄ１ およびＶ
ｄ２ をそれぞれ５．２Ｖおよび６Ｖとし、無入力信号
時ドレイン・ソース間電流Ｉｄｓ ｏｆｆ が５０〜１
５０ｍＡ の範囲に含まれるように抵抗器Ｒ１を調整す
る。その手順を以下に詳述する。
ｄ２ をそれぞれ５．２Ｖおよび６Ｖとし、無入力信号
時ドレイン・ソース間電流Ｉｄｓ ｏｆｆ が５０〜１
５０ｍＡ の範囲に含まれるように抵抗器Ｒ１を調整す
る。その手順を以下に詳述する。
【００１６】トランジスタＱ２を含む電力増幅器の固定
バイアス回路の印加電圧Ｖｇ、同設定抵抗器Ｒ２の値を
それぞれ下記数値とする。
バイアス回路の印加電圧Ｖｇ、同設定抵抗器Ｒ２の値を
それぞれ下記数値とする。
【００１７】
−Ｖｇ＝−５Ｖ， Ｒ２＝３．６ＫΩ
・・・・・（１）この場合
のゲート・リーク電流値Ｉｇｌ は近似的に下記式によ
って得られる。
・・・・・（１）この場合
のゲート・リーク電流値Ｉｇｌ は近似的に下記式によ
って得られる。
【００１８】
Ｉｇｌ＝Ｖｇ／（Ｒ１＋Ｒ２）
・・・・・（２）上記
調整後のゲート・リーク電流値Ｉｇｌ は、１ｍＡ 以
下となることが経験的に知られている。また抵抗器Ｒ１
の調整は図２の「Ｖｇｓ−Ｉｄｓ 特性」に示すように
、 Ｖｇｓ＝−２．１〜−２．９５Ｖ
・・・・・（３）とな
るよう設定する。またバイアス回路印加電圧Ｖｇとゲー
ト・ソース間電圧Ｖｇｓの関係は次式で表すことができ
る。
・・・・・（２）上記
調整後のゲート・リーク電流値Ｉｇｌ は、１ｍＡ 以
下となることが経験的に知られている。また抵抗器Ｒ１
の調整は図２の「Ｖｇｓ−Ｉｄｓ 特性」に示すように
、 Ｖｇｓ＝−２．１〜−２．９５Ｖ
・・・・・（３）とな
るよう設定する。またバイアス回路印加電圧Ｖｇとゲー
ト・ソース間電圧Ｖｇｓの関係は次式で表すことができ
る。
【００１９】
−Ｖｇｓ＝｛Ｒ１／（Ｒ１＋Ｒ２）｝・（−Ｖ
ｇ） ・・・・・（４）式（
４）と定数（１）および（３）より、−５＝｛Ｒ１／（
Ｒ１＋３６００）｝・（−２．１）−５＝｛Ｒ１／（Ｒ
１＋３６００）｝・（−２．９５）の関係式が成立し、
両式より抵抗器Ｒ１の抵抗値として、２．６ＫΩ〜５．
２ＫΩが求められる。この値より抵抗器Ｒ１は １０Ｋ
Ωのボリューム抵抗器が適当と言える。また抵抗器Ｒ１
は厚膜印刷でも実現可能であり、ドレイン・ソース間電
流Ｉｄｓ を監視しながらのレーザトリミング抵抗値調
整によっても形成できる。
ｇ） ・・・・・（４）式（
４）と定数（１）および（３）より、−５＝｛Ｒ１／（
Ｒ１＋３６００）｝・（−２．１）−５＝｛Ｒ１／（Ｒ
１＋３６００）｝・（−２．９５）の関係式が成立し、
両式より抵抗器Ｒ１の抵抗値として、２．６ＫΩ〜５．
２ＫΩが求められる。この値より抵抗器Ｒ１は １０Ｋ
Ωのボリューム抵抗器が適当と言える。また抵抗器Ｒ１
は厚膜印刷でも実現可能であり、ドレイン・ソース間電
流Ｉｄｓ を監視しながらのレーザトリミング抵抗値調
整によっても形成できる。
【００２０】
【発明の効果】このように本発明によれば、簡単な回路
構成および調整により、電力増幅器の製造の際、その高
出力増幅段ＦＥＴ の無入力信号時ドレイン・ソース間
電流Ｉｄｓ ｏｆｆ の値の管理が容易に行える。この
ため、特性のバラツキが小さく高効率電力増幅器の量産
が可能となり、製造工程の直行率が大幅に改善される。 さらに携帯電話機や自動車電話機の消費電力の低減、通
話許容時間の拡大、バッテリ寿命の長期化等の効果を生
じる。
構成および調整により、電力増幅器の製造の際、その高
出力増幅段ＦＥＴ の無入力信号時ドレイン・ソース間
電流Ｉｄｓ ｏｆｆ の値の管理が容易に行える。この
ため、特性のバラツキが小さく高効率電力増幅器の量産
が可能となり、製造工程の直行率が大幅に改善される。 さらに携帯電話機や自動車電話機の消費電力の低減、通
話許容時間の拡大、バッテリ寿命の長期化等の効果を生
じる。
【図１】図３の従来例に本発明を導入した実施例の電力
増幅器を示す機能回路図である。
増幅器を示す機能回路図である。
【図２】ＦＥＴ 電力増幅器におけるゲート・ソース間
電圧Ｖｇｓ［Ｖ］およびドレイン・ソース間電流Ｉｄｓ
［ｍＡ］ の相関特性の例を表した図である。
電圧Ｖｇｓ［Ｖ］およびドレイン・ソース間電流Ｉｄｓ
［ｍＡ］ の相関特性の例を表した図である。
【図３】従来の自動車電話機、携帯電話機における電力
増幅器の回路の例を示す回路図である。
増幅器の回路の例を示す回路図である。
Ｑ１，Ｑ２ ＧａＡｓ−ＦＥＴ
Ｒｓ，Ｒ１，Ｒ２ バイアス電圧設定抵抗器Ｉｄｓ
ドレイン・ソース間電流 Ｉｇｌ ゲートリーク電流 Ｐｉ 入力信号 Ｐｏｕｔ 出力信号
ドレイン・ソース間電流 Ｉｇｌ ゲートリーク電流 Ｐｉ 入力信号 Ｐｏｕｔ 出力信号
Claims (3)
- 【請求項１】 ゲート電極に入力信号を受けるＦＥＴ
トランジスタを有し、該トランジスタによって該入力
信号を電力増幅して出力する増幅回路と、前記ゲート電
極にバイアスを与えるバイアス回路とを有するＦＥＴ
電力増幅回路において、前記バイアス回路は、互いに直
列に接続された第１および第２の抵抗を有し、第１の抵
抗は、前記ゲート電極と第１の基準電位との間に接続さ
れた可変抵抗器であり、第２の抵抗は、第１の基準電位
とは異なる第２の基準電位と前記ゲート電極との間に接
続されていることを特徴とするＦＥＴ 電力増幅器。 - 【請求項２】 請求項１に記載の増幅器において、第
２の抵抗は第１の可変抵抗とともに前記トランジスタの
ゲート電圧の基準値を規定する抵抗であり、前記可変抵
抗器は、前記トランジスタの無入力信号時のドレイン・
ソース間電流値が５０ｍＡないし１５０ｍＡ の間の値
をとるように調整されていることを特徴とするＦＥＴ電
力増幅器。 - 【請求項３】 請求項２に記載の増幅器において、前
記可変抵抗器は、前記トランジスタのゲートリーク電流
の値が１ｍＡ 以下になるように調整されていることを
特徴とするＦＥＴ 電力増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15743891A JPH04357705A (ja) | 1991-06-03 | 1991-06-03 | Ｆｅｔ電力増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15743891A JPH04357705A (ja) | 1991-06-03 | 1991-06-03 | Ｆｅｔ電力増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04357705A true JPH04357705A (ja) | 1992-12-10 |
Family
ID=15649655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15743891A Withdrawn JPH04357705A (ja) | 1991-06-03 | 1991-06-03 | Ｆｅｔ電力増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04357705A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017135448A (ja) * | 2016-01-25 | 2017-08-03 | 三菱電機株式会社 | 低雑音増幅回路及び低雑音増幅器 |
-
1991
- 1991-06-03 JP JP15743891A patent/JPH04357705A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017135448A (ja) * | 2016-01-25 | 2017-08-03 | 三菱電機株式会社 | 低雑音増幅回路及び低雑音増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4901031A (en) | Common-base, source-driven differential amplifier | |
| CN113746491B (zh) | 一种适用于零中频接收机的隔直电容补偿系统 | |
| US6359512B1 (en) | Slew rate boost circuitry and method | |
| US6353344B1 (en) | High impedance bias circuit | |
| US5422600A (en) | Amplifier input stage with charge pump supplying a differential transistor pair | |
| JPH02162812A (ja) | 相補形カレント・ミラー回路を用いたダイアモンド・フォロワ回路及びゼロ・オフセットの増幅器 | |
| US7443240B2 (en) | AM intermediate frequency variable gain amplifier circuit, variable gain amplifier circuit and its semiconductor integrated circuit | |
| US7332963B2 (en) | Low noise amplifier | |
| US4004245A (en) | Wide common mode range differential amplifier | |
| CA2209666C (en) | Apparatus for stabilizing cut-off frequency using a transconductance | |
| KR20020056830A (ko) | 증폭기 | |
| JPS5913409A (ja) | 電力増幅回路 | |
| JPH04357705A (ja) | Ｆｅｔ電力増幅器 | |
| CN203942499U (zh) | 用于驻极体麦克风的高增益前置放大器及驻极体麦克风 | |
| JPS5912603A (ja) | カスコ−ド回路 | |
| US5745587A (en) | Hearing aid amplifier circuitry | |
| JPS6096005A (ja) | ダイエリアを効率的に用いたノイズのないカスコード回路 | |
| JP2002111410A (ja) | 増幅回路の改善されたスルーレート | |
| JP3178494B2 (ja) | Ｍｏｓｆｅｔ電力増幅器 | |
| JP3250693B2 (ja) | 出力切替増幅装置 | |
| US6570450B2 (en) | Efficient AC coupled CMOS RF amplifier | |
| KR100397588B1 (ko) | 이득 가변형 증폭 장치 | |
| JPH01125108A (ja) | Ｆｅｔ負荷増幅回路 | |
| US7161431B2 (en) | Class B amplifier with process variation independent deadband | |
| JPS61131606A (ja) | 差動増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980903 |