JPH04351189A - Signal processing circuit for liquid crystal projection type video display device - Google Patents

Signal processing circuit for liquid crystal projection type video display device

Info

Publication number
JPH04351189A
JPH04351189A JP3126012A JP12601291A JPH04351189A JP H04351189 A JPH04351189 A JP H04351189A JP 3126012 A JP3126012 A JP 3126012A JP 12601291 A JP12601291 A JP 12601291A JP H04351189 A JPH04351189 A JP H04351189A
Authority
JP
Japan
Prior art keywords
signal processing
liquid crystal
processing circuit
display device
storage means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3126012A
Other languages
Japanese (ja)
Other versions
JP2783695B2 (en
Inventor
Ryuichi Fujimura
隆一 藤村
Hiroyuki Fukumori
福森 裕之
Tomohiro Mihara
知浩 三原
Yoshinori Yokozawa
美紀 横澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KOUDO EIZOU GIJUTSU KENKYUSHO KK
Original Assignee
KOUDO EIZOU GIJUTSU KENKYUSHO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KOUDO EIZOU GIJUTSU KENKYUSHO KK filed Critical KOUDO EIZOU GIJUTSU KENKYUSHO KK
Priority to JP3126012A priority Critical patent/JP2783695B2/en
Publication of JPH04351189A publication Critical patent/JPH04351189A/en
Application granted granted Critical
Publication of JP2783695B2 publication Critical patent/JP2783695B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To obtain excellent picture quality even when an optical component of a display device is similar to that of a conventional system by adopting the configuration for output processing including shading correction, voltage shift correction and sequential scanning conversion processing. CONSTITUTION:The processing circuit is provided with a 1st storage means 8 storing shading correction data by one frame, a multiplier means 10 using video information as a multiplicand and using a shading correction data stored in the 1st storage means 8 as a multiplier for the multiplication, a 2nd storage means 14 storing a voltage shift correction quantity by one frame, an adder means 16 adding the video information and the voltage shift correction quantity stored in the 2nd storage means 14 and an output processing means 20 for displaying visually the video information obtained through cascade connection of the multiplier means 10 and the adder means 16.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、液晶投射型映像表示装
置の液晶パネルを駆動する回路を含む信号処理回路に適
用可能な、信号処理回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal processing circuit applicable to a signal processing circuit including a circuit for driving a liquid crystal panel of a liquid crystal projection type image display device.

【0002】0002

【従来の技術】液晶投射型映像表示装置は陰極線管投射
型表示装置に比べて、体積を小さくできる、装置の奥行
きを短くできる、等の利点により開発が進められており
、一部試作機が公開されている。ただし、その信号処理
回路には、ポケットタイプの直視型液晶テレビ用液晶パ
ネルを駆動するための回路を応用したものが用いられて
いる。また、印加電圧と液晶の透過率を補正する回路が
装備されているものもみられる。
[Prior Art] Compared to cathode ray tube projection display devices, liquid crystal projection video display devices are being developed due to their advantages such as smaller volume and shorter device depth, and some prototype devices have been developed. It has been published. However, the signal processing circuit used here is an application of a circuit for driving a liquid crystal panel for a pocket-type direct-view liquid crystal television. Some devices are also equipped with a circuit that corrects the applied voltage and the transmittance of the liquid crystal.

【0003】0003

【発明が解決しようとする課題】しかしながら、従来の
液晶投射型映像表示装置においては、以下に列挙する問
題点が顕在する。
SUMMARY OF THE INVENTION However, the following problems are apparent in conventional liquid crystal projection type image display devices.

【0004】■  レンズ収差,光学系機構,ライトバ
ルブ構成,スクリーン等の特性により光学的むら(シェ
ーディング)が発生する。
(2) Optical unevenness (shading) occurs due to characteristics of lens aberrations, optical system mechanisms, light valve configurations, screens, etc.

【0005】■  液晶駆動回路ではアナログ信号処理
を行っているため、電圧変移(駆動回路内の温度や経時
ドリフト,駆動回路間のばらつき)がある。
[0005] Since the liquid crystal drive circuit performs analog signal processing, there are voltage fluctuations (temperature within the drive circuit, drift over time, and variations between drive circuits).

【0006】■  陰極線管投射型表示装置では特殊な
場合を除き、インタレース表示であるが、液晶を使用し
た表示装置はインタレースで表示すると1走査線おきに
黒になり、絶対的な輝度が半分になる。また、表示モー
ドによっては白になるが、この場合には画面全体が白っ
ぽくなり、相対的に鮮鋭度が劣化する。
[0006] Cathode ray tube projection display devices use interlaced display except in special cases, but when display devices using liquid crystal display interlaced, every other scanning line becomes black, and the absolute brightness decreases. It becomes half. Further, depending on the display mode, the screen becomes white, but in this case, the entire screen becomes whitish, and the sharpness is relatively deteriorated.

【0007】よって本発明の目的は上記問題点を解決し
、良好な画質の表示映像を得ることができる液晶投写型
映像表示装置の信号処理回路を提供することにある。
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a signal processing circuit for a liquid crystal projection type image display device that can solve the above-mentioned problems and provide a display image of good quality.

【0008】[0008]

【課題を解決するための手段】本発明に係る液晶投写型
映像表示装置の信号処理回路は、1フレーム分のシェー
ディング補正用データを記憶する第1の記憶手段と、映
像情報を被乗数とし、前記第1の記憶手段に記憶された
シェーディング補正用データを乗数として乗算を行う乗
算手段と、1フレーム分の電圧変移補正量を記憶する第
2の記憶手段と、映像情報と前記第2の記憶手段に記憶
された電圧変移補正量とを加算する加算手段と前記乗算
手段と前記加算手段を縦続接続して得た映像情報を可視
表示させるための出力処理手段とを具備したものである
[Means for Solving the Problems] A signal processing circuit for a liquid crystal projection type image display device according to the present invention includes a first storage means for storing shading correction data for one frame, video information as a multiplicand, a multiplier that performs multiplication using the shading correction data stored in the first storage means as a multiplier; a second storage means that stores a voltage shift correction amount for one frame; and video information and the second storage means. and an output processing means for visually displaying the image information obtained by cascading the multiplication means and the addition means.

【0009】[0009]

【作用】本発明によれば、シェーディング補正,電圧変
移補正および順次走査変換処理等を含む出力処理を施す
ことにより、良質な表示映像を得ることができる。
According to the present invention, a high-quality display image can be obtained by performing output processing including shading correction, voltage shift correction, progressive scan conversion processing, and the like.

【0010】すなわち、本発明では1フレーム分の情報
を保持する回路を2系統有し、このうちの1系統ではシ
ェーディング補正用データを乗算データとして、被乗数
である映像情報に乗算することによりシェーディング補
正を施し、他の1系統では電圧変移補正用データを加算
データとして、被加算数である映像情報に加算すること
により電圧変移補正を施し、最終段にて、順次走査に変
換して表示するものである。
That is, the present invention has two circuits that hold information for one frame, and one of these circuits uses shading correction data as multiplier data to perform shading correction by multiplying the video information that is the multiplicand. In the other system, the voltage shift correction data is added to the video information as the summend to perform voltage shift correction, and in the final stage, it is converted to sequential scanning and displayed. It is.

【0011】[0011]

【実施例】以下、本発明の実施例を詳細に説明する。EXAMPLES Examples of the present invention will be described in detail below.

【0012】図1は、本発明の一実施例である液晶投射
型映像表示装置の信号処理回路を示すブロック図である
。なお、本図では、紙面の都合で緑のチャンネルのみの
構成を示すが、残りの青,赤チャンネルについても緑チ
ャンネルと同等の処理を施すものである。
FIG. 1 is a block diagram showing a signal processing circuit of a liquid crystal projection type image display device according to an embodiment of the present invention. Note that although this figure shows the configuration of only the green channel due to space limitations, the remaining blue and red channels are also subjected to the same processing as the green channel.

【0013】図1において、2はマトリクス回路であり
、輝度・色差信号系を緑青赤の3原色信号に変換する。 すなわち、映像入力信号として緑青赤の3原色信号を用
いない場合、例えば輝度・色差信号系の入力に対しては
、このマトリクス回路2で変換するものとする。
In FIG. 1, 2 is a matrix circuit which converts a luminance/color difference signal system into three primary color signals of green, blue, and red. That is, when the three primary color signals of green, blue, and red are not used as the video input signal, for example, the input of the luminance/color difference signal system is converted by the matrix circuit 2.

【0014】4は、3原色信号の各々(R,G,B)を
ディジタル化するA/D変換器である。
4 is an A/D converter that digitizes each of the three primary color signals (R, G, B).

【0015】6は、逆ガンマ処理回路である。つまり、
現在一般に使用されている映像信号は陰極線管ディスプ
レイに表示するとき、印加電圧と輝度が正比例するよう
入力装置(例えばカメラ)であらかじめ陰極線管ディス
プレイのガンマ特性に合致した補正を施すことになって
いるが、液晶ではこの理論が通用しない。そのため、ガ
ンマ補正信号をいったんリニアな信号に変換する機能が
「逆ガンマ処理」である。
6 is an inverse gamma processing circuit. In other words,
When video signals commonly used today are displayed on a cathode ray tube display, the input device (for example, a camera) must perform a correction that matches the gamma characteristics of the cathode ray tube display in advance so that the applied voltage and brightness are directly proportional. However, this theory does not apply to liquid crystals. Therefore, the function of converting the gamma correction signal into a linear signal is called "inverse gamma processing."

【0016】8は、1フレーム分のシェーディング補正
用データを記憶しておく第1の補正メモリである。
A first correction memory 8 stores shading correction data for one frame.

【0017】10は乗算器であり、第1の補正メモリ8
から読み出したシェーディング補正用データを乗算とし
、逆ガンマ処理回路6の出力を乗数として、乗算処理を
施すことにより、シェーディング補正された映像情報を
出力する。
10 is a multiplier, and a first correction memory 8
By performing multiplication processing using the shading correction data read out from the shading correction data as a multiplier and using the output of the inverse gamma processing circuit 6 as a multiplier, shading-corrected video information is output.

【0018】すなわち、本実施例では、シェーディング
を補正する手段として、シェーディングにより輝度むら
が発生する光量に相当する電圧分を映像信号に予め加え
る(または減じる)構成とする。これは、全画面にわた
って実測したシェーディング量を電圧に換算して、乗算
係数として1フレーム分の第1の補正メモリ8に書き込
み、映像情報に同期して読みだすと同時に当該映像情報
に乗算することで実現する。
That is, in this embodiment, as means for correcting shading, a voltage corresponding to the amount of light that causes uneven brightness due to shading is added (or subtracted) to the video signal in advance. This converts the amount of shading actually measured over the entire screen into voltage, writes it into the first correction memory 8 for one frame as a multiplication coefficient, reads it out in synchronization with the video information, and simultaneously multiplies the video information. Realize it.

【0019】このとき、シェーディング量を測定しこれ
を第1の補正メモリ8に書き込む処理を自動的に行うか
、人的手段を採用するかは本発明の趣旨ではないので問
わない。本実施例では、パーソナルコンピュータ(PC
)22からロードする構成としてある。
At this time, it does not matter whether the process of measuring the shading amount and writing it into the first correction memory 8 is performed automatically or by manual means, as this is not the gist of the present invention. In this embodiment, a personal computer (PC
) 22.

【0020】12はV−T補正回路である。すなわち、
液晶のガンマ補正に相当するのが「V−T補正」であり
、印加電圧と液晶の透過率の関係に基づき、映像信号を
変換する。
12 is a VT correction circuit. That is,
"V-T correction" corresponds to gamma correction of liquid crystal, and converts a video signal based on the relationship between applied voltage and transmittance of liquid crystal.

【0021】14は、駆動回路の電圧変移補正用データ
(1フレーム分)を記憶しておく第2の補正メモリであ
る。
Reference numeral 14 denotes a second correction memory that stores data (for one frame) for voltage variation correction of the drive circuit.

【0022】16は加算器であり、第2の補正メモリ1
4から読み出した電圧変移補正用データと、V−T補正
回路12の出力とを加算することにより、電圧変移の補
正を行う。
16 is an adder, and the second correction memory 1
The voltage change is corrected by adding the voltage change correction data read from 4 and the output of the VT correction circuit 12.

【0023】すなわち、本実施例では駆動回路の電圧変
移を補正する手段として、電圧変移により生じる電圧に
相当する量を映像信号に予め加える(または減じる)構
成とする。これは、全画面にわたって輝度として実測し
た電圧変移に相当する量を電圧に換算し、加減算情報と
して1フレーム分の第2の補正メモリ14に書き込み、
映像情報に同期して読みだすと同時に当該映像情報に加
算することで実現する。
That is, in this embodiment, as means for correcting the voltage variation of the drive circuit, an amount corresponding to the voltage generated by the voltage variation is added (or subtracted) to the video signal in advance. This converts the amount equivalent to the voltage change actually measured as brightness over the entire screen into voltage, and writes it into the second correction memory 14 for one frame as addition/subtraction information.
This is achieved by reading out in synchronization with video information and adding it to the video information at the same time.

【0024】このとき、電圧変移量を測定しこれを第2
の補正メモリ14に書き込む処理を自動的に行うか、人
的手段を採用するかは本発明の主旨ではないので問わな
い。本実施例では、パーソナルコンピュータ(PC)か
らロードする構成としてある。
[0024] At this time, the amount of voltage change is measured and
It does not matter whether the process of writing into the correction memory 14 is performed automatically or by manual means, as this is not the gist of the present invention. In this embodiment, the configuration is such that the data is loaded from a personal computer (PC).

【0025】18はD/A変換器であり、信号処理の過
程をアナログ表示装置でモニタするために、アナログ映
像信号を出力する。従って、このD/A変換器を必要と
しない場合も有り得る。
Reference numeral 18 denotes a D/A converter, which outputs an analog video signal in order to monitor the signal processing process on an analog display device. Therefore, there may be cases where this D/A converter is not required.

【0026】20は出力処理回路であり、図2に示すよ
うに、ノンインターレース変換回路20Aと、時間軸(
CRT→ライトバルブ)変換回路20Bと、ライン・フ
ィールド反転回路20Cと、多層展開回路20Dとから
成る。
20 is an output processing circuit, and as shown in FIG. 2, it includes a non-interlace conversion circuit 20A and a time axis (
It consists of a CRT→light valve) conversion circuit 20B, a line/field inversion circuit 20C, and a multilayer expansion circuit 20D.

【0027】ここで、ノンインターレース表示に変換す
るための回路20Aは、例えば現行テレビジョン方式の
クリアビジョン変換に相当するので、詳細な説明は省略
する。また、液晶パネル駆動用の集積回路の動作速度の
問題から最終段にあっては信号を多層展開するが、本実
施例では、12層展開を行うものとする。
Here, since the circuit 20A for converting to non-interlaced display corresponds to, for example, clear vision conversion in the current television system, a detailed explanation will be omitted. Further, due to the operating speed of the integrated circuit for driving the liquid crystal panel, the signals are developed in multiple layers in the final stage, but in this embodiment, the signals are developed in 12 layers.

【0028】22はパーソナルコンピュータであり、補
正メモリ8,14に対して該当する情報の書き込み/ま
たは読み出しを行うものである。これらの補正メモリ8
,14に書き込む情報は、別に設ける光学的な測定系(
図示せず)により測定したデータを用いるが、この測定
系を前記パーソナルコンピュータを利用することで自動
化することができる。
Reference numeral 22 denotes a personal computer, which writes/reads relevant information into/from the correction memories 8 and 14. These correction memories 8
, 14 is written in a separately provided optical measurement system (
(not shown), this measurement system can be automated by using the personal computer.

【0029】また、24は同期処理回路、26はPLL
(位相ロックループ)回路、28はクロック分配回路で
ある。この同期信号系の処理については映像系の処理と
は別系統処理としているが、例えば緑青赤3原色信号に
同期情報が重畳されている映像信号の入力時には、公知
のため記載しない同期分離回路により、水平同期情報と
垂直同期情報に分離するものとする。
Further, 24 is a synchronous processing circuit, and 26 is a PLL.
(phase locked loop) circuit, 28 is a clock distribution circuit. The processing of this synchronization signal system is handled separately from the video system processing, but for example, when inputting a video signal in which synchronization information is superimposed on the three primary color signals of green, blue, and red, a synchronization separation circuit, which is not described because it is publicly known, is used. , shall be separated into horizontal synchronization information and vertical synchronization information.

【0030】[0030]

【発明の効果】以上説明したとおり本発明によれば、シ
ェーディング補正・電圧変移補正・出力処理を施す構成
としてあるので、表示装置の光学的な部分は従来通りで
あっても、良好な画質を提供することが可能となる。
[Effects of the Invention] As explained above, according to the present invention, since the structure is configured to perform shading correction, voltage shift correction, and output processing, good image quality can be achieved even though the optical part of the display device is the same as before. It becomes possible to provide

【図面の簡単な説明】[Brief explanation of drawings]

【図1】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.

【図2】出力処理回路20の詳細なブロック構成図であ
る。
FIG. 2 is a detailed block diagram of an output processing circuit 20. FIG.

【符号の説明】[Explanation of symbols]

2  マトリクス回路 4  A/D変換器 6  逆ガンマ処理回路 8  第1の補正メモリ 10  乗算器 12  V−T補正回路 14  第2の補正メモリ 16  加算器 18  D/A変換器 20  出力処理回路 20A  ノンインターレース変換回路20B  時間
軸変換回路 20C  ライン・フィールド反転回路20D  多層
展開回路 22  パーソナルコンピュータ 24  同期処理回路 26  PLL回路 28  クロック分配回路
2 Matrix circuit 4 A/D converter 6 Inverse gamma processing circuit 8 First correction memory 10 Multiplier 12 VT correction circuit 14 Second correction memory 16 Adder 18 D/A converter 20 Output processing circuit 20A Non Interlace conversion circuit 20B Time axis conversion circuit 20C Line/field inversion circuit 20D Multilayer expansion circuit 22 Personal computer 24 Synchronization processing circuit 26 PLL circuit 28 Clock distribution circuit

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】  1フレーム分のシェーディング補正用
データを記憶する第1の記憶手段と、映像情報を被乗数
とし、前記第1の記憶手段に記憶されたシェーディング
補正用データを乗数として乗算を行う乗算手段と、1フ
レーム分の電圧変移補正量を記憶する第2の記憶手段と
、映像情報と前記第2の記憶手段に記憶された電圧変移
補正量とを加算する加算手段と前記乗算手段と前記加算
手段を縦続接続して得た映像情報を可視表示させるため
の出力処理手段とを具備したことを特徴とする液晶投写
型映像表示装置の信号処理回路。
1. A first storage means for storing one frame's worth of shading correction data; and a multiplication device for performing multiplication using video information as a multiplicand and the shading correction data stored in the first storage means as a multiplier. means, second storage means for storing a voltage change correction amount for one frame, addition means for adding video information and the voltage change correction amount stored in the second storage means, said multiplication means, and said multiplication means. 1. A signal processing circuit for a liquid crystal projection type image display device, comprising: output processing means for visually displaying image information obtained by cascading adding means.
【請求項2】  請求項1において、緑青赤の3原色映
像信号各々について独立に信号処理を施し、各色ごとの
映像表示信号を得ることを特徴とする液晶投写型映像表
示装置の信号処理回路。
2. The signal processing circuit for a liquid crystal projection type video display device according to claim 1, wherein signal processing is performed independently on each of the three primary color video signals of green, blue, and red to obtain a video display signal for each color.
【請求項3】  請求項2において、映像信号処理系と
は別系統で同期信号を得ることを特徴とする液晶投写型
映像表示装置の信号処理回路。
3. The signal processing circuit for a liquid crystal projection type video display device according to claim 2, wherein the synchronizing signal is obtained in a system separate from the video signal processing system.
JP3126012A 1991-05-29 1991-05-29 Signal processing circuit of liquid crystal projection type video display Expired - Lifetime JP2783695B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3126012A JP2783695B2 (en) 1991-05-29 1991-05-29 Signal processing circuit of liquid crystal projection type video display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3126012A JP2783695B2 (en) 1991-05-29 1991-05-29 Signal processing circuit of liquid crystal projection type video display

Publications (2)

Publication Number Publication Date
JPH04351189A true JPH04351189A (en) 1992-12-04
JP2783695B2 JP2783695B2 (en) 1998-08-06

Family

ID=14924546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3126012A Expired - Lifetime JP2783695B2 (en) 1991-05-29 1991-05-29 Signal processing circuit of liquid crystal projection type video display

Country Status (1)

Country Link
JP (1) JP2783695B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0757498A1 (en) * 1995-08-02 1997-02-05 THOMSON multimedia Method for correcting luminance and chrominance defects of a matrix display and matrix display and circuit for carrying out the method
EP0774871A3 (en) * 1995-11-17 1997-11-19 Nec Corporation Projector equipped with corrector circuit for color phase irregularities and brightness irregularities
JP2011209513A (en) * 2010-03-30 2011-10-20 Seiko Epson Corp Image display device and image display method
JP2013121069A (en) * 2011-12-07 2013-06-17 Olympus Corp Image processing device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0318821A (en) * 1989-06-15 1991-01-28 Matsushita Electric Ind Co Ltd Video signal correcting device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0318821A (en) * 1989-06-15 1991-01-28 Matsushita Electric Ind Co Ltd Video signal correcting device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0757498A1 (en) * 1995-08-02 1997-02-05 THOMSON multimedia Method for correcting luminance and chrominance defects of a matrix display and matrix display and circuit for carrying out the method
FR2737635A1 (en) * 1995-08-02 1997-02-07 Thomson Multimedia Sa METHOD FOR CORRECTING CHROMATICITY AND LUMINANCE DEFECTS IN A MATRIX SCREEN AND MATRIX SCREEN AND CIRCUIT IMPLEMENTING SUCH A METHOD
EP0774871A3 (en) * 1995-11-17 1997-11-19 Nec Corporation Projector equipped with corrector circuit for color phase irregularities and brightness irregularities
JP2011209513A (en) * 2010-03-30 2011-10-20 Seiko Epson Corp Image display device and image display method
JP2013121069A (en) * 2011-12-07 2013-06-17 Olympus Corp Image processing device

Also Published As

Publication number Publication date
JP2783695B2 (en) 1998-08-06

Similar Documents

Publication Publication Date Title
US6160532A (en) Digital gamma correction circuit, gamma correction method, and a liquid crystal display apparatus and electronic device using said digital gamma correction circuit and gamma correction method
US6700559B1 (en) Liquid crystal display unit having fine color control
KR100346870B1 (en) How to Create Digital Television Systems and High Resolution Video Displays
US20010035850A1 (en) Image reproducing method, image display apparatus and picture signal compensation device
JP2006023710A (en) Crosstalk-eliminating circuit, liquid crystal display and display control method
US9105216B2 (en) Color signal generating device
JPH11113019A (en) Image display device
US7209142B1 (en) Image display method and an image display apparatus for implementing the method
US6507346B1 (en) Image processing method and image display
JP3202613B2 (en) Color unevenness correction device
US20090022411A1 (en) Image display apparatus
US9514708B2 (en) Image processing apparatus, projector and image processing method
JPH10313418A (en) Digital gamma correction circuit, liquid crystal display device using the same and electronic device
KR20040032794A (en) Image persistence suppression circuit, projector, liquid crystal display apparatus and image persistence suppression method
EP0840275B1 (en) Luminance correction circuit and video display monitor thereof
US8488060B2 (en) Image signal processing apparatus for converting an interlace signal to a progressive signal
JPH04351189A (en) Signal processing circuit for liquid crystal projection type video display device
JP2000206492A (en) Liquid crystal display
JP2002108298A (en) Digital signal processing circuit, its processing method, display device, liquid crystal display device and liquid crystal projector
JPH09212131A (en) Image processor
US6492969B1 (en) Combining two successive colors gets colors pure
JPH08102900A (en) Liquid crystal projector
EP0774871A2 (en) Projector equipped with corrector circuit for color phase irregularities and brightness irregularities
JP2009014747A (en) Image processor, image processing method, and projection-type display device
KR100298966B1 (en) Plane display device