JPH04346348A - Mask and method for forming resist pattern - Google Patents

Mask and method for forming resist pattern

Info

Publication number
JPH04346348A
JPH04346348A JP3119781A JP11978191A JPH04346348A JP H04346348 A JPH04346348 A JP H04346348A JP 3119781 A JP3119781 A JP 3119781A JP 11978191 A JP11978191 A JP 11978191A JP H04346348 A JPH04346348 A JP H04346348A
Authority
JP
Japan
Prior art keywords
resist pattern
pattern
forming
mask
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3119781A
Other languages
Japanese (ja)
Inventor
Yutaka Akami
豊 赤見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3119781A priority Critical patent/JPH04346348A/en
Publication of JPH04346348A publication Critical patent/JPH04346348A/en
Pending legal-status Critical Current

Links

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

PURPOSE:To obtain a resist pattern forming method to prevent the adhesiveness of a resist pattern to a substrate layer from lowering. CONSTITUTION:On a semiconductor substrate 1, a resist pattern 2 provided with minute grooves 2a on the periphery of it is formed. Then the resist pattern 2 is hardened. Thus a stress produced when the resist pattern 2 is hardened is distributed due to existence of the minute grooves 2a, and the adhesiveness of the semiconductor substrate 1 to the resist pattern 2 is not lowered.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】この発明は、下地層上にレジスト
パターンを形成するためのレジストパターン形成用マス
クおよびレジストパターン形成方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a resist pattern forming mask and a resist pattern forming method for forming a resist pattern on an underlayer.

【0002】0002

【従来の技術】図2は従来のレジストパターン形成方法
を示す断面工程図である。半導体基板1上の一面にレジ
ストを塗布し、該レジストに露光,現像等の写真製版処
理を施すと図2(a)のようなレジストパターン2が形
成される。
2. Description of the Related Art FIG. 2 is a cross-sectional process diagram showing a conventional resist pattern forming method. When a resist is applied to one surface of the semiconductor substrate 1 and subjected to photolithography processing such as exposure and development, a resist pattern 2 as shown in FIG. 2(a) is formed.

【0003】その後、レジストパターン2にベーク,キ
ュアリング等を施し、レジストパターン2を硬化させる
[0003] Thereafter, the resist pattern 2 is subjected to baking, curing, etc. to harden the resist pattern 2.

【0004】0004

【発明が解決しようとする課題】従来のレジストパター
ンは以上のような工程で形成されているので、ホール形
成工程など、レジスト残しパターンが大きなレジストパ
ターンを形成する場合、レジストパターン2の硬化時に
おいて2(b)に矢印に示すようなストレスがレジスト
膜内にたまり、このストレスによりレジストパターン2
と半導体基板1との密着性が低下するという問題点があ
った。
[Problems to be Solved by the Invention] Conventional resist patterns are formed through the steps described above, so when forming a resist pattern with a large remaining resist pattern, such as in a hole forming process, when the resist pattern 2 is cured, Stress as shown by the arrow in 2(b) accumulates in the resist film, and this stress causes the resist pattern 2 to
There was a problem in that the adhesion between the semiconductor substrate 1 and the semiconductor substrate 1 deteriorated.

【0005】この発明は上記のような問題点を解決する
ためになされたもので、レジストパターンと下地層の密
着性の低下を防止することができるレジストパターン形
成用マスクおよびレジストパターン形成方法を得ること
を目的とする。
The present invention was made in order to solve the above-mentioned problems, and provides a mask for forming a resist pattern and a method for forming a resist pattern, which can prevent a decrease in adhesion between a resist pattern and a base layer. The purpose is to

【0006】[0006]

【課題を解決するための手段】この発明に係るレジスト
パターン形成用マスクは、形成されるべきレジストパタ
ーンに対応して設けられメインパターンの周縁部を、狭
幅ストライプ状のサブパターンとしてあることを特徴と
する。
[Means for Solving the Problems] A mask for resist pattern formation according to the present invention is provided corresponding to a resist pattern to be formed, and the peripheral edge of the main pattern is formed into a sub-pattern in the form of narrow stripes. Features.

【0007】この発明に係るレジストパターン形成方法
は、パターン周縁部の表面に微小溝を有するレジストパ
ターンを形成する工程と、前記レジストパターンを硬化
する工程とを備えている。
The resist pattern forming method according to the present invention includes the steps of forming a resist pattern having microgrooves on the surface of the peripheral edge of the pattern, and curing the resist pattern.

【0008】[0008]

【作用】この発明に係るレジストパターン形成用マスク
においては、メインパターンの周縁部に狭幅ストライプ
状のサブパターンを設けたので、該マスクを用いてレジ
ストパターンを形成すると、メインパターンに対応して
形成されたレジストパターンのパターン周縁部の表面に
微小溝が形成され、この微小溝の存在によりレジストパ
ターン硬化時に発生するストレスが分散する。
[Function] In the resist pattern forming mask according to the present invention, a narrow stripe-like sub-pattern is provided at the periphery of the main pattern, so when a resist pattern is formed using the mask, the sub-pattern corresponds to the main pattern. Microgrooves are formed on the surface of the pattern peripheral portion of the formed resist pattern, and the presence of the microgrooves disperses stress generated during curing of the resist pattern.

【0009】この発明に係るレジストパターン形成方法
においては、パターン周縁部の表面の微小溝を有するレ
ジストパターンを形成する工程を設けたので、該微小溝
の存在によりレジストパターン硬化時に発生するストレ
スが分散する。
[0009] In the resist pattern forming method according to the present invention, the step of forming a resist pattern having minute grooves on the surface of the peripheral edge of the pattern is provided, so that the stress generated during curing of the resist pattern is dispersed due to the presence of the minute grooves. do.

【0010】なお、この発明における「微小溝」とは、
レジストパターン現像時においては基板まで達しない程
度のサイズを有する溝のことをいう。また、「狭幅スト
ライプ」とは、レジストパターン形成時に上記のような
「微小溝」が得られるようなストライプのこうとをいう
[0010]The term "microgroove" in this invention means
A groove having a size that does not reach the substrate during resist pattern development. Furthermore, the term "narrow stripe" refers to a stripe that allows the above-mentioned "microgroove" to be obtained during resist pattern formation.

【0011】[0011]

【実施例】図1はこの発明に係るレジストパターン形成
用マスクを用いてレジストパターンを形成する方法を示
す断面工程図である。以下、レジストパターンがポジ型
の場合について述べる。まず、レジストパターン形成用
マスクの構造について述べる。クロム面10には形成す
べきレジストパターン2に対応したメインパターン(遮
光部)12が形成されている。メインパターン12の周
縁部は、狭幅ストライプ状の透光部を有するサブパター
ン14とされている。この狭幅ストライプはメインパタ
ーン12の外周が伸びる方向(図1では紙面を貫く方向
)に平行に伸びている。サブパターン14における狭幅
ストライプの数は適宜に決定可能であるが、一般に複数
の狭幅ストライプを設ける方が好ましい。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a cross-sectional process diagram showing a method of forming a resist pattern using a resist pattern forming mask according to the present invention. The case where the resist pattern is a positive type will be described below. First, the structure of the resist pattern forming mask will be described. A main pattern (light shielding portion) 12 corresponding to the resist pattern 2 to be formed is formed on the chrome surface 10 . The peripheral edge of the main pattern 12 is a sub-pattern 14 having a light-transmitting part in the form of narrow stripes. This narrow stripe extends parallel to the direction in which the outer periphery of the main pattern 12 extends (in FIG. 1, the direction penetrating the page). Although the number of narrow stripes in the sub-pattern 14 can be determined as appropriate, it is generally preferable to provide a plurality of narrow stripes.

【0012】このようなパターンを有するレジストパタ
ーン形成用マスク20を用いて半導体基板1上の一面に
塗布されたレジストにパターンを露光し、その後現像す
る。このときサブパターン14における狭幅ストライプ
の幅が十分狭いため、サブパターン14に対応する部分
のレジストは十分には露光されない。そのため、レジス
トパターン2を現像した際には、そのレジストパターン
2の周縁部の表面に図1(a)に示すよう複数の微小溝
2aが形成される。
Using the resist pattern forming mask 20 having such a pattern, the resist coated on one surface of the semiconductor substrate 1 is exposed to a pattern, and then developed. At this time, since the width of the narrow stripe in the sub-pattern 14 is sufficiently narrow, the portion of the resist corresponding to the sub-pattern 14 is not sufficiently exposed. Therefore, when the resist pattern 2 is developed, a plurality of microgrooves 2a are formed on the peripheral surface of the resist pattern 2 as shown in FIG. 1(a).

【0013】次にレジストパターン2にベーク,キュア
リングを施し、レジストパターン2を硬化させる。レジ
ストパターン2の表面に微小溝2aが形成されているの
で、硬化時に発生するストレスは図1(b)に示す矢印
方向に分散する。そのため、レジストパターン2と半導
体基板1との密着性が低下することがない。
Next, the resist pattern 2 is baked and cured to harden it. Since the microgrooves 2a are formed on the surface of the resist pattern 2, the stress generated during curing is dispersed in the direction of the arrow shown in FIG. 1(b). Therefore, the adhesion between the resist pattern 2 and the semiconductor substrate 1 does not deteriorate.

【0014】なお、上記実施例ではレジストパターン2
がポジ型の場合について説明したが、ネガ型の場合にも
この発明は適用できる。この場合マスク20のメインパ
ターン12とサブパターン14と光透過に対する特性を
反転させる必要がある。メインパターンの遮光部の周縁
部に狭幅透光ストライプを設けるのではなく、メインパ
ターンの透光部の周縁部に狭幅遮光ストライプを設ける
Note that in the above embodiment, resist pattern 2
Although the description has been made for the case where the image is of a positive type, the present invention can also be applied to the case of a negative type. In this case, it is necessary to reverse the light transmission characteristics of the main pattern 12 and sub-pattern 14 of the mask 20. Instead of providing a narrow light-transmitting stripe on the peripheral edge of the light-shielding part of the main pattern, a narrow light-shielding stripe is provided on the peripheral edge of the light-transmitting part of the main pattern.

【0015】[0015]

【発明の効果】以上のようにこの発明に係るレジストパ
ターン形成用マスクによれば、メインパターンの周縁部
に狭幅ストライプ状のサブパターンを設けたので、該マ
スクを用いてレジストパターンを形成すると、メインパ
ターンに対応して形成されたレジストパターンのパター
ン周縁部の表面に微小溝が形成され、この微小溝の存在
によりレジストパターン硬化時に発生するストレスが分
散する。
As described above, according to the mask for forming a resist pattern according to the present invention, since the sub-pattern in the form of narrow stripes is provided at the periphery of the main pattern, when a resist pattern is formed using the mask, , microgrooves are formed on the surface of the peripheral edge of the resist pattern formed corresponding to the main pattern, and the presence of the microgrooves disperses stress generated during curing of the resist pattern.

【0016】この発明に係るレジストパターン形成方法
によれば、パターン周縁部の表面に微小溝を有するレジ
ストパターンを形成する工程を設けたので、レジストパ
ターン硬化時に発生するストレス微小溝の存在により分
散する。
According to the resist pattern forming method according to the present invention, since the step of forming a resist pattern having minute grooves on the surface of the peripheral edge of the pattern is provided, the stress generated when the resist pattern is cured is dispersed due to the presence of the minute grooves. .

【0017】したがって、レジストパターンの硬化時に
発生するストレスが分散するので、下地層とレジストパ
ターンとの密着性の低下を防止することができるという
効果がある。
[0017] Therefore, since the stress generated when the resist pattern is cured is dispersed, there is an effect that deterioration of the adhesion between the underlayer and the resist pattern can be prevented.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】この発明に係るレジストパターン形成方法を示
す断面工程図である。
FIG. 1 is a cross-sectional process diagram showing a resist pattern forming method according to the present invention.

【図2】従来のレジストパターン形成方法を示す断面工
程図である。
FIG. 2 is a cross-sectional process diagram showing a conventional resist pattern forming method.

【符号の説明】[Explanation of symbols]

1  半導体基板 2  レジストパターン 2a  微小溝 12  メインパターン 14  サブパターン 1 Semiconductor substrate 2 Resist pattern 2a Micro groove 12 Main pattern 14 Sub pattern

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】  下地層上にレジストパターンを形成す
るためのレジストパターン形成用マスクであって、前記
レジストパターンに対応して設けられたメインパターン
の周縁部を、狭幅ストライプ状のサブパターンとしてあ
ることを特徴とするレジストパターン形成用マスク。
1. A resist pattern forming mask for forming a resist pattern on a base layer, the peripheral edge of a main pattern provided corresponding to the resist pattern being formed into a narrow stripe-like sub-pattern. A resist pattern forming mask characterized by the following.
【請求項2】  下地層上にレジストパターンを形成す
るためのレジストパターン形成方法であって、パターン
周縁部の表面に微小溝を有するレジストパターンを前記
下地層上に形成する工程と、前記レジストパターンを硬
化する工程とを備えたレジストパターン形成方法。
2. A resist pattern forming method for forming a resist pattern on a base layer, the method comprising: forming a resist pattern having microgrooves on the surface of the peripheral edge of the pattern on the base layer; A resist pattern forming method comprising the step of curing the resist pattern.
JP3119781A 1991-05-24 1991-05-24 Mask and method for forming resist pattern Pending JPH04346348A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3119781A JPH04346348A (en) 1991-05-24 1991-05-24 Mask and method for forming resist pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3119781A JPH04346348A (en) 1991-05-24 1991-05-24 Mask and method for forming resist pattern

Publications (1)

Publication Number Publication Date
JPH04346348A true JPH04346348A (en) 1992-12-02

Family

ID=14770068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3119781A Pending JPH04346348A (en) 1991-05-24 1991-05-24 Mask and method for forming resist pattern

Country Status (1)

Country Link
JP (1) JPH04346348A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009027060A (en) * 2007-07-23 2009-02-05 Nec Electronics Corp Method of manufacturing semiconductor device
JP2009027062A (en) * 2007-07-23 2009-02-05 Nec Electronics Corp Method of manufacturing semiconductor device
US8137898B2 (en) 2007-07-23 2012-03-20 Renesas Electronics Corporation Method for manufacturing semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009027060A (en) * 2007-07-23 2009-02-05 Nec Electronics Corp Method of manufacturing semiconductor device
JP2009027062A (en) * 2007-07-23 2009-02-05 Nec Electronics Corp Method of manufacturing semiconductor device
US8137898B2 (en) 2007-07-23 2012-03-20 Renesas Electronics Corporation Method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
US5932378A (en) Phase shifting photomask fabrication method
JPH04346348A (en) Mask and method for forming resist pattern
KR100295049B1 (en) Method for manufacturing phase shift masks
JP4834235B2 (en) Photo mask for gray tone exposure
US6451511B1 (en) Method for forming-photoresist mask
JPH05217834A (en) Layout method of lsi chip on mask
KR940005608B1 (en) Method of making mask of phase shift
JPS6159830A (en) Manufacture of semiconductor device
US5747196A (en) Method of fabricating a phase-shift photomask
JP3122498B2 (en) Manufacturing method of color filter
JPS6156349A (en) Manufacture of photomask
JPS62245251A (en) Resist pattern forming method
KR0165465B1 (en) Contact forming method in a structure with step difference
JPH04273243A (en) Phase shift mask and production thereof
JPH085815A (en) Production of color filter
JP2018180082A (en) Method for manufacturing color filter and color filter
KR0147468B1 (en) Method for forming pattern during manufacturing semiconductor device
JPH05165223A (en) Method for formation of fine resist pattern
US20200401036A1 (en) Mask and Method for preparing a Mask
JPS61215544A (en) Formation of pattern
JP2717841B2 (en) Pattern formation method
JP3108986B2 (en) Method for manufacturing phase shift mask
KR20230140975A (en) Mask for deposition and method for manufacturing the same
JPH08264533A (en) Patterning method
KR101087785B1 (en) Exposure mask and method for forming semiconductor device using the same