JPH04345966A - Recording controller - Google Patents

Recording controller

Info

Publication number
JPH04345966A
JPH04345966A JP14688791A JP14688791A JPH04345966A JP H04345966 A JPH04345966 A JP H04345966A JP 14688791 A JP14688791 A JP 14688791A JP 14688791 A JP14688791 A JP 14688791A JP H04345966 A JPH04345966 A JP H04345966A
Authority
JP
Japan
Prior art keywords
circuit
digital
recording
signal
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14688791A
Other languages
Japanese (ja)
Inventor
Keiichi Sakurai
桜井 敬一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP14688791A priority Critical patent/JPH04345966A/en
Publication of JPH04345966A publication Critical patent/JPH04345966A/en
Pending legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Management Or Editing Of Information On Record Carriers (AREA)

Abstract

PURPOSE:To attain the synchronization between the operations of a recording device and a reproducing device when the digital. signal outputted from the reproducing device is recorded to the recording device by using an identification signal which shows the validity of the digital signal of the reproducing device. CONSTITUTION:When a DAT system B is set in a reproduction state, a digital interface demodulation circuit 20A outputs an identification signal showing the validity of date with the V (validity) bit signal of a digital audio interface. A synchronization control circuit 14A receives the V bit from the circuit 20 and secures the synchronization between the start of the recording operation of a DAT system A and the start of the reproducing operation of the system B. Thus the synchronization is easily secured between both operations without transmitting especially a synchronizing signal. Then the digital-signal received from the system B can be surely recorded to the system A.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、例えばデジタルオーデ
ィオ信号等のデジタル信号の記録制御装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a recording control device for digital signals such as digital audio signals.

【0002】0002

【従来の技術】従来、デジタルオーディオ信号の記録お
よび再生を行う例えばデジタルオーディオテープレコー
ダ(以下、DATと略称)等のデジタルオーディオ機器
を2つ設け、両者をデジタル入出力端子とケーブルを介
して接続し、一方を再生状態にするとともに他方を記録
状態にし、両者間でデジタルオーディオ信号を転送して
、デジタルコピーを行っている。
2. Description of the Related Art Conventionally, two digital audio devices such as digital audio tape recorders (hereinafter abbreviated as DAT) for recording and reproducing digital audio signals are provided, and both are connected via digital input/output terminals and cables. One of the devices is placed in a playback state while the other is placed in a recording state, and digital audio signals are transferred between the two to perform digital copying.

【0003】0003

【発明が解決しようとする課題】上記従来方法において
は、一方を再生状態にするのと他方に記録状態にするの
が同時に行えないと、再生側から出力されたデジタル信
号が冒頭部が記録されなかったために曲の頭が欠けたり
、記録側が動作を開始した後に再生側からのデジタル信
号が記録側に到着したために冒頭部が無信号状態になっ
たりする問題がある。
[Problem to be Solved by the Invention] In the above conventional method, if one cannot be set to the playback state and the other to be set to the record state at the same time, the beginning of the digital signal output from the playback side is not recorded. This causes problems such as the beginning of a song being cut off, or a digital signal from the playback side arriving at the recording side after the recording side has started, resulting in a no-signal state at the beginning of the song.

【0004】本発明は、このような従来の問題点を解決
すべくなされたもので、再生装置が出力するデジタル信
号を記録装置に記録する際に、記録装置の動作を再生装
置の動作に容易に同期させることができる記録制御装置
を提供することを目的とする。
The present invention has been made to solve these conventional problems, and when recording a digital signal output from a playback device onto a recording device, the operation of the recording device can be easily adapted to the operation of the playback device. The purpose of the present invention is to provide a recording control device that can be synchronized with the following.

【0005】[0005]

【課題を解決するための手段】請求項1に記載の記録制
御装置は、再生装置が出力するデジタル信号の記録装置
への記録を制御する記録制御装置であって、再生装置が
デジタル信号とともに出力する、デジタル信号が有効か
否かを示す識別信号に応じて、記録装置の動作を再生装
置の動作に同期させる同期制御手段を具備することを特
徴とする。
[Means for Solving the Problem] A recording control device according to claim 1 is a recording control device that controls recording of a digital signal output by a playback device to a recording device, wherein the playback device outputs the digital signal together with the digital signal. The apparatus is characterized by comprising a synchronization control means for synchronizing the operation of the recording apparatus with the operation of the reproducing apparatus in accordance with an identification signal indicating whether or not the digital signal is valid.

【0006】請求項2に記載の記録制御装置は、再生装
置および記録装置が、ともに、デジタルオーディオ信号
の記録および再生を行うデジタルオーディオ機器であり
、識別信号が、デジタルオーディオインターフェースの
Vビットであることを特徴とする。
[0006] In the recording control device according to claim 2, both the playback device and the recording device are digital audio equipment that records and plays back digital audio signals, and the identification signal is a V bit of a digital audio interface. It is characterized by

【0007】[0007]

【作用】請求項1の構成の記録制御装置においては、同
期制御手段が、再生装置から出力された識別信号に応じ
て、記録装置の動作を再生装置の動作に同期させる。従
って、煩わしい操作を行う必要なく、また特別に同期信
号を発生させる必要なく、記録装置の動作を再生装置の
動作に同期させることができる。
In the recording control device according to the first aspect of the invention, the synchronization control means synchronizes the operation of the recording device with the operation of the reproducing device in accordance with the identification signal output from the reproducing device. Therefore, the operation of the recording device can be synchronized with the operation of the reproducing device without the need for troublesome operations or the need to generate a special synchronization signal.

【0008】請求項2の構成の記録制御装置においては
、既に規格化されているデジタルオーディオインターフ
ェースのVビットを使用して同期をとるので、規格に準
拠したデジタルオーディオ機器間の同期を容易に実現で
きる。
[0008] In the recording control device having the structure of claim 2, since synchronization is achieved using the V bit of the already standardized digital audio interface, synchronization between digital audio devices compliant with the standard can be easily realized. can.

【0009】[0009]

【実施例】図1は、本発明の記録制御装置の一実施例の
構成を示す。この実施例は、本発明をデジタルオーディ
オテープ(以下、DATと略称)レコーダに適用した例
である。DATシステムAのデジタル出力端子ADOは
、デジタルインターフェースケーブルC2を介して、D
ATシステムBのデジタル入力端子BDIに接続される
。DATシステムAのデジタル入力端子ADIは、デジ
タルインターフェースケーブルC4を介して、DATシ
ステムBのデジタル出力端子BDOに接続される。DA
TシステムAおよびBは、同一の構成を有し、同一構成
要素には同一参照番号にそれぞれAおよびBが付加され
ている。従って、DATシステムAの構成についてのみ
説明し、DATシステムBの構成の説明は省略する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows the configuration of an embodiment of a recording control apparatus according to the present invention. This embodiment is an example in which the present invention is applied to a digital audio tape (hereinafter abbreviated as DAT) recorder. The digital output terminal ADO of the DAT system A is connected to the DAT system A via the digital interface cable C2.
Connected to AT system B's digital input terminal BDI. Digital input terminal ADI of DAT system A is connected to digital output terminal BDO of DAT system B via digital interface cable C4. D.A.
T-systems A and B have the same configuration, and the same components have the same reference numbers appended with A and B, respectively. Therefore, only the configuration of DAT system A will be explained, and the explanation of the configuration of DAT system B will be omitted.

【0010】DATレコーダ2Aは、制御回路4Aの制
御の下に、デジタルオーディオデータをテープに読み込
むかまたはテープから読み出す。制御回路4Aは、記録
再生モード設定回路6Aが出力するモード信号およびフ
リップフロップ(以下、F/Fと略称)回路8AのQ出
力信号に応じて、DATレコーダ2Aを制御する。モー
ド信号の高レベル(”1”)および低レベル(”0”)
は、それぞれ、記録および再生モードを示す。F/F回
路8AのQ出力信号の高および低レベルは、それぞれ、
制御回路4Aに対する動作および非動作命令を示す。
DAT recorder 2A reads digital audio data to or from tape under the control of control circuit 4A. The control circuit 4A controls the DAT recorder 2A according to the mode signal output from the recording/reproduction mode setting circuit 6A and the Q output signal from the flip-flop (hereinafter abbreviated as F/F) circuit 8A. High level (“1”) and low level (“0”) of mode signal
indicate recording and playback modes, respectively. The high and low levels of the Q output signal of the F/F circuit 8A are respectively
Operation and non-operation instructions for the control circuit 4A are shown.

【0011】F/F回路8Aのセット入力Sは、ORゲ
ート10Aを介して、スタート回路12Aの出力および
同期制御回路14の出力(すなわちANDゲート28A
の出力)に接続されている。F/F回路8Aのリセット
入力は、ORゲート18Aを介して、ストップ回路16
Aの出力および同期制御回路14Aの出力に接続されて
いる。スタート回路12Aは、スタートボタンが押され
ると高レベルのスタート信号を出力する。ストップ回路
16Aは、ストップボタンが押されると高レベルのスト
ップ信号を出力する。
The set input S of the F/F circuit 8A is connected to the output of the start circuit 12A and the output of the synchronous control circuit 14 (that is, the AND gate 28A) via the OR gate 10A.
output). The reset input of the F/F circuit 8A is connected to the stop circuit 16 via the OR gate 18A.
A and the output of the synchronous control circuit 14A. The start circuit 12A outputs a high level start signal when the start button is pressed. The stop circuit 16A outputs a high level stop signal when the stop button is pressed.

【0012】同期制御回路14Aは、DATシステムB
が再生状態のときに、デジタルオーディオデータととも
に出力する、該データが有効か否かを示す識別信号、す
なわち、デジタルインターフェース復調回路20Aが出
力するデジタルオーディオインターフェースのV(バリ
ディティ)ビット信号に応じて、DATシステムAの記
録動作をDATシステムの再生動作に同期させる。
[0012] The synchronous control circuit 14A is a DAT system B.
In accordance with the identification signal indicating whether or not the data is valid, which is output together with the digital audio data when the is in the playback state, that is, the V (validity) bit signal of the digital audio interface outputted by the digital interface demodulation circuit 20A, The recording operation of DAT system A is synchronized with the reproducing operation of the DAT system.

【0013】同期制御回路14Aの具体的構成を説明す
る前に、図2を参照して、デジタルオーディオインター
フェースの信号フォーマットについて説明する。デジタ
ルオーディオインターフェースでは、LチャンネルとR
チャンネルの信号は別々に伝送されず、L、R、L、R
の順に時分別多重で伝送される。LおよびRチャンネル
の信号は、3種類の同期パターンすなわちM、Wおよび
B同期パターンによってフレームが構成され、192フ
レームが1フレームとして伝送される。1つのフレーム
(これは1サンプリング周期に相当する)は、2つのサ
ブフレームから成る。1つのサブフレームは、1つの周
期パターンとLまたはRチャンネルの信号から成り、3
2ビットから構成される。
Before explaining the specific configuration of the synchronization control circuit 14A, the signal format of the digital audio interface will be explained with reference to FIG. In a digital audio interface, L channel and R channel
The signals of the channels are not transmitted separately, L, R, L, R
It is transmitted in the order of time division multiplexing. Frames of the L and R channel signals are composed of three types of synchronization patterns, that is, M, W, and B synchronization patterns, and 192 frames are transmitted as one frame. One frame (which corresponds to one sampling period) consists of two subframes. One subframe consists of one periodic pattern and an L or R channel signal, and consists of three
Consists of 2 bits.

【0014】ビット0乃至3は、サブフレームおよびフ
レームの同期抽出に使用される。ビット4乃至7は、オ
ーディオオキジャリ情報またはオーディオサンプリング
の拡張部分の伝送に使用される。ビット8乃至27には
、2の補数表示のデジタルオーディオデータが割り当て
られる。ビット28は、Vビットに割り当てられる。 Vビットは、デジタルオーディオデータが有効なときす
なわち誤りが無いとき、低レベル(”0”)で、デジタ
ルオーディオデータが無いとき、およびデジタルオーデ
ィオデータが真の値でないときすなわちデータの補間が
行われたときや意図的なミューティングデータのとき、
高レベル(”1”)となるValidity(有効性)
フラッグである。ビット29は、Uビットすなわちユー
ザビットに割り当てられる。Uビットは、曲の頭である
ことを示すスタートID等に使用できる。ビット30は
、Cビットに割り当てられる。Cビットは、他のサブフ
レームのCビットと組み合わされて、オーディオサンプ
リングワード長、標本化周波数等のチャンネルステータ
ス情報を示すために使用される。
Bits 0 to 3 are used for subframe and frame synchronization extraction. Bits 4 to 7 are used to transmit audio error information or an extended portion of audio sampling. Bits 8 to 27 are assigned digital audio data in two's complement representation. Bit 28 is assigned to the V bit. The V bit is at a low level (0) when the digital audio data is valid, that is, there is no error, and when there is no digital audio data, and when the digital audio data is not a true value, that is, data interpolation is performed. muting data or intentional muting data.
Validity at a high level (“1”)
It's a flag. Bit 29 is assigned to the U bit or user bit. The U bit can be used as a start ID indicating the beginning of a song. Bit 30 is assigned to the C bit. The C bit is used in combination with the C bits of other subframes to indicate channel status information such as audio sampling word length, sampling frequency, etc.

【0015】同期制御回路14Aは、連続/検出回路2
2A、立下り検出回路24A、ならびに2つのANDゲ
ート26Aおよび28Aを有している。連続/検出回路
22A、デジタル入力端子ADIから入力される図2の
デジタルインターフェースフォーマットのデジタル信号
を元のデジタル信号に戻すデジタルインターフェース復
調回路20AのVビット出力を受け、Vビット出力中に
”1”が2つ以上連続して含まれることを検出して、高
レベル(”1”)信号を出力する。立下り検出回路24
Aは、デジタルインターフェース回路20AのVビット
出力を受け、Vビットが高レベル(”1”)から低レベ
ル(”0”)に変化したときに高レベル(”1”)信号
を出力する。
The synchronous control circuit 14A is connected to the continuous/detection circuit 2.
2A, a falling detection circuit 24A, and two AND gates 26A and 28A. The continuous/detection circuit 22A receives the V bit output of the digital interface demodulation circuit 20A which returns the digital signal in the digital interface format of FIG. It detects that two or more are included in succession and outputs a high level (“1”) signal. Fall detection circuit 24
A receives the V bit output of the digital interface circuit 20A and outputs a high level ("1") signal when the V bit changes from high level ("1") to low level ("0").

【0016】ANDゲート26Aの2つの入力は、それ
ぞれ記録再生モード設定回路6Aの出力および連続/検
出回路22Aの出力に接続される。ANDゲート26A
の出力は、ORゲート18Aを介して、F/F回路8A
のリセット入力に与えられる。ANDゲート28Aの2
つの入力は、それぞれ、記録再生モード設定回路6Aの
出力および立下り検出回路24Aの出力に接続される。 ANDゲート28Aの出力は、ORゲート10Aを介し
て、F/F回路8Aのセット入力に与えられる。従って
、記録または再生モードにあるときに、有効なデジタル
オーディオデータが発生し始めると、F/F回路8Aの
セット入力に”1”が与えられ、F/F回路8Aは動作
命令を示す”1”を制御回路4Aに与える。また、記録
または再生モードにあるときに、有効なデジタルオーデ
ィオデータが消失すると、F/F回路8Aのリセット入
力に”1”が与えられ、F/F回路8Aは非動作命令を
示す”0”が制御回路4Aに与える。
Two inputs of the AND gate 26A are connected to the output of the recording/reproduction mode setting circuit 6A and the output of the continuity/detection circuit 22A, respectively. AND gate 26A
The output is sent to the F/F circuit 8A via the OR gate 18A.
is applied to the reset input of AND gate 28A 2
The two inputs are respectively connected to the output of the recording/reproducing mode setting circuit 6A and the output of the falling edge detection circuit 24A. The output of the AND gate 28A is applied to the set input of the F/F circuit 8A via the OR gate 10A. Therefore, when valid digital audio data starts to be generated in the recording or playback mode, "1" is given to the set input of the F/F circuit 8A, and the F/F circuit 8A receives "1" indicating an operation command. ” is given to the control circuit 4A. Furthermore, when valid digital audio data is lost while in the recording or playback mode, "1" is given to the reset input of the F/F circuit 8A, and the F/F circuit 8A outputs "0" indicating a non-operation command. is given to the control circuit 4A.

【0017】連続/検出回路22Aの出力をF/F回路
8Aのリセット入力に供給するようにしているのは、前
述のように、DATシステムBが再生状態にあっても、
データの補間や意図的ミューティングデータのためにV
ビットが”1”になるときがあるため、DATシステム
Bの再生の終了は、2つ以上連続した”1”によっては
じめて確認できるからてある。
The reason why the output of the continuous/detection circuit 22A is supplied to the reset input of the F/F circuit 8A is that even if the DAT system B is in the reproducing state, as described above,
V for data interpolation and intentional muting data
Since the bit sometimes becomes "1", the end of playback in DAT system B can only be confirmed by two or more consecutive "1"s.

【0018】デジタルインターフェース復調回路20A
から出力されるデジタルオーディオデータ、Cビットお
よびUビットは、DATレコーダ2Aに供給され、制御
回路4Aの制御の下にテープに記録される。DATレコ
ーダ2Aのテープから検出された信号は、ミュート回路
30Aを介してデジタルインターフェース変調回路32
Aに供給される。また、デジタルインターフェース変調
回路32AのVビット入力には、F/F回路8Aから出
力される動作または非動作命令を示す信号がインバータ
34Aによって反転された後、ORゲート36Aを介し
て供給されるとともに、DATレコーダ2Aからデータ
補間または意図的ミューティング時に”1”がORゲー
ト36Aを介して供給される。さらに、デジタルインタ
ーフェース変調回路32AのUおよびCビット入力には
、DATレコーダ2Aから、それぞれ、スタートID等
を示すUビット、およびステータス情報を示すCビット
が供給される。デジタルインターフェース変調回路32
Aは、上述の入力信号を図2のフォーマットに変換して
デジタル出力端子ADOに出力する。
Digital interface demodulation circuit 20A
The digital audio data, C bit and U bit outputted from the DAT recorder 2A are supplied to the DAT recorder 2A and recorded on tape under the control of the control circuit 4A. The signal detected from the tape of the DAT recorder 2A is sent to the digital interface modulation circuit 32 via the mute circuit 30A.
A is supplied. Further, a signal indicating an operation or non-operation command outputted from the F/F circuit 8A is inverted by an inverter 34A and then supplied to the V bit input of the digital interface modulation circuit 32A via an OR gate 36A. , "1" is supplied from the DAT recorder 2A via the OR gate 36A during data interpolation or intentional muting. Furthermore, the U bit and C bit indicating status information are respectively supplied from the DAT recorder 2A to the U and C bit inputs of the digital interface modulation circuit 32A. Digital interface modulation circuit 32
A converts the above input signal into the format shown in FIG. 2 and outputs it to the digital output terminal ADO.

【0019】次に、上述のように構成された図1の実施
例の動作を、図3のタイムチャートを参照しつつ説明す
る。DATシステムAおよびBが、それぞれ記録再生モ
ード設定回路6Aおよび6Bによって、記録および再生
モードに設定され、DATシステムBが再生したデジタ
ル信号をDATシステムAが記録を行うものとする。
Next, the operation of the embodiment of FIG. 1 configured as described above will be explained with reference to the time chart of FIG. 3. It is assumed that DAT systems A and B are set to recording and reproduction modes by recording and reproduction mode setting circuits 6A and 6B, respectively, and DAT system A records the digital signal reproduced by DAT system B.

【0020】まず、停止状態にあるときには、Vビット
は”1”のままなので、連続/検出回路22Aおよび2
2Bの出力は”1”であり、立下り検出回路24Aおよ
び24Bの出力は”0”なので、F/F回路8Aおよび
8Bは、リセット状態にあって、非動作命令を示す”0
”を制御回路4Aおよび4Bに出力するから、DATレ
コーダ2Aおよび2Bはともに非動作状態にある。
First, in the stopped state, the V bit remains "1", so the continuity/detection circuits 22A and 2
Since the output of F/F circuit 2B is "1" and the output of falling detection circuits 24A and 24B is "0", F/F circuits 8A and 8B are in the reset state and output "0" indicating a non-operation command.
'' is output to the control circuits 4A and 4B, both DAT recorders 2A and 2B are in an inactive state.

【0021】DATシステムBのスタートボタンが押さ
れてスタート回路12Bから”1”がF/F回路8Bの
セット入力に供給されると、F/F回路8Bの出力が”
1”となる。これにより、制御回路4Bは、DATレコ
ーダ2Bにテープの読み取り動作を行わせ、読み取られ
た信号はデジタルインターフェース変調回路32Bに供
給される。またインバータ34Bから”0”信号がVビ
ットとしてデジタルインターフェース変調回路32Bに
供給され、回路32Bは、この”0”であるVビットを
含む入力信号を図2のフォーマットでデジタル出力端子
BDO、デジタルインターフェースケーブルC4および
デジタル入力端子ADIを介してデジタルインターフェ
ース復調回路20Aに送信する。復調回路20Aは、そ
のVビット出力を”0”にする。これにより、立下り検
出回路24Aの出力は”1”となり、この”1”はAN
Dゲート28AおよびORゲート10Aを介してF/F
回路8Aのセット入力に供給される。従って、F/F回
路8Aは、動作命令を下す”1”信号を制御回路4Aに
与える。制御回路4Aは、デジタルインターフェース復
調回路20Aから出力されるデジタルオーディオデータ
、CビットおよびUビットをDATレコーダ2Aのテー
プに記録させる。このように、同期制御回路14Aは、
DATシステムAの記録動作の開始を、DATシステム
Bの再生動作の開始に同期させる。従って、再生側のD
ATシステムBから出力されるデジタル信号を確実に無
駄なくDATシステムBに記録できる。
When the start button of the DAT system B is pressed and "1" is supplied from the start circuit 12B to the set input of the F/F circuit 8B, the output of the F/F circuit 8B becomes "1".
1". As a result, the control circuit 4B causes the DAT recorder 2B to read the tape, and the read signal is supplied to the digital interface modulation circuit 32B. Also, the "0" signal from the inverter 34B becomes V The circuit 32B outputs the input signal containing the V bit, which is "0", in the format shown in FIG. 2 through the digital output terminal BDO, the digital interface cable C4, and the digital input terminal ADI. The signal is sent to the digital interface demodulation circuit 20A.The demodulation circuit 20A sets its V bit output to "0".As a result, the output of the falling detection circuit 24A becomes "1", and this "1"
F/F via D gate 28A and OR gate 10A
It is supplied to the set input of circuit 8A. Therefore, the F/F circuit 8A provides the control circuit 4A with a "1" signal that instructs the operation. The control circuit 4A records the digital audio data, C bit, and U bit output from the digital interface demodulation circuit 20A onto the tape of the DAT recorder 2A. In this way, the synchronous control circuit 14A
The start of the recording operation of DAT system A is synchronized with the start of the reproducing operation of DAT system B. Therefore, D on the playback side
To reliably and efficiently record a digital signal output from an AT system B to a DAT system B.

【0022】DATシステムBの再生動作中、データ補
間や意図的ミューティングにより、DATシステムBか
ら送られるVビットが単発的に”1”となっても、連続
検出回路22Aの出力も”0”なので、F/F回路8A
は動作命令を示す”1”を出力し続け、制御回路4Aは
、記録動作を行い続ける。
During the playback operation of DAT system B, even if the V bit sent from DAT system B becomes "1" singly due to data interpolation or intentional muting, the output of the continuous detection circuit 22A also becomes "0". Therefore, F/F circuit 8A
continues to output "1" indicating an operation command, and the control circuit 4A continues to perform the recording operation.

【0023】DATシステムBのストップボタンが押さ
れ、ストップ回路16Bから”1”が出力されると、F
/F回路回路8Bは非動作命令を示す”0”を出力し、
制御回路4BはDATレコーダ2Bの読み取り動作を停
止させる。また、F/F回路8Bの出力”0”はインバ
ータ34Bにより反転されてデジタルインターフェース
変調回路32Bに供給される。従って、変調回路32B
は、その後、連続して”1”の値を有するVビットを図
2のフォーマットでDATシステムAに送信し続ける。 これにより、連続/検出回路22Aは”1”を出力し、
F/F回路8Aは非動作命令を示す”0”を出力する。 従って、制御回路4Aは、DATレコーダ2Aの記録動
作を停止させる。このように、同期制御回路14Aは、
DATシステムAの記録動作の終了を、DATシステム
Bの再生動作の終了に同期させることができる。
When the stop button of DAT system B is pressed and "1" is output from the stop circuit 16B, F
/F circuit circuit 8B outputs "0" indicating a non-operation command,
The control circuit 4B stops the reading operation of the DAT recorder 2B. Further, the output "0" of the F/F circuit 8B is inverted by the inverter 34B and supplied to the digital interface modulation circuit 32B. Therefore, modulation circuit 32B
then continues to send successive V bits with a value of "1" to the DAT system A in the format of FIG. As a result, the continuity/detection circuit 22A outputs "1",
The F/F circuit 8A outputs "0" indicating a non-operation command. Therefore, the control circuit 4A stops the recording operation of the DAT recorder 2A. In this way, the synchronous control circuit 14A
The end of the recording operation of DAT system A can be synchronized with the end of the reproducing operation of DAT system B.

【0024】上記実施例は、DATレコーダに関するも
のであるが、本発明はこれに限定されず、例えばコンパ
クトディスク等の種々のデジタルオーディオ機器に適用
できる。
Although the above embodiment relates to a DAT recorder, the present invention is not limited thereto and can be applied to various digital audio devices such as compact discs.

【0025】また、本発明は、デジタルオーディオ信号
の記録だけでなく、広くデジタル信号一般の記録に適用
できる。
Furthermore, the present invention can be applied not only to the recording of digital audio signals but also to the recording of digital signals in general.

【0026】[0026]

【発明の効果】以上のように、請求項1に記載の記録制
御装置によれば、再生装置がデジタル信号を出力する際
に出力する信号の有効性を示す識別信号を使用して、記
録装置の記録動作を再生装置の再生動作に同期させるよ
うにしたので、特別に同期信号を発する必要なく、容易
に同期をとることができる。
As described above, according to the recording control device according to claim 1, the recording device Since the recording operation of the playback device is synchronized with the playback operation of the playback device, synchronization can be easily achieved without the need to issue a special synchronization signal.

【0027】請求項2に記載の記録制御装置によれば、
既に規格化されているデジタルオーディオインターフェ
ースのVビットを使用して同期をとるので、新たな信号
を設けることなく、規格に準拠したデジタルオーディオ
機器間の同期を容易にとることができる。
According to the recording control device according to claim 2,
Since synchronization is achieved using the V bit of a digital audio interface that has already been standardized, it is possible to easily synchronize digital audio devices that comply with the standard without providing any new signals.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明の記録制御装置の一実施例の構成を示す
ブロック図
FIG. 1 is a block diagram showing the configuration of an embodiment of a recording control device of the present invention.

【図2】デジタルオーディオインターフェースの信号フ
ォーマットを示す説明図
[Figure 2] Explanatory diagram showing the signal format of a digital audio interface

【図3】図1の実施例の動作を示すフローチャート[Fig. 3] Flowchart showing the operation of the embodiment shown in Fig. 1.

【符号の説明】[Explanation of symbols]

14A、14B  同期制御回路 20A、20B  デジタルインターフェース復調回路
22A、22B  連続/検出回路 24A、22B  立下り検出回路
14A, 14B Synchronous control circuit 20A, 20B Digital interface demodulation circuit 22A, 22B Continuation/detection circuit 24A, 22B Fall detection circuit

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】  再生装置が出力するデジタル信号の記
録装置への記録を制御する記録制御装置であって、前記
再生装置が前記デジタル信号とともに出力する、前記デ
ジタル信号が有効か否かを示す識別信号に応じて、前記
記録装置の動作を前記再生装置の動作に同期させる同期
制御手段を具備することを特徴とする記録制御装置。
1. A recording control device that controls recording of a digital signal output by a playback device to a recording device, the device comprising an identification device that indicates whether or not the digital signal output by the playback device together with the digital signal is valid. A recording control device comprising: synchronization control means for synchronizing the operation of the recording device with the operation of the reproducing device according to a signal.
【請求項2】  前記再生装置および前記記録装置が、
ともに、デジタルオーディオ信号の記録および再生を行
うデジタルオーディオ機器であり、前記識別信号が、デ
ジタルオーディオインターフェースのVビットであるこ
とを特徴とする請求項1に記載の記録制御装置。
2. The playback device and the recording device include:
2. The recording control device according to claim 1, wherein both are digital audio devices that record and reproduce digital audio signals, and wherein the identification signal is a V bit of a digital audio interface.
JP14688791A 1991-05-22 1991-05-22 Recording controller Pending JPH04345966A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14688791A JPH04345966A (en) 1991-05-22 1991-05-22 Recording controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14688791A JPH04345966A (en) 1991-05-22 1991-05-22 Recording controller

Publications (1)

Publication Number Publication Date
JPH04345966A true JPH04345966A (en) 1992-12-01

Family

ID=15417826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14688791A Pending JPH04345966A (en) 1991-05-22 1991-05-22 Recording controller

Country Status (1)

Country Link
JP (1) JPH04345966A (en)

Similar Documents

Publication Publication Date Title
EP0268481B1 (en) Method of recording synchronized audio and video information
EP0044713B1 (en) Circuit arrangements for processing digital data
KR100520809B1 (en) Apparatus and method for reproducing a digital audio signal from a record carrier
JPS63136852A (en) Signal transmission system
JPH0461669A (en) Vtr
JPH04345966A (en) Recording controller
JP4119083B2 (en) PCM audio signal reproducing apparatus
KR930009658B1 (en) Process for reducing the noticeability of errors in a digital audio signal
KR0179113B1 (en) Audio dubbing and reproduction method and apparatus for dvcr
JPH04222965A (en) Digital tape recorder
JPH07121161A (en) Method and device for remote recording and reproduction
JP2737383B2 (en) Magnetic recording / reproducing device
JP3047500B2 (en) Serial interface circuit
KR100191314B1 (en) Reproducer of multi-channel audio signal
JPH0728618Y2 (en) Digital audio equipment
JP2573748B2 (en) Online data recorder for distributed processing system
JPH0740405B2 (en) DAT device
KR900008894Y1 (en) Audio signal muting circuit of video signal recording and reproducing apparatus
JPS61248269A (en) Method for transmitting digital signal and its processor
JPH10269698A (en) Digital signal recording method and reproducing method
JPS62119763A (en) Synchronism controller
JPS616957U (en) dropout compensator
JPS6074154A (en) Digital signal extracting system
JPH06150447A (en) Digital recorder
JPH11219564A (en) Recording device and recording and reproducing device