JPH04343223A - Semiconductor surface etching method - Google Patents

Semiconductor surface etching method

Info

Publication number
JPH04343223A
JPH04343223A JP14535891A JP14535891A JPH04343223A JP H04343223 A JPH04343223 A JP H04343223A JP 14535891 A JP14535891 A JP 14535891A JP 14535891 A JP14535891 A JP 14535891A JP H04343223 A JPH04343223 A JP H04343223A
Authority
JP
Japan
Prior art keywords
etching
amorphous
substrate
layer
etching method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14535891A
Other languages
Japanese (ja)
Other versions
JP3009072B2 (en
Inventor
Masayoshi Akazawa
方省 赤澤
Tsuneo Urisu
恒雄 宇理須
Yuichi Uchiumi
裕一 内海
Junichi Takahashi
淳一 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP14535891A priority Critical patent/JP3009072B2/en
Publication of JPH04343223A publication Critical patent/JPH04343223A/en
Application granted granted Critical
Publication of JP3009072B2 publication Critical patent/JP3009072B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

PURPOSE:To obtain a semiconductor surface etching method with which a film is removed with a high film thickness-controllability in a clean atmosphere. CONSTITUTION:In a substrate-surface etching method wherein semiconductor substrates 4 and 10 are heated up to the prescribed temperature under high vacuum, ultraviolet rays or vacuum ultraviolet rays are made to irradiate on the surface of the substrates, amorphous materials 11 and 14 are selectively etched taking advantage of high etching speed comparing with crystal material, and a pattern is characteristically formed. Besides, the above-mentioned etching is charactistically conducted while the semiconductor substrate surface is being exposed to hydrogen gas in this semiconductor surface etching method.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、清浄な雰囲気のもとで
、高い膜厚制御性でもって膜を除去する方法としての半
導体表面エッチング法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor surface etching method as a method for removing a film with high film thickness controllability in a clean atmosphere.

【0002】0002

【従来の技術】半導体材料の表面を精度良くエッチング
するには、真空容器中で行うドライエッチング法に頼ら
なければならない。ECRプラズマやRF放電により生
成したイオン種を加速して基板表面に入射し、エッチン
グを行うスパッタリングや反応性イオンエッチングなど
の方法では、入射粒子のエネルギーが高いため、エッチ
ング深さの精密な制御が難しく、また表面に与える損傷
も大きい。当然結晶性が異なる材料に対して、エッチン
グ速度の違いは見られない。他方、紫外もしくは真空紫
外光の照射によるいわゆる光励起エッチング法において
は、反応種の運動エネルギーが低いので物理的スパッタ
リングの過程の占める割合は非常に小さく、損傷も少な
い。これまで反応ガスとして主にSF6 が用いられて
きたが、この場合非晶質材料と結晶材料との間の反応選
択性はない。表面の原子層レベルでの加工には、高度に
清浄な環境下において、汚染を残さないソフトなプロセ
スが必要である。しかし、現在までにそのような手法は
知られていなかった。
2. Description of the Related Art In order to accurately etch the surface of a semiconductor material, it is necessary to rely on a dry etching method carried out in a vacuum chamber. In methods such as sputtering and reactive ion etching, in which ion species generated by ECR plasma or RF discharge are accelerated and incident on the substrate surface for etching, the energy of the incident particles is high, making it difficult to precisely control the etching depth. It is difficult and causes a lot of damage to the surface. Naturally, no difference in etching rate is observed for materials with different crystallinity. On the other hand, in the so-called photoexcited etching method using ultraviolet or vacuum ultraviolet light irradiation, the kinetic energy of reactive species is low, so the proportion of the physical sputtering process is very small, and damage is small. Until now, SF6 has been mainly used as the reaction gas, but in this case there is no reaction selectivity between amorphous and crystalline materials. Machining surfaces at the atomic layer level requires a soft process that leaves no contaminants in a highly clean environment. However, such a method has not been known until now.

【0003】0003

【発明が解決しようとする課題】本発明の目的は、清浄
な雰囲気のもとで、高い膜厚制御性でもって膜を除去す
る半導体表面エッチング法を提供することである。
SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor surface etching method for removing a film with high film thickness controllability in a clean atmosphere.

【0004】更に具体的に、本発明の目的は、半導体基
板を高真空にて所定の温度に加熱した状態にし、該基板
表面に紫外もしくは真空紫外光を照射し該基板表面をエ
ッチングするエッチング法において、非晶質材料が結晶
材料に比べてエッチング速度が速いことを利用して選択
的に非晶質材料をエッチングし、パターンを形成するこ
とを特徴とする半導体表面エッチング法を提供すること
である。
More specifically, the object of the present invention is to provide an etching method in which a semiconductor substrate is heated to a predetermined temperature in a high vacuum, and the surface of the substrate is irradiated with ultraviolet or vacuum ultraviolet light to etch the surface of the substrate. By providing a semiconductor surface etching method characterized by selectively etching an amorphous material to form a pattern by taking advantage of the fact that an amorphous material has a faster etching speed than a crystalline material. be.

【0005】更にまた前記半導体表面エッチング法にお
いて、該半導体基板表面を水素ガスにさらしながら行う
ことを特徴とする半導体表面エッチング法を提供するこ
とである。
Another object of the present invention is to provide a semiconductor surface etching method characterized in that the semiconductor surface etching method is carried out while exposing the surface of the semiconductor substrate to hydrogen gas.

【0006】[0006]

【課題を解決するための手段】励起源としては短波長の
紫外光もしくは真空紫外光を用いる。一般に光反応にお
いては、反応の材料選択性が高いというメリットがある
が、作用の項において示すように、本発明では結晶性の
違いによる光刺激脱離の速度の違いが有効に利用されて
いる。特にシンクロトロン放射光を用いれば高い空間分
解能が得られ、反応ガスを用いなくても加工ができる特
徴がある。また、シンクロトロン放射光によれば、その
高輝度性、直進性が良い点から利用の効果も高い。また
エッチングガスとして水素ガスを用いると、更にエッチ
ング速度が増加する。0.1Torr程度の水素ガス雰
囲気下、例えば、SiやGe基板上に紫外もしくは真空
紫外光を照射すると、気相中の水素分子は光イオン化し
て、数eVのエネルギーの水素原子に解離する。原子状
の水素は反応性に富むので、SiやGeの最表面の一部
を覆う。一方、気相圧が高いため基板表面上は部分的に
分子状水素により覆われていて、それらは光照射により
解離する。結局最表面にはSiHx やGeHX の吸
着層が形成され、下地のバルク原子との結合が弱まった
状態になる。光照射により、照射部の吸着層が光脱離す
る速度は、その材料の結晶性に大きく依存し、アモルフ
ァス膜の方が結晶膜よりも圧倒的に速い。このことを利
用すれば、アモルファス膜だけを選択的に除去すること
が可能である。また、この反応過程は最表面で進行する
ため、本質的に原子層オーダでの膜の除去という特性を
兼ね備えている。
[Means for Solving the Problems] Short wavelength ultraviolet light or vacuum ultraviolet light is used as an excitation source. In general, photoreactions have the advantage of high material selectivity, but as shown in the section on action, the present invention effectively utilizes differences in the rate of photostimulated desorption due to differences in crystallinity. . In particular, the use of synchrotron radiation allows for high spatial resolution and allows for processing without the use of reactive gases. In addition, synchrotron radiation is highly effective to use because of its high brightness and straight-line propagation. Further, when hydrogen gas is used as the etching gas, the etching rate is further increased. For example, when a Si or Ge substrate is irradiated with ultraviolet or vacuum ultraviolet light in a hydrogen gas atmosphere of about 0.1 Torr, hydrogen molecules in the gas phase are photoionized and dissociated into hydrogen atoms with an energy of several eV. Since atomic hydrogen is highly reactive, it covers part of the outermost surface of Si and Ge. On the other hand, due to the high gas phase pressure, the surface of the substrate is partially covered with molecular hydrogen, which is dissociated by light irradiation. Eventually, an adsorption layer of SiHx or GeHX is formed on the outermost surface, and the bond with the underlying bulk atoms is weakened. The speed at which the adsorption layer in the irradiated area is photodesorbed by light irradiation largely depends on the crystallinity of the material, and is overwhelmingly faster in an amorphous film than in a crystalline film. By utilizing this fact, it is possible to selectively remove only the amorphous film. Furthermore, since this reaction process proceeds on the outermost surface, it essentially has the property of removing the film on the order of atomic layers.

【0007】本発明の構成を以下に示す。即ち、本発明
は、半導体基板(4,10)を高真空にて所定の温度に
加熱した状態にし、該基板表面に紫外もしくは真空紫外
光を照射し該基板表面をエッチングするエッチング法に
おいて、非晶質材料(11,14)が結晶材料(10)
に比べてエッチング速度が速いことを利用して選択的に
非晶質材料(11,14)をエッチングし、パターンを
形成することを特徴とする半導体表面エッチング法とし
ての構成を有する。或いはまた前記半導体基板表面(4
,10)を水素ガスにさらしながら行うことを特徴とす
る半導体表面エッチング法としての構成を有する。 或いはまた本発明は、Si基板(10)を準備し、該S
i基板(10)上に500℃以下でシランガスを導入し
てアモルファスSi層(11)膜厚を所望の量子細線(
13)の厚みに一致させて堆積する第1の工程と、UV
或いはVUV光用マスク(12)を用いて、導入圧0.
1Torrの水素ガス雰囲気下、700℃でシンクロト
ロン放射光を照射し、マスク開口部のアモルファスSi
層を除去し、エッチングをSi基板界面で止める制御を
行う第2の工程と、金属層(13)用メタルのハイドラ
イドガスを導入してマスク開口部に光を照射しながら金
属層(13)を選択成長させる量子細線構造を形成する
第3の工程と、上層にアモルファスSi層(14)を堆
積させて前記量子細線構造(13)を覆う第4の工程と
、更に、900℃に加熱しアモルファスSi層(11,
14)の部分を多結晶化し、耐エッチング性を持たせる
第5の工程とを含む、半導体表面エッチング法としての
構成を有する。
The configuration of the present invention is shown below. That is, the present invention provides an etching method in which the semiconductor substrate (4, 10) is heated to a predetermined temperature in a high vacuum, and the surface of the substrate is irradiated with ultraviolet or vacuum ultraviolet light to etch the surface of the substrate. Crystalline material (11, 14) is crystalline material (10)
This method is a semiconductor surface etching method characterized by selectively etching the amorphous material (11, 14) to form a pattern by utilizing the fact that the etching speed is faster than that of the method. Alternatively, the semiconductor substrate surface (4
, 10) is performed while being exposed to hydrogen gas. Alternatively, in the present invention, a Si substrate (10) is prepared, and the Si substrate (10) is prepared.
Silane gas is introduced onto the i-substrate (10) at a temperature below 500°C to increase the thickness of the amorphous Si layer (11) to the desired quantum wire (
13) A first step of depositing to match the thickness of
Alternatively, using a VUV light mask (12), the introduction pressure is 0.
Synchrotron radiation was irradiated at 700°C in a hydrogen gas atmosphere of 1 Torr to form amorphous Si at the mask opening.
The second step involves removing the layer and controlling the etching to stop at the Si substrate interface, and then introducing a metal hydride gas for the metal layer (13) and irradiating the mask opening with light to remove the metal layer (13). A third step of selectively growing a quantum wire structure, a fourth step of depositing an amorphous Si layer (14) as an upper layer to cover the quantum wire structure (13), and further heating to 900° C. to form an amorphous Si layer (14). Si layer (11,
It has a structure as a semiconductor surface etching method including a fifth step of polycrystalizing the portion 14) to impart etching resistance.

【0008】[0008]

【作用】以下に我々の見いだした、真空紫外光によるア
モルファスSiの光刺激脱離と、水素ガス導入によるそ
のエッチングの促進効果について述べる。図3は、アモ
ルファスSiの放射光照射によるエッチング速度の基板
温度依存性である。白丸は超高真空中で、黒丸は0.1
Torrの水素ガス雰囲気下で、それぞれ放射光を表面
垂直方向から照射して得られたものである。放射光の波
長は1〜1000Åでピーク波長は100Åである。超
高真空下でも、放射光照射により照射部のアモルファス
Siはエッチングされる。しかし、水素ガスの導入によ
り、エッチング速度は倍増した。エッチング速度の基板
温度依存性にピークが見られるのは、温度が高くなり過
ぎると、アモルファスSiが徐々に結晶化して、反応性
が低下するからである。この様子は、反射高速電子線回
折によりモニターすることができる。図からわかるよう
に、例えば0.1Torrの水素雰囲気下、720℃、
リング電流300mAで1原子層/2分と反応速度が小
さいが、このことは逆に清浄な環境下で高い膜厚精度で
の加工が可能になることを意味している。
[Function] Below, we will describe the optically stimulated desorption of amorphous Si by vacuum ultraviolet light and the effect of promoting its etching by introducing hydrogen gas. FIG. 3 shows the substrate temperature dependence of the etching rate of amorphous Si by irradiation with synchrotron radiation. White circles are in ultra-high vacuum, black circles are 0.1
Each was obtained by irradiating synchrotron radiation from the direction perpendicular to the surface under a hydrogen gas atmosphere of Torr. The wavelength of the emitted light is 1 to 1000 Å, and the peak wavelength is 100 Å. Even under ultra-high vacuum, the amorphous Si in the irradiated area is etched by synchrotron radiation. However, with the introduction of hydrogen gas, the etching rate doubled. The reason why a peak is observed in the substrate temperature dependence of the etching rate is that when the temperature becomes too high, amorphous Si gradually crystallizes and the reactivity decreases. This state can be monitored by reflection high-speed electron diffraction. As can be seen from the figure, for example, at 720°C under a hydrogen atmosphere of 0.1 Torr,
Although the reaction rate is low at 1 atomic layer/2 minutes at a ring current of 300 mA, this means that processing with high film thickness accuracy is possible in a clean environment.

【0009】[0009]

【実施例】以下に本発明表面エッチング法の実施例につ
いて説明する。図1は本発明表面エッチング法の一実施
例としてのエッチング装置構成例を示す。1は超高真空
仕様の反応容器、2は真空排気ポートである。3は基板
ホルダであり、この上に4のSiやGeの基板が固定で
きて、背後から5のヒータにより加熱できるようになっ
ている。6の光導入ポートから紫外もしくは真空紫外光
が、7の反応ガス導入ポートから水素ガスが、それぞれ
導入される。
EXAMPLES Examples of the surface etching method of the present invention will be described below. FIG. 1 shows an example of the configuration of an etching apparatus as an embodiment of the surface etching method of the present invention. 1 is a reaction vessel with ultra-high vacuum specifications, and 2 is a vacuum exhaust port. 3 is a substrate holder on which a Si or Ge substrate 4 can be fixed and heated from behind by a heater 5. Ultraviolet or vacuum ultraviolet light is introduced from the light introduction port 6, and hydrogen gas is introduced from the reaction gas introduction port 7, respectively.

【0010】この装置により数十オングストロームの厚
さの量子細線構造を作成する方法について図2を参照し
て説明する。
A method for creating a quantum wire structure with a thickness of several tens of angstroms using this apparatus will be explained with reference to FIG.

【0011】Si基板10を準備し、該Si基板10上
に500℃以下でシランガスによりアモルファスSi層
11を堆積する。膜厚は所望の量子細線の厚みに一致さ
せる(工程1)。
A Si substrate 10 is prepared, and an amorphous Si layer 11 is deposited on the Si substrate 10 using silane gas at 500° C. or lower. The film thickness is made to match the desired thickness of the quantum wire (step 1).

【0012】UV或いはVUV光用マスク12をかけて
、導入圧0.1Torrの水素ガス雰囲気下、700℃
でシンクロトロン放射光を照射すると、マスク12の開
口部だけのアモルファスSi層が除去される。下地のS
i基板10の表面までエッチングされたところで、エッ
チング速度が急激に低下するため、制御性良くエッチン
グをSi基板10の界面で止めることができる(工程2
)。
[0012] Applying a mask 12 for UV or VUV light, heat at 700° C. in a hydrogen gas atmosphere with an introduction pressure of 0.1 Torr.
When synchrotron radiation is irradiated, the amorphous Si layer only in the openings of the mask 12 is removed. Base S
Once the surface of the i-substrate 10 has been etched, the etching rate rapidly decreases, making it possible to stop the etching at the interface of the Si substrate 10 with good controllability (step 2).
).

【0013】更に金属層13用メタルのハイドライドガ
スをマスク12の開口部に光を照射しながら、金属層1
3を選択成長させて量子細線構造を形成する(工程3)
。上層にアモルファスSi層14を堆積させて前記量子
細線構造を覆う(工程4)。
Furthermore, while irradiating the metal hydride gas for the metal layer 13 with light into the opening of the mask 12, the metal layer 13 is
3 is selectively grown to form a quantum wire structure (Step 3)
. An amorphous Si layer 14 is deposited on top to cover the quantum wire structure (step 4).

【0014】更に、これを900℃に加熱するとアモル
ファスSi層(11,14)の部分は多結晶Si15に
なって、耐エッチング性を持つ(工程5)。
Further, when this is heated to 900° C., the amorphous Si layer (11, 14) becomes polycrystalline Si 15 and has etching resistance (step 5).

【0015】このようにして、多結晶Si15に埋め込
まれた一層の量子細線構造(13)が作成される。多層
構造にするには、上記1−5の工程を繰り返せばよい。
In this way, a single quantum wire structure (13) embedded in the polycrystalline Si 15 is created. To obtain a multilayer structure, steps 1-5 above may be repeated.

【0016】[0016]

【発明の効果】本発明は同一材料でも結晶性の違いによ
り大きなエッチング選択比をとれる(非晶質で大きく結
晶で小さい)という現象を利用していることを特徴とし
、従来手法ではできなかった加工ができる。光励起のた
め低汚染、低損傷加工が可能であり、量子効果素子の制
作などに応用できる。適用対象としては水素化物の蒸気
圧が高いものがよい。光源として例えば、電子シンクロ
トロン放射光のような高輝度で直進性の良い短波長成分
を含む放射光が最も適している。それは、シンクロトロ
ン放射光が短波長成分を含む高輝度の連続光であること
から、気相分子や半導体表面近傍の原子の電子状態をエ
ネルギー的に十分励起できるからである。そして、短波
長成分を用いれば、LSIの微細加工にも有利である。 また、加工寸法がそれほど微細でなく、エネルギー的に
励起できる対象であれば、励起光源として例えばエキシ
マーレーザーを用いることもできる。
[Effect of the invention] The present invention is characterized by utilizing the phenomenon that a large etching selectivity can be achieved even with the same material due to differences in crystallinity (amorphous is large and crystalline is small), which was not possible with conventional methods. Can be processed. Due to optical excitation, low-contamination and low-damage processing is possible, and it can be applied to the production of quantum effect devices. Hydrides with high vapor pressure are suitable for application. The most suitable light source is, for example, synchrotron synchrotron radiation, which is highly luminous and includes short wavelength components with good straightness. This is because synchrotron radiation is continuous, high-intensity light that includes short-wavelength components, so it can sufficiently energetically excite the electronic states of gas-phase molecules and atoms near the semiconductor surface. The use of short wavelength components is also advantageous for microfabrication of LSIs. Furthermore, if the processing dimensions are not very small and the target can be excited energetically, an excimer laser, for example, can be used as the excitation light source.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】本発明一実施例を行うための反応装置の概略図
である。
FIG. 1 is a schematic diagram of a reaction apparatus for carrying out an embodiment of the present invention.

【図2】本発明を用いて、オングストロームオーダーの
厚みの量子細線を作成するための手順を示す図である。
FIG. 2 is a diagram showing a procedure for creating a quantum wire with a thickness on the order of angstroms using the present invention.

【図3】アモルファスSiの放射光照射による脱離速度
の表面温度依存性(白丸;超高真空下、黒丸;0.1T
orr水素ガス導入下)を示す図である。
[Figure 3] Surface temperature dependence of desorption rate of amorphous Si upon irradiation with synchrotron radiation (white circles; under ultra-high vacuum; black circles; 0.1T
FIG.

【符号の説明】[Explanation of symbols]

1  反応容器 2  真空排気ポート 3  基板ホルダ 4  基板 5  ヒータ 6  光導入ポート 7  ガス導入ポート 10  Si基板 11  アモルファスSi層 12  UV及びVUV光用マスク 13  金属層(量子細線構造) 14  アモルファスSi層 15  多結晶Si 1 Reaction container 2 Vacuum exhaust port 3 Board holder 4 Board 5 Heater 6 Optical introduction port 7 Gas introduction port 10 Si substrate 11 Amorphous Si layer 12 UV and VUV light mask 13 Metal layer (quantum wire structure) 14 Amorphous Si layer 15 Polycrystalline Si

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】  半導体基板を高真空にて所定の温度に
加熱した状態にし、該基板表面に紫外もしくは真空紫外
光を照射し該基板表面をエッチングするエッチング法に
おいて、非晶質材料が結晶材料に比べてエッチング速度
が速いことを利用して選択的に非晶質材料をエッチング
し、パターンを形成することを特徴とする半導体表面エ
ッチング法。
Claim 1: In an etching method in which a semiconductor substrate is heated to a predetermined temperature in a high vacuum, and the surface of the substrate is etched by irradiating ultraviolet or vacuum ultraviolet light, an amorphous material is converted into a crystalline material. A semiconductor surface etching method that is characterized by selectively etching amorphous materials to form a pattern by taking advantage of the fact that the etching speed is faster than that of amorphous materials.
【請求項2】  前記該半導体基板表面を水素ガスにさ
らしながら行うことを特徴とする請求項1記載の半導体
表面エッチング法。
2. The semiconductor surface etching method according to claim 1, wherein the etching is performed while exposing the surface of the semiconductor substrate to hydrogen gas.
【請求項3】  Si基板を準備し、該Si基板上に5
00℃以下でシランガスを導入してアモルファスSi層
膜厚を所望の量子細線の厚みに一致させて堆積する第1
の工程と、マスクを用いて、導入圧0.1Torrの水
素ガス雰囲気下、700℃でシンクロトロン放射光を照
射し、マスク開口部のアモルファスSiを除去し、エッ
チングをSi基板界面で止める制御を行う第2の工程と
、金属層用メタルのハイドライドガスを導入してマスク
開口部に光を照射しながら金属層を選択成長させる量子
細線構造を形成する第3の工程と、上層にアモルファス
Si層を堆積させて前記量子細線構造を覆う第4の工程
と、更に、900℃に加熱しアモルファスSi層の部分
を多結晶化し、耐エッチング性を持たせる第5の工程と
を含む、半導体表面エッチング法。
3. A Si substrate is prepared, and 5 layers are placed on the Si substrate.
The first step is to deposit an amorphous Si layer by introducing silane gas at a temperature below 00°C to match the thickness of the desired quantum wire.
The process of irradiating synchrotron radiation at 700°C using a mask in a hydrogen gas atmosphere with an introduction pressure of 0.1 Torr removes the amorphous Si in the mask opening, and controls the etching to stop at the Si substrate interface. The second step is to form a quantum wire structure in which a metal layer hydride gas is introduced and the metal layer is selectively grown while irradiating light into the mask opening, and an amorphous Si layer is formed on the upper layer. Semiconductor surface etching comprising: a fourth step of depositing to cover the quantum wire structure; and a fifth step of heating to 900° C. to polycrystallize a portion of the amorphous Si layer to impart etching resistance. Law.
JP14535891A 1991-05-20 1991-05-20 Semiconductor surface etching method Expired - Fee Related JP3009072B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14535891A JP3009072B2 (en) 1991-05-20 1991-05-20 Semiconductor surface etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14535891A JP3009072B2 (en) 1991-05-20 1991-05-20 Semiconductor surface etching method

Publications (2)

Publication Number Publication Date
JPH04343223A true JPH04343223A (en) 1992-11-30
JP3009072B2 JP3009072B2 (en) 2000-02-14

Family

ID=15383350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14535891A Expired - Fee Related JP3009072B2 (en) 1991-05-20 1991-05-20 Semiconductor surface etching method

Country Status (1)

Country Link
JP (1) JP3009072B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4786648B2 (en) * 2005-05-18 2011-10-05 ポリプラスチックス株式会社 Manufacturing method of resin composition with high concentration of fibrous filler and resin composition pellet

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4786648B2 (en) * 2005-05-18 2011-10-05 ポリプラスチックス株式会社 Manufacturing method of resin composition with high concentration of fibrous filler and resin composition pellet

Also Published As

Publication number Publication date
JP3009072B2 (en) 2000-02-14

Similar Documents

Publication Publication Date Title
US5490896A (en) Photomask or a light shielding member having a light transmitting portion and a light shielding portion
US5108543A (en) Method of surface treatment
JPH0622212B2 (en) Dry etching method
JPS631097B2 (en)
Akazawa et al. Photostimulated evaporation of SiO2 and Si3N4 films by synchrotron radiation and its application for low‐temperature cleaning of Si surfaces
JPH0622222B2 (en) Light processing equipment
JPH0626208B2 (en) Dry etching method
US5139606A (en) Laser bilayer etching of GaAs surfaces
JPH04343223A (en) Semiconductor surface etching method
JPH04137532A (en) Surface processing method and its equipment
JP2770578B2 (en) Photo CVD method
GB2288272A (en) X-ray windows
JP2782757B2 (en) Etching method
JPS60198827A (en) Laser beam etching method
JPH02183530A (en) Manufacture of semiconductor element
GB2226182A (en) Semiconductor device manufacture with laser-induced chemical etching
JP2622188B2 (en) Fine processing method of thin film device
JP2985294B2 (en) Wiring formation method
JPS6175528A (en) Si surface processing by irradiation of multiple laser beam
JPH03236237A (en) Method and apparatus for forming wiring
JP2765259B2 (en) Thermal CVD method
JPH0536654A (en) Method for forming pattern of compound semiconductor
JP2667930B2 (en) Fine processing method and device
JPH0547716A (en) Etching method and apparatus therefor
JPH0452278A (en) Photo inversion cvd method

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees