JPH04336413A - Mask alignment method - Google Patents

Mask alignment method

Info

Publication number
JPH04336413A
JPH04336413A JP3107707A JP10770791A JPH04336413A JP H04336413 A JPH04336413 A JP H04336413A JP 3107707 A JP3107707 A JP 3107707A JP 10770791 A JP10770791 A JP 10770791A JP H04336413 A JPH04336413 A JP H04336413A
Authority
JP
Japan
Prior art keywords
alignment
wafer
photomask
marks
mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3107707A
Other languages
Japanese (ja)
Inventor
Kenji Wakamiya
若宮 健志
Shiro Nishine
士郎 西根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP3107707A priority Critical patent/JPH04336413A/en
Publication of JPH04336413A publication Critical patent/JPH04336413A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

PURPOSE:To simplify the alignment by aligning the nearly cross-shaped first alignment mark made on a wafer and the nearly cross-shaped second alignment mark made on a photomask. CONSTITUTION:Alignment marks are both cross-shaped. When putting marks on top of each other, the first alignment mark 12 made on a wafer is surrounded by a second alignment mark 2. Out of lines which form the marks, the line m and m' which extend from the center to periphery and come closest to each other are not parallel. These lines do not lie upon each other, and at start of the alignment, each mark can be judged. Thus, the alignment can be performed well after checking the alignment marks respectively made on the wafer and the photomask quickly.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】この発明は、半導体装置の製作に
おけるマスク合せ法に関し、特に、ホトエッチング工程
においてレジストの焼付に先立ち、作業者が自らウェハ
とホトマスクの位置を相対的に合せるための方法に関す
る。
[Field of Industrial Application] This invention relates to a mask alignment method in the manufacture of semiconductor devices, and in particular, a method for allowing an operator to relatively align a wafer and a photomask by themselves prior to resist baking in a photoetching process. Regarding.

【0002】0002

【従来の技術】ホトエッチング工程において、ウェハ上
にホトマスクを密着させる際に互いの位置を合せる方法
の1つとして、ウェハおよびホトマスクに位置合せマー
クを設け、それぞれのマークを互いに合わせることによ
り、ウェハとホトマスクとの相対的な位置を調整する方
法がある。この方法において、位置合せマークは、たと
えば図3に示すような十字形のものが用いられている。 従来法では、ウェハおよびホトマスクにそれぞれ設けら
れる十字形11および12は相似形であり、図に示すよ
うに、一方のマーク11内に他方のマーク12を全周に
わたって均等に隔てて配置することにより、ウェハとホ
トマスクとの位置合せを完了する。
2. Description of the Related Art In a photoetching process, one method of aligning a photomask on a wafer is to provide alignment marks on a wafer and a photomask and align the marks with each other. There is a method to adjust the relative position between the photomask and the photomask. In this method, the alignment mark used is, for example, a cross shape as shown in FIG. In the conventional method, the cross shapes 11 and 12 provided on the wafer and the photomask are similar shapes, and as shown in the figure, by arranging one mark 11 within the other mark 12 evenly spaced over the entire circumference, , completes the alignment of the wafer and photomask.

【0003】0003

【発明が解決しようとする課題】上記位置合せにおいて
、作業者はXYステージ上のウェハをマウスドライバ等
で前後左右に移動させながらマークの位置合せを行なう
。上記位置合せマークの間隔は、通常、数μmであり、
これをより狭めていくと位置合せ作業に支障を来すこと
になる。一方、両方の位置合せマークの全周にわたって
、等しく数μmの間隔があるため、最終的な微調整がか
えって難しく、マスク合せにかかる時間が長くなる傾向
にあった。また、位置合せにおいて作業者が判断を行な
うため、微調整の困難さから最適な位置よりずれたパタ
ーニングを施してしまうおそれもあった。
In the above alignment, the operator aligns the marks while moving the wafer on the XY stage back and forth and left and right using a mouse driver or the like. The spacing between the alignment marks is usually several μm,
If this is narrowed further, alignment work will be hindered. On the other hand, since both alignment marks are equally spaced at intervals of several μm over the entire circumference, final fine adjustment is rather difficult, and the time required for mask alignment tends to be longer. Furthermore, since the operator makes judgments in positioning, there is a risk that patterning may be performed at a position deviated from the optimum position due to the difficulty of fine adjustment.

【0004】この発明の目的は、上記問題点を解決し、
位置合せマークをより簡単に合せることができるマスク
合せ法を提供することにある。
[0004] The purpose of the present invention is to solve the above problems,
An object of the present invention is to provide a mask alignment method that allows alignment marks to be aligned more easily.

【0005】[0005]

【課題を解決するための手段】この発明に従うマスク合
せ法は、ウェハに形成される略十字形の第1の位置合せ
マークと、ホトマスクに形成される略十字形の第2の位
置合せマークとを合せることにより、ウェハとホトマス
クとの位置を相対的に合せる方法において、第1および
第2の位置合せマークのうち一方は他方を完全に囲む大
きさであり、かつ一方に他方を囲ませて合せるとき、そ
れぞれの位置合せマークを形成する線のうち中心部から
外周に延びる線で互いに最も接近する線同士が非平行で
あるような位置合せマークを使用することを特徴として
いる。
[Means for Solving the Problems] The mask alignment method according to the present invention includes a substantially cross-shaped first alignment mark formed on a wafer, and a substantially cross-shaped second alignment mark formed on a photomask. In the method of relatively aligning the positions of the wafer and the photomask by aligning the wafer and the photomask, one of the first and second alignment marks is large enough to completely surround the other, and one of the first and second alignment marks is large enough to completely surround the other. When aligning, alignment marks are used such that among the lines forming each alignment mark, the lines extending from the center to the outer periphery and closest to each other are non-parallel.

【0006】[0006]

【作用】この発明に従う方法において使用される位置合
せマークは、たとえば図1に示されるような形状である
。これらの位置合せマークはともに十字形であり、たと
えば図に示すように、これらのマークを重ね合せると、
ウェハに形成される第1の位置合せマーク1は、ホトマ
スクに形成される第2の位置合せマーク2に囲まれる。 この関係は逆であっても差し支えないが、いずれにせよ
マークを重ね合せると第1および第2のいずれか一方の
位置合せマークが他方の位置合せマークを囲むようにな
る。このとき、これらのマークを形成する線のうち、中
心部から外周に延びる線で互いに最も接近する線同士(
たとえば図に示すmとm′)は非平行である。これらの
線は重なることがないので、位置合せ開始時において、
すぐそれぞれのマークを判別することができる。 また、線mと線m′の関係を例にとれば、互いに離れた
点(たとえばA−A′)と接近した点(たとえばB−B
′)が存在する。そして、作業者は離れた点(たとえば
A−A′)でおおまかな位置合せを行ない、引続き接近
した点(たとえばB−B′)で位置合せの微調整を行な
うことができる。互いに距離が接近した点で微調整を行
なう方が、位置合せの判断を下しやすい。このようにし
て、ウェハおよびホトマスクにそれぞれ形成される位置
合せマークを迅速に認識した後、位置合せ作業の調整を
手際よく行なうことができる。
[Operation] The alignment mark used in the method according to the present invention has a shape as shown in FIG. 1, for example. Both of these alignment marks are in the shape of a cross, and if you overlay them, for example, as shown in the figure,
A first alignment mark 1 formed on the wafer is surrounded by a second alignment mark 2 formed on the photomask. This relationship may be reversed, but in any case, when the marks are superimposed, one of the first and second alignment marks surrounds the other alignment mark. At this time, among the lines forming these marks, the lines that extend from the center to the outer periphery and are closest to each other (
For example, m and m') shown in the figure are non-parallel. These lines never overlap, so when starting alignment,
You can easily identify each mark. Furthermore, if we take the relationship between lines m and m' as an example, a point that is far away from each other (for example, A-A') and a point that is close to each other (for example, B-B
′) exists. Then, the operator can perform rough alignment at a distant point (eg, A-A') and then fine-tune the alignment at a closer point (eg, B-B'). It is easier to judge alignment by making fine adjustments at points that are close to each other. In this way, after the alignment marks formed on the wafer and the photomask are quickly recognized, the alignment work can be adjusted quickly.

【0007】[0007]

【実施例】ホトエッチング工程において、図1に示す位
置合せマークを用い、ウェハとホトマスクとの位置合せ
を行なった後、露光を行ないレジストパターンを形成し
た。次に、エッチング法を行ない、ウェハ上において5
μmの間隔で形成されたソースとドレインの間に、1μ
mのゲート長を有するゲート電極を形成した。形成され
たゲート電極(G)は、図2に示すように、ソース(S
)−ドレイン(D)間の中心に正確に位置していた。ま
た、位置合せにおいて、作業者の判断が容易に行なえる
ことが確認された。
EXAMPLE In a photoetching process, a wafer and a photomask were aligned using alignment marks shown in FIG. 1, and then exposed to light to form a resist pattern. Next, an etching method is performed, and 5
1 μm between the source and drain formed at μm intervals.
A gate electrode having a gate length of m was formed. The formed gate electrode (G) is connected to the source (S) as shown in FIG.
) and the drain (D). Furthermore, it was confirmed that the operator can easily make judgments in positioning.

【0008】一方、従来法に従って図3に示す位置合せ
マークを用いた場合、たとえば図4に示すように、ゲー
ト電極(G)が、ソース(S)またはドレイン(D)の
いずれかにかたよって形成されたり、ゲート電極が上下
どちらかの方向にずれたりするケースが生じた。また、
従来法で位置合せをする際、作業者は位置合せの操作を
繰返して数回行なわねばならなかった。このように、こ
の発明のマスク合せ法は、従来よりもより迅速かつ正確
にマスク合せを行なえるものであることが明らかになっ
た。
On the other hand, when the alignment marks shown in FIG. 3 are used according to the conventional method, the gate electrode (G) is aligned with either the source (S) or the drain (D) as shown in FIG. In some cases, the gate electrode is misaligned in either the up or down direction. Also,
When aligning using the conventional method, the operator had to repeat the alignment several times. As described above, it has been revealed that the mask matching method of the present invention allows mask matching to be performed more quickly and accurately than the conventional method.

【0009】なお、この発明に従う位置合せマークは、
上記具体例に限定されることなく、種々の異なった形状
および大きさのものを用いることができる。
[0009] The alignment mark according to the present invention is
Without being limited to the above specific examples, various different shapes and sizes can be used.

【0010】0010

【発明の効果】以上説明してきたように、この発明に従
えば、位置合せマークをより簡単に合せることができる
。したがって、半導体装置の製造において、マスク合せ
の作業性が向上するとともに、最適の位置からずれたパ
ターニングが形成される可能性も低減される。このため
、この発明は半導体装置の製造において歩留りの向上に
寄与する。
As described above, according to the present invention, alignment marks can be aligned more easily. Therefore, in the manufacture of semiconductor devices, the workability of mask alignment is improved, and the possibility that patterning deviates from the optimum position will be formed is reduced. Therefore, the present invention contributes to improving the yield in manufacturing semiconductor devices.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】この発明に従う位置合せマークの具体例を示す
平面図である。
FIG. 1 is a plan view showing a specific example of an alignment mark according to the present invention.

【図2】この発明に従って正確にパターニングされたゲ
ート電極を示す平面図である。
FIG. 2 is a plan view showing a precisely patterned gate electrode according to the present invention.

【図3】従来法において用いられる位置合せマークの具
体例を示す平面図である。
FIG. 3 is a plan view showing a specific example of alignment marks used in the conventional method.

【図4】従来法を用いてパターニングされたゲート電極
を示す平面図である。
FIG. 4 is a plan view showing a gate electrode patterned using a conventional method.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  ウェハに形成される略十字形の第1の
位置合せマークと、ホトマスクに形成される略十字形の
第2の位置合せマークとを合せることにより、前記ウェ
ハと前記ホトマスクとの位置を相対的に合せるマスク合
せ法において、前記第1および第2の位置合せマークの
うち一方は他方を完全に囲む大きさであり、かつ一方に
他方を囲ませて合せるとき、それぞれの位置合せマーク
を形成する線のうち中心部から外周に延びる線で互いに
最も接近する線同士が非平行であるような前記位置合せ
マークを使用することを特徴とするマスク合せ法。
1. By aligning a substantially cross-shaped first alignment mark formed on the wafer and a substantially cross-shaped second alignment mark formed on the photomask, the alignment between the wafer and the photomask is achieved. In the mask alignment method of relatively aligning the positions, one of the first and second alignment marks has a size that completely surrounds the other, and when one is aligned so as to surround the other, each alignment mark is A mask alignment method characterized in that, among the lines forming the mark, the lines extending from the center to the outer periphery and closest to each other are non-parallel to each other.
JP3107707A 1991-05-14 1991-05-14 Mask alignment method Withdrawn JPH04336413A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3107707A JPH04336413A (en) 1991-05-14 1991-05-14 Mask alignment method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3107707A JPH04336413A (en) 1991-05-14 1991-05-14 Mask alignment method

Publications (1)

Publication Number Publication Date
JPH04336413A true JPH04336413A (en) 1992-11-24

Family

ID=14465909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3107707A Withdrawn JPH04336413A (en) 1991-05-14 1991-05-14 Mask alignment method

Country Status (1)

Country Link
JP (1) JPH04336413A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102193320A (en) * 2010-03-05 2011-09-21 上海微电子装备有限公司 Alignment device for photoetching machines and alignment method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102193320A (en) * 2010-03-05 2011-09-21 上海微电子装备有限公司 Alignment device for photoetching machines and alignment method thereof

Similar Documents

Publication Publication Date Title
US20120225387A1 (en) Method of forming semiconductor device by using reduction projection aligner
JPH04336413A (en) Mask alignment method
US20190286785A1 (en) Design method of semiconductor integrated circuit layout
JPH02229419A (en) Manufacture of semiconductor device
JP2002507840A (en) Formation of Stepper Alignment Mark in Double Field Oxidation Process
JPH1195407A (en) Photomask
CN110865519B (en) Method for aligning wafer in photoetching process
JPS6219856A (en) Positioning method for substrate where pattern is to be formed
JPH07142326A (en) Mask overlapping method
JPH0276214A (en) Alignment mark of glass mask in photolithography process
JPH04148529A (en) Alignment method of semiconductor wafer with photomask
JPS622764Y2 (en)
JPS6334266Y2 (en)
KR100204808B1 (en) Manufacturing method of semiconductor devices
KR950012587A (en) Manufacturing Method of Semiconductor Device
JPS62193121A (en) Pattern position aligning method
JPH02284412A (en) Manufacture of semiconductor device
JPS6161418A (en) Pattern alignment method
JPS62193124A (en) Pattern position aligning method
KR19980082607A (en) Manufacturing method of semiconductor device
JPH0495956A (en) Lithography mask and mask pattern transferring method
JPH0629176A (en) Exposure of semiconductor element
JPS6143424A (en) Highly accurate positioning method
JPS62193123A (en) Pattern position aligning method
JPH04338625A (en) Alignment mark

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980806