JPH04335731A - リピータインターフェースコントローラ - Google Patents
リピータインターフェースコントローラInfo
- Publication number
- JPH04335731A JPH04335731A JP4006972A JP697292A JPH04335731A JP H04335731 A JPH04335731 A JP H04335731A JP 4006972 A JP4006972 A JP 4006972A JP 697292 A JP697292 A JP 697292A JP H04335731 A JPH04335731 A JP H04335731A
- Authority
- JP
- Japan
- Prior art keywords
- port
- interface controller
- repeater
- bus
- ric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 85
- 230000006870 function Effects 0.000 claims description 49
- 238000000638 solvent extraction Methods 0.000 claims description 47
- 238000000034 method Methods 0.000 claims description 25
- 238000012360 testing method Methods 0.000 claims description 15
- 238000012545 processing Methods 0.000 claims description 9
- 238000005192 partition Methods 0.000 claims description 5
- 238000012937 correction Methods 0.000 claims description 4
- 230000001934 delay Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 65
- 230000000694 effects Effects 0.000 description 37
- 101100194706 Mus musculus Arhgap32 gene Proteins 0.000 description 24
- 101100194707 Xenopus laevis arhgap32 gene Proteins 0.000 description 24
- 239000000872 buffer Substances 0.000 description 24
- 230000006835 compression Effects 0.000 description 22
- 238000007906 compression Methods 0.000 description 22
- 101100412915 Arabidopsis thaliana RIC10 gene Proteins 0.000 description 17
- 238000004891 communication Methods 0.000 description 11
- 238000012546 transfer Methods 0.000 description 11
- 101150092509 Actn gene Proteins 0.000 description 8
- 238000001514 detection method Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 230000007704 transition Effects 0.000 description 6
- 240000007320 Pinus strobus Species 0.000 description 4
- 230000002457 bidirectional effect Effects 0.000 description 4
- 239000012634 fragment Substances 0.000 description 4
- 230000003993 interaction Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 102100027675 Guanine nucleotide exchange factor subunit RIC1 Human genes 0.000 description 3
- 101000581349 Homo sapiens Guanine nucleotide exchange factor subunit RIC1 Proteins 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 230000006399 behavior Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 238000013507 mapping Methods 0.000 description 3
- 230000008520 organization Effects 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- XJCLWVXTCRQIDI-UHFFFAOYSA-N Sulfallate Chemical compound CCN(CC)C(=S)SCC(Cl)=C XJCLWVXTCRQIDI-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000005096 rolling process Methods 0.000 description 2
- NSMXQKNUPPXBRG-SECBINFHSA-N (R)-lisofylline Chemical compound O=C1N(CCCC[C@H](O)C)C(=O)N(C)C2=C1N(C)C=N2 NSMXQKNUPPXBRG-SECBINFHSA-N 0.000 description 1
- 208000030555 Pygmy Diseases 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000013480 data collection Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000008014 freezing Effects 0.000 description 1
- 238000007710 freezing Methods 0.000 description 1
- 238000000761 in situ micro-X-ray diffraction Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- XEBWQGVWTUSTLN-UHFFFAOYSA-M phenylmercury acetate Chemical compound CC(=O)O[Hg]C1=CC=CC=C1 XEBWQGVWTUSTLN-UHFFFAOYSA-M 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000034179 segment specification Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/44—Star or tree networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/46—Interconnection of networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
- H04L43/0805—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters by checking availability
- H04L43/0817—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters by checking availability by checking functioning
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
- H04L43/0823—Errors, e.g. transmission errors
- H04L43/0847—Transmission error
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/16—Threshold monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Environmental & Geological Engineering (AREA)
- Small-Scale Networks (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はローカルエリアネットワ
ークに関するものであって、更に詳細には、バス／ツリ
ーネットワークのセグメントを接続するリピータインタ
ーフェースコントローラの種々の特徴に関するものであ
る。
ークに関するものであって、更に詳細には、バス／ツリ
ーネットワークのセグメントを接続するリピータインタ
ーフェースコントローラの種々の特徴に関するものであ
る。
【０００２】
【従来の技術】ローカルエリアネットワーク（ＬＡＮ）
は、例えば単一の建物又は一群の隣接する建物などのよ
うな小さな区域内の多数の独立したコンピューティング
ステーションの間に相互接続を与える通信システムであ
る。（１）「ローカルエリアネットワークス（Ｌｏｃａ
ｌ Ａｒｅａ Ｎｅｔｗｏｒｋｓ）」、第３版、マ
クミラン出版社に記載されているようなＷｉｌｌｉａｍ
Ｓｔａｌｌｉｎｇｓのローカルエリアネットワーク
の概念及び技術に関する概観、及び（２）「コンピュー
タ通信スタンダードのハンドブック第２巻（Ｈａｎｄｂ
ｏｏｋ ｏｆ Ｃｏｍｐｕｔｅｒ−Ｃｏｍｍｕｎｉ
ｃａｔｉｏｎｓ Ｓｔａｎｄａｒｄｓ， Ｖｏｌｕ
ｍｅ ２）」、ハワードダブリュ．サムズ出版社は以
下の技術的背景に関する説明の基礎を与えている。
は、例えば単一の建物又は一群の隣接する建物などのよ
うな小さな区域内の多数の独立したコンピューティング
ステーションの間に相互接続を与える通信システムであ
る。（１）「ローカルエリアネットワークス（Ｌｏｃａ
ｌ Ａｒｅａ Ｎｅｔｗｏｒｋｓ）」、第３版、マ
クミラン出版社に記載されているようなＷｉｌｌｉａｍ
Ｓｔａｌｌｉｎｇｓのローカルエリアネットワーク
の概念及び技術に関する概観、及び（２）「コンピュー
タ通信スタンダードのハンドブック第２巻（Ｈａｎｄｂ
ｏｏｋ ｏｆ Ｃｏｍｐｕｔｅｒ−Ｃｏｍｍｕｎｉ
ｃａｔｉｏｎｓ Ｓｔａｎｄａｒｄｓ， Ｖｏｌｕ
ｍｅ ２）」、ハワードダブリュ．サムズ出版社は以
下の技術的背景に関する説明の基礎を与えている。
【０００３】Ｓｔａｌｌｉｎｇｓの本に記載される如く
、コミュニケーション（通信）ネットワークにおいては
、「トポロジ」という用語は、ネットワークを構成する
ステーションが相互接続される態様のことを意味してい
る。最も一般的に使用されるローカルエリアネットワー
クトポロジはいわゆる「バス／ツリー」トポロジである
。「バス」ネットワークにおいては、全てのステーショ
ンが直線的な送信媒体、即ちバスに対して、適宜のハー
ドウエアインターフェースを介して直接的に取り付けら
れる。ネットワーク内の何れかのステーションからの送
信は、その送信媒体のある長さに亘って伝搬し全てのそ
の他のステーションにより受信することが可能である。
、コミュニケーション（通信）ネットワークにおいては
、「トポロジ」という用語は、ネットワークを構成する
ステーションが相互接続される態様のことを意味してい
る。最も一般的に使用されるローカルエリアネットワー
クトポロジはいわゆる「バス／ツリー」トポロジである
。「バス」ネットワークにおいては、全てのステーショ
ンが直線的な送信媒体、即ちバスに対して、適宜のハー
ドウエアインターフェースを介して直接的に取り付けら
れる。ネットワーク内の何れかのステーションからの送
信は、その送信媒体のある長さに亘って伝搬し全てのそ
の他のステーションにより受信することが可能である。
【０００４】「ツリー」トポロジはこのバストポロジの
一般化したものである。ツリーネットワークにおいては
、通信乃至は伝送媒体は閉じたループを有することのな
い分岐型のケーブルである。各分岐部は、ネットワーク
の「セグメント」を画定している。バスネットワークに
おける如く、ネットワーク内の何れかのステーションか
らの送信乃至は伝送は、該伝送媒体を介して全てのセグ
メント上を伝搬し且つその他の全てのステーションによ
り受信することが可能である。
一般化したものである。ツリーネットワークにおいては
、通信乃至は伝送媒体は閉じたループを有することのな
い分岐型のケーブルである。各分岐部は、ネットワーク
の「セグメント」を画定している。バスネットワークに
おける如く、ネットワーク内の何れかのステーションか
らの送信乃至は伝送は、該伝送媒体を介して全てのセグ
メント上を伝搬し且つその他の全てのステーションによ
り受信することが可能である。
【０００５】データは、バス／ツリーネットワーク内を
、通常「フレーム」又は「パケット」と呼ばれる単位で
送信乃至は伝送される。送信されるべきデータに加えて
、各パケットは、例えばパケット供給源（送信ステーシ
ョン）のアドレス及びパケット宛て先（受信ステーショ
ン）のアドレスなどのような制御情報を有している。 バス／ツリーネットワークの全てのステーションは共通
の伝送媒体を共用しているので、一度にただ一つのステ
ーションのみが送信を行なうことが可能である。送信パ
ケットは伝送媒体を介して伝搬し、そのネットワーク上
の全てのステーションにより受信され且つそれがアドレ
スされている宛て先ステーションによりコピーされる。
、通常「フレーム」又は「パケット」と呼ばれる単位で
送信乃至は伝送される。送信されるべきデータに加えて
、各パケットは、例えばパケット供給源（送信ステーシ
ョン）のアドレス及びパケット宛て先（受信ステーショ
ン）のアドレスなどのような制御情報を有している。 バス／ツリーネットワークの全てのステーションは共通
の伝送媒体を共用しているので、一度にただ一つのステ
ーションのみが送信を行なうことが可能である。送信パ
ケットは伝送媒体を介して伝搬し、そのネットワーク上
の全てのステーションにより受信され且つそれがアドレ
スされている宛て先ステーションによりコピーされる。
【０００６】バス／ツリーネットワークは二つのタイプ
のデータ伝送技術、即ちベースバンド又はブロードバン
ドのうちの一つを使用している。ベースバンド伝送は、
デジタル信号処理を使用し且つツイスト対又は同軸ケー
ブルの何れかで実現することが可能である。ブロードバ
ンド伝送は、無線周波数（ＲＦ）範囲内のアナログ信号
処理を使用し且つ同軸ケーブルで実現される。ベースバ
ンドＬＡＮにおいては、デジタル信号が、通常マンチェ
スタエンコーディングを使用して、電圧パルスとして伝
送媒体上を伝送される。送信は二方向であり、即ち、伝
送媒体上の任意の点に挿入された信号は伝送媒体の両端
へ両方向へ伝搬し、伝送媒体端部において吸収される。 ベースバンドシステムは、デジタル信号の減衰のために
、通常最大で約１ｋｍの制限された長さに亘ってのみ延
在することが可能である。
のデータ伝送技術、即ちベースバンド又はブロードバン
ドのうちの一つを使用している。ベースバンド伝送は、
デジタル信号処理を使用し且つツイスト対又は同軸ケー
ブルの何れかで実現することが可能である。ブロードバ
ンド伝送は、無線周波数（ＲＦ）範囲内のアナログ信号
処理を使用し且つ同軸ケーブルで実現される。ベースバ
ンドＬＡＮにおいては、デジタル信号が、通常マンチェ
スタエンコーディングを使用して、電圧パルスとして伝
送媒体上を伝送される。送信は二方向であり、即ち、伝
送媒体上の任意の点に挿入された信号は伝送媒体の両端
へ両方向へ伝搬し、伝送媒体端部において吸収される。 ベースバンドシステムは、デジタル信号の減衰のために
、通常最大で約１ｋｍの制限された長さに亘ってのみ延
在することが可能である。
【０００７】ローカルエリアネットワークに対する装置
の設計者に対して多様な物理的、電気的及び手順的特性
が使用可能であるので、ある種のスタンダードを設定せ
ねばならないという認識がなされるようになった。例え
ば、国際標準化機構（ＩＳＯ）は一般的なコンピュータ
システムアーキテクチャを定義する自発的なオープンシ
ステム相互接続（ＯＳＩ）モデルを開発した。「オープ
ン」システムは、他の「オープン」システムと通信する
ことを可能とする最小の組のＯＳＩスタンダードに適合
する限り、任意の態様で実現することが可能である。
の設計者に対して多様な物理的、電気的及び手順的特性
が使用可能であるので、ある種のスタンダードを設定せ
ねばならないという認識がなされるようになった。例え
ば、国際標準化機構（ＩＳＯ）は一般的なコンピュータ
システムアーキテクチャを定義する自発的なオープンシ
ステム相互接続（ＯＳＩ）モデルを開発した。「オープ
ン」システムは、他の「オープン」システムと通信する
ことを可能とする最小の組のＯＳＩスタンダードに適合
する限り、任意の態様で実現することが可能である。
【０００８】多数のローカルエリアネットワークプロト
コルスタンダードが電気及び電子技術者協会（ＩＥＥＥ
）８０２委員会により開発されている。これらのスタン
ダードのうちの一つである、ＩＥＥＥ８０２．３スタン
ダードは、バス／ツリーローカルエリアネットワークに
対するプロトコルを定義している。以下に説明する如く
、ＩＥＥＥ８０２．３スタンダードは、衝突検知を有す
るキャリアセンスマルチプルアクセス（ＣＳＭＡ／ＣＤ
）を実現するバス／ツリープロトコルを定義している。 このスタンダードは、更に、パケットを送信媒体へ送信
し且つ送信媒体からパケットを受信するための媒体アク
セス制御（ＭＡＣ）機能及びネットワーク内のＭＡＣ実
体間で行なわれるインタラクション即ち相互作用及びパ
ケット構成を定義している。
コルスタンダードが電気及び電子技術者協会（ＩＥＥＥ
）８０２委員会により開発されている。これらのスタン
ダードのうちの一つである、ＩＥＥＥ８０２．３スタン
ダードは、バス／ツリーローカルエリアネットワークに
対するプロトコルを定義している。以下に説明する如く
、ＩＥＥＥ８０２．３スタンダードは、衝突検知を有す
るキャリアセンスマルチプルアクセス（ＣＳＭＡ／ＣＤ
）を実現するバス／ツリープロトコルを定義している。 このスタンダードは、更に、パケットを送信媒体へ送信
し且つ送信媒体からパケットを受信するための媒体アク
セス制御（ＭＡＣ）機能及びネットワーク内のＭＡＣ実
体間で行なわれるインタラクション即ち相互作用及びパ
ケット構成を定義している。
【０００９】ＩＥＥＥ８０２．３スタンダードは、ステ
ーションが物理的な送信媒体から短い距離に位置してい
ることを予定している。従って、このスタンダードは、
物理的媒体へ直接的に接続する媒体取付けユニット（Ｍ
ＡＵ）及びステーションと関連するＭＡＵとの間の送信
媒体として作用する取付けユニットインターフェース（
ＡＵＩ）を特定している。
ーションが物理的な送信媒体から短い距離に位置してい
ることを予定している。従って、このスタンダードは、
物理的媒体へ直接的に接続する媒体取付けユニット（Ｍ
ＡＵ）及びステーションと関連するＭＡＵとの間の送信
媒体として作用する取付けユニットインターフェース（
ＡＵＩ）を特定している。
【００１０】上述した如く、バス／ツリーネットワーク
においては、ネットワーク内の任意のステーションから
の送信は、通信媒体を介して全てのセグメント上を伝搬
し且つ他の全てのステーションにより受信されることが
可能である。従って、８０２．３ＣＳＭＡ／ＣＤプロト
コルは、全てのステーションがランダムに送信を行ない
且つネットワーク上の送信時間に対し互いに競合する場
合にどの様にして複数個のステーションが共通の送信媒
体を共用するかという問題を処理する「ランダムアクセ
ス」乃至は「競合」技術を定義している。
においては、ネットワーク内の任意のステーションから
の送信は、通信媒体を介して全てのセグメント上を伝搬
し且つ他の全てのステーションにより受信されることが
可能である。従って、８０２．３ＣＳＭＡ／ＣＤプロト
コルは、全てのステーションがランダムに送信を行ない
且つネットワーク上の送信時間に対し互いに競合する場
合にどの様にして複数個のステーションが共通の送信媒
体を共用するかという問題を処理する「ランダムアクセ
ス」乃至は「競合」技術を定義している。
【００１１】公知のキャリアセンスマルチプルアクセス
（ＣＳＭＡ）技術によれば、送信することを所望するス
テーションが最初に送信媒体をチェックし別の送信が行
なわれているか否かを決定する。送信媒体が使用中の場
合には、そのステーションは、ある擬似的なランダム時
間の間アイドル状態となり、次いで送信を再度試みる。 送信媒体がアイドル状態である場合には、そのステーシ
ョンが送信を行なう。二つ又はそれ以上のステーション
が同時的に送信をする場合には、衝突が発生する。衝突
に対処するために、送信ステーションは、その送信が宛
て先ステーションにより受信されたことのアクノレッジ
メント即ち了知に対して、送信の後所定の時間待機する
。アクノレッジメントが受信されない場合には、そのス
テーションは、衝突が発生したものと解釈し再度送信を
行なう。
（ＣＳＭＡ）技術によれば、送信することを所望するス
テーションが最初に送信媒体をチェックし別の送信が行
なわれているか否かを決定する。送信媒体が使用中の場
合には、そのステーションは、ある擬似的なランダム時
間の間アイドル状態となり、次いで送信を再度試みる。 送信媒体がアイドル状態である場合には、そのステーシ
ョンが送信を行なう。二つ又はそれ以上のステーション
が同時的に送信をする場合には、衝突が発生する。衝突
に対処するために、送信ステーションは、その送信が宛
て先ステーションにより受信されたことのアクノレッジ
メント即ち了知に対して、送信の後所定の時間待機する
。アクノレッジメントが受信されない場合には、そのス
テーションは、衝突が発生したものと解釈し再度送信を
行なう。
【００１２】ＣＳＭＡ技術はバス／ツリーネットワーク
における送信を管理するのに効率的な方法ではあるが、
それは欠点を有している。例えば、二つのパケットが衝
突する場合、伝送媒体は、両方のパケットの送信期間中
の間使用不可能な状態になる。長いパケットの場合には
、再送が可能となる前に浪費される帯域幅の量はかなり
のものとなる場合がある。
における送信を管理するのに効率的な方法ではあるが、
それは欠点を有している。例えば、二つのパケットが衝
突する場合、伝送媒体は、両方のパケットの送信期間中
の間使用不可能な状態になる。長いパケットの場合には
、再送が可能となる前に浪費される帯域幅の量はかなり
のものとなる場合がある。
【００１３】この帯域幅の浪費は、ステーションが送信
を行なっている間に継続的に送信媒体を検知する場合に
は減少させることが可能である。衝突検知を有するキャ
リアセンスマルチプルアクセス（ＣＳＭＡ／ＣＤ）とし
て知られるこの手順に関する規則は以下の如くである。 送信を行なうことを所望するステーションが伝送媒体が
アイドルであることを検知すると、それは送信を行なう
。そのステーションが、伝送媒体がビジーであることを
検知すると、それは、伝送媒体がアイドルであることを
検知するまで継続して伝送媒体を検知し、次いで直ぐに
送信を行なう。そのステーションが送信期間中に衝突を
検知すると、それは短いジャミング信号を送信して、そ
のネットワーク上の全てのステーションが、衝突が発生
したことを知得することを確保し、次いでそれは送信を
終了する。ジャミング信号を送信した後に、該ステーシ
ョンは擬似的なランダム期間の間待機し、次いで送信を
再度試みる。
を行なっている間に継続的に送信媒体を検知する場合に
は減少させることが可能である。衝突検知を有するキャ
リアセンスマルチプルアクセス（ＣＳＭＡ／ＣＤ）とし
て知られるこの手順に関する規則は以下の如くである。 送信を行なうことを所望するステーションが伝送媒体が
アイドルであることを検知すると、それは送信を行なう
。そのステーションが、伝送媒体がビジーであることを
検知すると、それは、伝送媒体がアイドルであることを
検知するまで継続して伝送媒体を検知し、次いで直ぐに
送信を行なう。そのステーションが送信期間中に衝突を
検知すると、それは短いジャミング信号を送信して、そ
のネットワーク上の全てのステーションが、衝突が発生
したことを知得することを確保し、次いでそれは送信を
終了する。ジャミング信号を送信した後に、該ステーシ
ョンは擬似的なランダム期間の間待機し、次いで送信を
再度試みる。
【００１４】バス／ツリーネットワークの長さは、「リ
ピータ」を使用して多数の通信媒体の「セグメント」を
一体的に接続することにより拡張させることが可能であ
る。「リピータ」は、一体的に結合された二つ又はそれ
以上のＭＡＵ及び関連するロジックを有しており、且つ
それらは対応するＡＵＩによりネットワーク媒体の二つ
又はそれ以上の異なったセグメントへ接続されている。 リピータは、二つのセグメントの間において両方の方向
に再同期させたデジタル信号を通過させ、それが通過す
る際に該信号を増幅し且つ再生させる。
ピータ」を使用して多数の通信媒体の「セグメント」を
一体的に接続することにより拡張させることが可能であ
る。「リピータ」は、一体的に結合された二つ又はそれ
以上のＭＡＵ及び関連するロジックを有しており、且つ
それらは対応するＡＵＩによりネットワーク媒体の二つ
又はそれ以上の異なったセグメントへ接続されている。 リピータは、二つのセグメントの間において両方の方向
に再同期させたデジタル信号を通過させ、それが通過す
る際に該信号を増幅し且つ再生させる。
【００１５】従来のリピータはネットワークシステムの
残部に対して透明なものである。それはバッファ動作を
行なうことはなく、且つネットワークの一つのセグメン
トを残部のセグメントから分離することはない。従って
、異なったセグメント上の二つのステーションが同時的
に送信を行なおうとする場合には、それらの送信は衝突
する。
残部に対して透明なものである。それはバッファ動作を
行なうことはなく、且つネットワークの一つのセグメン
トを残部のセグメントから分離することはない。従って
、異なったセグメント上の二つのステーションが同時的
に送信を行なおうとする場合には、それらの送信は衝突
する。
【００１６】ＩＥＥＥ８０２．３スタンダードは、プロ
トコル内の多様な媒体及びデータレートオプションを与
えている。異なった変形例を使用する具体例を区別する
ために、以下の表記法が採用されている。
トコル内の多様な媒体及びデータレートオプションを与
えている。異なった変形例を使用する具体例を区別する
ために、以下の表記法が採用されている。
【００１７】（データレート，Ｍｂｐｓ）（媒体タイプ
）（最大セグメント長さ＊１００ｍ）従って、１０Ｍｂ
ｐｓのデータレートで、ベースバンド媒体で最大セグメ
ント長さが５００メートルのＩＥＥＥ８０２．３ネット
ワークは、１０ＢＡＳＥ５ネットワークと呼称される。
）（最大セグメント長さ＊１００ｍ）従って、１０Ｍｂ
ｐｓのデータレートで、ベースバンド媒体で最大セグメ
ント長さが５００メートルのＩＥＥＥ８０２．３ネット
ワークは、１０ＢＡＳＥ５ネットワークと呼称される。
【００１８】ＩＥＥＥ８０２．３ １０ＢＡＳＥ５ス
タンダードは、伝送媒体として５０Ω同軸ケーブルの使
用を特定し且つマンチェスタエンコーディングでデジタ
ル信号処理を使用する１０Ｍｂｐｓのデータレートを特
定する。これらのパラメータは、５００ｍ／セグメント
での最大ケーブル長を定義する。ＩＥＥＥ８０２．３１
０ＢＡＳＥ２スタンダードは、パーソナルコンピュータ
ネットワークに対して特に適した低コストのネットワー
ク形態を与えており、一般的に「チーパーネット（Ｃｈ
ｅａｐｅｒｎｅｔ）」と呼称されている。１０ＢＡＳＥ
５ネットワークの場合における如く、１０ＢＡＳＥ２ネ
ットワークは５０Ω同軸ケーブルを使用し且つ１０Ｍｂ
ｐｓのデータレートにおいてマンチェスタエンコーディ
ングを使用している。
タンダードは、伝送媒体として５０Ω同軸ケーブルの使
用を特定し且つマンチェスタエンコーディングでデジタ
ル信号処理を使用する１０Ｍｂｐｓのデータレートを特
定する。これらのパラメータは、５００ｍ／セグメント
での最大ケーブル長を定義する。ＩＥＥＥ８０２．３１
０ＢＡＳＥ２スタンダードは、パーソナルコンピュータ
ネットワークに対して特に適した低コストのネットワー
ク形態を与えており、一般的に「チーパーネット（Ｃｈ
ｅａｐｅｒｎｅｔ）」と呼称されている。１０ＢＡＳＥ
５ネットワークの場合における如く、１０ＢＡＳＥ２ネ
ットワークは５０Ω同軸ケーブルを使用し且つ１０Ｍｂ
ｐｓのデータレートにおいてマンチェスタエンコーディ
ングを使用している。
【００１９】１０ＢＡＳＥ５及び１０ＢＡＳＥ２チーパ
ーネットネットワークとの間の差異は、チーパーネット
ネットワークにおいては、使捨て型のより簡単な据付け
オプションを可能とする一層薄いより柔軟性のあるケー
ブルを使用している点である。しかしながら、このより
薄いケーブルはより多くの信号減衰が発生し且つノイズ
に対する抵抗が低く、従ってより短いセグメントの長さ
に亘りより少ない数のステーションをサポートすること
が可能であるに過ぎない。
ーネットネットワークとの間の差異は、チーパーネット
ネットワークにおいては、使捨て型のより簡単な据付け
オプションを可能とする一層薄いより柔軟性のあるケー
ブルを使用している点である。しかしながら、このより
薄いケーブルはより多くの信号減衰が発生し且つノイズ
に対する抵抗が低く、従ってより短いセグメントの長さ
に亘りより少ない数のステーションをサポートすること
が可能であるに過ぎない。
【００２０】最もよく知られているローカルエリアネッ
トワークのうちの一つは１９７０年代半ばにゼロックス
コーポレーションにより開発されたイーサーネットであ
る。イーサーネットアーキテクチャはＩＥＥＥ８０２．
３ネットワークに対する基礎として使用されており、そ
れは注記するのに値する幾つかの特徴を有している。Ｉ
ＥＥＥ８０２．３ネットワークは「ハートビート（ｈｅ
ａｒｔｂｅａｔ）」機能を有している。これは、ＭＡＵ
からステーションへ送給される信号であって、ＭＡＵ衝
突信号回路が動作しており且つそのステーションへ接続
されていることを確認する。信号−品質−エラー信号と
呼ばれるこの信号がない場合には、実際にフレームが衝
突なしで送給されたか否か又は欠陥性のＭＡＵが適切に
衝突を報告することを失敗したか否かを確かめることが
できない。ＩＥＥＥ８０２．３は、更にジャバー（ｊａ
ｂｂｅｒ）機能を有している。これは、自己解釈能力で
あって、それは、所定の時間よりも長い時間に亘って送
信が行なわれる場合にＭＡＵが送信データが伝送媒体へ
到達することを禁止することを可能とする機能である。
トワークのうちの一つは１９７０年代半ばにゼロックス
コーポレーションにより開発されたイーサーネットであ
る。イーサーネットアーキテクチャはＩＥＥＥ８０２．
３ネットワークに対する基礎として使用されており、そ
れは注記するのに値する幾つかの特徴を有している。Ｉ
ＥＥＥ８０２．３ネットワークは「ハートビート（ｈｅ
ａｒｔｂｅａｔ）」機能を有している。これは、ＭＡＵ
からステーションへ送給される信号であって、ＭＡＵ衝
突信号回路が動作しており且つそのステーションへ接続
されていることを確認する。信号−品質−エラー信号と
呼ばれるこの信号がない場合には、実際にフレームが衝
突なしで送給されたか否か又は欠陥性のＭＡＵが適切に
衝突を報告することを失敗したか否かを確かめることが
できない。ＩＥＥＥ８０２．３は、更にジャバー（ｊａ
ｂｂｅｒ）機能を有している。これは、自己解釈能力で
あって、それは、所定の時間よりも長い時間に亘って送
信が行なわれる場合にＭＡＵが送信データが伝送媒体へ
到達することを禁止することを可能とする機能である。
【００２１】ＩＥＥＥ８０２．３ネットワークの一つの
バージョンである１０ＢＡＳＥ−Ｔイーサーネットは、
その他のイーサーネットベースバンドネットワークのバ
スを基礎としたアーキテクチャと比較し、ポイントから
ポイントのリンクを与えるために据付け型ツイスト対「
電話配線（ｔｅｌｅｐｈｏｎｅ ｗｉｒｉｎｇ）」を
使用している。比較的安価な媒体を提供すると共に、１
０ＢＡＳＥ−Ｔネットワークは別々の送信及び受信対を
必要とする。このことは据付け上の問題を発生し、それ
は、以下に説明する如く、仕様のリンク検知機能により
部分的に解決することが可能である。
バージョンである１０ＢＡＳＥ−Ｔイーサーネットは、
その他のイーサーネットベースバンドネットワークのバ
スを基礎としたアーキテクチャと比較し、ポイントから
ポイントのリンクを与えるために据付け型ツイスト対「
電話配線（ｔｅｌｅｐｈｏｎｅ ｗｉｒｉｎｇ）」を
使用している。比較的安価な媒体を提供すると共に、１
０ＢＡＳＥ−Ｔネットワークは別々の送信及び受信対を
必要とする。このことは据付け上の問題を発生し、それ
は、以下に説明する如く、仕様のリンク検知機能により
部分的に解決することが可能である。
【００２２】図１は上述した多数のＬＡＮ概念を実現し
たイーサーネット８０２．３ネットワークトポロジの一
例を示している。図１は、二つの「厚いイーサーネット
」１０ＢＡＳＥ５セグメントを接続するリピータＡを示
している。リピータＢは、左側の１０ＢＡＳＥ５セグメ
ントを３個の１０ＢＡＳＥ２チーパーネットセグメント
と接続している。リピータＣは、右側の１０ＢＡＳＥ５
セグメントを２個の１０ＢＡＳＥ２チーパーネットセグ
メントと接続している。リピータＤは、右側の１０ＢＡ
ＳＥ５セグメントを、ポイント対ポイント形態で２個の
１０ＢＡＳＥ−Ｔイーサーネットステーションへ接続し
ている。上述した如く、１０ＢＡＳＥ−Ｔイーサーネッ
トシステムにおいて「二重」ツイスト対電話配線を使用
することにより、ステーションがネットワークへ不適切
に接続される蓋然性を増加している。
たイーサーネット８０２．３ネットワークトポロジの一
例を示している。図１は、二つの「厚いイーサーネット
」１０ＢＡＳＥ５セグメントを接続するリピータＡを示
している。リピータＢは、左側の１０ＢＡＳＥ５セグメ
ントを３個の１０ＢＡＳＥ２チーパーネットセグメント
と接続している。リピータＣは、右側の１０ＢＡＳＥ５
セグメントを２個の１０ＢＡＳＥ２チーパーネットセグ
メントと接続している。リピータＤは、右側の１０ＢＡ
ＳＥ５セグメントを、ポイント対ポイント形態で２個の
１０ＢＡＳＥ−Ｔイーサーネットステーションへ接続し
ている。上述した如く、１０ＢＡＳＥ−Ｔイーサーネッ
トシステムにおいて「二重」ツイスト対電話配線を使用
することにより、ステーションがネットワークへ不適切
に接続される蓋然性を増加している。
【００２３】図２は適切なツイスト対リンクを示してい
る。即ち、左側のＭＡＵの送信ポートを右側のＭＡＵの
受信ポートへ接続するために「クロスオーバ」が使用さ
れている。同様に、該クロスオーバは、右側のＭＡＵの
送信ポートを左側のＭＡＵの受信ポートへ接続している
。図３に示した如く、１０ＢＡＳＥ−Ｔイーサーネット
スタンダードは、適切なツイスト対リンクを確認するた
めのメカニズムを画定している。ＩＤＬＥ（アイドル）
状態期間中、ネットワーク内の各ＭＡＵは、一連の「リ
ンクパルス」を送信し、且つそのリピータにより送信ス
テーションへフィードバックされるリンクパルスの受信
に対してその受信対のケーブルをモニタする。送信ステ
ーションがその受信ポートにおいて７個の相継ぐリンク
パルスを検知すると、適切なツイスト対リンクが確認さ
れ且つ該ステーションはデータパケットを送信する。
る。即ち、左側のＭＡＵの送信ポートを右側のＭＡＵの
受信ポートへ接続するために「クロスオーバ」が使用さ
れている。同様に、該クロスオーバは、右側のＭＡＵの
送信ポートを左側のＭＡＵの受信ポートへ接続している
。図３に示した如く、１０ＢＡＳＥ−Ｔイーサーネット
スタンダードは、適切なツイスト対リンクを確認するた
めのメカニズムを画定している。ＩＤＬＥ（アイドル）
状態期間中、ネットワーク内の各ＭＡＵは、一連の「リ
ンクパルス」を送信し、且つそのリピータにより送信ス
テーションへフィードバックされるリンクパルスの受信
に対してその受信対のケーブルをモニタする。送信ステ
ーションがその受信ポートにおいて７個の相継ぐリンク
パルスを検知すると、適切なツイスト対リンクが確認さ
れ且つ該ステーションはデータパケットを送信する。
【００２４】ＩＥＥＥ８０２．３仕様の第９章は、１０
Ｍｂｐｓベースバンドネットワークにおいて使用可能な
リピータに対するスタンダードを定義している。その使
用において説明されている如く、ネットワークセグメン
トは、ネットワーク上の任意の二つの点において信号経
路が動作可能状態であり且つその信号経路内のリピータ
の数が４個を超えるものではない限り、リピータ結合に
より直接的に接続させることが可能である。８０２．３
リピータは、定義されたジター条件下で任意のネットワ
ークセグメントからデータを受取り且つデコードし且つ
タイミング及び振幅を回復した状態でそれに取り付けら
れているその他の全てのネットワークセグメントへデー
タを再送するように構成されねばならない。データの再
送は受信と同時的に行なわれる。衝突が発生すると、該
リピータはジャム信号を送信することにより、該ネット
ワークを介して衝突イベントを伝搬させる。該リピータ
は、更に、欠陥性のネットワークセグメントを検知する
と共に分離する。
Ｍｂｐｓベースバンドネットワークにおいて使用可能な
リピータに対するスタンダードを定義している。その使
用において説明されている如く、ネットワークセグメン
トは、ネットワーク上の任意の二つの点において信号経
路が動作可能状態であり且つその信号経路内のリピータ
の数が４個を超えるものではない限り、リピータ結合に
より直接的に接続させることが可能である。８０２．３
リピータは、定義されたジター条件下で任意のネットワ
ークセグメントからデータを受取り且つデコードし且つ
タイミング及び振幅を回復した状態でそれに取り付けら
れているその他の全てのネットワークセグメントへデー
タを再送するように構成されねばならない。データの再
送は受信と同時的に行なわれる。衝突が発生すると、該
リピータはジャム信号を送信することにより、該ネット
ワークを介して衝突イベントを伝搬させる。該リピータ
は、更に、欠陥性のネットワークセグメントを検知する
と共に分離する。
【００２５】図４は８０２．３マルチポートリピータシ
ステム１の一例を示している。システム１の複数個のト
ランシーバ（ＸＣＶＲ）２のうちの一つにより受信され
たマンチェスタエンコードデータパケットが関連するポ
ートロジック３により処理され次いでマルチプレクサ４
を介してデコーダ５へ供給される。デコーダ５は、その
マンチェスタエンコード入力からＮＲＺデータ及びクロ
ック信号を回復する。データは、中央ステートマシン６
により処理するためにＣＯＮＴＲＯＬ ＢＵＳ（制御
バス）上に供給され、該マシンは一組の中央カウンタ７
により援助されてリピータのプロトコルファシリティを
実施する。ポートステートマシン６により発生された情
報は、一組のディスプレイ装置及びドライバ８へ供給す
ることが可能である。デコーダ５からの回復データは、
ＲＸ ＤＡＴＡ ＰＡＴＨ ＢＵＳ（送信データ
経路バス）を介して、弾性バッファＦＩＦＯ９へエンタ
ーされ、該ＦＩＦＯから読取られ、マンチェスタエンコ
ード化され且つトランシーバ２を介して全てのネットワ
ークセグメントへ再送される。
ステム１の一例を示している。システム１の複数個のト
ランシーバ（ＸＣＶＲ）２のうちの一つにより受信され
たマンチェスタエンコードデータパケットが関連するポ
ートロジック３により処理され次いでマルチプレクサ４
を介してデコーダ５へ供給される。デコーダ５は、その
マンチェスタエンコード入力からＮＲＺデータ及びクロ
ック信号を回復する。データは、中央ステートマシン６
により処理するためにＣＯＮＴＲＯＬ ＢＵＳ（制御
バス）上に供給され、該マシンは一組の中央カウンタ７
により援助されてリピータのプロトコルファシリティを
実施する。ポートステートマシン６により発生された情
報は、一組のディスプレイ装置及びドライバ８へ供給す
ることが可能である。デコーダ５からの回復データは、
ＲＸ ＤＡＴＡ ＰＡＴＨ ＢＵＳ（送信データ
経路バス）を介して、弾性バッファＦＩＦＯ９へエンタ
ーされ、該ＦＩＦＯから読取られ、マンチェスタエンコ
ード化され且つトランシーバ２を介して全てのネットワ
ークセグメントへ再送される。
【００２６】ＩＥＥＥ８０２．３委員会のハブ管理タス
クホースは現在のところハブ（ｈｕｂ）管理に関するＩ
ＥＥＥ８０２．３スタンダードに対する補充草案を考慮
中である。このハブ管理スタンダードの目標は、ネット
ワークを介して管理情報サービス（ＭＩＳ）能力を与え
ることである。リピータは８０２．３ネットワーク上で
送信の「特権」を有しているので、ＭＩＳ機能を具体化
するのにリピータが論理的な場所である。そのスタンダ
ード草案は、ＯＳＩ環境内の資源の管理の一般的なモデ
ルにおいてリピータハブの管理について記載している。
クホースは現在のところハブ（ｈｕｂ）管理に関するＩ
ＥＥＥ８０２．３スタンダードに対する補充草案を考慮
中である。このハブ管理スタンダードの目標は、ネット
ワークを介して管理情報サービス（ＭＩＳ）能力を与え
ることである。リピータは８０２．３ネットワーク上で
送信の「特権」を有しているので、ＭＩＳ機能を具体化
するのにリピータが論理的な場所である。そのスタンダ
ード草案は、ＯＳＩ環境内の資源の管理の一般的なモデ
ルにおいてリピータハブの管理について記載している。
【００２７】
【課題を解決するための手段】本発明は、バス／ツリー
ローカルエリアネットワークのセグメントを接続するリ
ピータインターフェースコントローラ（ＲＩＣ）の種々
の特徴に関連している。本発明の実施例においては、Ｒ
ＩＣがＩＥＥＥ８０２．３リピータ仕様を実現している
。
ローカルエリアネットワークのセグメントを接続するリ
ピータインターフェースコントローラ（ＲＩＣ）の種々
の特徴に関連している。本発明の実施例においては、Ｒ
ＩＣがＩＥＥＥ８０２．３リピータ仕様を実現している
。
【００２８】本発明の１側面によれば、ＲＩＣが分散型
アーキテクチャの機能的実体を使用している。即ち、Ｒ
ＩＣアーキテクチャは、二つのタイプのノードを有する
スポークホイールのそれである。中央ノードがＩＥＥＥ
８０２．３リピータ仕様において定義されている操作の
多くのものを実施する。ポートノードは、各スポークの
端部に存在しており且つネットワークセグメントとリピ
ータシステムとの間の接続部である。ネットワークセグ
メントへの接続部であるので、各ポートノードは、その
関連するセグメント上で送信操作を制御し且つパケット
受信又は衝突期間中に競合が存在する場合には他のポー
トノードとの仲裁を行なう。
アーキテクチャの機能的実体を使用している。即ち、Ｒ
ＩＣアーキテクチャは、二つのタイプのノードを有する
スポークホイールのそれである。中央ノードがＩＥＥＥ
８０２．３リピータ仕様において定義されている操作の
多くのものを実施する。ポートノードは、各スポークの
端部に存在しており且つネットワークセグメントとリピ
ータシステムとの間の接続部である。ネットワークセグ
メントへの接続部であるので、各ポートノードは、その
関連するセグメント上で送信操作を制御し且つパケット
受信又は衝突期間中に競合が存在する場合には他のポー
トノードとの仲裁を行なう。
【００２９】本発明の別の側面によれば、ＲＩＣがＲＩ
Ｃ間バスを有しており、それは、付加的なロジックコン
ポーネントを必要とすることなしに、単一のリピータの
論理的機能を維持するために、複数個のＲＩＣを一体的
に接続するためのプロトコルを実現する。このＲＩＣ間
バスプロトコルは、数百個のセグメントを接続すること
を可能とする。
Ｃ間バスを有しており、それは、付加的なロジックコン
ポーネントを必要とすることなしに、単一のリピータの
論理的機能を維持するために、複数個のＲＩＣを一体的
に接続するためのプロトコルを実現する。このＲＩＣ間
バスプロトコルは、数百個のセグメントを接続すること
を可能とする。
【００３０】本発明の別の側面によれば、ＲＩＣがデー
タバスを有しており、それは、ステータスＬＥＤアップ
デート用及びＲＩＣの内部レジスタのプロセサ読取り／
書込みアクセス用の両方に使用される。データバスのマ
スターであることは、プロセサ及びＲＩＣ発生ＬＥＤア
ップデートによる同時的なアクセスを解消するバスアー
ビタ（仲裁器）により決定される。特定したイネーブル
信号が該プロセサをそのバスのマスターとしてアクノレ
ッジ即ち認識し、従ってリピータシステムがトライステ
ート可能なバストランシーバを介してプロセサデータバ
スと接続されることを可能とする。
タバスを有しており、それは、ステータスＬＥＤアップ
デート用及びＲＩＣの内部レジスタのプロセサ読取り／
書込みアクセス用の両方に使用される。データバスのマ
スターであることは、プロセサ及びＲＩＣ発生ＬＥＤア
ップデートによる同時的なアクセスを解消するバスアー
ビタ（仲裁器）により決定される。特定したイネーブル
信号が該プロセサをそのバスのマスターとしてアクノレ
ッジ即ち認識し、従ってリピータシステムがトライステ
ート可能なバストランシーバを介してプロセサデータバ
スと接続されることを可能とする。
【００３１】本発明の別の側面によれば、ＲＩＣがその
ポートのステータスに関する情報及びそれがリピート即
ち繰返しているパケットの形態でのハブ管理サポートを
供給する。このデータは三つの形態、即ちカウントされ
たイベント、記録されたイベント及びステータスパケッ
トの形態で与えることが可能である。この情報はＲＩＣ
のプロセサ及びハブ管理インターフェースを介して得る
ことが可能である。該カウンタ及びイベント記録用レジ
スタはユーザが定義可能なマスクを有しており、該マス
クはそれらが多様なイベントをカウントし且つ記録する
ための形態とすることを可能としている。
ポートのステータスに関する情報及びそれがリピート即
ち繰返しているパケットの形態でのハブ管理サポートを
供給する。このデータは三つの形態、即ちカウントされ
たイベント、記録されたイベント及びステータスパケッ
トの形態で与えることが可能である。この情報はＲＩＣ
のプロセサ及びハブ管理インターフェースを介して得る
ことが可能である。該カウンタ及びイベント記録用レジ
スタはユーザが定義可能なマスクを有しており、該マス
クはそれらが多様なイベントをカウントし且つ記録する
ための形態とすることを可能としている。
【００３２】本発明の別の側面によれば、ＲＩＣは最大
のネットワーク帯域幅において管理統計を収集すること
が可能である。統計は、パケットの繰返しが進行中に記
録され且つ同一のパケットの送信が終了した後にカウン
タ及びフラッグアレイへ供給される。記録及び情報の供
給の独立した動作が、管理統計を、最小のフレーム間ギ
ャップ分離で、相継ぐパケットに対して収集することを
可能としている。
のネットワーク帯域幅において管理統計を収集すること
が可能である。統計は、パケットの繰返しが進行中に記
録され且つ同一のパケットの送信が終了した後にカウン
タ及びフラッグアレイへ供給される。記録及び情報の供
給の独立した動作が、管理統計を、最小のフレーム間ギ
ャップ分離で、相継ぐパケットに対して収集することを
可能としている。
【００３３】本発明の別の側面によれば、ＲＩＣは、デ
ータ及び管理統計をネットワークコントローラへ送信す
るためのハブ管理バスを有している。送信されるデータ
は、統計的情報の多数のバイトが取り付けられた受信パ
ケットを有している。ＲＩＣのハブ管理インターフェー
スにより与えられるパケット圧縮特徴は、システムメモ
リの使用を最小とすることを可能としている。このハブ
管理アーキテクチャは、更に、プログラム可能な特徴を
有しており、それは、ネットワークコントローラにおけ
るフレーム間処理遅延を補償することを可能としている
。このことは、ネットワークコントローラがそのデータ
をモニタすることが不可能である場合に、ＲＩＣが管理
データを供給することを防止する。
ータ及び管理統計をネットワークコントローラへ送信す
るためのハブ管理バスを有している。送信されるデータ
は、統計的情報の多数のバイトが取り付けられた受信パ
ケットを有している。ＲＩＣのハブ管理インターフェー
スにより与えられるパケット圧縮特徴は、システムメモ
リの使用を最小とすることを可能としている。このハブ
管理アーキテクチャは、更に、プログラム可能な特徴を
有しており、それは、ネットワークコントローラにおけ
るフレーム間処理遅延を補償することを可能としている
。このことは、ネットワークコントローラがそのデータ
をモニタすることが不可能である場合に、ＲＩＣが管理
データを供給することを防止する。
【００３４】本発明の別の側面によれば、ＲＩＣは三つ
の態様でネットワークセグメントへ接続することが可能
であり、即ち、ＡＵＩケーブルを介してトランシーバボ
ックスへ接続するか、直接的にボードマウント型トラン
シーバへ接続するか、又簡単なインターフェースを介し
てツイスト対ケーブルへ接続することが可能である。本
発明の別の側面によれば、ＲＩＣが同一の装置ピン上で
多機能入力スケルチ及び出力ドライバを実現し、その際
にＩＥＥＥ ＡＵＩ及びツイスト対スタンダードの両
方をサポートしている。
の態様でネットワークセグメントへ接続することが可能
であり、即ち、ＡＵＩケーブルを介してトランシーバボ
ックスへ接続するか、直接的にボードマウント型トラン
シーバへ接続するか、又簡単なインターフェースを介し
てツイスト対ケーブルへ接続することが可能である。本
発明の別の側面によれば、ＲＩＣが同一の装置ピン上で
多機能入力スケルチ及び出力ドライバを実現し、その際
にＩＥＥＥ ＡＵＩ及びツイスト対スタンダードの両
方をサポートしている。
【００３５】本発明の別の側面によれば、ＲＩＣの１０
ＢＡＳＥ−Ｔトランシーバが自動的に受信データストリ
ームの極性を検知し且つ補正する。この極性検知構成は
、受信リンクパルスの及びパケット波形の終端の極性に
依存する。
ＢＡＳＥ−Ｔトランシーバが自動的に受信データストリ
ームの極性を検知し且つ補正する。この極性検知構成は
、受信リンクパルスの及びパケット波形の終端の極性に
依存する。
【００３６】本発明の別の側面によれば、ＲＩＣポート
の各々が、ＩＥＥＥセグメント区画アルゴリズムの機能
を実施するための専用のポートステートマシンを有して
いる。多数の区画アルゴリズムオプションが使用可能で
ある。
の各々が、ＩＥＥＥセグメント区画アルゴリズムの機能
を実施するための専用のポートステートマシンを有して
いる。多数の区画アルゴリズムオプションが使用可能で
ある。
【００３７】本発明の別の側面によれば、ＲＩＣは外部
的に発生されたパケット（ＥＧＰ）テストに応答し、そ
のことはユーザが据付け状態においてＲＩＣをテストす
ることを可能とする。
的に発生されたパケット（ＥＧＰ）テストに応答し、そ
のことはユーザが据付け状態においてＲＩＣをテストす
ることを可能とする。
【００３８】
【実施例】一般的説明
図５はＩＥＥＥ８０２．３リピータの使用を充足するリ
ピータコントローラインターフェース（ＲＩＣ）１０を
示している。ＲＩＣ１０は、リピータセグメントパーテ
ィション（区画）及びジャバールックアップ保護機能を
有している。ＲＩＣ１０は、マンチェスタデータデコー
ディング用のオンチップフェーズロックループ（ＰＬＬ
）と、マンチェスタエンコーダと、フレームプリアンブ
ル再生用の弾性バッファとを有している。図５に示した
如く、各ＲＩＣ１０は、そのネットワークインターフェ
ースポートを介して、１３個の物理的送信媒体セグメン
トへ接続することが可能である。一つのポート１２は、
ＡＵＩケーブルの最大長を使用して、外部媒体取付けユ
ニット（ＭＡＵ）に対して適合性があり且つそれに接続
することの可能な完全な取付けユニットインターフェー
ス（ＡＵＩ）である。他の１２個のポートは、図５にお
いては集約的に「１４」で示してあり、それらのポート
は集積化した１０ＢＡＳＥ−Ｔトランシーバ１６を有し
ている。これらのトランシーバ機能は、バイパスするこ
とが可能であり、その場合にはＲＩＣ１０は、図５にお
いてナショナルセミコンダクタ社のＤＰ８３９２同軸ト
ランシーバとして示した外部トランシーバ１６と共に使
用することが可能である。
ピータコントローラインターフェース（ＲＩＣ）１０を
示している。ＲＩＣ１０は、リピータセグメントパーテ
ィション（区画）及びジャバールックアップ保護機能を
有している。ＲＩＣ１０は、マンチェスタデータデコー
ディング用のオンチップフェーズロックループ（ＰＬＬ
）と、マンチェスタエンコーダと、フレームプリアンブ
ル再生用の弾性バッファとを有している。図５に示した
如く、各ＲＩＣ１０は、そのネットワークインターフェ
ースポートを介して、１３個の物理的送信媒体セグメン
トへ接続することが可能である。一つのポート１２は、
ＡＵＩケーブルの最大長を使用して、外部媒体取付けユ
ニット（ＭＡＵ）に対して適合性があり且つそれに接続
することの可能な完全な取付けユニットインターフェー
ス（ＡＵＩ）である。他の１２個のポートは、図５にお
いては集約的に「１４」で示してあり、それらのポート
は集積化した１０ＢＡＳＥ−Ｔトランシーバ１６を有し
ている。これらのトランシーバ機能は、バイパスするこ
とが可能であり、その場合にはＲＩＣ１０は、図５にお
いてナショナルセミコンダクタ社のＤＰ８３９２同軸ト
ランシーバとして示した外部トランシーバ１６と共に使
用することが可能である。
【００３９】数百個のポートを有する大型のリピータユ
ニットを、ＲＩＣ間バス１８と共にＲＩＣ１０をカスケ
ード構成とすることにより構築することが可能である。 ＲＩＣ１０は特定の適用に対して所定の形態とさせるこ
とが可能である。それは、ＬＥＤアレイディスプレイ及
びシステムプロセサ用の簡単なインターフェースを介し
てポートステータス情報２０を供給する。ＲＩＣ１０は
、ネットワーク統計収集を容易とするために多機能カウ
ンタ及びステータスフラッグアレイを有している。直列
管理インターフェース２４は、管理されるハブ適用例に
おいてデータの収集のために使用することが可能である
。ＲＩＣ１０の上述した特徴の各々について以下に更に
詳細に説明する。
ニットを、ＲＩＣ間バス１８と共にＲＩＣ１０をカスケ
ード構成とすることにより構築することが可能である。 ＲＩＣ１０は特定の適用に対して所定の形態とさせるこ
とが可能である。それは、ＬＥＤアレイディスプレイ及
びシステムプロセサ用の簡単なインターフェースを介し
てポートステータス情報２０を供給する。ＲＩＣ１０は
、ネットワーク統計収集を容易とするために多機能カウ
ンタ及びステータスフラッグアレイを有している。直列
管理インターフェース２４は、管理されるハブ適用例に
おいてデータの収集のために使用することが可能である
。ＲＩＣ１０の上述した特徴の各々について以下に更に
詳細に説明する。
【００４０】図６はＲＩＣの入力及び出力ピンの組織を
示している。個々のＩ／Ｏピンの説明は図７に示してあ
る。ＩＥＥＥ８０２．３リピータ仕様は、その仕様に従
ったリピータシステムが達成せねばならない多数の機能
を詳細に記載している。これらの条件は、リピータの実
現がマルチポートのものでなければならない必要性と共
に、モジュール型のリピータ構成とすることの選択を極
めて好ましいものとしている。モジュール型の構成にお
いては、機能が全てのデータチャンネルに共通なタスク
と各個別的なチャンネルに対して専用のタスクとの間で
分割される。ＲＩＣ１０は、この様なモジュール構成と
するアプローチに従っている。即ち、ある機能的ブロッ
クは各ネットワークへの取付け（リピータポートとして
も知られている）に対して複製されており且つその他の
ものは共用されている。
示している。個々のＩ／Ｏピンの説明は図７に示してあ
る。ＩＥＥＥ８０２．３リピータ仕様は、その仕様に従
ったリピータシステムが達成せねばならない多数の機能
を詳細に記載している。これらの条件は、リピータの実
現がマルチポートのものでなければならない必要性と共
に、モジュール型のリピータ構成とすることの選択を極
めて好ましいものとしている。モジュール型の構成にお
いては、機能が全てのデータチャンネルに共通なタスク
と各個別的なチャンネルに対して専用のタスクとの間で
分割される。ＲＩＣ１０は、この様なモジュール構成と
するアプローチに従っている。即ち、ある機能的ブロッ
クは各ネットワークへの取付け（リピータポートとして
も知られている）に対して複製されており且つその他の
ものは共用されている。
【００４１】ＲＩＣ機能の概観
（１）セグメント特定ブロック：ネットワークポート図
８はＲＩＣ１０のブロック図を与えている。図８に示し
た如く、セグメント特定ブロック２６、即ちポート１−
１３は、その特定のセグメントに関してリピータ操作を
実施するために必要な１個又はそれ以上の物理層インタ
ーフェース２６ａ及びロジックブロック２６ｂから構成
されている。ロジックブロック２６ｂは「ポート」ロジ
ックとして知られている。なぜならば、それは、ネット
ワークの残部上の１個のセグメントへアクセスするため
にリピータが使用するアクセス「ポート」だからである
。
８はＲＩＣ１０のブロック図を与えている。図８に示し
た如く、セグメント特定ブロック２６、即ちポート１−
１３は、その特定のセグメントに関してリピータ操作を
実施するために必要な１個又はそれ以上の物理層インタ
ーフェース２６ａ及びロジックブロック２６ｂから構成
されている。ロジックブロック２６ｂは「ポート」ロジ
ックとして知られている。なぜならば、それは、ネット
ワークの残部上の１個のセグメントへアクセスするため
にリピータが使用するアクセス「ポート」だからである
。
【００４２】ＩＥＥＥ８０２．３リピータ仕様により定
義されているタスクを実行し且つ複数個のＲＩＣ集積回
路を使用して大型のリピータシステムを構築することを
可能とするために、機能的実体の分散型アーキテクチャ
がＲＩＣ１０において使用されている。
義されているタスクを実行し且つ複数個のＲＩＣ集積回
路を使用して大型のリピータシステムを構築することを
可能とするために、機能的実体の分散型アーキテクチャ
がＲＩＣ１０において使用されている。
【００４３】図１２Ａに示した如く、ＲＩＣアーキテク
チャは二つのタイプのノードを有するスポークホイール
である。中央ノードはリピータ仕様において定義されて
いる操作の大多数のものを実行し、即ちプリアンブル再
生、データデコーディング、フラグメント（断片）拡張
、ジャムパケット発生、ジャバー保護及び衝突処理など
である。ポートノードは各スポークの端部に設けられて
おり、それはネットワークセグメントとリピータシステ
ムとの間の接続部である。ＲＩＣ１０の図示例において
は、１３個のポートノードが使用されている。しかしな
がら、この数はアーキテクチャによる制限ではなく具体
化における制限であるに過ぎない。
チャは二つのタイプのノードを有するスポークホイール
である。中央ノードはリピータ仕様において定義されて
いる操作の大多数のものを実行し、即ちプリアンブル再
生、データデコーディング、フラグメント（断片）拡張
、ジャムパケット発生、ジャバー保護及び衝突処理など
である。ポートノードは各スポークの端部に設けられて
おり、それはネットワークセグメントとリピータシステ
ムとの間の接続部である。ＲＩＣ１０の図示例において
は、１３個のポートノードが使用されている。しかしな
がら、この数はアーキテクチャによる制限ではなく具体
化における制限であるに過ぎない。
【００４４】ネットワークセグメントへの接続部である
ので、ポートノードはそのセグメント上での送信操作を
制御し、且つパケット受信又は衝突期間中に競合が存在
する場合にはその他のポートノードとの仲裁を行なう。 その他のポートノード機能としては、物理的媒体インタ
ーフェース動作（１０ＢＡＳＥ−Ｔか又はＡＵＩに対す
るもの）及びセグメント区画化操作などがある。
ので、ポートノードはそのセグメント上での送信操作を
制御し、且つパケット受信又は衝突期間中に競合が存在
する場合にはその他のポートノードとの仲裁を行なう。 その他のポートノード機能としては、物理的媒体インタ
ーフェース動作（１０ＢＡＳＥ−Ｔか又はＡＵＩに対す
るもの）及びセグメント区画化操作などがある。
【００４５】リピータシステムが機能するためには、二
つのタイプの通信チャンネルが必要とされる。再度図１
２Ａを参照すると、最初のものはポート間の単一方向チ
ャンネルであり、その場合、この接続はホイールのリム
として考えることが可能である。このリンクは、複数個
のデータパケット即ち衝突信号が受信される場合にポー
ト間の競合を解消するために使用される。２番目のチャ
ンネルは、中央ノードとポートノードとの間の双方向ハ
ンドシェークである。この手段により、パケットに関す
る情報が処理のために受信ポートからメインユニットへ
送給され、次いで送信のために他のポートへ送給される
。
つのタイプの通信チャンネルが必要とされる。再度図１
２Ａを参照すると、最初のものはポート間の単一方向チ
ャンネルであり、その場合、この接続はホイールのリム
として考えることが可能である。このリンクは、複数個
のデータパケット即ち衝突信号が受信される場合にポー
ト間の競合を解消するために使用される。２番目のチャ
ンネルは、中央ノードとポートノードとの間の双方向ハ
ンドシェークである。この手段により、パケットに関す
る情報が処理のために受信ポートからメインユニットへ
送給され、次いで送信のために他のポートへ送給される
。
【００４６】機能ユニットとそれらの通信リンクとの結
合は図１２Ａの通信リンクのスポーク型車輪形状を発生
する。装置外部のこれらの通信リンクの表われはＲＩＣ
間バスとして知られている。このことは、多数のＲＩＣ
１０装置を使用した大型のリピータシステムを構築する
ことを可能としている。
合は図１２Ａの通信リンクのスポーク型車輪形状を発生
する。装置外部のこれらの通信リンクの表われはＲＩＣ
間バスとして知られている。このことは、多数のＲＩＣ
１０装置を使用した大型のリピータシステムを構築する
ことを可能としている。
【００４７】与えられる物理層インターフェースのタイ
プは検討中のポートに依存する。上述した如く、且つ本
発明の１側面によれば、ポート１はＡＵＩ適合可能トラ
ンシーバ及びケーブルと共に使用するためにＡＵＩ適合
型インターフェースを有している。ポート２−１３は二
つのインターフェース、即ちツイスト対又は外部トラン
シーバのうちの一方と共に使用するための形態とさせる
ことが可能である。ツイスト対インターフェースはＲＩ
Ｃオンチップ１０ＢＡＳＥ−Ｔトランシーバを使用して
おり、一方後者は外部トランシーバへの接続を可能とし
ている。外部トランシーバモードを使用する場合には、
該インターフェースはＡＵＩ適合性である。ＡＵＩ適合
性トランシーバがサポートされているが、該インターフ
ェースはインターフェースケーブルと共に使用すべく構
成されてはいない。従って、該トランシーバは必要的に
リピータ装置包囲体内部に設けられる。
プは検討中のポートに依存する。上述した如く、且つ本
発明の１側面によれば、ポート１はＡＵＩ適合可能トラ
ンシーバ及びケーブルと共に使用するためにＡＵＩ適合
型インターフェースを有している。ポート２−１３は二
つのインターフェース、即ちツイスト対又は外部トラン
シーバのうちの一方と共に使用するための形態とさせる
ことが可能である。ツイスト対インターフェースはＲＩ
Ｃオンチップ１０ＢＡＳＥ−Ｔトランシーバを使用して
おり、一方後者は外部トランシーバへの接続を可能とし
ている。外部トランシーバモードを使用する場合には、
該インターフェースはＡＵＩ適合性である。ＡＵＩ適合
性トランシーバがサポートされているが、該インターフ
ェースはインターフェースケーブルと共に使用すべく構
成されてはいない。従って、該トランシーバは必要的に
リピータ装置包囲体内部に設けられる。
【００４８】ポートロジック２６ｂは三つの異なった機
能を有している。ポートステートマシン（ＰＳＭ）は、
ＩＥＥＥ８０２．３リピータ仕様により記載される如く
、データ及び衝突繰返しを実施するために必要とされる
。例えば、ＰＳＭは、この特定のポートがネットワーク
セグメントから受信すべきであるか又はそのネットワー
クセグメントへ送信すべきであるか否かを決定する。 本発明の１側面によれば、ポート区画ロジックがＩＥＥ
Ｅ８０２．３リピータポート区画ステートマシンの改良
版を構成しポート区画化動作を制御する。ポートステー
タスレジスタは該ポートの現在のステータスを反映する
。それは、システムプロセサによりアクセスして、この
ステータスを得るか又は例えばポートディスエーブルな
どのようなあるポート形態操作を実施することが可能で
ある。
能を有している。ポートステートマシン（ＰＳＭ）は、
ＩＥＥＥ８０２．３リピータ仕様により記載される如く
、データ及び衝突繰返しを実施するために必要とされる
。例えば、ＰＳＭは、この特定のポートがネットワーク
セグメントから受信すべきであるか又はそのネットワー
クセグメントへ送信すべきであるか否かを決定する。 本発明の１側面によれば、ポート区画ロジックがＩＥＥ
Ｅ８０２．３リピータポート区画ステートマシンの改良
版を構成しポート区画化動作を制御する。ポートステー
タスレジスタは該ポートの現在のステータスを反映する
。それは、システムプロセサによりアクセスして、この
ステータスを得るか又は例えばポートディスエーブルな
どのようなあるポート形態操作を実施することが可能で
ある。
【００４９】（２）共用型機能ブロック：リピータコア
ロジック 共用型機能ブロック２８は、リピータメインステートマ
シン（ＭＳＭ）及びタイマ３０、３２ビット弾性バッフ
ァ３２、ＰＬＬデコーダ３４及び受信及び送信マルチプ
レクサ３６を有している。これらのブロックは、ＩＥＥ
Ｅ８０２．３リピータ仕様の条件を充足することを必要
とする操作の大部分を実行する。
ロジック 共用型機能ブロック２８は、リピータメインステートマ
シン（ＭＳＭ）及びタイマ３０、３２ビット弾性バッフ
ァ３２、ＰＬＬデコーダ３４及び受信及び送信マルチプ
レクサ３６を有している。これらのブロックは、ＩＥＥ
Ｅ８０２．３リピータ仕様の条件を充足することを必要
とする操作の大部分を実行する。
【００５０】パケットが伝送媒体からポートにより受信
されると、それは、受信マルチプレクサ３６を介してＰ
ＬＬデコーダ３４へ送給される。データ及び衝突ステー
タスの通知が、受信マルチプレクサ３６を介してメイン
ステートマシンＭＳＭ３０へ送給され、且つ衝突活動ス
テータス信号が制御及びステータスバス上へ転送される
。このことは、メインステートマシン３０が、リピート
即ち繰返されるべきデータの供給源及び送信されるべき
データのタイプを決定することを可能とする。送信デー
タは、受信パケットのデータフィールドか又は１０１０
．．．ビットパターンからなるプリアンブル／ジャムパ
ターンの何れかとすることが可能である。
されると、それは、受信マルチプレクサ３６を介してＰ
ＬＬデコーダ３４へ送給される。データ及び衝突ステー
タスの通知が、受信マルチプレクサ３６を介してメイン
ステートマシンＭＳＭ３０へ送給され、且つ衝突活動ス
テータス信号が制御及びステータスバス上へ転送される
。このことは、メインステートマシン３０が、リピート
即ち繰返されるべきデータの供給源及び送信されるべき
データのタイプを決定することを可能とする。送信デー
タは、受信パケットのデータフィールドか又は１０１０
．．．ビットパターンからなるプリアンブル／ジャムパ
ターンの何れかとすることが可能である。
【００５１】メインステートマシンＭＳＭ３０と関連し
て一連のタイマが設けられている。これらのタイマは、
種々のＩＥＥＥ８０２．３仕様時間（該仕様においては
ＴＷ１−ＴＷ６時間と呼ばれている）が充足されること
を確保する。
て一連のタイマが設けられている。これらのタイマは、
種々のＩＥＥＥ８０２．３仕様時間（該仕様においては
ＴＷ１−ＴＷ６時間と呼ばれている）が充足されること
を確保する。
【００５２】８０２．３仕様に適合するリピータユニッ
トは、ネットワークセグメントへ取り付けられている任
意の受信用ノードと同一の信号ジター性能を充足するこ
とが必要とされる。従って、フェーズロックループマン
チェスタデコーダ３４が必要とされ、従って受信パケッ
トがデコードされ且つジターが除去された受信セグメン
トに関して蓄積されることを可能としている。デコーダ
３４は、関連するクロック及びイネーブル信号と共にＮ
ＲＺ形態でデータを出力する。従って、そのパケットは
ＲＩＣ間バスインターフェース３８を介して、例えばネ
ットワークコントローラ及びその他のＲＩＣなどのよう
なその他の装置へ転送するのに便利な形態を有している
。次いで、そのデータは再度マンチェスタデータにエン
コードされ且つ送信することが可能である。
トは、ネットワークセグメントへ取り付けられている任
意の受信用ノードと同一の信号ジター性能を充足するこ
とが必要とされる。従って、フェーズロックループマン
チェスタデコーダ３４が必要とされ、従って受信パケッ
トがデコードされ且つジターが除去された受信セグメン
トに関して蓄積されることを可能としている。デコーダ
３４は、関連するクロック及びイネーブル信号と共にＮ
ＲＺ形態でデータを出力する。従って、そのパケットは
ＲＩＣ間バスインターフェース３８を介して、例えばネ
ットワークコントローラ及びその他のＲＩＣなどのよう
なその他の装置へ転送するのに便利な形態を有している
。次いで、そのデータは再度マンチェスタデータにエン
コードされ且つ送信することが可能である。
【００５３】物理層トランシーバユニットを介しての受
信及び送信は、データパケットのプリアンブルフィール
ドにおいてビットの喪失を発生させる。８０２．３リピ
ータ仕様は、この喪失に対する補償を必要とする。これ
を達成するために、弾性バッファ３２を使用して、プリ
アンブルが再生される場合に、受信パケットのデータフ
ィールド内においてビットを一時的に格納させる。
信及び送信は、データパケットのプリアンブルフィール
ドにおいてビットの喪失を発生させる。８０２．３リピ
ータ仕様は、この喪失に対する補償を必要とする。これ
を達成するために、弾性バッファ３２を使用して、プリ
アンブルが再生される場合に、受信パケットのデータフ
ィールド内においてビットを一時的に格納させる。
【００５４】（３）ＲＩＣ間バスインターフェースＲＩ
Ｃ１０によるデータ伝送の動作シーケンスは以下の如く
である。データパケットを受信するネットワークセグメ
ントが識別されると、ＲＩＣ１０が他のネットワークセ
グメントへパケットプリアンブルパターン（１０１０．
．．）の送信を開始する。該プリアンブルが送信されて
いる間に、弾性バッファ３２が以下に更に詳細に説明す
る如く、ＲＩＣ間バスを介してデコードされた受信クロ
ック及びデータ信号をモニタする。スタートアップフレ
ーム区切り部「ＳＦＤ」が検知されると、受信データス
トリームが弾性バッファ３２内に書込まれる。再送のた
めに弾性バッファ３２からのデータの除去は、有効長プ
リアンブルパターンが送信されるまで許可されることは
ない。
Ｃ１０によるデータ伝送の動作シーケンスは以下の如く
である。データパケットを受信するネットワークセグメ
ントが識別されると、ＲＩＣ１０が他のネットワークセ
グメントへパケットプリアンブルパターン（１０１０．
．．）の送信を開始する。該プリアンブルが送信されて
いる間に、弾性バッファ３２が以下に更に詳細に説明す
る如く、ＲＩＣ間バスを介してデコードされた受信クロ
ック及びデータ信号をモニタする。スタートアップフレ
ーム区切り部「ＳＦＤ」が検知されると、受信データス
トリームが弾性バッファ３２内に書込まれる。再送のた
めに弾性バッファ３２からのデータの除去は、有効長プ
リアンブルパターンが送信されるまで許可されることは
ない。
【００５５】リピータシステムにおいてＲＩＣ１０を使
用することは、単一のチップによりサポートすることが
可能なものよりもより多くのネットワークアタッチメン
トでトポロジを構成することを可能としている。上述し
たリピータ機能の分割は、データパケット及び衝突ステ
ータスを複数個のＲＩＣの間において転送することを可
能としている。同時に、複数個のＲＩＣは、尚且つ、単
一の論理的リピータとして挙動する。リピータシステム
内の全てのＲＩＣは同一であり且つ繰返し操作の任意の
ものを実施することが可能であるので、１個のＲＩＣの
故障がシステム全体の故障を発生させることはない。こ
のことは、大型のマルチポートリピータにおいて重要な
点である。
用することは、単一のチップによりサポートすることが
可能なものよりもより多くのネットワークアタッチメン
トでトポロジを構成することを可能としている。上述し
たリピータ機能の分割は、データパケット及び衝突ステ
ータスを複数個のＲＩＣの間において転送することを可
能としている。同時に、複数個のＲＩＣは、尚且つ、単
一の論理的リピータとして挙動する。リピータシステム
内の全てのＲＩＣは同一であり且つ繰返し操作の任意の
ものを実施することが可能であるので、１個のＲＩＣの
故障がシステム全体の故障を発生させることはない。こ
のことは、大型のマルチポートリピータにおいて重要な
点である。
【００５６】上述した如く、カスケード型ＲＩＣは、Ｒ
ＩＣ間バス１８（図５）として知られる特別化したイン
ターフェースを介して通信を行なう。このバス１８は、
付加的な外部的ロジック回路に対する必要性なしで、シ
ステム内の受信ＲＩＣから他のＲＩＣへデータパケット
を転送することを可能としている。ＲＩＣ間バス１８は
、ＲＩＣの間で衝突情報を搬送することが可能な一組の
ステータスラインを有しており、それらのメインステー
トマシン（ＭＳＭ）３０が適宜の態様で動作することを
確保している。
ＩＣ間バス１８（図５）として知られる特別化したイン
ターフェースを介して通信を行なう。このバス１８は、
付加的な外部的ロジック回路に対する必要性なしで、シ
ステム内の受信ＲＩＣから他のＲＩＣへデータパケット
を転送することを可能としている。ＲＩＣ間バス１８は
、ＲＩＣの間で衝突情報を搬送することが可能な一組の
ステータスラインを有しており、それらのメインステー
トマシン（ＭＳＭ）３０が適宜の態様で動作することを
確保している。
【００５７】（４）ＬＥＤインターフェース及びハブ管
理機能 リピータシステムは、通常、ネットワーク活動及び特定
のリピータ操作のステータスを表示する光学的ディスプ
レイを有している。図８を参照すると、ＲＩＣ１０のＬ
ＥＤディスプレイ及びアップデートロジックブロックは
多様なインジケータを与える。このディスプレイアップ
デートは、完全に自律的なものであり、且つ単に、通常
、発光ダイオード（ＬＥＤ）から構成されているディス
プレイ（表示）装置を駆動するために単にＳＳＩロジッ
ク装置を必要とするに過ぎない。ステータスディスプレ
イは非常に柔軟性があり、その装置の仕様に対して適切
なインジケータを選択することを可能としている。
理機能 リピータシステムは、通常、ネットワーク活動及び特定
のリピータ操作のステータスを表示する光学的ディスプ
レイを有している。図８を参照すると、ＲＩＣ１０のＬ
ＥＤディスプレイ及びアップデートロジックブロックは
多様なインジケータを与える。このディスプレイアップ
デートは、完全に自律的なものであり、且つ単に、通常
、発光ダイオード（ＬＥＤ）から構成されているディス
プレイ（表示）装置を駆動するために単にＳＳＩロジッ
ク装置を必要とするに過ぎない。ステータスディスプレ
イは非常に柔軟性があり、その装置の仕様に対して適切
なインジケータを選択することを可能としている。
【００５８】ＲＩＣ１０は、ハブ管理能力を有する大型
リピータ用の特別の特徴を与えている。上述した如く、
ハブ管理はネットワーク内の独特の位置のリピータを使
用し、それらが取り付けられているネットワークセグメ
ントに関する統計を収集する。ＲＩＣ１０は、以下の如
くに、ハブ管理統計データを与える。重要なイベントが
、ＲＩＣ１０を介して、種々のその他のロジックブロッ
クから管理インターフェースブロック４０により収集さ
れる。これらのイベントは、ラッチ用及びカウント用マ
スクが供給されるユーザに従って、オンチップラッチ内
に格納されるか又はオンチップカウンタでカウントする
ことが可能である。
リピータ用の特別の特徴を与えている。上述した如く、
ハブ管理はネットワーク内の独特の位置のリピータを使
用し、それらが取り付けられているネットワークセグメ
ントに関する統計を収集する。ＲＩＣ１０は、以下の如
くに、ハブ管理統計データを与える。重要なイベントが
、ＲＩＣ１０を介して、種々のその他のロジックブロッ
クから管理インターフェースブロック４０により収集さ
れる。これらのイベントは、ラッチ用及びカウント用マ
スクが供給されるユーザに従って、オンチップラッチ内
に格納されるか又はオンチップカウンタでカウントする
ことが可能である。
【００５９】任意のハブ管理システムの基本的なタスク
は、現在のフレーム及び任意の管理ステータス情報を、
そのフレームが受信されたネットワークセグメント（即
ち、リピータポート）と関連させることである。理想的
なシステムは、ハブ管理ソフトウエアによる検査のため
に、システムメモリ内にこの結合されたデータフレーム
及びステータスフィールドを配置させる。ＲＩＣ１０の
ハブ管理サポートロジック４２の究極的な機能はこの機
能を与えることである。
は、現在のフレーム及び任意の管理ステータス情報を、
そのフレームが受信されたネットワークセグメント（即
ち、リピータポート）と関連させることである。理想的
なシステムは、ハブ管理ソフトウエアによる検査のため
に、システムメモリ内にこの結合されたデータフレーム
及びステータスフィールドを配置させる。ＲＩＣ１０の
ハブ管理サポートロジック４２の究極的な機能はこの機
能を与えることである。
【００６０】このことを達成するために、ＲＩＣ１０は
専用のハブ管理インターフェース９０を使用している。 このことは、ＲＩＣ間バス１８と類似している。なぜな
らば、それは、データパケットが受信用ＲＩＣから回復
することを可能としているからである。図９に示した如
く、ＲＩＣ間バス１８と異なり、意図されている受信体
は別のＲＩＣではなく、コントローラ装置（例えば、ナ
ショナルセミコンダクタコーポレーションのＤＰ８３９
３に「ＳＯＮＩＣ」ネットワークコントローラ）である
。専用の管理バス２４（図５）を使用することにより、
フレームの終わりに管理ステータスフィールドを取り付
けることを可能としている。このことは、ＲＩＣ１０の
動作に影響を与えることなしに行なうことが可能である
。
専用のハブ管理インターフェース９０を使用している。 このことは、ＲＩＣ間バス１８と類似している。なぜな
らば、それは、データパケットが受信用ＲＩＣから回復
することを可能としているからである。図９に示した如
く、ＲＩＣ間バス１８と異なり、意図されている受信体
は別のＲＩＣではなく、コントローラ装置（例えば、ナ
ショナルセミコンダクタコーポレーションのＤＰ８３９
３に「ＳＯＮＩＣ」ネットワークコントローラ）である
。専用の管理バス２４（図５）を使用することにより、
フレームの終わりに管理ステータスフィールドを取り付
けることを可能としている。このことは、ＲＩＣ１０の
動作に影響を与えることなしに行なうことが可能である
。
【００６１】（５）プロセサインターフェースＲＩＣ１
０のプロセサインターフェース２２（図５）はシステム
プロセサへの接続を可能としている。データ転送は、オ
クタルの双方向データバスを介して行なわれる。ＲＩＣ
１０は、ハブ管理機能のステータス、チップコンフィギ
ュレーション（形態）及びポートステータスを表わす多
数のオンチップレジスタを有している。これらは、ＲＩ
Ｃのレジスタアドレス入力ピン（ＲＡ４−ＲＡ０）にお
いて選択したアドレスを与えることによりアクセスする
ことが可能である。
０のプロセサインターフェース２２（図５）はシステム
プロセサへの接続を可能としている。データ転送は、オ
クタルの双方向データバスを介して行なわれる。ＲＩＣ
１０は、ハブ管理機能のステータス、チップコンフィギ
ュレーション（形態）及びポートステータスを表わす多
数のオンチップレジスタを有している。これらは、ＲＩ
Ｃのレジスタアドレス入力ピン（ＲＡ４−ＲＡ０）にお
いて選択したアドレスを与えることによりアクセスする
ことが可能である。
【００６２】ディスプレイアップデートサイクル及びプ
ロセサアクセスは同一のデータバスを使用して行なわれ
る。プロセサ／ディスプレイブロック４４内のアービタ
（仲裁器）は、プロセサアクセス及びディスプレイアッ
プデートのスケジュールを行なうと共に仲裁を行ない、
正しい情報がディスプレイラッチ内に書込まれることを
確保する。ディスプレイアップデートサイクル期間中、
ＲＩＣ１０は、データバスのマスターとして動作する。 このことは、データバスのデフォルト状態である。従っ
て、図５に示した如く、ＲＩＣ１０とシステムプロセサ
のデータバスとの間にＴＲＩＳＴＡＴＥ（トライステー
ト）バッファを配置せねばならない。このバッファは、
システムバス上での同時的なディスプレイアップデート
サイクル及び他の装置のプロセサアクセス期間中におけ
るバス競合を回避することを確保している。該プロセサ
がＲＩＣレジスタをアクセスする場合、ＲＩＣ１０が該
バッファをイネーブルし且つデータピンの入力又は出力
の何れかの操作を選択する。
ロセサアクセスは同一のデータバスを使用して行なわれ
る。プロセサ／ディスプレイブロック４４内のアービタ
（仲裁器）は、プロセサアクセス及びディスプレイアッ
プデートのスケジュールを行なうと共に仲裁を行ない、
正しい情報がディスプレイラッチ内に書込まれることを
確保する。ディスプレイアップデートサイクル期間中、
ＲＩＣ１０は、データバスのマスターとして動作する。 このことは、データバスのデフォルト状態である。従っ
て、図５に示した如く、ＲＩＣ１０とシステムプロセサ
のデータバスとの間にＴＲＩＳＴＡＴＥ（トライステー
ト）バッファを配置せねばならない。このバッファは、
システムバス上での同時的なディスプレイアップデート
サイクル及び他の装置のプロセサアクセス期間中におけ
るバス競合を回避することを確保している。該プロセサ
がＲＩＣレジスタをアクセスする場合、ＲＩＣ１０が該
バッファをイネーブルし且つデータピンの入力又は出力
の何れかの操作を選択する。
【００６３】リピータ動作の説明
あたかも単一の論理的リピータとして挙動するマルチチ
ップリピータシステムを実現するためには、例えばマン
チェスタデコーディング及び弾性バッファ動作などのよ
うな経路特定動作が実施されるべき場合などのようなフ
レーム繰返しにおいて使用されるデータ経路に対して特
別の考慮が払われねばならない。又、使用可能なネット
ワーク活動信号を使用するシステムのステートマシンは
、８０２．３リピータ仕様において詳細に規定されてい
る種々のパケット繰返し及び衝突条件を受入れることが
可能なものでなければならない。
ップリピータシステムを実現するためには、例えばマン
チェスタデコーディング及び弾性バッファ動作などのよ
うな経路特定動作が実施されるべき場合などのようなフ
レーム繰返しにおいて使用されるデータ経路に対して特
別の考慮が払われねばならない。又、使用可能なネット
ワーク活動信号を使用するシステムのステートマシンは
、８０２．３リピータ仕様において詳細に規定されてい
る種々のパケット繰返し及び衝突条件を受入れることが
可能なものでなければならない。
【００６４】概略上述し且つ図８に示した如く、ＲＩＣ
１０は二つのタイプの相互作用を行なうステートマシン
を有しており、即ちポートステートマシン（ＰＳＭ）（
各ネットワークアタッチメントがそれ自身のＰＳＭを有
している）且つＲＩＣの共用型機能ブロックを制御する
メインステートマシンＭＳＭ３０である。
１０は二つのタイプの相互作用を行なうステートマシン
を有しており、即ちポートステートマシン（ＰＳＭ）（
各ネットワークアタッチメントがそれ自身のＰＳＭを有
している）且つＲＩＣの共用型機能ブロックを制御する
メインステートマシンＭＳＭ３０である。
【００６５】ポートステートマシン及びメインステート
マシンについて詳細に説明する。ＩＥＥＥ８０２．３リ
ピータ仕様において使用されている表現を参照する。こ
れらの用語の正確な定義に関しては、ＩＥＥＥ８０２．
３仕様を参照すべきである。該仕様において説明される
如くリピータ状態乃至は用語を引用するＲＩＣ具体例と
の混乱を避けるためにこれらの品目にはアステリスクの
記号（＊）を付してある。ＩＥＥＥ８０２．３スタンダ
ード状態線図を図１０に示してある。ＲＩＣの主要な状
態線図は図１１に示してある。
マシンについて詳細に説明する。ＩＥＥＥ８０２．３リ
ピータ仕様において使用されている表現を参照する。こ
れらの用語の正確な定義に関しては、ＩＥＥＥ８０２．
３仕様を参照すべきである。該仕様において説明される
如くリピータ状態乃至は用語を引用するＲＩＣ具体例と
の混乱を避けるためにこれらの品目にはアステリスクの
記号（＊）を付してある。ＩＥＥＥ８０２．３スタンダ
ード状態線図を図１０に示してある。ＲＩＣの主要な状
態線図は図１１に示してある。
【００６６】（１）ポートステートマシンポートステー
トマシンＰＳＭは二つの主要な機能を有している。第一
に、それは、取り付けたセグメントを介して繰返される
データ及びジャム信号の送信を制御する。 第二に、それはポートがデータの供給源か又はネットワ
ークを介して繰返される衝突情報として指定されるかの
何れかを決定する。
トマシンＰＳＭは二つの主要な機能を有している。第一
に、それは、取り付けたセグメントを介して繰返される
データ及びジャム信号の送信を制御する。 第二に、それはポートがデータの供給源か又はネットワ
ークを介して繰返される衝突情報として指定されるかの
何れかを決定する。
【００６７】この指定されたリピータポートは「ＰＯＲ
Ｔ Ｎ＊」として知られている。図１０に示した如く
、ＲＩＣ１０がＩＤＬＥ＊（アイドル）状態からＳＥＮ
Ｄ ＰＲＥＡＭＢＬＤ ＰＡＴＴＥＲＮ＊（プリア
ンブルパターン送給）又はＲＥＣＥＩＶＥ ＣＯＬＬ
ＩＳＩＯＮ＊（衝突受信）状態へ遷移することが可能で
あるために仲裁プロセスが必要とされる。このプロセス
は、その特定のパケットに対してのＰＯＲＴ Ｎ＊（
ポートＮ）であるポートを捜し出すために使用される。 このポートから受信されるデータは、ＰＬＬデコーダ３
４へ指向され且つＲＩＣ間バス１８を介して送信される
。
Ｔ Ｎ＊」として知られている。図１０に示した如く
、ＲＩＣ１０がＩＤＬＥ＊（アイドル）状態からＳＥＮ
Ｄ ＰＲＥＡＭＢＬＤ ＰＡＴＴＥＲＮ＊（プリア
ンブルパターン送給）又はＲＥＣＥＩＶＥ ＣＯＬＬ
ＩＳＩＯＮ＊（衝突受信）状態へ遷移することが可能で
あるために仲裁プロセスが必要とされる。このプロセス
は、その特定のパケットに対してのＰＯＲＴ Ｎ＊（
ポートＮ）であるポートを捜し出すために使用される。 このポートから受信されるデータは、ＰＬＬデコーダ３
４へ指向され且つＲＩＣ間バス１８を介して送信される
。
【００６８】ＲＩＣ１０がＴＲＡＮＳＭＩＴ ＣＯＬ
ＬＩＳＩＯＮ＊（衝突送信）状態（図１０）にエンター
すると、さらなる仲裁操作が実施されて、どのポートが
ＰＯＲＴ Ｍ＊として指定されるかを決定する。ＰＯ
ＲＴ Ｍ＊は、ＲＩＣがＯＮＥＰＯＲＴ ＬＥＦＴ
＊（１個のポートが残存）状態にエンターする場合には
、ＲＩＣのその他のポートから区別される。この状態に
おいて、ＰＯＲＴ Ｍ＊はそのセグメントを送信する
ことはなく、一方全てのその他のポートはそれらのセグ
メントを送信することが要求される。
ＬＩＳＩＯＮ＊（衝突送信）状態（図１０）にエンター
すると、さらなる仲裁操作が実施されて、どのポートが
ＰＯＲＴ Ｍ＊として指定されるかを決定する。ＰＯ
ＲＴ Ｍ＊は、ＲＩＣがＯＮＥＰＯＲＴ ＬＥＦＴ
＊（１個のポートが残存）状態にエンターする場合には
、ＲＩＣのその他のポートから区別される。この状態に
おいて、ＰＯＲＴ Ｍ＊はそのセグメントを送信する
ことはなく、一方全てのその他のポートはそれらのセグ
メントを送信することが要求される。
【００６９】図１０Ａはポートステートマシン（ＰＳＭ
）を示している。このステートマシンはＩＤＬＥ（アイ
ドル）状態においてパワーアップする非同期マシンであ
る。図１０Ａステートマシンのミンターム（ｍｉｎｔｅ
ｒｍ）は以下の如くである。
）を示している。このステートマシンはＩＤＬＥ（アイ
ドル）状態においてパワーアップする非同期マシンであ
る。図１０Ａステートマシンのミンターム（ｍｉｎｔｅ
ｒｍ）は以下の如くである。
【００７０】Ｍｉｎｔｅｒｍ １ ＡＣＫＩ及びＡ
ＣＴＮＳＩｚ及びＮＯＴ ＴＸＥＧ及びＣＯＬＵ活動
を有するより高いポートなし 外部的活動なし（ＲＩＣ間バス） 現在の送信なし 非区画化衝突 Ｍｉｎｔｅｒｍ ２ ＡＣＫＩ及びＡＣＴＮＳＩｚ
及びＮＯＴ ＴＸＥＧＴＷ１及びＣＲＳＵ 活動を有するより高いポートなし 外部活動なし（ＲＩＣ間バス） 送信なし及びＴＷ１時間カウントダウン非区画化キャリ
ア Ｍｉｎｔｅｒｍ ３ ＡＣＫＩ及びＴＸＥＧ及びＣ
ＯＬＵ及びＮＯＴ ＡＮＹＸＮＳＩｚ 活動を有するより高いポートなし 現在の送信あり このセグメントは衝突を有する ＲＩＣ間バス上に送信衝突あり Ｍｉｎｔｅｒｍ ４ ＮＯＴ ＡＣＫＩデージー
チェーン（複数個のＲＩＣを有する）上のより高いポー
トは活動を有する Ｍｉｎｔｅｒｍ ５ ＴＸＥＧ及びＮＯＴ ＡＮ
ＹＸＮＳＩｚ及びＮＯＴ ＣＯＬＵ 現在の送信あり ＲＩＣ間バス上に送信衝突あり このセグメントは非区画化衝突を有するものではないＭ
ｉｎｔｅｒｍ ６ ＮＯＴ ＴＸＥＧ及びＴＸＥ
ＧＴＷ１及びＮＯＴ ＣＯＬＵ 現在の送信なし ＴＷ１（送信回復時間）はカウントダウンしておらずこ
のセグメントは非区画化衝突を有するものではないＭｉ
ｎｔｅｒｍ ７ ＡＣＫＩ及びＴＸＥＧ及びＡＮＹ
ＸＮＳＩｚ及びＮＯＴＣＯＬＵ及びＮＯＴ ＣＲＳＵ
活動を有するより高いポートなし 現在の送信あり 送信衝突なし このセグメントは非区画化衝突を有するものではないこ
のセグメントは非区画化キャリアを有するものではない Ｍｉｎｔｅｒｍ ８ ＡＣＫＩ及びＴＸＥＧ及びＡ
ＮＹＸＮＳＩｚ及びＣＯＬＵ 活動を有するより高いポートなし 現在の送信あり 送信衝突なし このセグメントは衝突を有している Ｍｉｎｔｅｒｍ ９ ＡＣＫＩ及びＴＸＥＧ及びＡ
ＮＹＸＮＳＩｚ及びＣＲＳＵ 活動を有するより高いポートなし 現在の送信あり 送信衝突なし このセグメントは非区画化キャリアを有しているＭｉｎ
ｔｅｒｍ １０ ＮＯＴ ＴＸＥＧ現在の送信な
し Ｍｉｎｔｅｒｍ １１ ＮＯＴ ＡＮＹＸＮＳＩ
ｚＲＩＣ間バス上に送信衝突あり Ｍｉｎｔｅｒｍ １２ ＰＡＳＳ ＴＨＲＯＵＧ
Ｈこれは単にパススルー状態であり、それは単にセット
するだけであり、従って一度にＳ項のうちの一つのみが
変化するに過ぎない （２）メインステートマシン 上述した如く、メインステートマシンＭＳＭ３０（図５
）は、各ＲＩＣ１０内の共用型機能ブロックの動作を制
御する。メインステートマシン３０は、ＩＥＥＥ８０２
．３リピータ仕様により定義される如く、データ及び衝
突伝搬操作の大部分を実施する。これらの操作は以下の
表Ｉにリストしてある。
ＣＴＮＳＩｚ及びＮＯＴ ＴＸＥＧ及びＣＯＬＵ活動
を有するより高いポートなし 外部的活動なし（ＲＩＣ間バス） 現在の送信なし 非区画化衝突 Ｍｉｎｔｅｒｍ ２ ＡＣＫＩ及びＡＣＴＮＳＩｚ
及びＮＯＴ ＴＸＥＧＴＷ１及びＣＲＳＵ 活動を有するより高いポートなし 外部活動なし（ＲＩＣ間バス） 送信なし及びＴＷ１時間カウントダウン非区画化キャリ
ア Ｍｉｎｔｅｒｍ ３ ＡＣＫＩ及びＴＸＥＧ及びＣ
ＯＬＵ及びＮＯＴ ＡＮＹＸＮＳＩｚ 活動を有するより高いポートなし 現在の送信あり このセグメントは衝突を有する ＲＩＣ間バス上に送信衝突あり Ｍｉｎｔｅｒｍ ４ ＮＯＴ ＡＣＫＩデージー
チェーン（複数個のＲＩＣを有する）上のより高いポー
トは活動を有する Ｍｉｎｔｅｒｍ ５ ＴＸＥＧ及びＮＯＴ ＡＮ
ＹＸＮＳＩｚ及びＮＯＴ ＣＯＬＵ 現在の送信あり ＲＩＣ間バス上に送信衝突あり このセグメントは非区画化衝突を有するものではないＭ
ｉｎｔｅｒｍ ６ ＮＯＴ ＴＸＥＧ及びＴＸＥ
ＧＴＷ１及びＮＯＴ ＣＯＬＵ 現在の送信なし ＴＷ１（送信回復時間）はカウントダウンしておらずこ
のセグメントは非区画化衝突を有するものではないＭｉ
ｎｔｅｒｍ ７ ＡＣＫＩ及びＴＸＥＧ及びＡＮＹ
ＸＮＳＩｚ及びＮＯＴＣＯＬＵ及びＮＯＴ ＣＲＳＵ
活動を有するより高いポートなし 現在の送信あり 送信衝突なし このセグメントは非区画化衝突を有するものではないこ
のセグメントは非区画化キャリアを有するものではない Ｍｉｎｔｅｒｍ ８ ＡＣＫＩ及びＴＸＥＧ及びＡ
ＮＹＸＮＳＩｚ及びＣＯＬＵ 活動を有するより高いポートなし 現在の送信あり 送信衝突なし このセグメントは衝突を有している Ｍｉｎｔｅｒｍ ９ ＡＣＫＩ及びＴＸＥＧ及びＡ
ＮＹＸＮＳＩｚ及びＣＲＳＵ 活動を有するより高いポートなし 現在の送信あり 送信衝突なし このセグメントは非区画化キャリアを有しているＭｉｎ
ｔｅｒｍ １０ ＮＯＴ ＴＸＥＧ現在の送信な
し Ｍｉｎｔｅｒｍ １１ ＮＯＴ ＡＮＹＸＮＳＩ
ｚＲＩＣ間バス上に送信衝突あり Ｍｉｎｔｅｒｍ １２ ＰＡＳＳ ＴＨＲＯＵＧ
Ｈこれは単にパススルー状態であり、それは単にセット
するだけであり、従って一度にＳ項のうちの一つのみが
変化するに過ぎない （２）メインステートマシン 上述した如く、メインステートマシンＭＳＭ３０（図５
）は、各ＲＩＣ１０内の共用型機能ブロックの動作を制
御する。メインステートマシン３０は、ＩＥＥＥ８０２
．３リピータ仕様により定義される如く、データ及び衝
突伝搬操作の大部分を実施する。これらの操作は以下の
表Ｉにリストしてある。
【００７１】
メインステートマシンＭＳＭ３０及びポートステー
トマシンＰＳＭの相互作用は、ＲＩＣ間バス１８を観察
することにより部分的に認識することが可能である。
トマシンＰＳＭの相互作用は、ＲＩＣ間バス１８を観察
することにより部分的に認識することが可能である。
【００７２】メインステートマシン（ＭＳＭ）の状態線
図を図１０Ｂに与えており、入力の名称を識別し且つこ
れらの入力の説明を与える対応する表を図１０Ｃに与え
てある。このメインステートマシンは同期型マシンであ
って、それはφ１である１０メガヘルツクロックでクロ
ック動作される。状態遷移項（Ｔｘｘ）及び状態スピン
項（Ｓｘｘ）は以下の如くである。尚、以下の式におい
て各記号の最後にアンダーラインを付したものは、その
記号全体の上にオーバーラインを付したものと同一の意
味を有する。
図を図１０Ｂに与えており、入力の名称を識別し且つこ
れらの入力の説明を与える対応する表を図１０Ｃに与え
てある。このメインステートマシンは同期型マシンであ
って、それはφ１である１０メガヘルツクロックでクロ
ック動作される。状態遷移項（Ｔｘｘ）及び状態スピン
項（Ｓｘｘ）は以下の如くである。尚、以下の式におい
て各記号の最後にアンダーラインを付したものは、その
記号全体の上にオーバーラインを付したものと同一の意
味を有する。
【００７３】Ｔ０ ｔｗｕｐｌ＊ａｃｔｎｃｚＳ
０ ｔｗｕｐｌ＿＋ａｃｔｎｃｚ＿Ｔ１
ａｃｔｎｃｚ＿ Ｔ２ ｂｄ２＊ａｃｔｎｃｚ Ｓ１ ａｃｔｎｃｚ＊ｂｄ２＿ Ｔ３ ｊａｂ＿＊｛ｆｆｆ＋ａｃｔｎｃｚ＿＋ａ
ｎｙｘｎｓｉｃｚ＋ｃｏｌｎｃｚ｝ Ｔ４ ｊａｂ Ｔ５ ｊａｂ＿＊ｂｄ６２＊ｓｆｄｌａｔｃｈｃ
＊ｃｏｌｎｃｚ＿＊ａｎｙｘｎｓｉｃｚ＿＊ａｃｔｎｃ
ｚ＊ｆｆｆ＿ Ｓ２ ｊａｂ＿＊ａｃｔｎｃｚ＊ｆｆｆ＿＊ａｎ
ｙｘｎｓｉｃｚ＿＊ｃｏｌｎｃｚ＿＊｛ｂｄ６２＿＋（
ｂｄ６２＊ｓｆｄｌａｔｃｈｃ＿）｝ Ｔ６ ｊａｂ＿＊｛ａｎｙｘｎｓｉｃｚ＋ｃｏｌ
ｎｃｚ＋（ａｃｔｎｃｚ＿＊ｂｄ９９＿＊ｆｆｅ）＋（
ａｎｔｎｃｚ＊ｆｆｅ）｝ Ｔ７ ｊａｂ Ｔ８ ｊａｂ＿＊ｃｏｌｎｃｚ＿＊ｂｄ９９＊ｆ
ｆｅ＊ａｎｙｘｎｓｉｃｚ＿＊ａｃｔｎｃｚ＿Ｓ３
ｊａｂ＿＊ｃｏｌｎｃｚ＿＊ａｎｙｘｎｓｉｃｚ＿
＊ｆｆｅ Ｔ９ ｊａｂ Ｔ１０ ｊａｂ＿＊ｂｄ９９＊ａｎｔｎｃｚ＿＊ａｎ
ｙｘｎｓｉｃｚ＿＊ Ｓ４ ｊａｂ＿＊｛ａｎｙｘｎｓｉｃｚ＋ａｃｔ
ｎｃｚ＋ｂｄ９９＿｝ Ｔ１１ ｂｄ９９ Ｓ５ ｂｄ９９＿ （３）ＲＩＣ間バス操作 本発明の１側面によれば、ＲＩＣ間バス１８は、単一の
リピータの論理的機能を維持するために複数個のＲＩＣ
を一体的に接続するためのプロトコルを実行する。その
結果得られるマルチＲＩＣシステムはＩＥＥＥ８０２．
３リピータ仕様を充足し且つ数百個のネットワークセグ
メントを接続することが可能である。このプロトコルは
、複数個のＲＩＣ装置を中央システムクロックにより駆
動することを可能とするか又は非同期的に動作すること
を可能としている。
０ ｔｗｕｐｌ＿＋ａｃｔｎｃｚ＿Ｔ１
ａｃｔｎｃｚ＿ Ｔ２ ｂｄ２＊ａｃｔｎｃｚ Ｓ１ ａｃｔｎｃｚ＊ｂｄ２＿ Ｔ３ ｊａｂ＿＊｛ｆｆｆ＋ａｃｔｎｃｚ＿＋ａ
ｎｙｘｎｓｉｃｚ＋ｃｏｌｎｃｚ｝ Ｔ４ ｊａｂ Ｔ５ ｊａｂ＿＊ｂｄ６２＊ｓｆｄｌａｔｃｈｃ
＊ｃｏｌｎｃｚ＿＊ａｎｙｘｎｓｉｃｚ＿＊ａｃｔｎｃ
ｚ＊ｆｆｆ＿ Ｓ２ ｊａｂ＿＊ａｃｔｎｃｚ＊ｆｆｆ＿＊ａｎ
ｙｘｎｓｉｃｚ＿＊ｃｏｌｎｃｚ＿＊｛ｂｄ６２＿＋（
ｂｄ６２＊ｓｆｄｌａｔｃｈｃ＿）｝ Ｔ６ ｊａｂ＿＊｛ａｎｙｘｎｓｉｃｚ＋ｃｏｌ
ｎｃｚ＋（ａｃｔｎｃｚ＿＊ｂｄ９９＿＊ｆｆｅ）＋（
ａｎｔｎｃｚ＊ｆｆｅ）｝ Ｔ７ ｊａｂ Ｔ８ ｊａｂ＿＊ｃｏｌｎｃｚ＿＊ｂｄ９９＊ｆ
ｆｅ＊ａｎｙｘｎｓｉｃｚ＿＊ａｃｔｎｃｚ＿Ｓ３
ｊａｂ＿＊ｃｏｌｎｃｚ＿＊ａｎｙｘｎｓｉｃｚ＿
＊ｆｆｅ Ｔ９ ｊａｂ Ｔ１０ ｊａｂ＿＊ｂｄ９９＊ａｎｔｎｃｚ＿＊ａｎ
ｙｘｎｓｉｃｚ＿＊ Ｓ４ ｊａｂ＿＊｛ａｎｙｘｎｓｉｃｚ＋ａｃｔ
ｎｃｚ＋ｂｄ９９＿｝ Ｔ１１ ｂｄ９９ Ｓ５ ｂｄ９９＿ （３）ＲＩＣ間バス操作 本発明の１側面によれば、ＲＩＣ間バス１８は、単一の
リピータの論理的機能を維持するために複数個のＲＩＣ
を一体的に接続するためのプロトコルを実行する。その
結果得られるマルチＲＩＣシステムはＩＥＥＥ８０２．
３リピータ仕様を充足し且つ数百個のネットワークセグ
メントを接続することが可能である。このプロトコルは
、複数個のＲＩＣ装置を中央システムクロックにより駆
動することを可能とするか又は非同期的に動作すること
を可能としている。
【００７４】ＲＩＣ間バス１８は、大型の「ラックをベ
ースとした」リピータシステムの必要性を受け付けるべ
く構成されている。これらのシステムの初期の具体例は
、中央再同期用カードが多数のポートアタッチメントカ
ードを制御するアーキテクチャを使用していた。このタ
イプの構成は二つの主要な欠点を有している。第一に、
それらはモジュール化の可能性を欠如しており、即ち全
てのカードは同一のものではない。第二に、全てのカー
ドは中央点の欠陥、即ち再同期用カードの影響を受ける
。
ースとした」リピータシステムの必要性を受け付けるべ
く構成されている。これらのシステムの初期の具体例は
、中央再同期用カードが多数のポートアタッチメントカ
ードを制御するアーキテクチャを使用していた。このタ
イプの構成は二つの主要な欠点を有している。第一に、
それらはモジュール化の可能性を欠如しており、即ち全
てのカードは同一のものではない。第二に、全てのカー
ドは中央点の欠陥、即ち再同期用カードの影響を受ける
。
【００７５】ＲＩＣ間バス１８はこれらのアーキテクチ
ャに関する拘束条件を回避している。更に、バス１８の
アーキテクチャは、本システムが拡張することを可能と
しており、即ちバスアーキテクチャにおける完全な再設
計を行なうことなしに、取り付けるべきセグメントの数
を増加させることを可能としている。ＲＩＣ間バスプロ
トコルは、ＩＥＥＥ８０２．３仕様により定義されてい
る機能、例えばデータパケット繰返し、衝突伝搬及びジ
ャバー保護などを実施するための多数のステータス及び
データ信号を使用して動作する。
ャに関する拘束条件を回避している。更に、バス１８の
アーキテクチャは、本システムが拡張することを可能と
しており、即ちバスアーキテクチャにおける完全な再設
計を行なうことなしに、取り付けるべきセグメントの数
を増加させることを可能としている。ＲＩＣ間バスプロ
トコルは、ＩＥＥＥ８０２．３仕様により定義されてい
る機能、例えばデータパケット繰返し、衝突伝搬及びジ
ャバー保護などを実施するための多数のステータス及び
データ信号を使用して動作する。
【００７６】ＲＩＣ間バス１８は、複数個のＲＩＣを接
続して以下の動作を実現する。即ち、ＰＯＲＴ Ｎ＊
識別（どのポートからリピータがデータを受信するか）
、ＰＯＲＴ Ｍ＊識別（どのポートが衝突を経験する
最後のものであるか）、データ転送、ＲＥＣＥＩＶＥ
ＣＯＬＬＩＳＩＯＮ＊（受信衝突）識別、ＴＲＡＮＳ
ＭＩＴ ＣＯＬＬＩＳＩＯＮ＊（送信衝突）識別、及
びＤＩＳＡＢＬＥ ＯＵＴＰＵＴ＊（ジャバー保護）
などである。以下の表ＩＩは、各バス信号の動作、ＲＩ
Ｃ１０が信号をアサートするのに必要とされる条件及び
どのＲＩＣ（マルチＲＩＣシステムにおいて）が信号を
モニタするかを簡単に説明している。
続して以下の動作を実現する。即ち、ＰＯＲＴ Ｎ＊
識別（どのポートからリピータがデータを受信するか）
、ＰＯＲＴ Ｍ＊識別（どのポートが衝突を経験する
最後のものであるか）、データ転送、ＲＥＣＥＩＶＥ
ＣＯＬＬＩＳＩＯＮ＊（受信衝突）識別、ＴＲＡＮＳ
ＭＩＴ ＣＯＬＬＩＳＩＯＮ＊（送信衝突）識別、及
びＤＩＳＡＢＬＥ ＯＵＴＰＵＴ＊（ジャバー保護）
などである。以下の表ＩＩは、各バス信号の動作、ＲＩ
Ｃ１０が信号をアサートするのに必要とされる条件及び
どのＲＩＣ（マルチＲＩＣシステムにおいて）が信号を
モニタするかを簡単に説明している。
【００７７】
（４）ＲＩＣカスケード方法
マルチＲＩＣリピータを構築するために、ＰＯＲＴ
Ｎ＊及びＰＯＲＴ Ｍ＊識別が、システム内の全ての
ＲＩＣに関して実施されねばならない。各ＲＩＣ１０内
において、ポートステートマシンＰＳＭは論理的仲裁チ
ェーン状に配列されており、そこでポート１は最も高く
且つポート１３は最も低い。該チェーンのトップ、即ち
ポート１への入力は、ＲＩＣの／ＡＣＫＩ入力ピンを介
してユーザに対してアクセスすることが可能である。該
チェーンの底部からの出力は／ＡＣＫＯ出力ピンとなる
。単一のＲＩＣシステムにおいては、ＰＯＲＴ Ｎ＊
は、受信又は衝突活動を有する仲裁チェーン内の最も高
いポートとして定義される。ＰＯＲＴ Ｎ＊識別は、
該リピータがＩＤＬＥ＊（アイドル）状態にある場合に
実施される。ＰＯＲＴ Ｍ＊は、該リピータがＴＲＡ
ＮＳＭＩＴ ＣＯＬＬＩＳＩＯＮ＊（送信衝突）状態
を出る場合に、衝突を有するチェーン内の最も高いポー
トとして定義される。仲裁チェーンが機能するために必
要とされることは、／ＡＣＫＩ信号を論理高状態とさせ
ることである。
Ｎ＊及びＰＯＲＴ Ｍ＊識別が、システム内の全ての
ＲＩＣに関して実施されねばならない。各ＲＩＣ１０内
において、ポートステートマシンＰＳＭは論理的仲裁チ
ェーン状に配列されており、そこでポート１は最も高く
且つポート１３は最も低い。該チェーンのトップ、即ち
ポート１への入力は、ＲＩＣの／ＡＣＫＩ入力ピンを介
してユーザに対してアクセスすることが可能である。該
チェーンの底部からの出力は／ＡＣＫＯ出力ピンとなる
。単一のＲＩＣシステムにおいては、ＰＯＲＴ Ｎ＊
は、受信又は衝突活動を有する仲裁チェーン内の最も高
いポートとして定義される。ＰＯＲＴ Ｎ＊識別は、
該リピータがＩＤＬＥ＊（アイドル）状態にある場合に
実施される。ＰＯＲＴ Ｍ＊は、該リピータがＴＲＡ
ＮＳＭＩＴ ＣＯＬＬＩＳＩＯＮ＊（送信衝突）状態
を出る場合に、衝突を有するチェーン内の最も高いポー
トとして定義される。仲裁チェーンが機能するために必
要とされることは、／ＡＣＫＩ信号を論理高状態とさせ
ることである。
【００７８】マルチＲＩＣシステムにおいては、ＲＩＣ
間において仲裁チェーンを伝搬させる二つの方法が存在
している。第一の方法で最も簡潔な方法は、ＲＩＣ間に
おいて／ＡＣＫＩ／ＡＣＫＯ信号をデージーチェーン化
することにより仲裁チェーンを拡張させることである。 このアプローチにおいては、一つのＲＩＣ１０が該チェ
ーンのトップに配置され（その／ＡＣＫＩ入力は高状態
へ結合されている）、次いでこのＲＩＣ１０からの／Ａ
ＣＫＯ信号は次のＲＩＣの／ＡＣＫＩ入力端へ送給され
、以下同様に行なわれる。
間において仲裁チェーンを伝搬させる二つの方法が存在
している。第一の方法で最も簡潔な方法は、ＲＩＣ間に
おいて／ＡＣＫＩ／ＡＣＫＯ信号をデージーチェーン化
することにより仲裁チェーンを拡張させることである。 このアプローチにおいては、一つのＲＩＣ１０が該チェ
ーンのトップに配置され（その／ＡＣＫＩ入力は高状態
へ結合されている）、次いでこのＲＩＣ１０からの／Ａ
ＣＫＯ信号は次のＲＩＣの／ＡＣＫＩ入力端へ送給され
、以下同様に行なわれる。
【００７９】この配列は実施が簡単であるが、例えば、
着脱自在のプリント回路基板（これらの基板はＲＩＣ及
びそれらの関連するコンポーネントを有している）を有
するバックプレーンを使用してリピータが構成される場
合に、リピータシステムに何らかのトポロジに関する制
限を与える。該基板のうちの一つが取除かれると、／Ａ
ＣＫＩ／ＡＣＫＯチェーンが破られ且つ該リピータは正
しく動作することはない。
着脱自在のプリント回路基板（これらの基板はＲＩＣ及
びそれらの関連するコンポーネントを有している）を有
するバックプレーンを使用してリピータが構成される場
合に、リピータシステムに何らかのトポロジに関する制
限を与える。該基板のうちの一つが取除かれると、／Ａ
ＣＫＩ／ＡＣＫＯチェーンが破られ且つ該リピータは正
しく動作することはない。
【００８０】ＰＯＲＴ Ｎ＊又はＭ＊識別の第二の方
法はこの問題を回避している。この技術は、外部の並列
アービタ即ち仲裁器を使用することに依存している。こ
の方法によれば、各ＲＩＣ１０は、仲裁ベクトルとして
も知られる優先度レベルが割当てられる。このことを行
なう一つの方法は、リピータバックプレーン上のＲＩＣ
ボード（基板）の位置を反映する優先度番号を割当てる
ことである（即ち、そのスロット番号）。ＲＩＣ１０が
受信活動を経験し且つリピータシステムがＩＤＬＥ＊（
アイドル）状態にある場合には、ＲＩＣボードは／ＡＣ
ＫＯ信号をアサート即ち活性化させる。外部仲裁論理は
この活動を認識し且つ該識別番号をその仲裁バス上へ駆
動する。次いで、仲裁期間が発生し、その期間中に、該
パケットを受信し、従ってポートＮを有するＲＩＣ１０
が識別される。
法はこの問題を回避している。この技術は、外部の並列
アービタ即ち仲裁器を使用することに依存している。こ
の方法によれば、各ＲＩＣ１０は、仲裁ベクトルとして
も知られる優先度レベルが割当てられる。このことを行
なう一つの方法は、リピータバックプレーン上のＲＩＣ
ボード（基板）の位置を反映する優先度番号を割当てる
ことである（即ち、そのスロット番号）。ＲＩＣ１０が
受信活動を経験し且つリピータシステムがＩＤＬＥ＊（
アイドル）状態にある場合には、ＲＩＣボードは／ＡＣ
ＫＯ信号をアサート即ち活性化させる。外部仲裁論理は
この活動を認識し且つ該識別番号をその仲裁バス上へ駆
動する。次いで、仲裁期間が発生し、その期間中に、該
パケットを受信し、従ってポートＮを有するＲＩＣ１０
が識別される。
【００８１】ＰＯＲＴ Ｍ＊を識別するために同一の
手順がＴＲＡＮＳＭＩＴ ＣＯＬＬＩＳＩＯＮ＊（送
信衝突）状態において使用される。この仲裁の並列手段
は、ボード即ち基板を失うことにより（即ち、バックプ
レーン上の空のスロット）発生される問題に露呈される
ことはない。種々のフレーム繰返し条件においてこの仲
裁ベクトルをアサート即ち活性化することに関連するロ
ジック（論理）はプログラム可能なロジックで実現させ
ることが可能である。ＰＯＲＴ Ｎ＊又はＭ＊仲裁を
実行するために、上述した両方の方法は同一の信号、即
ち／ＡＣＫＩ，／ＡＣＫＯ，／ＡＣＴＮを使用する。
手順がＴＲＡＮＳＭＩＴ ＣＯＬＬＩＳＩＯＮ＊（送
信衝突）状態において使用される。この仲裁の並列手段
は、ボード即ち基板を失うことにより（即ち、バックプ
レーン上の空のスロット）発生される問題に露呈される
ことはない。種々のフレーム繰返し条件においてこの仲
裁ベクトルをアサート即ち活性化することに関連するロ
ジック（論理）はプログラム可能なロジックで実現させ
ることが可能である。ＰＯＲＴ Ｎ＊又はＭ＊仲裁を
実行するために、上述した両方の方法は同一の信号、即
ち／ＡＣＫＩ，／ＡＣＫＯ，／ＡＣＴＮを使用する。
【００８２】ＲＩＣ間バス１８は、あたかもシステム内
に単一のＲＩＣ１０のみが存在するかの如き全く同一の
態様でマルチＲＩＣ操作を実行することを可能としてい
る。ＲＩＣ間バス１８の操作を説明する最も簡単な方法
は、多数の一般的なフレーム繰返し条件におけるその使
用について説明することである。以下の説明においては
、ＲＩＣは外部トランシーバモードで動作しているもの
と仮定する。このことは、説明上便利である。なぜなら
ば、各ネットワークセグメントからの受信、送信、衝突
信号を観察することが可能だからである。内部トランシ
ーバモードにおいては、そうではない。なぜならば、非
ＡＵＩポートに対する衝突信号はＲＩＣ１０内部のトラ
ンシーバにより派生されるからである。
に単一のＲＩＣ１０のみが存在するかの如き全く同一の
態様でマルチＲＩＣ操作を実行することを可能としてい
る。ＲＩＣ間バス１８の操作を説明する最も簡単な方法
は、多数の一般的なフレーム繰返し条件におけるその使
用について説明することである。以下の説明においては
、ＲＩＣは外部トランシーバモードで動作しているもの
と仮定する。このことは、説明上便利である。なぜなら
ば、各ネットワークセグメントからの受信、送信、衝突
信号を観察することが可能だからである。内部トランシ
ーバモードにおいては、そうではない。なぜならば、非
ＡＵＩポートに対する衝突信号はＲＩＣ１０内部のトラ
ンシーバにより派生されるからである。
【００８３】パケット繰返し条件の例
（１）データ繰返し
ＲＩＣ間バス１８に関して実行される最も簡単なフレー
ム操作はデータ繰返しである。この操作において、デー
タフレームは一つのポートにおいて受信され且つ全ての
その他のセグメントへ送信される。データ繰返し操作に
おいて実行されるべき最初のタスクはＰＯＲＴ Ｎ＊
識別である。これは、システム内のポートステートマシ
ンＰＳＭにより実行される仲裁プロセスである。２個又
はそれ以上のポート１８が同時的にパケットを受信する
場合には、ＲＩＣ間バス１８が活性ポートのうちの一つ
を選択し且つ他のポートを強制的にデータを送信させる
ことにより動作する。このことは、ＩＤＬＥ＊（アイド
ル）状態からＩＥＥＥ８０２．３仕様の許された出口経
路、即ちＳＥＮＤ ＰＲＥＡＭＢＬＥ ＰＡＴＴＥ
ＲＮ＊（送信プリアンブルパターン）又はＲＥＣＥＩＶ
ＥＣＯＬＬＳＩＯＮ＊（受信衝突）状態、図１０及び図
１１への経路を忠実に追従するために行なわれる。図１
１は、ＲＩＣのＩ／Ｏピンにおいて観察することが可能
なＲＩＣ間バスの状態を示している。
ム操作はデータ繰返しである。この操作において、デー
タフレームは一つのポートにおいて受信され且つ全ての
その他のセグメントへ送信される。データ繰返し操作に
おいて実行されるべき最初のタスクはＰＯＲＴ Ｎ＊
識別である。これは、システム内のポートステートマシ
ンＰＳＭにより実行される仲裁プロセスである。２個又
はそれ以上のポート１８が同時的にパケットを受信する
場合には、ＲＩＣ間バス１８が活性ポートのうちの一つ
を選択し且つ他のポートを強制的にデータを送信させる
ことにより動作する。このことは、ＩＤＬＥ＊（アイド
ル）状態からＩＥＥＥ８０２．３仕様の許された出口経
路、即ちＳＥＮＤ ＰＲＥＡＭＢＬＥ ＰＡＴＴＥ
ＲＮ＊（送信プリアンブルパターン）又はＲＥＣＥＩＶ
ＥＣＯＬＬＳＩＯＮ＊（受信衝突）状態、図１０及び図
１１への経路を忠実に追従するために行なわれる。図１
１は、ＲＩＣのＩ／Ｏピンにおいて観察することが可能
なＲＩＣ間バスの状態を示している。
【００８４】該パケットは、ＲＩＣのオンチップジャム
／プリアンブル発生器から派生されるＰＲＥＡＭＢＬＥ
ＰＡＴＴＥＲＮ＊（プリアンブルパターン）で開始
する。ＰＯＲＴ Ｎ＊において受信されるデータは、
受信マルチプレクサ３６を介して、ＴＬＬデコーダ３４
へ指向される。フェーズロックが達成されると、デコー
ドされたデータは、ＮＲＺフォーマットにおいて、それ
の関連するクロック及びイネーブル信号と共に、ＲＩＣ
間バス１８のＩＲＤ，／ＩＲＥ，ＩＲＣライン上へアサ
ートされる。この直列データストリームは、リピータシ
ステム内の全てのＲＩＣ１０により該バスから受信され
、且つそれらのそれぞれの弾性バッファ３２へ指向され
る。
／プリアンブル発生器から派生されるＰＲＥＡＭＢＬＥ
ＰＡＴＴＥＲＮ＊（プリアンブルパターン）で開始
する。ＰＯＲＴ Ｎ＊において受信されるデータは、
受信マルチプレクサ３６を介して、ＴＬＬデコーダ３４
へ指向される。フェーズロックが達成されると、デコー
ドされたデータは、ＮＲＺフォーマットにおいて、それ
の関連するクロック及びイネーブル信号と共に、ＲＩＣ
間バス１８のＩＲＤ，／ＩＲＥ，ＩＲＣライン上へアサ
ートされる。この直列データストリームは、リピータシ
ステム内の全てのＲＩＣ１０により該バスから受信され
、且つそれらのそれぞれの弾性バッファ３２へ指向され
る。
【００８５】ロジック回路が該データストリームをモニ
タし且つフレーム区切り部ＳＦＤのスタートを探索する
。ＳＦＤが検知されると、データは後の送信のために弾
性バッファ３２内にロードされる。このことは、十分な
フレームプリアンブルが送信され且つあるステートマシ
ン操作が充足されている場合に発生する。
タし且つフレーム区切り部ＳＦＤのスタートを探索する
。ＳＦＤが検知されると、データは後の送信のために弾
性バッファ３２内にロードされる。このことは、十分な
フレームプリアンブルが送信され且つあるステートマシ
ン操作が充足されている場合に発生する。
【００８６】図１２は、二つのデージーチェーン型ＲＩ
ＣＡ及びＢを示しており、ＲＩＣＡが該チェーンの上部
に位置されている。パケットがＲＩＣＢのポートＢ１に
おいて受信され、次いで該システム内のその他のポート
によりリピート即ち繰返される。図１３は、図１２に示
した信号により表わされるフレーム繰返し用の機能的タ
イミング線図を示している。図１２の例においては、シ
ステム内の二つのポートのみが示されている。明らかに
、その他のポートもフレームの繰返しを行なう。この例
は、更に、ＲＩＣ間バス１８を観察することにより理解
される限り、ＲＩＣのステートマシンの操作を表わして
いる。例えば、リピータの状態遷移はＩＥＥＥ８０２．
３仕様により定義される状態の用語で示してある。 ＰＯＲＴ Ｎ＊の位置（即ち、それがどのポートであ
るか）も示してある。
ＣＡ及びＢを示しており、ＲＩＣＡが該チェーンの上部
に位置されている。パケットがＲＩＣＢのポートＢ１に
おいて受信され、次いで該システム内のその他のポート
によりリピート即ち繰返される。図１３は、図１２に示
した信号により表わされるフレーム繰返し用の機能的タ
イミング線図を示している。図１２の例においては、シ
ステム内の二つのポートのみが示されている。明らかに
、その他のポートもフレームの繰返しを行なう。この例
は、更に、ＲＩＣ間バス１８を観察することにより理解
される限り、ＲＩＣのステートマシンの操作を表わして
いる。例えば、リピータの状態遷移はＩＥＥＥ８０２．
３仕様により定義される状態の用語で示してある。 ＰＯＲＴ Ｎ＊の位置（即ち、それがどのポートであ
るか）も示してある。
【００８７】以下の説明は、図１３に示したリピータ及
びＲＩＣ間バス遷移について説明する。リピータは、ポ
ートＢ１により受信されるデータ信号により活性状態へ
励起される。システム内のＲＩＣ１０は、／ＡＣＫＩ／
ＡＣＫＯデージーチェーン及び／ＡＣＴＮバス信号上の
下降エッジにより来るべきリピータ操作に対して注意が
喚起される。所定のスタートアップ（始動）遅延に続い
て、該リピータはＳＥＮＤ ＰＲＥＡＭＢＬＥ＊（プ
リアンブル送信）状態へ移動する。ＲＩＣシステムは、
このスタートアップ遅延を使用してポート仲裁を実行す
る。パケット送信が開始すると、ＲＩＣシステムはＲＥ
ＰＥＡＴ（リピート即ち繰返し）状態にエンターする。 通常のパケット繰返しに対するリピータ状態の拡張した
シーケンス、即ちＳＥＮＤ ＰＲＥＡＭＢＬＥ＊（プ
リアンブル送信）、ＳＥＮＤ ＳＦＤ＊（ＳＦＤ送信
）及びＳＥＮＤ ＤＡＴＡ＊（データ送信）が続くが
、ＲＩＣ間バス１８上で見ることは不可能である。これ
らの状態は単一のＲＥＰＥＡＴ（リピート）状態へ合体
される。このことは、ＷＡＩＴ＊（待機）状態及びＩＤ
ＬＥ＊（アイドル）状態に対しても成立し、それらは結
合されたＲＩＣ間バスＩＤＬＥ＊（アイドル）状態のよ
うに見える。
びＲＩＣ間バス遷移について説明する。リピータは、ポ
ートＢ１により受信されるデータ信号により活性状態へ
励起される。システム内のＲＩＣ１０は、／ＡＣＫＩ／
ＡＣＫＯデージーチェーン及び／ＡＣＴＮバス信号上の
下降エッジにより来るべきリピータ操作に対して注意が
喚起される。所定のスタートアップ（始動）遅延に続い
て、該リピータはＳＥＮＤ ＰＲＥＡＭＢＬＥ＊（プ
リアンブル送信）状態へ移動する。ＲＩＣシステムは、
このスタートアップ遅延を使用してポート仲裁を実行す
る。パケット送信が開始すると、ＲＩＣシステムはＲＥ
ＰＥＡＴ（リピート即ち繰返し）状態にエンターする。 通常のパケット繰返しに対するリピータ状態の拡張した
シーケンス、即ちＳＥＮＤ ＰＲＥＡＭＢＬＥ＊（プ
リアンブル送信）、ＳＥＮＤ ＳＦＤ＊（ＳＦＤ送信
）及びＳＥＮＤ ＤＡＴＡ＊（データ送信）が続くが
、ＲＩＣ間バス１８上で見ることは不可能である。これ
らの状態は単一のＲＥＰＥＡＴ（リピート）状態へ合体
される。このことは、ＷＡＩＴ＊（待機）状態及びＩＤ
ＬＥ＊（アイドル）状態に対しても成立し、それらは結
合されたＲＩＣ間バスＩＤＬＥ＊（アイドル）状態のよ
うに見える。
【００８８】リピート（繰返し）操作が開始すると（即
ち、リピータがＩＤＬＥ＊（アイドル）状態から出ると
）、それは、そのネットワークセグメント上に少なくと
も９６ビットのデータ又はジャム／プリアンブルを送信
することが要求される。ＰＯＲＴ＊（ポート）Ｎからの
受信信号の期間は９６ビットよりも小さい場合には、該
リピータはＲＥＣＥＩＶＥ ＣＯＬＬＩＳＩＯＮ＊（
受信衝突）状態（以下に説明する）へ遷移する。この挙
動はフラグメント（断片）拡張乃至は延長として知られ
ている。
ち、リピータがＩＤＬＥ＊（アイドル）状態から出ると
）、それは、そのネットワークセグメント上に少なくと
も９６ビットのデータ又はジャム／プリアンブルを送信
することが要求される。ＰＯＲＴ＊（ポート）Ｎからの
受信信号の期間は９６ビットよりも小さい場合には、該
リピータはＲＥＣＥＩＶＥ ＣＯＬＬＩＳＩＯＮ＊（
受信衝突）状態（以下に説明する）へ遷移する。この挙
動はフラグメント（断片）拡張乃至は延長として知られ
ている。
【００８９】ＲＩＣの弾性バッファ３２を空にすること
を包含してパケットデータがリピートされた後に、ＲＩ
Ｃ１０はＴＷ１＊送信回復操作を実施する。このことは
、図１１の状態線図に示したＷＡＩＴ＊（待機）状態期
間中に実施される。
を包含してパケットデータがリピートされた後に、ＲＩ
Ｃ１０はＴＷ１＊送信回復操作を実施する。このことは
、図１１の状態線図に示したＷＡＩＴ＊（待機）状態期
間中に実施される。
【００９０】（２）受信衝突
受信衝突は、ＰＯＲＴ＊（ポート）Ｎに取り付けられて
いるネットワークセグメント上で発生する衝突である。 即ち、衝突の存在は、データパケットが受信され次いで
他のネットワークセグメントへ伝搬されるのと同一の態
様で、受信ポート上で認識される。
いるネットワークセグメント上で発生する衝突である。 即ち、衝突の存在は、データパケットが受信され次いで
他のネットワークセグメントへ伝搬されるのと同一の態
様で、受信ポート上で認識される。
【００９１】受信衝突伝搬は、データ繰返しに対して行
なわれるものと同様の動作シーケンスが行なわれる。仲
裁プロセスが実施されて、ＰＯＲＴ＊（ポート）Ｎを見
付け出し、且つプリアンブル／ジャムパターンがそのリ
ピータの他のポートにより送信される。ＰＯＲＴ＊（ポ
ート）Ｎがそのセグメント上で衝突を検知すると、ＲＩ
Ｃ間バス１８の／ＣＯＬＮ信号がアサート即ち活性化さ
れる。この信号は、本システム内の全てのＲＩＣ１０を
してそれらのセグメントへプリアンブル／ジャムパター
ンを強制的に送信される。このことは重要である。なぜ
ならば、これらのＲＩＣ１０は、既に、それらの弾性バ
ッファ３２からデータを送信している場合があるからで
ある。リピータは、ＲＩＣ１０がジャムパターンの送信
を開始する場合に、ＲＥＣＥＩＶＥ ＣＯＬＬＩＳＩ
ＯＮ（受信衝突）状態へ移動する。リピータは、以下の
二つの条件が充足されるまでこの状態に止どまる。即ち
、（１）少なくとも９６個のビットがネットワーク上に
送信され、且つ（２）アクティビティ（活動）が終了す
ることである。
なわれるものと同様の動作シーケンスが行なわれる。仲
裁プロセスが実施されて、ＰＯＲＴ＊（ポート）Ｎを見
付け出し、且つプリアンブル／ジャムパターンがそのリ
ピータの他のポートにより送信される。ＰＯＲＴ＊（ポ
ート）Ｎがそのセグメント上で衝突を検知すると、ＲＩ
Ｃ間バス１８の／ＣＯＬＮ信号がアサート即ち活性化さ
れる。この信号は、本システム内の全てのＲＩＣ１０を
してそれらのセグメントへプリアンブル／ジャムパター
ンを強制的に送信される。このことは重要である。なぜ
ならば、これらのＲＩＣ１０は、既に、それらの弾性バ
ッファ３２からデータを送信している場合があるからで
ある。リピータは、ＲＩＣ１０がジャムパターンの送信
を開始する場合に、ＲＥＣＥＩＶＥ ＣＯＬＬＩＳＩ
ＯＮ（受信衝突）状態へ移動する。リピータは、以下の
二つの条件が充足されるまでこの状態に止どまる。即ち
、（１）少なくとも９６個のビットがネットワーク上に
送信され、且つ（２）アクティビティ（活動）が終了す
ることである。
【００９２】アクティビティ即ち活動の実際の終了はそ
れ自身の条件の組合わせを有している。即ち、（１）衝
突及び受信データ信号は同時的に終了することが可能で
あり、（２）受信データは衝突信号前に終了すべく表わ
れることが可能であり、且つ（３）受信データは衝突終
了後ある時間の間継続することが可能である。
れ自身の条件の組合わせを有している。即ち、（１）衝
突及び受信データ信号は同時的に終了することが可能で
あり、（２）受信データは衝突信号前に終了すべく表わ
れることが可能であり、且つ（３）受信データは衝突終
了後ある時間の間継続することが可能である。
【００９３】同軸媒体を使用するネットワークセグメン
トは、衝突信号が不活性状態となる場合にセグメントア
クティビティ（活動）内において偶発的なギャップを経
験する場合がある。このことは、同軸トランシーバで構
成される受信及び衝突信号スケルチ回路と同軸ケーブル
自身の特性との間の相互作用から発生する。８０２．３
リピータの仕様は、衝突アクティビティ（活動）をＴＷ
２＊待機時間だけ延長することによりこれらのアクティ
ビティギャップの伝搬を回避している。該仕様は、ジャ
ムパターン送信がこの期間に亘って維持されねばならな
いことを必要としている。この後に、ＰＯＲＴ Ｎ＊
により受取られているデータ信号が存在しない限り、リ
ピータはＷＡＩＴ＊（待機）状態へ移動する（図１０及
び図１１）。
トは、衝突信号が不活性状態となる場合にセグメントア
クティビティ（活動）内において偶発的なギャップを経
験する場合がある。このことは、同軸トランシーバで構
成される受信及び衝突信号スケルチ回路と同軸ケーブル
自身の特性との間の相互作用から発生する。８０２．３
リピータの仕様は、衝突アクティビティ（活動）をＴＷ
２＊待機時間だけ延長することによりこれらのアクティ
ビティギャップの伝搬を回避している。該仕様は、ジャ
ムパターン送信がこの期間に亘って維持されねばならな
いことを必要としている。この後に、ＰＯＲＴ Ｎ＊
により受取られているデータ信号が存在しない限り、リ
ピータはＷＡＩＴ＊（待機）状態へ移動する（図１０及
び図１１）。
【００９４】図１１に示した機能的タイミング線図は、
受信衝突期間中のリピータシステムの操作を示している
。リピータシステム形態は、前に図１２に関して説明し
たものと同一である。
受信衝突期間中のリピータシステムの操作を示している
。リピータシステム形態は、前に図１２に関して説明し
たものと同一である。
【００９５】ＲＩＣ１０は、前述したものと同一のＰＯ
ＲＴ Ｎ＊仲裁及びデータ繰返し操作を実施する。本
システムは、／ＣＯＬＮバス信号の後続エッジによりＰ
ＯＲＴＢ１上の受信衝突が通知される。これは、弾性バ
ッファ３２内に保持されているデータではなくジャムパ
ターンを出力することをメインステートマシンＭＳＭ３
０へ通知する信号である。衝突が発生すると、ＩＲＣ，
ＩＲＤ，／ＩＲＥバス信号は不定状態となる場合がある
。 その衝突が終了し且つＴＷ２＊操作が実施されると、本
リピータはＷＡＩＴ＊（待機）状態へ移動する（図１０
及び図１１）。
ＲＴ Ｎ＊仲裁及びデータ繰返し操作を実施する。本
システムは、／ＣＯＬＮバス信号の後続エッジによりＰ
ＯＲＴＢ１上の受信衝突が通知される。これは、弾性バ
ッファ３２内に保持されているデータではなくジャムパ
ターンを出力することをメインステートマシンＭＳＭ３
０へ通知する信号である。衝突が発生すると、ＩＲＣ，
ＩＲＤ，／ＩＲＥバス信号は不定状態となる場合がある
。 その衝突が終了し且つＴＷ２＊操作が実施されると、本
リピータはＷＡＩＴ＊（待機）状態へ移動する（図１０
及び図１１）。
【００９６】（３）送信衝突
送信衝突は、本リピータシステムが送信しているセグメ
ント上で検知される衝突である。衝突するセグメントを
モニタしているポートステートマシンＰＳＭが／ＡＮＹ
ＸＮバス信号をアサート即ち活性化させる。／ＡＮＹＸ
Ｎ信号の活性化によりＰＯＲＴ Ｍ＊仲裁が開始され
る。リピータは、ＰＯＲＴ Ｎであったポートがネッ
トワークセグメント上にマンチェスタでエンコードされ
た１を送信することを開始すると、ＴＲＡＮＳＭＩＴ
ＣＯＬＬＩＳＩＯＮ＊（送信衝突）状態へ移動する。 このＴＲＡＮＳＭＩＴ ＣＯＬＬＩＳＩＯＮ＊（送信
衝突）状態にある間に、リピータの全てのポートは１０
１０．．．ジャムパターンを送信せねばならず、且つＰ
ＯＲＴ Ｍ＊仲裁が行なわれる。
ント上で検知される衝突である。衝突するセグメントを
モニタしているポートステートマシンＰＳＭが／ＡＮＹ
ＸＮバス信号をアサート即ち活性化させる。／ＡＮＹＸ
Ｎ信号の活性化によりＰＯＲＴ Ｍ＊仲裁が開始され
る。リピータは、ＰＯＲＴ Ｎであったポートがネッ
トワークセグメント上にマンチェスタでエンコードされ
た１を送信することを開始すると、ＴＲＡＮＳＭＩＴ
ＣＯＬＬＩＳＩＯＮ＊（送信衝突）状態へ移動する。 このＴＲＡＮＳＭＩＴ ＣＯＬＬＩＳＩＯＮ＊（送信
衝突）状態にある間に、リピータの全てのポートは１０
１０．．．ジャムパターンを送信せねばならず、且つＰ
ＯＲＴ Ｍ＊仲裁が行なわれる。
【００９７】各ＲＩＣ１０は、ＩＥＥＥ８０２．３の仕
様により、ＴＲＡＮＳＭＩＴ ＣＯＬＬＩＳＩＯＮ＊
（送信衝突）状態にエンターすると、そのポートの全て
が少なくとも９６ビットの間送信を行なうことを確保す
ることが余儀なくされる。この送信アクティビティは、
／ＡＮＹＸＮバス信号により強制される。／ＡＮＹＸＮ
が活性状態である間、ＲＩＣ１０の全てのポートはジャ
ムを送信する。この状態が少なくとも９６ビットの間持
続することを確保するために、ＲＩＣ１０内部のメイン
ステートマシンＭＳＭ３０が、この期間に亘って／ＡＮ
ＹＸＮ信号をアサート即ち活性化させる。この期間が経
過した後に、それらのネットワークセグメント上で活性
状態の衝突を有する複数個のポートが存在する場合に、
／ＡＮＹＸＮ信号が活性化されるのみである。
様により、ＴＲＡＮＳＭＩＴ ＣＯＬＬＩＳＩＯＮ＊
（送信衝突）状態にエンターすると、そのポートの全て
が少なくとも９６ビットの間送信を行なうことを確保す
ることが余儀なくされる。この送信アクティビティは、
／ＡＮＹＸＮバス信号により強制される。／ＡＮＹＸＮ
が活性状態である間、ＲＩＣ１０の全てのポートはジャ
ムを送信する。この状態が少なくとも９６ビットの間持
続することを確保するために、ＲＩＣ１０内部のメイン
ステートマシンＭＳＭ３０が、この期間に亘って／ＡＮ
ＹＸＮ信号をアサート即ち活性化させる。この期間が経
過した後に、それらのネットワークセグメント上で活性
状態の衝突を有する複数個のポートが存在する場合に、
／ＡＮＹＸＮ信号が活性化されるのみである。
【００９８】ＴＲＡＮＳＭＩＴ ＣＯＬＬＩＳＩＯＮ
＊（送信衝突）状態からリピータが抜け出るには二つの
可能な方法が存在している。最も簡単な方法は、９６ビ
ットの強制期間が経過する前にネットワークアクティビ
ティ（即ち、衝突及びそれらのＴＷ２＊延長）が終了す
る場合である。この条件下においては、リピータシステ
ムは、９６ビットが全てのポートへ送信されると、ＷＡ
ＩＴ＊（待機）状態へ直接的に移動することが可能であ
る。メインステートマシンＭＳＭ３０強制期間が終了し
且ついまだに衝突を経験している１個のポートが存在す
る場合には、ＯＮＥ ＰＯＲＴ ＬＥＦＴ＊（１個
のポートが残された）状態へエンターする。このことは
、／ＡＮＹＸＮ信号が脱活性化され且つＰＯＲＴ（ポー
ト）Ｍがそのネットワークセグメントへの送信を停止し
ている場合に、ＲＩＣ間バス１８上で見ることが可能で
ある。この場合には、ＲＩＣ間バス１８はＲＥＣＥＩＶ
Ｅ ＣＯＬＬＩＳＩＯＮ＊（受信衝突）状態へ遷移す
る。 リピータは、ＰＯＲＴ Ｍ＊の衝突、ＴＷ２＊衝突延
長及び何れかの受信信号が存在する間、この状態に止ど
まる。これらの条件が成立しない場合には、パケット繰
返しが終了し且つリピータはＷＡＩＴ＊（待機）状態へ
エンターする。
＊（送信衝突）状態からリピータが抜け出るには二つの
可能な方法が存在している。最も簡単な方法は、９６ビ
ットの強制期間が経過する前にネットワークアクティビ
ティ（即ち、衝突及びそれらのＴＷ２＊延長）が終了す
る場合である。この条件下においては、リピータシステ
ムは、９６ビットが全てのポートへ送信されると、ＷＡ
ＩＴ＊（待機）状態へ直接的に移動することが可能であ
る。メインステートマシンＭＳＭ３０強制期間が終了し
且ついまだに衝突を経験している１個のポートが存在す
る場合には、ＯＮＥ ＰＯＲＴ ＬＥＦＴ＊（１個
のポートが残された）状態へエンターする。このことは
、／ＡＮＹＸＮ信号が脱活性化され且つＰＯＲＴ（ポー
ト）Ｍがそのネットワークセグメントへの送信を停止し
ている場合に、ＲＩＣ間バス１８上で見ることが可能で
ある。この場合には、ＲＩＣ間バス１８はＲＥＣＥＩＶ
Ｅ ＣＯＬＬＩＳＩＯＮ＊（受信衝突）状態へ遷移す
る。 リピータは、ＰＯＲＴ Ｍ＊の衝突、ＴＷ２＊衝突延
長及び何れかの受信信号が存在する間、この状態に止ど
まる。これらの条件が成立しない場合には、パケット繰
返しが終了し且つリピータはＷＡＩＴ＊（待機）状態へ
エンターする。
【００９９】図１５は、送信衝突条件下で操作するマル
チＲＩＣシステムを示している。送信衝突期間中に発生
する場合のある多数の異なった条件が存在している。図
１５はそれらのうちの一つを示している。図１５は、Ｐ
ＯＲＴ（ポート）Ａ１によるパケット繰返しで開始する
。ＰＯＲＴ（ポート）Ｂ１は衝突を経験する。それはＰ
ＯＲＴ Ｎ＊ではないので、それは／ＡＮＹＸＮ信号
をアサート即ち活性化させる。この信号はシステム内の
メインステートマシンＭＳＭ３０を変更させて、データ
からジャムパターン送信へスイッチさせる。
チＲＩＣシステムを示している。送信衝突期間中に発生
する場合のある多数の異なった条件が存在している。図
１５はそれらのうちの一つを示している。図１５は、Ｐ
ＯＲＴ（ポート）Ａ１によるパケット繰返しで開始する
。ＰＯＲＴ（ポート）Ｂ１は衝突を経験する。それはＰ
ＯＲＴ Ｎ＊ではないので、それは／ＡＮＹＸＮ信号
をアサート即ち活性化させる。この信号はシステム内の
メインステートマシンＭＳＭ３０を変更させて、データ
からジャムパターン送信へスイッチさせる。
【０１００】ＰＯＲＴ（ポート）Ａ１も／ＡＮＹＸＮバ
スラインをモニタしている。／ＡＮＹＸＮの活性化は、
ＰＯＲＴ（ポート）Ａ１をしてそのＰＯＲＴ Ｎ＊ス
テータスを放棄させ、送信動作を開始させ、／ＡＣＴＮ
のアサートを停止させ、且つポートステートマシンＰＳ
Ｍ仲裁信号（／ＡＣＫＯＡ及び／ＡＣＫＩＢ）の保持を
解放させる。
スラインをモニタしている。／ＡＮＹＸＮの活性化は、
ＰＯＲＴ（ポート）Ａ１をしてそのＰＯＲＴ Ｎ＊ス
テータスを放棄させ、送信動作を開始させ、／ＡＣＴＮ
のアサートを停止させ、且つポートステートマシンＰＳ
Ｍ仲裁信号（／ＡＣＫＯＡ及び／ＡＣＫＩＢ）の保持を
解放させる。
【０１０１】それが送信する最初のビットはジャムパタ
ーンにおけるマンチェスタでエンコードした「１」であ
る。ＰＯＲＴ（ポート）Ｂ１は衝突を有する唯一のポー
トであるので、それはＰＯＲＴ Ｍ＊ステータスを獲
得し且つ／ＡＮＹＸＮ信号のアサート即ち活性化動作を
停止する。しかしながら、それは、／ＡＣＴＮをアサー
トし且つその存在をポートステートマシンＰＳＭ仲裁チ
ェーン上に印加し、／ＡＣＫＯＢを強制的に低状態とさ
せる。メインステートマシンＭＳＭ３０は、／ＡＮＹＸ
Ｎ信号が活性状態に止どまることを確保し、従って、Ｐ
ＯＲＴ Ｍ＊を包含する全てのポートをしてそれらの
セグメントへ強制的に送信させる。
ーンにおけるマンチェスタでエンコードした「１」であ
る。ＰＯＲＴ（ポート）Ｂ１は衝突を有する唯一のポー
トであるので、それはＰＯＲＴ Ｍ＊ステータスを獲
得し且つ／ＡＮＹＸＮ信号のアサート即ち活性化動作を
停止する。しかしながら、それは、／ＡＣＴＮをアサー
トし且つその存在をポートステートマシンＰＳＭ仲裁チ
ェーン上に印加し、／ＡＣＫＯＢを強制的に低状態とさ
せる。メインステートマシンＭＳＭ３０は、／ＡＮＹＸ
Ｎ信号が活性状態に止どまることを確保し、従って、Ｐ
ＯＲＴ Ｍ＊を包含する全てのポートをしてそれらの
セグメントへ強制的に送信させる。
【０１０２】ある時間の後、ＰＯＲＴ（ポート）Ａ１が
衝突を経験する。これは、ＰＯＲＴ（ポート）Ａ１のセ
グメントから受信中のパケット及びリピータが現在その
セグメントへ送信しているジャム信号が存在することか
ら発生する。１個のセグメント上に２個のパケットが存
在すると衝突が発生する。ＰＯＲＴＭ＊は、ＰＯＲＴ（
ポート）Ｂ１からＰＯＲＴ（ポート）Ａ１へ移動する。 ＰＯＲＴ（ポート）Ａ１は、ＰＯＲＴ（ポート）Ｂ１と
同一の基準を充足し、即ち、それはそのセグメント上に
活性状態の衝突を有するが、更に、それは仲裁チェーン
上で一層高い。この優先度は、ＰＯＲＴ（ポート）Ａ１
に対して何ら利益を発生することはない。なぜならば、
／ＡＮＹＸＮ信号がいまだに活性状態であるからである
。従って、今や、／ＡＮＹＸＮ信号を駆動する二つの衝
突源、即ちメインステートマシンＭＳＭ３０及びＰＯＲ
Ｔ（ポート）Ｂ１上の衝突が存在している。
衝突を経験する。これは、ＰＯＲＴ（ポート）Ａ１のセ
グメントから受信中のパケット及びリピータが現在その
セグメントへ送信しているジャム信号が存在することか
ら発生する。１個のセグメント上に２個のパケットが存
在すると衝突が発生する。ＰＯＲＴＭ＊は、ＰＯＲＴ（
ポート）Ｂ１からＰＯＲＴ（ポート）Ａ１へ移動する。 ＰＯＲＴ（ポート）Ａ１は、ＰＯＲＴ（ポート）Ｂ１と
同一の基準を充足し、即ち、それはそのセグメント上に
活性状態の衝突を有するが、更に、それは仲裁チェーン
上で一層高い。この優先度は、ＰＯＲＴ（ポート）Ａ１
に対して何ら利益を発生することはない。なぜならば、
／ＡＮＹＸＮ信号がいまだに活性状態であるからである
。従って、今や、／ＡＮＹＸＮ信号を駆動する二つの衝
突源、即ちメインステートマシンＭＳＭ３０及びＰＯＲ
Ｔ（ポート）Ｂ１上の衝突が存在している。
【０１０３】究極的には、ＰＯＲＴ（ポート）Ｂ１上の
衝突が終了し且つメインステートマシン３０による／Ａ
ＮＹＸＮ延長が経過する。従って、ネットワーク上に現
在ただ一つの衝突が存在するに過ぎないので（このこと
は、／ＡＮＹＸＮが不活性状態であることから演繹する
ことが可能である）、リピータはＯＮＥ ＰＯＲＴＬ
ＥＦＴ＊（１個のポートが残された）状態へ移動する。 ＲＩＣシステムは、ＰＯＲＴ Ｍ＊が受信用ポートの
役割を充足する受信衝突に対するのと同様の態様でこの
状態を取扱う。真実の受信衝突からの差異は、パケット
データからジャムパターンへのスイッチが既になされて
おり、／ＡＮＹＸＮ信号により制御されているというこ
とである。従って、／ＣＯＬＮ信号の状態はリピータ操
作に関し何ら影響を与えることはない。ＲＥＣＥＩＶＥ
ＣＯＬＬＩＳＩＯＮ＊（受信衝突）状態の操作と共通
して、リピータは、ＰＯＲＴ Ｍ＊上の衝突及び受信
アクティビティが治まるまで、この状態に止どまる。パ
ケット繰返し操作は、ＴＷ１＊回復時間及びＷＡＩＴ＊
（待機）状態が実施される場合に完了する。
衝突が終了し且つメインステートマシン３０による／Ａ
ＮＹＸＮ延長が経過する。従って、ネットワーク上に現
在ただ一つの衝突が存在するに過ぎないので（このこと
は、／ＡＮＹＸＮが不活性状態であることから演繹する
ことが可能である）、リピータはＯＮＥ ＰＯＲＴＬ
ＥＦＴ＊（１個のポートが残された）状態へ移動する。 ＲＩＣシステムは、ＰＯＲＴ Ｍ＊が受信用ポートの
役割を充足する受信衝突に対するのと同様の態様でこの
状態を取扱う。真実の受信衝突からの差異は、パケット
データからジャムパターンへのスイッチが既になされて
おり、／ＡＮＹＸＮ信号により制御されているというこ
とである。従って、／ＣＯＬＮ信号の状態はリピータ操
作に関し何ら影響を与えることはない。ＲＥＣＥＩＶＥ
ＣＯＬＬＩＳＩＯＮ＊（受信衝突）状態の操作と共通
して、リピータは、ＰＯＲＴ Ｍ＊上の衝突及び受信
アクティビティが治まるまで、この状態に止どまる。パ
ケット繰返し操作は、ＴＷ１＊回復時間及びＷＡＩＴ＊
（待機）状態が実施される場合に完了する。
【０１０４】送信衝突条件においては、／ＣＯＬＮ信号
は、ＴＲＡＮＳＭＩＴ ＣＯＬＬＩＳＩＯＮ＊（送信
衝突）及びＯＮＥ ＰＯＲＴ ＬＥＦＴ＊（一つのポ
ートが残された）状態期間中に、パケット繰返しの開始
時にＰＯＲＴ Ｎ＊を有していたＲＩＣ１０がＰＯＲ
Ｔ Ｍ＊を有する場合にのみ、活性状態となる。
は、ＴＲＡＮＳＭＩＴ ＣＯＬＬＩＳＩＯＮ＊（送信
衝突）及びＯＮＥ ＰＯＲＴ ＬＥＦＴ＊（一つのポ
ートが残された）状態期間中に、パケット繰返しの開始
時にＰＯＲＴ Ｎ＊を有していたＲＩＣ１０がＰＯＲ
Ｔ Ｍ＊を有する場合にのみ、活性状態となる。
【０１０５】（４）ジャバー保護
現在の送信の長さがジャバー保護限界に到達すると、リ
ピータは、送信アクティビティ（活動）をディスエーブ
ル即ち不能とさせることが要求される。このことは、８
０２．３仕様のＴＷ３時間により定義されている。リピ
ータは、８０２．３仕様のＴＷ４時間により定義されて
いる時間期間の間出力をディスエーブルさせる。この期
間の後、通常操作を再開することが可能である。
ピータは、送信アクティビティ（活動）をディスエーブ
ル即ち不能とさせることが要求される。このことは、８
０２．３仕様のＴＷ３時間により定義されている。リピ
ータは、８０２．３仕様のＴＷ４時間により定義されて
いる時間期間の間出力をディスエーブルさせる。この期
間の後、通常操作を再開することが可能である。
【０１０６】図１６は、ＲＩＣを基礎としたリピータシ
ステムに関するジャバー長さフレームの効果を示してい
る。この場合においては、ＪＡＢＢＥＲ ＰＲＯＴＥＣ
Ｔ＊（ジャバー保護）状態はＳＥＮＤ ＤＡＴＡ＊（
データ送給）状態からエンターされる。ＴＷ４＊時間期
間が観察される場合には、ＲＩＣ間バスがＩＤＬＥ＊（
アイドル）状態を表示する。使用に適合するために、新
たなパケット活動又は連続的な活動がネットワーク上で
発生することが可能であるが、パケット繰返しとなるこ
とはない。図１６に示した如く、これは、ＴＷ４＊時間
条件が充足された場合にのみ発生することが可能である
。
ステムに関するジャバー長さフレームの効果を示してい
る。この場合においては、ＪＡＢＢＥＲ ＰＲＯＴＥＣ
Ｔ＊（ジャバー保護）状態はＳＥＮＤ ＤＡＴＡ＊（
データ送給）状態からエンターされる。ＴＷ４＊時間期
間が観察される場合には、ＲＩＣ間バスがＩＤＬＥ＊（
アイドル）状態を表示する。使用に適合するために、新
たなパケット活動又は連続的な活動がネットワーク上で
発生することが可能であるが、パケット繰返しとなるこ
とはない。図１６に示した如く、これは、ＴＷ４＊時間
条件が充足された場合にのみ発生することが可能である
。
【０１０７】ＲＩＣ間バス用ハードウエア接続ハードウ
エアインターフェースを考慮する場合、ＲＩＣ間バス１
８は、三つのグループの信号から構成されているものと
考えることが可能である。即ち、（１）ポート仲裁チェ
ーン、即ち信号／ＡＣＫＩ及び／ＡＣＫＯ、（２）同時
的な駆動及び検知信号、即ち／ＡＣＴＮ及び／ＡＮＹＸ
Ｎ（潜在的には、これらの信号は複数個の装置により駆
動される場合がある）、及び（３）駆動又は検知信号、
即ち／ＩＲＥ，ＩＲＤ，ＩＲＣ，／ＣＯＬＮ（ただ一つ
の装置が任意の時刻においてこれらの信号をアサート即
ち活性化させる）である。
エアインターフェースを考慮する場合、ＲＩＣ間バス１
８は、三つのグループの信号から構成されているものと
考えることが可能である。即ち、（１）ポート仲裁チェ
ーン、即ち信号／ＡＣＫＩ及び／ＡＣＫＯ、（２）同時
的な駆動及び検知信号、即ち／ＡＣＴＮ及び／ＡＮＹＸ
Ｎ（潜在的には、これらの信号は複数個の装置により駆
動される場合がある）、及び（３）駆動又は検知信号、
即ち／ＩＲＥ，ＩＲＤ，ＩＲＣ，／ＣＯＬＮ（ただ一つ
の装置が任意の時刻においてこれらの信号をアサート即
ち活性化させる）である。
【０１０８】第一組の信号は、点から点へのリンクとし
て使用するか又は外部仲裁論理と共に使用される。両方
の場合において、これらの信号に関するロードは大きな
ものではない。従って、オンチップドライバは適切であ
る。このことは、前のパラグラフにおいて示した信号の
クラス（２）及び（３）に対しては成り立たない場合が
ある。
て使用するか又は外部仲裁論理と共に使用される。両方
の場合において、これらの信号に関するロードは大きな
ものではない。従って、オンチップドライバは適切であ
る。このことは、前のパラグラフにおいて示した信号の
クラス（２）及び（３）に対しては成り立たない場合が
ある。
【０１０９】ＲＩＣ間バスは、直接的に又は外部バスト
ランシーバを介して、ＲＩＣを一体的に接続させること
が可能である。後者の場合は大型のリピータの場合に有
効である。２番目の適用例においては、バックプレーン
がしばしば高度にロードされ且つオンチップバスドライ
バの駆動能力を超えている。／ＡＣＴＮ及び／ＡＮＹＸ
Ｎ信号に関する同時的な検知及び駆動能力に対する必要
性及び外部バストランシーバとの操作を可能とする願望
は、各々に対するこれらのバス信号がＲＩＣ１０上に一
対のピンを有することを必要とし、一方のピンは該バス
を駆動し且つ他方のものはバス信号を検知する。外部バ
ストランシーバが使用される場合には、それらは該信号
のワイヤーＯＲ動作を可能とするためにオープンコレク
タ／オープンドレインでなければならない。更に、バス
トランシーバの駆動及び検知イネーブルは活性状態で接
続されるべきである。
ランシーバを介して、ＲＩＣを一体的に接続させること
が可能である。後者の場合は大型のリピータの場合に有
効である。２番目の適用例においては、バックプレーン
がしばしば高度にロードされ且つオンチップバスドライ
バの駆動能力を超えている。／ＡＣＴＮ及び／ＡＮＹＸ
Ｎ信号に関する同時的な検知及び駆動能力に対する必要
性及び外部バストランシーバとの操作を可能とする願望
は、各々に対するこれらのバス信号がＲＩＣ１０上に一
対のピンを有することを必要とし、一方のピンは該バス
を駆動し且つ他方のものはバス信号を検知する。外部バ
ストランシーバが使用される場合には、それらは該信号
のワイヤーＯＲ動作を可能とするためにオープンコレク
タ／オープンドレインでなければならない。更に、バス
トランシーバの駆動及び検知イネーブルは活性状態で接
続されるべきである。
【０１１０】／ＩＲＥ，ＩＲＤ，ＩＲＣ，／ＣＯＬＮ信
号に関する情報転送の単一方向性は、ＲＩＣ１０がこれ
らの信号を駆動しているか又は該バスからそれらの信号
を受信しているかの何れかであることを意味し、同時に
両方のことが行なわれるものではないことを意味してい
る。従って、単一の双方向入力／出力ピンはこれらの信
号の各々に対して適切である。外部バストランシーバが
これらの信号と共に使用される場合には、ＲＩＣ１０の
パケットイネーブル「ＰＫＥＮ」出力ピンが、駆動イネ
ーブル及び検知ディスエーブルの機能を実施する。
号に関する情報転送の単一方向性は、ＲＩＣ１０がこれ
らの信号を駆動しているか又は該バスからそれらの信号
を受信しているかの何れかであることを意味し、同時に
両方のことが行なわれるものではないことを意味してい
る。従って、単一の双方向入力／出力ピンはこれらの信
号の各々に対して適切である。外部バストランシーバが
これらの信号と共に使用される場合には、ＲＩＣ１０の
パケットイネーブル「ＰＫＥＮ」出力ピンが、駆動イネ
ーブル及び検知ディスエーブルの機能を実施する。
【０１１１】図１７は、例えばナショナルセミコンダク
コーポレーションのＤＳ３８９３Ａバストランシーバな
どのような外部バストランシーバを介して、ＲＩＣ間バ
ス１８へ接続されている。幾つかのバストランシーバは
反転型である。ＲＩＣ間バス１８がこれらのトランシー
バを使用することを可能とするために、ＲＩＣ１０は、
／ＡＣＴＮ，／ＡＮＹＸＮ，／ＣＯＬＮ及び／ＩＲＥ信
号の活性状態を反転すべき形態とすることが可能である
。アクティブ低とする代わりに、それらをアクティブ高
とすることが可能である。従って、それらは、反転用バ
スドライバを介して通過される場合に、再度アクティブ
低となる。このことは、／ＡＣＴＮ及び／ＡＮＹＸＮバ
スラインに対して特に重要である。なぜならば、これら
の信号はワイヤードＯＲ形態で使用されねばならないか
らである。不正確な信号極性は該バスを使用不可能なも
のとさせる。
コーポレーションのＤＳ３８９３Ａバストランシーバな
どのような外部バストランシーバを介して、ＲＩＣ間バ
ス１８へ接続されている。幾つかのバストランシーバは
反転型である。ＲＩＣ間バス１８がこれらのトランシー
バを使用することを可能とするために、ＲＩＣ１０は、
／ＡＣＴＮ，／ＡＮＹＸＮ，／ＣＯＬＮ及び／ＩＲＥ信
号の活性状態を反転すべき形態とすることが可能である
。アクティブ低とする代わりに、それらをアクティブ高
とすることが可能である。従って、それらは、反転用バ
スドライバを介して通過される場合に、再度アクティブ
低となる。このことは、／ＡＣＴＮ及び／ＡＮＹＸＮバ
スラインに対して特に重要である。なぜならば、これら
の信号はワイヤードＯＲ形態で使用されねばならないか
らである。不正確な信号極性は該バスを使用不可能なも
のとさせる。
【０１１２】プロセサ及びディスプレイインターフェー
ス データバス、アドレスバス及び制御信号を包含するプロ
セサ及びインターフェースピンは、実際的に、これらの
ピン上で多重化される三つの操作を実施する。これらの
操作は、（１）ＲＩＣ１０に関してパワーアップ初期化
サイクルを実施するモードロード操作、（２）ディスプ
レイ（表示）ＬＥＤをアップデートするためのリフレッ
シュ操作であるディスプレイ（表示）アップデートサイ
クル、及び（３）マイクロプロセサがＲＩＣのレジスタ
と通信することを可能とするプロセサアクセスサイクル
である。
ス データバス、アドレスバス及び制御信号を包含するプロ
セサ及びインターフェースピンは、実際的に、これらの
ピン上で多重化される三つの操作を実施する。これらの
操作は、（１）ＲＩＣ１０に関してパワーアップ初期化
サイクルを実施するモードロード操作、（２）ディスプ
レイ（表示）ＬＥＤをアップデートするためのリフレッ
シュ操作であるディスプレイ（表示）アップデートサイ
クル、及び（３）マイクロプロセサがＲＩＣのレジスタ
と通信することを可能とするプロセサアクセスサイクル
である。
【０１１３】（１）モードロード操作
モードロード操作は、パワーオン時に実施されるハード
ウエア初期化手順である。それは重要なデバイスコンフ
ィギュレーション（装置形態）情報をオンチップコンフ
ィギュレーション（形態）レジスタ内へロードする。そ
のコンフィギュレーション（形態）機能に加えて、／Ｍ
ＬＯＡＤピンはＲＩＣのリセット入力である。／ＭＬＯ
ＡＤが低である場合には、ＲＩＣのリピータタイマ、ス
テートマシン、セグメント区画化ロジック及びハブ管理
ロジックの全てがリセットされる。
ウエア初期化手順である。それは重要なデバイスコンフ
ィギュレーション（装置形態）情報をオンチップコンフ
ィギュレーション（形態）レジスタ内へロードする。そ
のコンフィギュレーション（形態）機能に加えて、／Ｍ
ＬＯＡＤピンはＲＩＣのリセット入力である。／ＭＬＯ
ＡＤが低である場合には、ＲＩＣのリピータタイマ、ス
テートマシン、セグメント区画化ロジック及びハブ管理
ロジックの全てがリセットされる。
【０１１４】モードロード操作は、適宜の組のプルアッ
プ及びプルダウンレジスタをデータ及びレジスタアドレ
スピンへ取り付けてこれらのピン上に論理高又は低信号
をアサート即ち付与して、次いで上昇エッジを図１８に
示した如く／ＭＬＯＡＤピン上に供給することにより実
施することが可能である。コンフィギュレーション（形
態）入力端へのＲＩＣ機能のマッピングは以下の表ＩＩ
Ｉに示してある。この様な構成は、簡単な抵抗、コンデ
ンサダイオード回路網を使用して実施することが可能で
ある。この様にしてモードロード操作を実施することは
、簡単なリピータシステム、即ちプロセサのないものに
おいてＲＩＣを構成することを可能としている。
プ及びプルダウンレジスタをデータ及びレジスタアドレ
スピンへ取り付けてこれらのピン上に論理高又は低信号
をアサート即ち付与して、次いで上昇エッジを図１８に
示した如く／ＭＬＯＡＤピン上に供給することにより実
施することが可能である。コンフィギュレーション（形
態）入力端へのＲＩＣ機能のマッピングは以下の表ＩＩ
Ｉに示してある。この様な構成は、簡単な抵抗、コンデ
ンサダイオード回路網を使用して実施することが可能で
ある。この様にしてモードロード操作を実施することは
、簡単なリピータシステム、即ちプロセサのないものに
おいてＲＩＣを構成することを可能としている。
【０１１５】
一方、複雑なリピータシステムにおいては、プロセ
サ書込みサイクルを使用して、モードロード操作を実施
することが可能である。このことは、何らかのデコード
用ロジックを介して、／ＭＬＯＡＤピンをＣＰＵの書込
みストローブへ接続させることを必要とし、且つそれを
プロセサのメモリマップ内に包含させることを必要とす
る。
サ書込みサイクルを使用して、モードロード操作を実施
することが可能である。このことは、何らかのデコード
用ロジックを介して、／ＭＬＯＡＤピンをＣＰＵの書込
みストローブへ接続させることを必要とし、且つそれを
プロセサのメモリマップ内に包含させることを必要とす
る。
【０１１６】プロセサ及びディスプレイインターフェー
ス用のハードウエア接続 （１）ディスプレイアップデートサイクルＲＩＣ１０は
、取り付けたネットワークセグメント上のアクティビテ
ィ即ち活動に関するステータス情報及びリピータ機能の
現在のステータスを与えるために使用することが可能な
制御ロジック及びインターフェースピンを有している。 これらのステータスサイクルは、完全に自律的であり、
且つ発光ダイオード（ＬＥＤ）ディスプレイに適した形
態でデータを発生するために簡単なサポート回路を必要
とするに過ぎない。このディスプレイ即ち表示は、二つ
のモード、即ち（１）最小モード、一般的なリピータス
テータスＬＥＤ及び（２）最大モード、個別的なポート
ステータスＬＥＤのうちの一つにおいて使用することが
可能である。簡単なＬＥＤディスプレイ用に意図されて
いる最小モードは、四つのステータスインジケータを使
用可能としている。第一のＬＥＤは、ＲＩＣ１０が、そ
のジャバー保護機能を活性化するために強制されたか否
かを示す。残りの三つのＬＥＤは、ＲＩＣのネットワー
クセグメントの何れかが、（１）衝突を経験しているか
、（２）データを受信しているか、（３）現在区画化さ
れているかを表わす。最小ディスプレイモードが選択さ
れる場合には、必要とされる外部コンポーネントは、７
３×３７４型ラッチ、ＬＥＤ、及びそれらの電流制限用
抵抗のみである。
ス用のハードウエア接続 （１）ディスプレイアップデートサイクルＲＩＣ１０は
、取り付けたネットワークセグメント上のアクティビテ
ィ即ち活動に関するステータス情報及びリピータ機能の
現在のステータスを与えるために使用することが可能な
制御ロジック及びインターフェースピンを有している。 これらのステータスサイクルは、完全に自律的であり、
且つ発光ダイオード（ＬＥＤ）ディスプレイに適した形
態でデータを発生するために簡単なサポート回路を必要
とするに過ぎない。このディスプレイ即ち表示は、二つ
のモード、即ち（１）最小モード、一般的なリピータス
テータスＬＥＤ及び（２）最大モード、個別的なポート
ステータスＬＥＤのうちの一つにおいて使用することが
可能である。簡単なＬＥＤディスプレイ用に意図されて
いる最小モードは、四つのステータスインジケータを使
用可能としている。第一のＬＥＤは、ＲＩＣ１０が、そ
のジャバー保護機能を活性化するために強制されたか否
かを示す。残りの三つのＬＥＤは、ＲＩＣのネットワー
クセグメントの何れかが、（１）衝突を経験しているか
、（２）データを受信しているか、（３）現在区画化さ
れているかを表わす。最小ディスプレイモードが選択さ
れる場合には、必要とされる外部コンポーネントは、７
３×３７４型ラッチ、ＬＥＤ、及びそれらの電流制限用
抵抗のみである。
【０１１７】最大モードは、個々のネットワークセグメ
ントへ特定のディスプレイ（表示）情報を供給すること
により、最小モードとは異なっている。この情報は、各
セグメントの衝突活動、パケット受信及び区画化ステー
タスを示している。
ントへ特定のディスプレイ（表示）情報を供給すること
により、最小モードとは異なっている。この情報は、各
セグメントの衝突活動、パケット受信及び区画化ステー
タスを示している。
【０１１８】１０ＢＡＳＥ−Ｔセグメントの場合には、
リンク一体性ステータス及び受信データの極性も与えら
れる。最大モードにおいて与えられる多様な情報は、そ
の全体又は一部を使用することが可能であり、従って終
端装置の使用に従ってステータスディスプレイの適宜の
複雑性の選択をすることを可能としている。
リンク一体性ステータス及び受信データの極性も与えら
れる。最大モードにおいて与えられる多様な情報は、そ
の全体又は一部を使用することが可能であり、従って終
端装置の使用に従ってステータスディスプレイの適宜の
複雑性の選択をすることを可能としている。
【０１１９】供給された信号及びそれらのタイミング関
係は、７４×２５９型アドレス可能ラッチと直接的にイ
ンターフェースすべく構成されており、使用されるラッ
チの数はそのディスプレイ即ち表示の複雑性に依存して
いる。該ラッチはオクタルであるので、各タイプのセグ
メント特定データ（１３個のポートは１３個のラッチビ
ットを意味している）をディスプレイ即ち表示するため
には一対のラッチが必要である。
係は、７４×２５９型アドレス可能ラッチと直接的にイ
ンターフェースすべく構成されており、使用されるラッ
チの数はそのディスプレイ即ち表示の複雑性に依存して
いる。該ラッチはオクタルであるので、各タイプのセグ
メント特定データ（１３個のポートは１３個のラッチビ
ットを意味している）をディスプレイ即ち表示するため
には一対のラッチが必要である。
【０１２０】以下の表ＩＶ及び表Ｖは、それぞれ、イン
ターフェースピン及び最小及び最大モードの機能を示し
ている。
ターフェースピン及び最小及び最大モードの機能を示し
ている。
【０１２１】
図１９は、最大モードが選択された場合の各ポート
のステータス情報の位置を示している。これは、図２０
に示した接続線図と比較することが可能である。
のステータス情報の位置を示している。これは、図２０
に示した接続線図と比較することが可能である。
【０１２２】モードロード操作の直ぐ後に（／ＭＬＯＡ
Ｄピンが高論理状態へ遷移する場合）、ディスプレイロ
ジックがＬＥＤテスト操作を実施する。この操作は１秒
持続し、且つ、それが実行中に、使用されるＬＥＤの全
てが点滅する。従って、ＲＩＣ１０を強制的にリセット
サイクルとさせることにより（／ＭＬＯＡＤを強制的に
低とさせる）ディスプレイ操作をテストすることが可能
である。／ＭＬＯＡＤピン上の上昇エッジはＬＥＤテス
トサイクルを開始させる。ＬＥＤテストサイクル期間中
、ＲＩＣ１０はパケット繰返し操作を実施することはな
い。
Ｄピンが高論理状態へ遷移する場合）、ディスプレイロ
ジックがＬＥＤテスト操作を実施する。この操作は１秒
持続し、且つ、それが実行中に、使用されるＬＥＤの全
てが点滅する。従って、ＲＩＣ１０を強制的にリセット
サイクルとさせることにより（／ＭＬＯＡＤを強制的に
低とさせる）ディスプレイ操作をテストすることが可能
である。／ＭＬＯＡＤピン上の上昇エッジはＬＥＤテス
トサイクルを開始させる。ＬＥＤテストサイクル期間中
、ＲＩＣ１０はパケット繰返し操作を実施することはな
い。
【０１２３】ステータスディスプレイは、ＬＥＤが活性
状態にある時間を伸長する能力を有している。パケット
の繰返しの終わりにおいて、ディスプレイが凍結され、
現在の活動を示す。この凍結状態は３０ミリ秒の間、又
は爾後のパケットがリピートされるまで持続する。従っ
て、パケット活動の低レベルにおいて、該ディスプレイ
は活動情報を伸長させて、それを人間の目によって認知
可能なものとさせる。高い交信率において、該ＬＥＤの
相対的な輝度は、高又は低活動を有するセグメントを表
わす。
状態にある時間を伸長する能力を有している。パケット
の繰返しの終わりにおいて、ディスプレイが凍結され、
現在の活動を示す。この凍結状態は３０ミリ秒の間、又
は爾後のパケットがリピートされるまで持続する。従っ
て、パケット活動の低レベルにおいて、該ディスプレイ
は活動情報を伸長させて、それを人間の目によって認知
可能なものとさせる。高い交信率において、該ＬＥＤの
相対的な輝度は、高又は低活動を有するセグメントを表
わす。
【０１２４】（２）プロセサアクセスサイクルＲＩＣ１
０の内部レジスタへのアクセスは、そのプロセサインタ
ーフェース２２を介して行なわれる。このインターフェ
ースは、従来の非多重化アドレス（５ビット）及びデー
タ（８ビット）バスを使用する。ディスプレイアップデ
ートサイクル期間中に、外部ディスプレイラッチへデー
タ及びアドレス情報を供給するためにデータバスも使用
される。これらのサイクルを実施する間に、ＲＩＣ１０
はそのデータバスのマスターとして動作する。 従って、例えば７４ＬＳ２４５トランシーバなどのよう
なＴＲＩＳＴＡＴＥ双方向バストランシーバが、ＲＩＣ
１０と任意のプロセサバスとの間に配置されねばならな
い。
０の内部レジスタへのアクセスは、そのプロセサインタ
ーフェース２２を介して行なわれる。このインターフェ
ースは、従来の非多重化アドレス（５ビット）及びデー
タ（８ビット）バスを使用する。ディスプレイアップデ
ートサイクル期間中に、外部ディスプレイラッチへデー
タ及びアドレス情報を供給するためにデータバスも使用
される。これらのサイクルを実施する間に、ＲＩＣ１０
はそのデータバスのマスターとして動作する。 従って、例えば７４ＬＳ２４５トランシーバなどのよう
なＴＲＩＳＴＡＴＥ双方向バストランシーバが、ＲＩＣ
１０と任意のプロセサバスとの間に配置されねばならな
い。
【０１２５】該プロセサは、読取り「／ＲＤ」又は書込
み「／ＷＲ」入力ストローブをアサートすることにより
レジスタアクセスを要求する。ＲＩＣ１０は、現在のデ
ィスプレイアップデートサイクルを終了させることによ
り応答し、且つＴＲＩＳＴＡＴＥ（トライステート）バ
ッファイネーブル信号「／ＢＵＦＥＮ」をアサート即ち
活性化させる。該プロセササイクルが書込みサイクルで
ある場合には、ＲＩＣのデータバッファがディスエーブ
ルされて競合を防止する。
み「／ＷＲ」入力ストローブをアサートすることにより
レジスタアクセスを要求する。ＲＩＣ１０は、現在のデ
ィスプレイアップデートサイクルを終了させることによ
り応答し、且つＴＲＩＳＴＡＴＥ（トライステート）バ
ッファイネーブル信号「／ＢＵＦＥＮ」をアサート即ち
活性化させる。該プロセササイクルが書込みサイクルで
ある場合には、ＲＩＣのデータバッファがディスエーブ
ルされて競合を防止する。
【０１２６】従って、本発明の１側面によれば、ＲＩＣ
１０のデータバスは二つの機能、即ちステータスＬＥＤ
アップデート（ＲＩＣ１０がそのバスのマスターである
）及び内部ＲＩＣレジスタのプロセサ読取り／書込みア
クセスの二つの機能に対して使用される。
１０のデータバスは二つの機能、即ちステータスＬＥＤ
アップデート（ＲＩＣ１０がそのバスのマスターである
）及び内部ＲＩＣレジスタのプロセサ読取り／書込みア
クセスの二つの機能に対して使用される。
【０１２７】該データバスのマスターであることは、バ
スアービタにより決定される。ＲＩＣ１０の状態がその
バスの所有者である期間中、内部読取りサイクルが稼動
される。該データバスは、ポート実時間レジスタからタ
ップされた情報及びポールされたポートのアドレスを担
持する。そのデータフォーマットは、ステータスビット
が７４ＬＳ２５９又は均等なアドレス可能なラッチによ
りログすることが可能なものである。ＬＥＤアップデー
トは、ストローブ信号（ＳＴＲ０−ＳＴＲ１）の助けで
同期される。内部アービタ（仲裁器）は、そのアップデ
ートが進行中に、そのバスを保持することにより該プロ
セサによる同時的なアクセスを解消する。従って、該ア
ービタは、プロセサアクセスに対する待機状態を誘起さ
せる。
スアービタにより決定される。ＲＩＣ１０の状態がその
バスの所有者である期間中、内部読取りサイクルが稼動
される。該データバスは、ポート実時間レジスタからタ
ップされた情報及びポールされたポートのアドレスを担
持する。そのデータフォーマットは、ステータスビット
が７４ＬＳ２５９又は均等なアドレス可能なラッチによ
りログすることが可能なものである。ＬＥＤアップデー
トは、ストローブ信号（ＳＴＲ０−ＳＴＲ１）の助けで
同期される。内部アービタ（仲裁器）は、そのアップデ
ートが進行中に、そのバスを保持することにより該プロ
セサによる同時的なアクセスを解消する。従って、該ア
ービタは、プロセサアクセスに対する待機状態を誘起さ
せる。
【０１２８】上述した如く、該プロセサをそのバスのマ
スターとして認識する信号はＢＵＦＦＥＮであり、それ
は、該システムを共用型データバスと接続することを可
能とする。
スターとして認識する信号はＢＵＦＦＥＮであり、それ
は、該システムを共用型データバスと接続することを可
能とする。
【０１２９】プロセサ制御システム内のＲＩＣ１０へイ
ンターフェースするために、ＰＡＬ装置が以下の操作を
実施するために使用される可能性がある。即ち、（１）
プロセサのメモリマップ（アドレスデコード）内のＲＩ
Ｃ１０を捜し出し、（２）そのＲＩＣの読取り及び書込
みストローブを発生し、且つ（３）７４ＬＳ２４５トラ
イステートバッファに対する方向信号を制御することで
ある。このプロセサ及びディスプレイインターフェース
の一例を図２１に与えてある。
ンターフェースするために、ＰＡＬ装置が以下の操作を
実施するために使用される可能性がある。即ち、（１）
プロセサのメモリマップ（アドレスデコード）内のＲＩ
Ｃ１０を捜し出し、（２）そのＲＩＣの読取り及び書込
みストローブを発生し、且つ（３）７４ＬＳ２４５トラ
イステートバッファに対する方向信号を制御することで
ある。このプロセサ及びディスプレイインターフェース
の一例を図２１に与えてある。
【０１３０】ハブ管理サポート
上述した如く、且つ本発明の１側面によれば、ＲＩＣ１
０は、そのポートのステータス及びそれがリピートする
パケットに関する情報の形態でハブ（ｈｕｂ）管理サポ
ートを与えている。このデータは三つの形態で得ること
が可能であり、即ち（１）カウントされたイベント、即
ちＲＩＣの１６ビットイベントカウンタレジスタ内に蓄
積されたネットワークイベント、（２）記録されたイベ
ント、即ちイベント記録レジスタ内にビットを設定する
ネットワークイベント、及び（３）ハブ管理ステータス
パケット、即ちイーサーネットコントローラボードによ
りデコードされるべき直列的な関数で管理バス上を送給
される情報である。
０は、そのポートのステータス及びそれがリピートする
パケットに関する情報の形態でハブ（ｈｕｂ）管理サポ
ートを与えている。このデータは三つの形態で得ること
が可能であり、即ち（１）カウントされたイベント、即
ちＲＩＣの１６ビットイベントカウンタレジスタ内に蓄
積されたネットワークイベント、（２）記録されたイベ
ント、即ちイベント記録レジスタ内にビットを設定する
ネットワークイベント、及び（３）ハブ管理ステータス
パケット、即ちイーサーネットコントローラボードによ
りデコードされるべき直列的な関数で管理バス上を送給
される情報である。
【０１３１】カウントされ且つ記録されたイベント情報
は、プロセサインターフェース２２を介してうることが
可能である。このデータは、ポートに特定なものであり
且つイベントロギングインタラプト「／ＥＬＩ」ピンを
介してインタラプトを発生するために使用することが可
能である。その情報は各ポートに対して特定的なもので
あるので、各ＲＩＣポートは、それ自身のイベント記録
レジスタ及びイベントカウンタを有している。
は、プロセサインターフェース２２を介してうることが
可能である。このデータは、ポートに特定なものであり
且つイベントロギングインタラプト「／ＥＬＩ」ピンを
介してインタラプトを発生するために使用することが可
能である。その情報は各ポートに対して特定的なもので
あるので、各ＲＩＣポートは、それ自身のイベント記録
レジスタ及びイベントカウンタを有している。
【０１３２】本発明の１側面によれば、カウンタ及びイ
ベント記録レジスタはユーザが定義することの可能なマ
スクを有しており、該マスクはそれらが多様なイベント
をカウントし且つ記録するための形態とすることを可能
としている。該カウンタ及び記録レジスタは、一緒に使
用するように構成されており、従って詳細な情報（例え
ば、カウント値）は特定のネットワーク条件に対して内
部的に保持することが可能であり、且つ一層一般的な情
報（例えば、ある種のタイプのイベントが発生したこと
）は内部ラッチ内に保持することが可能である。従って
、該カウンタは、迅速的に発生するイベント（衝突をカ
ウントするために使用される蓋然性が最も高い）でイン
クリメントすべく構成することが可能であり、且つ記録
レジスタは、例えばジャバー保護パケットなどのような
発生する頻度がより低いエラー条件の発生をログ即ち記
録することが可能である。
ベント記録レジスタはユーザが定義することの可能なマ
スクを有しており、該マスクはそれらが多様なイベント
をカウントし且つ記録するための形態とすることを可能
としている。該カウンタ及び記録レジスタは、一緒に使
用するように構成されており、従って詳細な情報（例え
ば、カウント値）は特定のネットワーク条件に対して内
部的に保持することが可能であり、且つ一層一般的な情
報（例えば、ある種のタイプのイベントが発生したこと
）は内部ラッチ内に保持することが可能である。従って
、該カウンタは、迅速的に発生するイベント（衝突をカ
ウントするために使用される蓋然性が最も高い）でイン
クリメントすべく構成することが可能であり、且つ記録
レジスタは、例えばジャバー保護パケットなどのような
発生する頻度がより低いエラー条件の発生をログ即ち記
録することが可能である。
【０１３３】ＲＩＣアーキテクチャは、最大のネットワ
ーク帯域幅で収集する統計をサポートしている。その統
計は、パケット繰返しが進行中にログされ且つ同一のパ
ケットの送信が終了した後にカウンタ及びフラッグアレ
イへ供給される。該情報のログ及び供給の独立的な動作
は、均一な非常に小さなフレーム間ギャップで連続する
パケットの管理統計収集を行なうことを可能としている
。
ーク帯域幅で収集する統計をサポートしている。その統
計は、パケット繰返しが進行中にログされ且つ同一のパ
ケットの送信が終了した後にカウンタ及びフラッグアレ
イへ供給される。該情報のログ及び供給の独立的な動作
は、均一な非常に小さなフレーム間ギャップで連続する
パケットの管理統計収集を行なうことを可能としている
。
【０１３４】ログしたイベントのカウントアップ操作及
びレートゲージング即ち速度測定に対して要求されるデ
クリメント操作の同時的な発生のために、カウントデー
タの一体性が維持される。フラッグ／カウンタレジスタ
のプロセサアクセス及びカウント操作の同時的な発生の
ために、フラッグステータス／カウント値は、（１）ア
ップデートの前のものか（２）アップデートの後のもの
の何れかとすることが可能である。基本的に、プロセサ
アクセスとカウントアップデートとの間の競合が回避さ
れる。
びレートゲージング即ち速度測定に対して要求されるデ
クリメント操作の同時的な発生のために、カウントデー
タの一体性が維持される。フラッグ／カウンタレジスタ
のプロセサアクセス及びカウント操作の同時的な発生の
ために、フラッグステータス／カウント値は、（１）ア
ップデートの前のものか（２）アップデートの後のもの
の何れかとすることが可能である。基本的に、プロセサ
アクセスとカウントアップデートとの間の競合が回避さ
れる。
【０１３５】一時的保持用レジスタは、カウンタレジス
タアクセス期間中に、８ビットの物理的データバスから
１６ビットの仮想データバスを発生させることを可能と
している。カウンタレジスタのうちの一つへのプロセサ
読取りは、このレジスタ及びポートカウンタ内の上位又
は下位バイトの何れかであるそのコンパニオンレジスタ
の内容を該一時的保持用レジスタへロードさせる。該プ
ロセサがこのコンパニオンレジスタの読取りを行なうこ
とを所望する場合、データは、カウンタ自身からではな
く保持用レジスタからアクセスされる。この様に、カウ
ンタに対してアップデートが発生すると、該プロセサに
より読取られる値は破壊されることはない。
タアクセス期間中に、８ビットの物理的データバスから
１６ビットの仮想データバスを発生させることを可能と
している。カウンタレジスタのうちの一つへのプロセサ
読取りは、このレジスタ及びポートカウンタ内の上位又
は下位バイトの何れかであるそのコンパニオンレジスタ
の内容を該一時的保持用レジスタへロードさせる。該プ
ロセサがこのコンパニオンレジスタの読取りを行なうこ
とを所望する場合、データは、カウンタ自身からではな
く保持用レジスタからアクセスされる。この様に、カウ
ンタに対してアップデートが発生すると、該プロセサに
より読取られる値は破壊されることはない。
【０１３６】本発明の１側面によれば、ＲＩＣ１０はデ
ータ及び統計をスタンダードネットワークコントローラ
（例えば、ナショナルセミコンダクコーポレーションの
ＤＰ８３９０（ＮＩＣ）コントローラ又はＤＰ８３９３
２（ＳＯＮＩＣ）コントローラ）へ送信するための４個
の信号ハブ管理バスを有している。該コントローラへ送
信されるデータは、７バイトのネットワーク統計が付着
された受信パケットを有しており、これらの統計は、Ｃ
ＲＣエラーステータス、フレームアライメントステータ
ス、ウインド外衝突ステータス、衝突開始時間情報、パ
ケット長、先行するフレーム間ギャップの長さ、ジャバ
ー保護イベントステータス、弾性バッファエラーステー
タス、フェーズロックデコードエラーステータス、ピグ
ミ（ｐｙｇｍｙ）パケットステータス、受信用ポートの
アドレス、受信用ＲＩＣ１０のアドレス、及びバス性能
インジケータ、即ちパケット圧縮の使用などを包含して
いる。
ータ及び統計をスタンダードネットワークコントローラ
（例えば、ナショナルセミコンダクコーポレーションの
ＤＰ８３９０（ＮＩＣ）コントローラ又はＤＰ８３９３
２（ＳＯＮＩＣ）コントローラ）へ送信するための４個
の信号ハブ管理バスを有している。該コントローラへ送
信されるデータは、７バイトのネットワーク統計が付着
された受信パケットを有しており、これらの統計は、Ｃ
ＲＣエラーステータス、フレームアライメントステータ
ス、ウインド外衝突ステータス、衝突開始時間情報、パ
ケット長、先行するフレーム間ギャップの長さ、ジャバ
ー保護イベントステータス、弾性バッファエラーステー
タス、フェーズロックデコードエラーステータス、ピグ
ミ（ｐｙｇｍｙ）パケットステータス、受信用ポートの
アドレス、受信用ＲＩＣ１０のアドレス、及びバス性能
インジケータ、即ちパケット圧縮の使用などを包含して
いる。
【０１３７】ＲＩＣのハブ管理アーキテクチャは、複数
個のＲＩＣを有するバス環境をサポートすべく構成され
ている。このことは、大型のリピータシステムが、単一
のネットワークコントローラへの情報をリピートするこ
とを可能としている。更に、各ＲＩＣ１０は、ネットワ
ーク統計と共に報告されるそれ自身の「アドレス」を与
えることが可能である。従って、該管理システムは、該
ハブ内のどのＲＩＣ１０のどの特定のポートがネットワ
ークデータを受信したかを決定することが可能である。
個のＲＩＣを有するバス環境をサポートすべく構成され
ている。このことは、大型のリピータシステムが、単一
のネットワークコントローラへの情報をリピートするこ
とを可能としている。更に、各ＲＩＣ１０は、ネットワ
ーク統計と共に報告されるそれ自身の「アドレス」を与
えることが可能である。従って、該管理システムは、該
ハブ内のどのＲＩＣ１０のどの特定のポートがネットワ
ークデータを受信したかを決定することが可能である。
【０１３８】該ハブ管理インターフェースにより与えら
れるパケット圧縮特徴は、システムメモリの最小の使用
を可能としている。このことは、受信パケットの不所望
のセグメントを抑圧させる（管理バス上での非送信）。 その圧縮量はプログラムすることが可能である。圧縮す
べき決定は、パケット圧縮入力ピンを介して行なわれる
。これは、別個のＲＩＣ入力ピンであり、それはＤＰ８
３９３２ＳＯＮＩＣコントローラにより与えられるパケ
ット圧縮出力ピンと適合性がある。このＳＯＮＩＣコン
トローラは、１６個のイーサーネットアドレス（イーサ
ーネットパケットのスタートにおいて見出だされる）を
検知することが可能である。従って、ＳＯＮＩＣ−ＲＩ
Ｃ結合は、ネットワークデータストリームにおいて見出
だされるイーサーネットアドレスに基づいてネットワー
クデータを圧縮するために使用することが可能である。 このことは、管理されるハブ及び管理されるブリッジ適
用の両方において効率的なメモリの利用をサポートして
いる。
れるパケット圧縮特徴は、システムメモリの最小の使用
を可能としている。このことは、受信パケットの不所望
のセグメントを抑圧させる（管理バス上での非送信）。 その圧縮量はプログラムすることが可能である。圧縮す
べき決定は、パケット圧縮入力ピンを介して行なわれる
。これは、別個のＲＩＣ入力ピンであり、それはＤＰ８
３９３２ＳＯＮＩＣコントローラにより与えられるパケ
ット圧縮出力ピンと適合性がある。このＳＯＮＩＣコン
トローラは、１６個のイーサーネットアドレス（イーサ
ーネットパケットのスタートにおいて見出だされる）を
検知することが可能である。従って、ＳＯＮＩＣ−ＲＩ
Ｃ結合は、ネットワークデータストリームにおいて見出
だされるイーサーネットアドレスに基づいてネットワー
クデータを圧縮するために使用することが可能である。 このことは、管理されるハブ及び管理されるブリッジ適
用の両方において効率的なメモリの利用をサポートして
いる。
【０１３９】ハブ管理アーキテクチャは、更に、プログ
ラム可能な特徴を有しており、それは、管理システムに
おいて使用されるコントローラ／メモリのフレーム間処
理遅延を補償することを可能としている。この特徴は、
該コントローラがそのデータをモニタすることが不可能
である場合に、ＲＩＣ１０が管理データを供給すること
を防止するために与えられており、そうでない場合には
、該コントローラが「ミス」したことを知得することな
しに、そのデータパケットの一部をミスすることがある
。このことは、バス上の全てのＲＩＣをして強制的に該
コントローラにより供給されるプログラムされたフレー
ム間ギャップ時間を遵守させることにより達成される。 このフレーム間ギャップ時間はユーザが選択可能なもの
であり、該コントローラの速度及びその関連するメモリ
に依存する。全てのＲＩＣ１０はそれ自身及び管理バス
のその他のＲＩＣの利用をモニタし、フレーム間ギャッ
プ条件が侵されることがないことを確保する。
ラム可能な特徴を有しており、それは、管理システムに
おいて使用されるコントローラ／メモリのフレーム間処
理遅延を補償することを可能としている。この特徴は、
該コントローラがそのデータをモニタすることが不可能
である場合に、ＲＩＣ１０が管理データを供給すること
を防止するために与えられており、そうでない場合には
、該コントローラが「ミス」したことを知得することな
しに、そのデータパケットの一部をミスすることがある
。このことは、バス上の全てのＲＩＣをして強制的に該
コントローラにより供給されるプログラムされたフレー
ム間ギャップ時間を遵守させることにより達成される。 このフレーム間ギャップ時間はユーザが選択可能なもの
であり、該コントローラの速度及びその関連するメモリ
に依存する。全てのＲＩＣ１０はそれ自身及び管理バス
のその他のＲＩＣの利用をモニタし、フレーム間ギャッ
プ条件が侵されることがないことを確保する。
【０１４０】（１）イベントカウント用機能カウンタは
、以下のイベントのカテゴリのうちの一つが発生すると
インクリメントすることが可能である。 （ａ）ジャバー保護（ＪＡＢ） 関連するポートからの受信パケットの長さがリピータス
テートマシンをしてジャバー保護状態へエンターさせる
場合にポートカウンタがインクリメントする。 （ｂ）弾性バッファエラー（ＥＬＢＥＲ）パケット受信
期間中に弾性バッファアンダーフロー又はオーバーフロ
ーが発生する場合にポートカウンタがインクリメントす
る。パケット受信期間中に衝突が発生するか又は該パケ
ットの繰返し期間中にフェーズロックエラー（以下に説
明する）が既に発生している場合には、フラッグは不活
性状態に保持される。 （ｃ）フェーズロックエラー（ＰＬＥＲ）パケット受信
期間中にフェーズロックループデコーダがロックを失う
と、フェーズロックエラーが発生される。 受信データストリーム上へのフェーズロックは、該パケ
ットにおいて後に回復される場合もされない場合もあり
、且つデータエラーが発生する場合がある。このフラッ
グは、衝突が発生する場合には不活性状態に保持される
。 （ｄ）非ＳＦＤパケット（ＮＳＦＤ） パケットが受信され、且つフレーム区切り部のスタート
が見付からない場合には、ポートカウンタがインクリメ
ントする。該パケットが衝突を起こしている場合には、
カウント動作は禁止される。 （ｅ）ウインド外衝突（ＯＷＣ） ネットワークスロット時間の外側で衝突が発生する場合
には、ポートに対するウインド外衝突フラッグが活性状
態となる。 （ｆ）送信衝突（ＴＸＣＯＬ） ポートに対する送信衝突フラッグは、送信衝突がリピー
タにより経験されている場合にイネーブルされる。これ
らの条件下で衝突を経験する各ポートは、送信衝突を被
ったといわれる。 （ｇ）受信衝突（ＲＸＣＯＬ） ポートに対する受信衝突フラッグは、ポートがネットワ
ークアクティビティの受信源であり且つ衝突を被ってい
る場合に活性状態となる。その他のネットワークセグメ
ントが衝突を経験していない場合には、その受信用ポー
トに対する受信衝突フラッグがセットされる。 （ｈ）区画化（ＰＡＲＴ） ポートが区画化される場合にポートカウンタがインクリ
メントする。 （ｉ）不良リンク（ＢＤＬＮＫ） ポートが１０ＢＡＳＥ−Ｔ操作のための形態とされ且つ
リンク喪失状態にエンターした場合にポートカウンタが
インクリメントする。 （ｊ）ヒグミパケット受信（ＰＧＰＫ）受信パケットが
７４ビットの長さより短く且つ受信期間中に衝突が発生
しない場合に、ポートカウンタがインクリメントする。 （ｋ）パケット受信（ＲＥＣ） パケットが受信されると、ポートカウンタがインクリメ
ントする。使用されるべきカウンタに対して、所望の統
計が上述したリストから選択されねばならない。このカ
ウンタマスク情報は、適宜のイベントカウントマスクレ
ジスタへ書込まれねばならない。これらのレジスタのう
ちの二つ、即ち上位及び下位イベントカウンタレジスタ
が存在している。これらのレジスタの正確なビットパタ
ーンについて以下に説明する。
、以下のイベントのカテゴリのうちの一つが発生すると
インクリメントすることが可能である。 （ａ）ジャバー保護（ＪＡＢ） 関連するポートからの受信パケットの長さがリピータス
テートマシンをしてジャバー保護状態へエンターさせる
場合にポートカウンタがインクリメントする。 （ｂ）弾性バッファエラー（ＥＬＢＥＲ）パケット受信
期間中に弾性バッファアンダーフロー又はオーバーフロ
ーが発生する場合にポートカウンタがインクリメントす
る。パケット受信期間中に衝突が発生するか又は該パケ
ットの繰返し期間中にフェーズロックエラー（以下に説
明する）が既に発生している場合には、フラッグは不活
性状態に保持される。 （ｃ）フェーズロックエラー（ＰＬＥＲ）パケット受信
期間中にフェーズロックループデコーダがロックを失う
と、フェーズロックエラーが発生される。 受信データストリーム上へのフェーズロックは、該パケ
ットにおいて後に回復される場合もされない場合もあり
、且つデータエラーが発生する場合がある。このフラッ
グは、衝突が発生する場合には不活性状態に保持される
。 （ｄ）非ＳＦＤパケット（ＮＳＦＤ） パケットが受信され、且つフレーム区切り部のスタート
が見付からない場合には、ポートカウンタがインクリメ
ントする。該パケットが衝突を起こしている場合には、
カウント動作は禁止される。 （ｅ）ウインド外衝突（ＯＷＣ） ネットワークスロット時間の外側で衝突が発生する場合
には、ポートに対するウインド外衝突フラッグが活性状
態となる。 （ｆ）送信衝突（ＴＸＣＯＬ） ポートに対する送信衝突フラッグは、送信衝突がリピー
タにより経験されている場合にイネーブルされる。これ
らの条件下で衝突を経験する各ポートは、送信衝突を被
ったといわれる。 （ｇ）受信衝突（ＲＸＣＯＬ） ポートに対する受信衝突フラッグは、ポートがネットワ
ークアクティビティの受信源であり且つ衝突を被ってい
る場合に活性状態となる。その他のネットワークセグメ
ントが衝突を経験していない場合には、その受信用ポー
トに対する受信衝突フラッグがセットされる。 （ｈ）区画化（ＰＡＲＴ） ポートが区画化される場合にポートカウンタがインクリ
メントする。 （ｉ）不良リンク（ＢＤＬＮＫ） ポートが１０ＢＡＳＥ−Ｔ操作のための形態とされ且つ
リンク喪失状態にエンターした場合にポートカウンタが
インクリメントする。 （ｊ）ヒグミパケット受信（ＰＧＰＫ）受信パケットが
７４ビットの長さより短く且つ受信期間中に衝突が発生
しない場合に、ポートカウンタがインクリメントする。 （ｋ）パケット受信（ＲＥＣ） パケットが受信されると、ポートカウンタがインクリメ
ントする。使用されるべきカウンタに対して、所望の統
計が上述したリストから選択されねばならない。このカ
ウンタマスク情報は、適宜のイベントカウントマスクレ
ジスタへ書込まれねばならない。これらのレジスタのう
ちの二つ、即ち上位及び下位イベントカウンタレジスタ
が存在している。これらのレジスタの正確なビットパタ
ーンについて以下に説明する。
【０１４１】例えば、該カウンタがネットワーク衝突を
カウントすべき形態とされ且つ適宜のマスクがセットさ
れると、１個のセグメント上で衝突が発生すると、この
情報がハブ管理サポートロジックによりラッチされる。 該パケットの繰返しの終了において、各ポートそれぞれ
への衝突ステータスがそのポートのカウンタ内にロード
される。この操作は、完全に自律的であり、且つプロセ
サの干渉を必要とすることはない。
カウントすべき形態とされ且つ適宜のマスクがセットさ
れると、１個のセグメント上で衝突が発生すると、この
情報がハブ管理サポートロジックによりラッチされる。 該パケットの繰返しの終了において、各ポートそれぞれ
への衝突ステータスがそのポートのカウンタ内にロード
される。この操作は、完全に自律的であり、且つプロセ
サの干渉を必要とすることはない。
【０１４２】各カウンタは１６ビットの長さであり且つ
直接的にプロセスにより読取ることが可能である。更に
、各カウンタはそのカウントの現在値を表わすためのデ
コード数を有している。３個のデコードが存在している
。即ち、（１）低カウント（００ＦＦ Ｈｅｘの値及
びそれ以下）、（２）高カウント（Ｃ０００ Ｈｅｘ
の値及びそれ以上）、及び（３）フルカウント（ＦＦＦ
Ｆ Ｈｅｘの値）である。各カウンタからのデコード
は、一体的に論理的ＯＲ処理され、且つ／ＥＬＩインタ
ラプトピン用のインタラプト源として使用することが可
能である。更に、これらのビットのステータスは、以下
に詳細に説明するページ選択レジスタＰＳＲを読取るこ
とにより観察することが可能である。これらのスレッシ
ュホールドインタラプトの何れかをイネーブルさせるた
めに、適宜のインタラプトマスクビットが、以下に説明
する管理インタラプト形態レジスタへ書込まれねばなら
ない。イベントマスク用機能に加えて、上位イベントカ
ウント用マスクレジスタ（ＵＥＣＭＲ）は、該カウンタ
の動作を制御する２個のビットを有している。論理１へ
書込まれる場合には、読取りビット「ＲＯＲ」上のリセ
ットが、プロセサ読取りサイクルが実施された後に、該
カウンタをリセットする。この動作が選択されない場合
には、該カウンタをゼロとさせるために、それらは、該
プロセサにより全てがゼロで書込まれるか又は全てゼロ
へロールオーバーすることが許容されねばならない。カ
ウントアップサイクルを禁止することによりフルビット
「ＦＷＦ」がカウンタロールオーバーを防止する場合に
凍結が発生し（選択されたイベントが発生する場合に発
生する）、従って特定のカウンタをＦＦＦＦ ｈｅｘ
に凍結する。
直接的にプロセスにより読取ることが可能である。更に
、各カウンタはそのカウントの現在値を表わすためのデ
コード数を有している。３個のデコードが存在している
。即ち、（１）低カウント（００ＦＦ Ｈｅｘの値及
びそれ以下）、（２）高カウント（Ｃ０００ Ｈｅｘ
の値及びそれ以上）、及び（３）フルカウント（ＦＦＦ
Ｆ Ｈｅｘの値）である。各カウンタからのデコード
は、一体的に論理的ＯＲ処理され、且つ／ＥＬＩインタ
ラプトピン用のインタラプト源として使用することが可
能である。更に、これらのビットのステータスは、以下
に詳細に説明するページ選択レジスタＰＳＲを読取るこ
とにより観察することが可能である。これらのスレッシ
ュホールドインタラプトの何れかをイネーブルさせるた
めに、適宜のインタラプトマスクビットが、以下に説明
する管理インタラプト形態レジスタへ書込まれねばなら
ない。イベントマスク用機能に加えて、上位イベントカ
ウント用マスクレジスタ（ＵＥＣＭＲ）は、該カウンタ
の動作を制御する２個のビットを有している。論理１へ
書込まれる場合には、読取りビット「ＲＯＲ」上のリセ
ットが、プロセサ読取りサイクルが実施された後に、該
カウンタをリセットする。この動作が選択されない場合
には、該カウンタをゼロとさせるために、それらは、該
プロセサにより全てがゼロで書込まれるか又は全てゼロ
へロールオーバーすることが許容されねばならない。カ
ウントアップサイクルを禁止することによりフルビット
「ＦＷＦ」がカウンタロールオーバーを防止する場合に
凍結が発生し（選択されたイベントが発生する場合に発
生する）、従って特定のカウンタをＦＦＦＦ ｈｅｘ
に凍結する。
【０１４３】ポートイベントカウンタも、カウンタデク
リメント（／ＣＤＥＣ）１０によって制御することが可
能である。その名称が示す如く、このピン上の論理低は
、単一の値により全てのカウンタをデクリメントする。 カウンタデクリメントピン上のパルスは、内部的に同期
され且つ何れかの「アップカウント」活動と対立するこ
とがないように計画される。アップカウントとダウンカ
ウントとが同時的に発生すると、アップカウントが完了
するまでダウンカウントが遅延される。このアップ及び
ダウンカウント能力の組合わせは、ＲＩＣの内部カウン
タが、単純なローリング平均を与えるか又はより大きな
外部カウンタの延長として使用することを可能としてい
る。
リメント（／ＣＤＥＣ）１０によって制御することが可
能である。その名称が示す如く、このピン上の論理低は
、単一の値により全てのカウンタをデクリメントする。 カウンタデクリメントピン上のパルスは、内部的に同期
され且つ何れかの「アップカウント」活動と対立するこ
とがないように計画される。アップカウントとダウンカ
ウントとが同時的に発生すると、アップカウントが完了
するまでダウンカウントが遅延される。このアップ及び
ダウンカウント能力の組合わせは、ＲＩＣの内部カウン
タが、単純なローリング平均を与えるか又はより大きな
外部カウンタの延長として使用することを可能としてい
る。
【０１４４】ＦＷＦオプションがイネーブルされると、
ＦＦＦＦ ｈｅｘに到達したレジスタに対してカウン
トダウン動作をディスエーブルさせ、従って凍結状態と
させる。従って、ＦＷＦがセットされ且つ／ＣＤＥＣが
レート表示を与えるために使用されている場合には、凍
結されたカウンタは、境界を超えたレートが検知された
こと、即ち速すぎるインクリメント又は遅すぎるインク
リメントであることを表示する。低カウント及び高カウ
ントデコードがインタラプト源又はポーリングサイクル
において使用される場合には、レート（速度）の変位方
向を決定することが可能である。
ＦＦＦＦ ｈｅｘに到達したレジスタに対してカウン
トダウン動作をディスエーブルさせ、従って凍結状態と
させる。従って、ＦＷＦがセットされ且つ／ＣＤＥＣが
レート表示を与えるために使用されている場合には、凍
結されたカウンタは、境界を超えたレートが検知された
こと、即ち速すぎるインクリメント又は遅すぎるインク
リメントであることを表示する。低カウント及び高カウ
ントデコードがインタラプト源又はポーリングサイクル
において使用される場合には、レート（速度）の変位方
向を決定することが可能である。
【０１４５】ＲＩＣの外部データバスは８ビット幅であ
る。イベントカウンタは１６ビット幅であるので、二つ
のプロセサ読取りサイクルがカウンタ値を発生するため
に必要とされる。読取り値が正しいものであることを確
保し、且つプロセサアクセスを有する同時的なイベント
カウントを可能とするために、一時的な保持用レジスタ
が使用される。カウンタの下位又は上位バイトの何れか
への読取りサイクルは、両方のバイトを保持用レジスタ
内へラッチさせる。従って、該カウンタの他方のバイト
が得られる場合には、実際のカウンタレジスタではなく
保持用レジスタがアクセスされる。このことは、上位及
び下位のバイトが、同一の時刻において、即ちそのカウ
ンタへの最初の読取りサイクルが発生した時にサンプル
された値を有することを確保している。
る。イベントカウンタは１６ビット幅であるので、二つ
のプロセサ読取りサイクルがカウンタ値を発生するため
に必要とされる。読取り値が正しいものであることを確
保し、且つプロセサアクセスを有する同時的なイベント
カウントを可能とするために、一時的な保持用レジスタ
が使用される。カウンタの下位又は上位バイトの何れか
への読取りサイクルは、両方のバイトを保持用レジスタ
内へラッチさせる。従って、該カウンタの他方のバイト
が得られる場合には、実際のカウンタレジスタではなく
保持用レジスタがアクセスされる。このことは、上位及
び下位のバイトが、同一の時刻において、即ちそのカウ
ンタへの最初の読取りサイクルが発生した時にサンプル
された値を有することを確保している。
【０１４６】上位又は下位バイトが最初に読取られるか
否かに関する制限は存在しない。しかしながら、「同一
時刻の値」が得られることを確保するために、最初に上
位の次いで下位のバイト（又はその逆）の読取りが、カ
ウンタアレイの連続的な読取りとして実施されるべきで
ある。その他の非カウンタレジスタは、これらの読取り
サイクルの間において読取ることが可能であり、且つ書
込みサイクルを実施することも可能である。別のカウン
タが読取られるか、又はオリジナルカウンタの同一のバ
イトが読取られる場合には、保持用レジスタがカウンタ
アレイからアップデートされ且つ読取られなかったバイ
トが喪失される。
否かに関する制限は存在しない。しかしながら、「同一
時刻の値」が得られることを確保するために、最初に上
位の次いで下位のバイト（又はその逆）の読取りが、カ
ウンタアレイの連続的な読取りとして実施されるべきで
ある。その他の非カウンタレジスタは、これらの読取り
サイクルの間において読取ることが可能であり、且つ書
込みサイクルを実施することも可能である。別のカウン
タが読取られるか、又はオリジナルカウンタの同一のバ
イトが読取られる場合には、保持用レジスタがカウンタ
アレイからアップデートされ且つ読取られなかったバイ
トが喪失される。
【０１４７】読取りオプション上のリセットが使用され
る場合には、保持用レジスタへの転送が実施された後に
該カウンタがリセットされる。プロセサ読取り及び書込
みサイクルは、それらがカウントアップ又はカウントダ
ウン動作と対立することがないような態様で計画される
。即ち、プロセサ読取りの場合には、カウント値は、そ
れが保持用レジスタ内へロードされる場合に安定である
。プロセサ書込みの場合には、新たに書込まれた値は安
定であり、従って、それは、任意の爾後のカウント動作
によりインクリメント又はデクリメントさせることが可
能である。／ＭＬＯＡＤピンが低（パワーオンリセット
）である期間中、全てのカウンタは０へリセットされ且
つ全てのカウンタマスクは強制的にディスエーブル状態
とされる。ポートイベントカウンタのアドレス位置に関
する詳細については以下に説明する。
る場合には、保持用レジスタへの転送が実施された後に
該カウンタがリセットされる。プロセサ読取り及び書込
みサイクルは、それらがカウントアップ又はカウントダ
ウン動作と対立することがないような態様で計画される
。即ち、プロセサ読取りの場合には、カウント値は、そ
れが保持用レジスタ内へロードされる場合に安定である
。プロセサ書込みの場合には、新たに書込まれた値は安
定であり、従って、それは、任意の爾後のカウント動作
によりインクリメント又はデクリメントさせることが可
能である。／ＭＬＯＡＤピンが低（パワーオンリセット
）である期間中、全てのカウンタは０へリセットされ且
つ全てのカウンタマスクは強制的にディスエーブル状態
とされる。ポートイベントカウンタのアドレス位置に関
する詳細については以下に説明する。
【０１４８】（２）イベント記録機能
上述した如く、各リピータポートは、それ自身のイベン
ト記録用レジスタを有している。これは８ビットステー
タスレジスタである。各ビットは、特定のイベントの発
生をロギング即ち記録するために専用のものとされてい
る。これらのイベントのロギング即ち記録動作は、イベ
ント記録用マスクレジスタにより制御される。イベント
が記録されるためには、特定の対応するマスクビットが
送られねばならない。イベントカウンタに対して使用さ
れる方法と類似して、記録されたイベントは、フレーム
の繰返し期間中にラッチされ、次いでフレームの送信終
了時に記録用レジスタ内へ自動的にロードされる。マス
クされていないイベントの一つが発生すると、特定のポ
ートレジスタビットがセットされる。そのステータスは
ユーザに対して見ることが可能である。全てのポートに
対する全ての登録したビットが一緒に論理的にＯＲ処理
されて、Ｆｌａｇ Ｆｏｕｎｄ（フラッグ発見）「Ｆ
Ｆ」信号を与える。このインジケータは、ページ選択レ
ジスタを読取ることにより見付けることが可能である。 更に、管理及びインタラプト形態レジスタ内において適
宜のマスクビットがイネーブルされる場合にインタラプ
トが発生される場合がある。
ト記録用レジスタを有している。これは８ビットステー
タスレジスタである。各ビットは、特定のイベントの発
生をロギング即ち記録するために専用のものとされてい
る。これらのイベントのロギング即ち記録動作は、イベ
ント記録用マスクレジスタにより制御される。イベント
が記録されるためには、特定の対応するマスクビットが
送られねばならない。イベントカウンタに対して使用さ
れる方法と類似して、記録されたイベントは、フレーム
の繰返し期間中にラッチされ、次いでフレームの送信終
了時に記録用レジスタ内へ自動的にロードされる。マス
クされていないイベントの一つが発生すると、特定のポ
ートレジスタビットがセットされる。そのステータスは
ユーザに対して見ることが可能である。全てのポートに
対する全ての登録したビットが一緒に論理的にＯＲ処理
されて、Ｆｌａｇ Ｆｏｕｎｄ（フラッグ発見）「Ｆ
Ｆ」信号を与える。このインジケータは、ページ選択レ
ジスタを読取ることにより見付けることが可能である。 更に、管理及びインタラプト形態レジスタ内において適
宜のマスクビットがイネーブルされる場合にインタラプ
トが発生される場合がある。
【０１４９】イベント記録レジスタへのプロセサ読取り
サイクルは、そのレジスタ内にセットされているビット
の何れかをリセットする。読取り動作は、読取りサイク
ル期間中にデータを変化させることがないことを補償す
るように計画されている。プロセサ読取りの直ぐ後に続
くインターバルビットセット用イベントは成功する。以
下のイベントを記録することが可能である。 （ａ）ジャバー保護（ＪＡＢ） 関連するポートからの受信パケットの長さがリピータス
テートマシンをしてジャバー保護状態へエンターさせる
場合に、このフラッグが活性状態となる。 （ｂ）弾性バッファエラー（ＥＬＢＥＲ）フレーム受信
期間中に弾性バッファアンダーフロー又はオーバーフロ
ーが発生する場合にこの条件が発生する。 該フラッグは、パケット受信期間中に衝突が発生するか
又はパケットの繰返し期間中にフェーズロックエラーが
既に発生している場合に、不活性状態に保持される。 （ｃ）フェーズロックエラー（ＰＬＥＲ）フェーズロッ
クループデコーダがパケット受信期間中にロックを失う
場合に、フェーズロックエラーが発生する。受信データ
ストリーム上へのフェーズロックは、該フレームにおい
て後に回復される場合もされない場合もあり、且つデー
タエラーが発生する場合がある。このフラッグは、衝突
が発生する場合に、不活性状態に保持される。 （ｄ）非ＳＦＤパケット（ＮＳＦＤ） パケットが受信され且つスタータフレーム区切り部が見
付からない場合に、該フラッグは活性状態となる。該フ
ラッグは、パケット繰返し期間中に衝突が発生すると、
不活性状態に保持される。 （ｅ）ウインド外衝突（ＯＷＣ） ネットワークスロット時間の外側で衝突が発生する場合
に、ポートに対するウインド外衝突フラッグが活性状態
となる。 （ｆ）区画化（ＰＡＲＴ） このフラッグは、ポートが区画化される場合に活性状態
となる。 （ｇ）不良リンク（ＢＤＬＮＫ） １０ＢＡＳＥ−Ｔ操作のための形態とされているポート
がリンク喪失状態へエンターする場合にこのフラッグが
活性状態となる。 （ｈ）ピグミパケット受信（ＰＧＰＫ）受信パケットが
７４ビット長さより短く且つ受信期間中に衝突が発生し
ない場合に、このフラッグが活性状態となる。 （３）管理インターフェース操作 ハブ管理インターフェースは、ハブ管理ステータスパケ
ットを形成するために、リピータステータス情報をパケ
ット情報と結合するためのメカニズムを与えている。該
インターフェースは、キャリアセンス、受信クロック及
び受信データから構成されている直列バスであり、ナシ
ョナルセミコンダクタコーポレーションのＤＰ８３９３
２ＳＯＮＩＣネットワークコントローラへバックプレー
ンバスを介して１個又は複数個のＲＩＣへ接続すべく構
成されている。このＳＯＮＩＣネットワークコントロー
ラ及びＲＩＣ１０は、ネットワーク統計収集のための強
力な組織を形成している。
サイクルは、そのレジスタ内にセットされているビット
の何れかをリセットする。読取り動作は、読取りサイク
ル期間中にデータを変化させることがないことを補償す
るように計画されている。プロセサ読取りの直ぐ後に続
くインターバルビットセット用イベントは成功する。以
下のイベントを記録することが可能である。 （ａ）ジャバー保護（ＪＡＢ） 関連するポートからの受信パケットの長さがリピータス
テートマシンをしてジャバー保護状態へエンターさせる
場合に、このフラッグが活性状態となる。 （ｂ）弾性バッファエラー（ＥＬＢＥＲ）フレーム受信
期間中に弾性バッファアンダーフロー又はオーバーフロ
ーが発生する場合にこの条件が発生する。 該フラッグは、パケット受信期間中に衝突が発生するか
又はパケットの繰返し期間中にフェーズロックエラーが
既に発生している場合に、不活性状態に保持される。 （ｃ）フェーズロックエラー（ＰＬＥＲ）フェーズロッ
クループデコーダがパケット受信期間中にロックを失う
場合に、フェーズロックエラーが発生する。受信データ
ストリーム上へのフェーズロックは、該フレームにおい
て後に回復される場合もされない場合もあり、且つデー
タエラーが発生する場合がある。このフラッグは、衝突
が発生する場合に、不活性状態に保持される。 （ｄ）非ＳＦＤパケット（ＮＳＦＤ） パケットが受信され且つスタータフレーム区切り部が見
付からない場合に、該フラッグは活性状態となる。該フ
ラッグは、パケット繰返し期間中に衝突が発生すると、
不活性状態に保持される。 （ｅ）ウインド外衝突（ＯＷＣ） ネットワークスロット時間の外側で衝突が発生する場合
に、ポートに対するウインド外衝突フラッグが活性状態
となる。 （ｆ）区画化（ＰＡＲＴ） このフラッグは、ポートが区画化される場合に活性状態
となる。 （ｇ）不良リンク（ＢＤＬＮＫ） １０ＢＡＳＥ−Ｔ操作のための形態とされているポート
がリンク喪失状態へエンターする場合にこのフラッグが
活性状態となる。 （ｈ）ピグミパケット受信（ＰＧＰＫ）受信パケットが
７４ビット長さより短く且つ受信期間中に衝突が発生し
ない場合に、このフラッグが活性状態となる。 （３）管理インターフェース操作 ハブ管理インターフェースは、ハブ管理ステータスパケ
ットを形成するために、リピータステータス情報をパケ
ット情報と結合するためのメカニズムを与えている。該
インターフェースは、キャリアセンス、受信クロック及
び受信データから構成されている直列バスであり、ナシ
ョナルセミコンダクタコーポレーションのＤＰ８３９３
２ＳＯＮＩＣネットワークコントローラへバックプレー
ンバスを介して１個又は複数個のＲＩＣへ接続すべく構
成されている。このＳＯＮＩＣネットワークコントロー
ラ及びＲＩＣ１０は、ネットワーク統計収集のための強
力な組織を形成している。
【０１５０】該インターフェースは４個のピンを有して
いる。即ち、（１）ＭＲＸＣ、即ち管理受信クロック（
１０ＭＨｚがクロック出力端へエンターする）、（２）
／ＭＣＲＳ、即ち管理キャリアセンス（入力／出力が有
効データストリームを表わす）、（３）ＭＲＸＤ、即ち
管理受信データ（ＭＲＸＣに対して同期するＮＲＺデー
タ出力）及び（４）／ＰＣＯＭＰ、即ちパケット圧縮（
パケットのデータフィールドを切取るための入力）であ
る。
いる。即ち、（１）ＭＲＸＣ、即ち管理受信クロック（
１０ＭＨｚがクロック出力端へエンターする）、（２）
／ＭＣＲＳ、即ち管理キャリアセンス（入力／出力が有
効データストリームを表わす）、（３）ＭＲＸＤ、即ち
管理受信データ（ＭＲＸＣに対して同期するＮＲＺデー
タ出力）及び（４）／ＰＣＯＭＰ、即ちパケット圧縮（
パケットのデータフィールドを切取るための入力）であ
る。
【０１５１】最初の３個の信号は、イーサーネットコン
トローラとフェーズロックループデコーダ（特に、ＤＰ
８３９３２ＳＯＮＩＣネットワークコントローラ及びナ
ショナルセミコンダクタコーポレーションのＤＰ８３９
１０ＳＮＩ）との間のインターフェースを模倣している
。これらの信号は、該フレームを受信するＲＩＣ１０に
より駆動される。ＭＲＸＣ及びＭＲＸＤは、ＳＯＮＩＣ
ネットワークコントローラと適合性のあるＮＲＺ直列デ
ータストリームを構成する。／ＰＣＯＭＰ信号は、プロ
セサボード上のロジックにより、又はＳＯＮＩＣコント
ローラにより直接的に駆動される。ＭＸＲＤを介して転
送される実際のデータストリームは、ＩＲＤのＲＩＣ間
バス１８を介して転送されるデータから派生される。 これら二つのデータストリームは、二つの重要な特性に
おいて異なっている。第一に、フレーム繰返しの終了時
において、ハブ管理ステータスフィールドがデータスト
リームへ取り付けられる。このステータスフィールドは
７バイトから構成されており、以下の表ＶＩに示してあ
り、図２２に対応している。
トローラとフェーズロックループデコーダ（特に、ＤＰ
８３９３２ＳＯＮＩＣネットワークコントローラ及びナ
ショナルセミコンダクタコーポレーションのＤＰ８３９
１０ＳＮＩ）との間のインターフェースを模倣している
。これらの信号は、該フレームを受信するＲＩＣ１０に
より駆動される。ＭＲＸＣ及びＭＲＸＤは、ＳＯＮＩＣ
ネットワークコントローラと適合性のあるＮＲＺ直列デ
ータストリームを構成する。／ＰＣＯＭＰ信号は、プロ
セサボード上のロジックにより、又はＳＯＮＩＣコント
ローラにより直接的に駆動される。ＭＸＲＤを介して転
送される実際のデータストリームは、ＩＲＤのＲＩＣ間
バス１８を介して転送されるデータから派生される。 これら二つのデータストリームは、二つの重要な特性に
おいて異なっている。第一に、フレーム繰返しの終了時
において、ハブ管理ステータスフィールドがデータスト
リームへ取り付けられる。このステータスフィールドは
７バイトから構成されており、以下の表ＶＩに示してあ
り、図２２に対応している。
【０１５２】
情報フィールドは、以下に説明する多数のフレーム
ステータスレジスタから得られる。ＩＥＥＥ８０２．３
プロトコルと合致して、１バイトの最小桁ビットが最初
に送信される。第二に、リピートされる即ち繰返される
パケットのデータフィールドが管理バスを介して転送さ
れる間に、ＭＲＸＣピン上の受信クロック信号が禁止さ
れる場合がある。この操作は、パケット圧縮ピン／ＰＣ
ＯＭＰの制御下で行なわれる。該パケットの繰返し期間
中に／ＰＣＯＭＰがアサートされると、該管理バスを介
して転送されるバイト数（ＳＦＤの後）がフレーム圧縮
デコードレジスタ内に表示される数と等しくなると、Ｍ
ＲＸＣ信号が禁止される。このレジスタは、フレームの
繰返しにおける早い時期に発生される場合のある／ＰＣ
ＯＭＰ信号の効果を、所望の時期まで遅延させる手段を
与えている。パケット圧縮は、パケットが受信され且つ
ハブ管理ソフトウエアにより処理されるべく待機してい
る場合にパケットをバッファするのに必要とされるメモ
リの量を減少させるために使用することが可能である。 この種類の適用においては、パケット圧縮論理の一部を
形成するアドレスデコーダが、アドレスフィールドが管
理バスを介して受信される場合に、該アドレスフィール
ドをモニタする。宛て先アドレスがそのハブ内部の管理
ノードのアドレスでない場合には、パケット圧縮を使用
することが可能である。この様に、ハブ管理検査に対し
て意味のあるパケットの部分のみ、即ちアドレスフィー
ルド＋管理ステータスフィールドが、ＳＯＮＩＣネット
ワークコントローラへ転送され且つメモリ内にバッファ
される。尚、ＳＯＮＩＣコントローラは、パケット圧縮
ロジックを内部的に実施する。
ステータスレジスタから得られる。ＩＥＥＥ８０２．３
プロトコルと合致して、１バイトの最小桁ビットが最初
に送信される。第二に、リピートされる即ち繰返される
パケットのデータフィールドが管理バスを介して転送さ
れる間に、ＭＲＸＣピン上の受信クロック信号が禁止さ
れる場合がある。この操作は、パケット圧縮ピン／ＰＣ
ＯＭＰの制御下で行なわれる。該パケットの繰返し期間
中に／ＰＣＯＭＰがアサートされると、該管理バスを介
して転送されるバイト数（ＳＦＤの後）がフレーム圧縮
デコードレジスタ内に表示される数と等しくなると、Ｍ
ＲＸＣ信号が禁止される。このレジスタは、フレームの
繰返しにおける早い時期に発生される場合のある／ＰＣ
ＯＭＰ信号の効果を、所望の時期まで遅延させる手段を
与えている。パケット圧縮は、パケットが受信され且つ
ハブ管理ソフトウエアにより処理されるべく待機してい
る場合にパケットをバッファするのに必要とされるメモ
リの量を減少させるために使用することが可能である。 この種類の適用においては、パケット圧縮論理の一部を
形成するアドレスデコーダが、アドレスフィールドが管
理バスを介して受信される場合に、該アドレスフィール
ドをモニタする。宛て先アドレスがそのハブ内部の管理
ノードのアドレスでない場合には、パケット圧縮を使用
することが可能である。この様に、ハブ管理検査に対し
て意味のあるパケットの部分のみ、即ちアドレスフィー
ルド＋管理ステータスフィールドが、ＳＯＮＩＣネット
ワークコントローラへ転送され且つメモリ内にバッファ
される。尚、ＳＯＮＩＣコントローラは、パケット圧縮
ロジックを内部的に実施する。
【０１５３】／ＰＣＯＭＰがアサートされる前か又は所
要数のバイトが転送される前にリピートされたパケット
が終了すると、ハブ管理ステータスフィールドが直接的
にバイト境界において受信データへ取り付けられる。そ
のリピートされたパケットがデコードレジスタが必要と
するものよりも著しく長い値である場合であって且つ／
ＰＣＯＭＰがアサートされる場合には、該ステータスフ
ィールドは、パケット繰返しの終了まで遅延される。こ
の遅延期間中、ＭＲＸＣクロックが禁止されるが、／Ｍ
ＣＲＳ信号はアサート即ち活性された状態のままである
。
要数のバイトが転送される前にリピートされたパケット
が終了すると、ハブ管理ステータスフィールドが直接的
にバイト境界において受信データへ取り付けられる。そ
のリピートされたパケットがデコードレジスタが必要と
するものよりも著しく長い値である場合であって且つ／
ＰＣＯＭＰがアサートされる場合には、該ステータスフ
ィールドは、パケット繰返しの終了まで遅延される。こ
の遅延期間中、ＭＲＸＣクロックが禁止されるが、／Ｍ
ＣＲＳ信号はアサート即ち活性された状態のままである
。
【０１５４】／ＰＣＯＭＰがパケットにおいて遅くアサ
ートされると、即ちパケット圧縮レジスタにより定義さ
れるバイト数の後にアサートされると、パケット圧縮が
発生することはない。該管理インターフェースは、ＳＯ
ＮＩＣネットワークコントローラ及びその関連するパケ
ットメモリのアクセス時間のタイミング考慮事項を充足
するために微同調させることが可能である。この微調節
は二つの態様で実施することが可能である。
ートされると、即ちパケット圧縮レジスタにより定義さ
れるバイト数の後にアサートされると、パケット圧縮が
発生することはない。該管理インターフェースは、ＳＯ
ＮＩＣネットワークコントローラ及びその関連するパケ
ットメモリのアクセス時間のタイミング考慮事項を充足
するために微同調させることが可能である。この微調節
は二つの態様で実施することが可能である。
【０１５５】第一に、管理インターフェースの動作のデ
フォルトモードは、フレーム区切り部のスタートを有す
るバスを介してパケットを転送するのみである。従って
、プリアンブル／ジャムのみであり且つ何ら発信元又は
宛て先アドレス情報を担持することのない「パケット」
は禁止される。このフィルタ処理は、後により詳細に説
明する如く、論理０を管理インターフェース形態に書込
むか又は「ＭＩＦＣＯＮ」ビットを管理及びインタラプ
ト形態レジスタ内へ書込むことによりディスエーブルさ
せることが可能である。
フォルトモードは、フレーム区切り部のスタートを有す
るバスを介してパケットを転送するのみである。従って
、プリアンブル／ジャムのみであり且つ何ら発信元又は
宛て先アドレス情報を担持することのない「パケット」
は禁止される。このフィルタ処理は、後により詳細に説
明する如く、論理０を管理インターフェース形態に書込
むか又は「ＭＩＦＣＯＮ」ビットを管理及びインタラプ
ト形態レジスタ内へ書込むことによりディスエーブルさ
せることが可能である。
【０１５６】第二に、管理バスは、最大ネットワーク利
用の状態を受け付けるために構成されている（例えば、
衝突により発生されるフラグメント即ち断片が発生する
場合、これらの衝突フラグメントはＩＥＥＥ８０２．３
ＩＦＧ仕様に違反する場合がある）。ＳＯＮＩＣネット
ワークコントローラにより必要とされるＩＦＧは、受信
ＦＩＦＯ内の空間を解放するため且つパケット処理の終
了を実施するため（該メモリ内の書込みステータス情報
）にかかる時間の関数である。これらの機能は、主に、
メモリ操作であり、従って、本システムのメモリアクセ
ス時間におけるバス待ち時間に依存する。このメモリの
速度を選択する上での自由裁量を可能とするために、Ｒ
ＩＣ１０は、潜在的なＦＩＦＯオーバーフローからＳＯ
ＮＩＣネットワークコントローラを保護すべく形態とす
ることが可能である。このことは、フレーム間ギャップ
スレッシュホールド選択レジスタを使用することにより
実施される。
用の状態を受け付けるために構成されている（例えば、
衝突により発生されるフラグメント即ち断片が発生する
場合、これらの衝突フラグメントはＩＥＥＥ８０２．３
ＩＦＧ仕様に違反する場合がある）。ＳＯＮＩＣネット
ワークコントローラにより必要とされるＩＦＧは、受信
ＦＩＦＯ内の空間を解放するため且つパケット処理の終
了を実施するため（該メモリ内の書込みステータス情報
）にかかる時間の関数である。これらの機能は、主に、
メモリ操作であり、従って、本システムのメモリアクセ
ス時間におけるバス待ち時間に依存する。このメモリの
速度を選択する上での自由裁量を可能とするために、Ｒ
ＩＣ１０は、潜在的なＦＩＦＯオーバーフローからＳＯ
ＮＩＣネットワークコントローラを保護すべく形態とす
ることが可能である。このことは、フレーム間ギャップ
スレッシュホールド選択レジスタを使用することにより
実施される。
【０１５７】このレジスタ内に保持される値＋１が、ネ
ットワークビット時間において、管理バス上のパケット
間の最小許容ギャップを定義する。ギャップがこの数字
よりも小さい場合には、／ＭＣＲＳがアサートされるが
、ＭＲＸＣクロックは禁止される。従って、データ転送
が行なわれることはない。従って、システム設計者は、
それらが非常に小さなＲＦＧと共に発生するか又はサブ
セットをモニタするために発生する場合であっても、全
てのパケットに関しての統計を収集するか否かの決定を
行なうことが可能である。
ットワークビット時間において、管理バス上のパケット
間の最小許容ギャップを定義する。ギャップがこの数字
よりも小さい場合には、／ＭＣＲＳがアサートされるが
、ＭＲＸＣクロックは禁止される。従って、データ転送
が行なわれることはない。従って、システム設計者は、
それらが非常に小さなＲＦＧと共に発生するか又はサブ
セットをモニタするために発生する場合であっても、全
てのパケットに関しての統計を収集するか否かの決定を
行なうことが可能である。
【０１５８】表ＶＩに示したステータスフィールドは、
図２４乃至２６に示した３個のパケットステータスレジ
スタＰＳＲ内に保持される以下の六つの異なったタイプ
の情報を供給するものとして考えることにより解析する
ことが可能な情報を有している。
図２４乃至２６に示した３個のパケットステータスレジ
スタＰＳＲ内に保持される以下の六つの異なったタイプ
の情報を供給するものとして考えることにより解析する
ことが可能な情報を有している。
【０１５９】（１）ＲＩＣ１０及びポートアドレスフィ
ールド［ＰＳＲ（０）及び（１）］は、同一の管理バス
を共用する潜在的に最大の８３２個のポートからパケッ
トを受信するリピータポートを個別的に識別することが
可能である（各々が１３個のポートを有する６４個のＩ
Ｃ）。従って、その他全てのステータスフィールドは、
関連するポートに対して正確に関連付けることが可能で
ある。
ールド［ＰＳＲ（０）及び（１）］は、同一の管理バス
を共用する潜在的に最大の８３２個のポートからパケッ
トを受信するリピータポートを個別的に識別することが
可能である（各々が１３個のポートを有する６４個のＩ
Ｃ）。従って、その他全てのステータスフィールドは、
関連するポートに対して正確に関連付けることが可能で
ある。
【０１６０】（２）ＲＩＣ１０がイベントカウンタ又は
記録用ラッチに対して発生するステータスフラッグは各
パケットと共に供給される［ＰＳＲ（２）］。更に、ク
リーンな受信ＳＬＮステータスが供給されて、そのフレ
ーム内のアドレスフィールドの信頼性の決定を行なうこ
とを可能とする。ＣＬＮステータスビット［ＰＳＲ（１
）］は、アドレスフィールドの繰返し期間中に衝突を経
験することがない場合にセットされる。
記録用ラッチに対して発生するステータスフラッグは各
パケットと共に供給される［ＰＳＲ（２）］。更に、ク
リーンな受信ＳＬＮステータスが供給されて、そのフレ
ーム内のアドレスフィールドの信頼性の決定を行なうこ
とを可能とする。ＣＬＮステータスビット［ＰＳＲ（１
）］は、アドレスフィールドの繰返し期間中に衝突を経
験することがない場合にセットされる。
【０１６１】（３）ＲＩＣ１０は、パケット繰返しのス
タートと相対的に、発生する場合に、衝突が何時発生し
たか［ＰＳＲ（３）］を表わすための内部タイマを有し
ている。このパケットの繰返しと先行するものとの間の
ネットワーク上でＩＦＧの何個のビット回数が見られた
かを表わすタイマも有している。これは［ＰＳＲ（６）
］により与えられる。
タートと相対的に、発生する場合に、衝突が何時発生し
たか［ＰＳＲ（３）］を表わすための内部タイマを有し
ている。このパケットの繰返しと先行するものとの間の
ネットワーク上でＩＦＧの何個のビット回数が見られた
かを表わすタイマも有している。これは［ＰＳＲ（６）
］により与えられる。
【０１６２】（４）パケット圧縮が使用される場合には
、ＳＯＮＩＣネットワークコントローラのパケット記述
子内に含まれる受信バイトカウントが、パケット内のバ
イト数ではなく管理バスを介して転送されるバイト数を
表わす。そのために、パケットを受信するＲＩＣ１０が
受信したバイト数をカウントし且つそれを管理バスを介
して転送する［ＰＳＲ（４）（５）］。
、ＳＯＮＩＣネットワークコントローラのパケット記述
子内に含まれる受信バイトカウントが、パケット内のバ
イト数ではなく管理バスを介して転送されるバイト数を
表わす。そのために、パケットを受信するＲＩＣ１０が
受信したバイト数をカウントし且つそれを管理バスを介
して転送する［ＰＳＲ（４）（５）］。
【０１６３】（５）データパケットへステータスフィー
ルドを取り付けることは、明らかに、循環冗長性チェッ
ク（ＣＲＣ）エラーがＳＯＮＩＣネットワークコントロ
ーラによりフラッグされることとなる。そのために、Ｒ
ＩＣ１０はリピートされるデータストリームをモニタし
てＣＲＣ及びＦＡＥエラーをチェックする。ＦＡＥエラ
ーの場合には、ＲＩＣ１０が、付加的なダミーデータビ
ットを与え、従ってステータスフィールドは常にバイト
整合されている。
ルドを取り付けることは、明らかに、循環冗長性チェッ
ク（ＣＲＣ）エラーがＳＯＮＩＣネットワークコントロ
ーラによりフラッグされることとなる。そのために、Ｒ
ＩＣ１０はリピートされるデータストリームをモニタし
てＣＲＣ及びＦＡＥエラーをチェックする。ＦＡＥエラ
ーの場合には、ＲＩＣ１０が、付加的なダミーデータビ
ットを与え、従ってステータスフィールドは常にバイト
整合されている。
【０１６４】（６）管理インターフェースの実効性に関
する最終的なチェックとして、ＲＩＣ１０がバス特定ス
テータスビットをＳＯＮＩＣネットワークコントローラ
へ転送する。このフラッグパケット圧縮完了ＰＣＯＭＰ
Ｄ［ＰＳＲ（０）］は、ハブ管理ソフトウエアによりモ
ニタされて、パケット圧縮操作がイネーブルされたか否
かをチェックする。
する最終的なチェックとして、ＲＩＣ１０がバス特定ス
テータスビットをＳＯＮＩＣネットワークコントローラ
へ転送する。このフラッグパケット圧縮完了ＰＣＯＭＰ
Ｄ［ＰＳＲ（０）］は、ハブ管理ソフトウエアによりモ
ニタされて、パケット圧縮操作がイネーブルされたか否
かをチェックする。
【０１６５】図２３は、管理バスを介して転送されるパ
ケットの例を示している。図２３の最初のセクション（
左側から右側へ移動して）は、短いプリアンブル及びＳ
ＦＤパターンを示している。２番目のセクションは、パ
ケットのアドレス及びデータフィールドのスタートを有
する。この時間期間中、ＳＯＮＩＣコントローラは、パ
ケット圧縮がこのパケットにおいて使用されるべきか否
かを決定する。／ＰＣＯＭＰ信号がアサート即ち活性化
され、且つ送信されたバイト数がデコードレジスタ内に
定義されている値と等しい場合に、パケット転送が停止
する。従って、ＭＲＸＣ信号は、パケットのデータ及び
ＣＲＣフィールドの残部に対してアイドルとなる。最後
の領域は、ＲＩＣの７バイトのパケットステータスの転
送を示している。
ケットの例を示している。図２３の最初のセクション（
左側から右側へ移動して）は、短いプリアンブル及びＳ
ＦＤパターンを示している。２番目のセクションは、パ
ケットのアドレス及びデータフィールドのスタートを有
する。この時間期間中、ＳＯＮＩＣコントローラは、パ
ケット圧縮がこのパケットにおいて使用されるべきか否
かを決定する。／ＰＣＯＭＰ信号がアサート即ち活性化
され、且つ送信されたバイト数がデコードレジスタ内に
定義されている値と等しい場合に、パケット転送が停止
する。従って、ＭＲＸＣ信号は、パケットのデータ及び
ＣＲＣフィールドの残部に対してアイドルとなる。最後
の領域は、ＲＩＣの７バイトのパケットステータスの転
送を示している。
【０１６６】その他のレジスタは、衝突時間レジスタ［
ＰＳＲ（３）］の残部、リピートバイトカウントレジス
タ［ＰＳＲ（４），（５）］及びフレーム間ギャップカ
ウンタアイドルレジスタ［ＰＳＲ（６）］を有している
。衝突タイマは、パケットの繰返しスタートとパケット
の最初の衝突の検知との間の時間をビット時間でカウン
トする。衝突カウンタは、パケットがリピートされる場
合にインクリメントし且つ衝突が発生すると凍結する。 カウンタ内の値は、［ＰＳＲ（１）］内の衝突ビットＣ
ＯＬがセットされる場合にのみ有効である。
ＰＳＲ（３）］の残部、リピートバイトカウントレジス
タ［ＰＳＲ（４），（５）］及びフレーム間ギャップカ
ウンタアイドルレジスタ［ＰＳＲ（６）］を有している
。衝突タイマは、パケットの繰返しスタートとパケット
の最初の衝突の検知との間の時間をビット時間でカウン
トする。衝突カウンタは、パケットがリピートされる場
合にインクリメントし且つ衝突が発生すると凍結する。 カウンタ内の値は、［ＰＳＲ（１）］内の衝突ビットＣ
ＯＬがセットされる場合にのみ有効である。
【０１６７】リピートバイトカウンタは二つの機能を実
施することが可能な１６ビットカウンタである。送信パ
ケットがＳＦＤを有する場合には、バイトカウンタは、
ＳＦＤフィールドの後に、受信バイト数を発生する。一
方、ＳＦＤがリピートされない場合には、該カウンタは
、プリアンブルフィールドの開始時においてスタートす
るバイトでカウントされるパケットの長さを反映する。 後者の機能を実施する場合には、該カウンタは８ビット
へ短縮される。従って、最大カウント値は２５５バイト
である。カウント動作モードは［ＰＳＲ（２）］におけ
るＮＳＦＤビットにより表示される。受信パケットが純
粋に非ＳＦＤフレームであったか否かをチェックするた
めに、ＣＯＬビットのステータスがチェックされるべき
である。衝突期間中、ＳＦＤフィールドは喪失されるか
又は形成される場合があり、且つ管理ソフトウエアはこ
の種類の挙動に対し敏感であるべきである。
施することが可能な１６ビットカウンタである。送信パ
ケットがＳＦＤを有する場合には、バイトカウンタは、
ＳＦＤフィールドの後に、受信バイト数を発生する。一
方、ＳＦＤがリピートされない場合には、該カウンタは
、プリアンブルフィールドの開始時においてスタートす
るバイトでカウントされるパケットの長さを反映する。 後者の機能を実施する場合には、該カウンタは８ビット
へ短縮される。従って、最大カウント値は２５５バイト
である。カウント動作モードは［ＰＳＲ（２）］におけ
るＮＳＦＤビットにより表示される。受信パケットが純
粋に非ＳＦＤフレームであったか否かをチェックするた
めに、ＣＯＬビットのステータスがチェックされるべき
である。衝突期間中、ＳＦＤフィールドは喪失されるか
又は形成される場合があり、且つ管理ソフトウエアはこ
の種類の挙動に対し敏感であるべきである。
【０１６８】ＩＦＧカウンタは、リピータ送信間の期間
をビット時間でカウントする。ＩＦＧカウンタは、ＲＩ
Ｃ１０がパケットを送信していない場合にインクリメン
トする。ＩＦＧが長い場合、即ち２５５ビットよりも大
きい場合には、該カウンタはこの値を保持する。従って
、見掛け上の２５５のカウント値は２５５又はそれ以上
のビット時間として解釈されるべきである。
をビット時間でカウントする。ＩＦＧカウンタは、ＲＩ
Ｃ１０がパケットを送信していない場合にインクリメン
トする。ＩＦＧが長い場合、即ち２５５ビットよりも大
きい場合には、該カウンタはこの値を保持する。従って
、見掛け上の２５５のカウント値は２５５又はそれ以上
のビット時間として解釈されるべきである。
【０１６９】（４）管理インターフェース用ハードウエ
ア接続 ＲＩＣ１０は、直接的に又は外部バストランシーバを介
して管理バスへ接続させることが可能である。後者は、
大型リピータにおいて有用である。この適用例において
は、システムバックプレーンは、しばしば、オンチップ
バスドライバの駆動能力を超えて高度にロードされる。 ／ＭＣＲＣ，ＭＲＸＤ及びＭＲＸＣ信号に関する情報転
送の単一方向特性は、単一のトライステート可能出力ピ
ンがこれらの信号の各々に対して適切であることを意味
している。管理イネーブルＭＥＮＲＩＣ出力ピンが、一
つが必要とされる場合に、外部バストランシーバに対し
て駆動イネーブルの機能を実施する。ＲＩＣ間バス信号
／ＡＣＴＮ，／ＡＮＹＸＮ，／ＣＯＬＮ及び／ＩＲＥと
共通に、／ＭＣＲＳ出力によりアサートされる／ＭＣＲ
Ｓ活性レベルは、／ＢＩＮＶモードロード形態ビットの
状態により決定される。
ア接続 ＲＩＣ１０は、直接的に又は外部バストランシーバを介
して管理バスへ接続させることが可能である。後者は、
大型リピータにおいて有用である。この適用例において
は、システムバックプレーンは、しばしば、オンチップ
バスドライバの駆動能力を超えて高度にロードされる。 ／ＭＣＲＣ，ＭＲＸＤ及びＭＲＸＣ信号に関する情報転
送の単一方向特性は、単一のトライステート可能出力ピ
ンがこれらの信号の各々に対して適切であることを意味
している。管理イネーブルＭＥＮＲＩＣ出力ピンが、一
つが必要とされる場合に、外部バストランシーバに対し
て駆動イネーブルの機能を実施する。ＲＩＣ間バス信号
／ＡＣＴＮ，／ＡＮＹＸＮ，／ＣＯＬＮ及び／ＩＲＥと
共通に、／ＭＣＲＳ出力によりアサートされる／ＭＣＲ
Ｓ活性レベルは、／ＢＩＮＶモードロード形態ビットの
状態により決定される。
【０１７０】ポートブロック機能
上述した如く、ＲＩＣ１０は各ネットワーク接続に対し
て一つずつ１３個のポートロジックブロックを有してい
る。既に説明したパケット繰返し操作に加えて、ポート
ブロックはその他の二つの機能を実施する。即ち、（１
）ネットワークセグメントに対しての物理的接続（トラ
ンシーバ機能）及び（２）機能障害セグメントからネッ
トワークを保護するための手段を与えること（セグメン
ト区画化）である。
て一つずつ１３個のポートロジックブロックを有してい
る。既に説明したパケット繰返し操作に加えて、ポート
ブロックはその他の二つの機能を実施する。即ち、（１
）ネットワークセグメントに対しての物理的接続（トラ
ンシーバ機能）及び（２）機能障害セグメントからネッ
トワークを保護するための手段を与えること（セグメン
ト区画化）である。
【０１７１】各ポートはそれ自身のステータスレジスタ
を有している。このレジスタは、ユーザが、ポートの現
在のステータスを決定し且つ多数のポート特定機能の形
態を構成することを可能としている。
を有している。このレジスタは、ユーザが、ポートの現
在のステータスを決定し且つ多数のポート特定機能の形
態を構成することを可能としている。
【０１７２】（１）トランシーバ機能
本発明の１側面によれば、ＲＩＣ１０は三つの態様でネ
ットワークセグメントへ接続することが可能である。即
ち、（１）ＡＵＩケーブルを介してトランシーバボック
スへ接続すること、（２）直接的にボードマウント型ト
ランシーバへ接続すること、及び（３）簡単なインター
フェースを介してツイスト対ケーブルへ接続することで
ある。上述した如く、第一の方法はＲＩＣポート１（Ａ
ＵＩポート）によりサポートされている。オプション（
２）及び（３）はポート２乃至１３上で使用することが
可能である。これらのオプションのうちの一つを選択す
ることは、モードロード操作期間中の装置初期化におい
て行なわれる。トランシーババイパスＸＢＹＰＡＳ形態
ビットは、該ポートがオンチップ１０ＢＡＳＥ−Ｔトラ
ンシーバを使用するか又は外部トランシーバのほうがよ
いのでこれらをバイパスするか否かを決定するために使
用される。
ットワークセグメントへ接続することが可能である。即
ち、（１）ＡＵＩケーブルを介してトランシーバボック
スへ接続すること、（２）直接的にボードマウント型ト
ランシーバへ接続すること、及び（３）簡単なインター
フェースを介してツイスト対ケーブルへ接続することで
ある。上述した如く、第一の方法はＲＩＣポート１（Ａ
ＵＩポート）によりサポートされている。オプション（
２）及び（３）はポート２乃至１３上で使用することが
可能である。これらのオプションのうちの一つを選択す
ることは、モードロード操作期間中の装置初期化におい
て行なわれる。トランシーババイパスＸＢＹＰＡＳ形態
ビットは、該ポートがオンチップ１０ＢＡＳＥ−Ｔトラ
ンシーバを使用するか又は外部トランシーバのほうがよ
いのでこれらをバイパスするか否かを決定するために使
用される。
【０１７３】ポート使用態様における四つの可能な結合
がサポートされている。即ち、（１）全てのポート（２
−１３）が外部トランシーバインターフェースを使用す
る、（２）ポート２−５が外部インターフェースを使用
し且つポート６−１３が内部Ｔ−ＢＡＳＥ１０トランシ
ーバを使用する、（３）ポート２−７が外部インターフ
ェースを使用し且つポート８−１３が内部Ｔ−ＢＡＳＥ
１０トランシーバを使用する、且つ（４）全てのポート
２−１３が内部Ｔ−ＢＡＳＥ１０トランシーバを使用す
ることである。
がサポートされている。即ち、（１）全てのポート（２
−１３）が外部トランシーバインターフェースを使用す
る、（２）ポート２−５が外部インターフェースを使用
し且つポート６−１３が内部Ｔ−ＢＡＳＥ１０トランシ
ーバを使用する、（３）ポート２−７が外部インターフ
ェースを使用し且つポート８−１３が内部Ｔ−ＢＡＳＥ
１０トランシーバを使用する、且つ（４）全てのポート
２−１３が内部Ｔ−ＢＡＳＥ１０トランシーバを使用す
ることである。
【０１７４】ＲＩＣ１０は、事実上、１０ＢＡＳＥ−Ｔ
ネットワークセグメントへ接続するために必要とされる
全てのデジタル及びアナログ回路を有している。唯一の
付加的な能動コンポーネントは外部ドライバパッケージ
である。ＲＩＣポートに対する１０ＢＡＳＥ−Ｔセグメ
ントへの接続を図２７Ａに示してある。図２７Ａは、Ｒ
ＩＣのポートのうちの一つを１０ＢＡＳＥ−Ｔセグメン
トへ接続するために必要とされるコンポーネントを示し
ている。主要のコンポーネントはドライバパッケージ、
７４ＡＣＴファミリのうちの一部、及び集積化したフィ
ルタ／チョークネットワークである。
ネットワークセグメントへ接続するために必要とされる
全てのデジタル及びアナログ回路を有している。唯一の
付加的な能動コンポーネントは外部ドライバパッケージ
である。ＲＩＣポートに対する１０ＢＡＳＥ−Ｔセグメ
ントへの接続を図２７Ａに示してある。図２７Ａは、Ｒ
ＩＣのポートのうちの一つを１０ＢＡＳＥ−Ｔセグメン
トへ接続するために必要とされるコンポーネントを示し
ている。主要のコンポーネントはドライバパッケージ、
７４ＡＣＴファミリのうちの一部、及び集積化したフィ
ルタ／チョークネットワークである。
【０１７５】１０ＢＡＳＥ−Ｔトランシーバ論理機能の
動作はソフトウエア制御により修正することが可能であ
る。該トランシーバに対するデフォルト動作モードは、
リンクパルスを送信し且つ受信を予定することである。 このことは、ポートのステータスレジスタの／ＧＤＬＮ
Ｋビットへ論理１を書込む場合には修正することが可能
である。ポートのトランシーバは手動的に動作するが、
リンクパルスを送信したりその受信をモニタすることは
ない。従って、リンク失敗状態へのエントリ及びそれと
関連するトランシーバ動作の修正が発生することはない
。
動作はソフトウエア制御により修正することが可能であ
る。該トランシーバに対するデフォルト動作モードは、
リンクパルスを送信し且つ受信を予定することである。 このことは、ポートのステータスレジスタの／ＧＤＬＮ
Ｋビットへ論理１を書込む場合には修正することが可能
である。ポートのトランシーバは手動的に動作するが、
リンクパルスを送信したりその受信をモニタすることは
ない。従って、リンク失敗状態へのエントリ及びそれと
関連するトランシーバ動作の修正が発生することはない
。
【０１７６】本発明の１側面によれば、オンチップ１０
ＢＡＳＥ−Ｔトランシーバは、受信データストリームの
極性を自動的に検知し且つ補正する。この極性検知方法
は、パケット波形の終端における受信リンクパルスの極
性に依存する。極性検知及び補正はソフトウエア制御で
ディスエーブルさせることが可能である。
ＢＡＳＥ−Ｔトランシーバは、受信データストリームの
極性を自動的に検知し且つ補正する。この極性検知方法
は、パケット波形の終端における受信リンクパルスの極
性に依存する。極性検知及び補正はソフトウエア制御で
ディスエーブルさせることが可能である。
【０１７７】図２７Ｂの１０ＢＡＳＥ−Ｔツイスト対ト
ランシーバに対する極性ステートマシンを参照すると、
ツイスト対トランシーバ内の受信スケルチは、逆極性信
号を検知するためのメカニズムを有している。図２７Ｃ
に示した如く、１０ＢＡＳＥ−Ｔトランシーバ入力がス
イッチされる場合に極性反転が発生する。通常、良好な
極性を有するパケットが受信される。図２７Ｂに示した
如く、該トランシーバが反転された極性を有する三つの
相継ぐパケットを検知すると、即ちパケットが負の信号
で終了する場合、受信パケットの極性は内部的にスイッ
チされる。このスイッチング機能は、良好な極性を有す
る三つの相継ぐパケット、即ち正の信号で終了するパケ
ットを受領するとディスエーブルされる。
ランシーバに対する極性ステートマシンを参照すると、
ツイスト対トランシーバ内の受信スケルチは、逆極性信
号を検知するためのメカニズムを有している。図２７Ｃ
に示した如く、１０ＢＡＳＥ−Ｔトランシーバ入力がス
イッチされる場合に極性反転が発生する。通常、良好な
極性を有するパケットが受信される。図２７Ｂに示した
如く、該トランシーバが反転された極性を有する三つの
相継ぐパケットを検知すると、即ちパケットが負の信号
で終了する場合、受信パケットの極性は内部的にスイッ
チされる。このスイッチング機能は、良好な極性を有す
る三つの相継ぐパケット、即ち正の信号で終了するパケ
ットを受領するとディスエーブルされる。
【０１７８】逆極性を有する７個の相継ぐリンクパルス
が検知される場合に内部的極性スイッチが発生する。同
様に、良好な極性を有する７個の相継ぐリンクパルスは
このスイッチング機能をディスエーブルさせる。受信さ
れたリンクパルス又はパケットの連続する数に対する要
件は、ツイスト対ケーブル上のノイズに起因する誤った
極性スイッチングを防止している。ユーザは、ソフトウ
エアを介して、この極性スイッチングメカニズムをディ
スエーブルさせることが可能である。
が検知される場合に内部的極性スイッチが発生する。同
様に、良好な極性を有する７個の相継ぐリンクパルスは
このスイッチング機能をディスエーブルさせる。受信さ
れたリンクパルス又はパケットの連続する数に対する要
件は、ツイスト対ケーブル上のノイズに起因する誤った
極性スイッチングを防止している。ユーザは、ソフトウ
エアを介して、この極性スイッチングメカニズムをディ
スエーブルさせることが可能である。
【０１７９】ＲＩＣポート２−１３は、オンチップトラ
ンシーバをバイパスすることを選択することにより、ツ
イスト対以外の媒体へ接続させることが可能である。外
部トランシーバを使用する場合には、ユーザは、該外部
トランシーバが衝突検知及びＩＥＥＥ８０２．３媒体ア
クセスユニットに関連するその他の機能を実施すること
を確保せねばならない。図２８はＡＵＩタイプインター
フェースを使用したリピータポートと同軸トランシーバ
との間の接続を示している。
ンシーバをバイパスすることを選択することにより、ツ
イスト対以外の媒体へ接続させることが可能である。外
部トランシーバを使用する場合には、ユーザは、該外部
トランシーバが衝突検知及びＩＥＥＥ８０２．３媒体ア
クセスユニットに関連するその他の機能を実施すること
を確保せねばならない。図２８はＡＵＩタイプインター
フェースを使用したリピータポートと同軸トランシーバ
との間の接続を示している。
【０１８０】従って、本発明の１側面によれば、ＲＩＣ
１０はＩＥＥＥ ＡＵＩ及びツイスト対スタンダードの
両方をサポートするために、同一の装置ピン上で多機能
入力スケルチ及び出力ドライバを実現している。この多
機能スケルチは異なったＡＵＩ信号を受信する場合に簡
単なＤＣスレッシュホールドスケルチを使用する。しか
しながら、差動的ツイスト対信号を受信する場合には、
それは、入力信号のパルス幅及びＤＣレベルに基づいた
インテリジェントなスケルチを使用する。ツイスト対モ
ードにおける場合には、該スケルチはレシーバターンオ
フに対しＤＣヒステリシスを実現する。
１０はＩＥＥＥ ＡＵＩ及びツイスト対スタンダードの
両方をサポートするために、同一の装置ピン上で多機能
入力スケルチ及び出力ドライバを実現している。この多
機能スケルチは異なったＡＵＩ信号を受信する場合に簡
単なＤＣスレッシュホールドスケルチを使用する。しか
しながら、差動的ツイスト対信号を受信する場合には、
それは、入力信号のパルス幅及びＤＣレベルに基づいた
インテリジェントなスケルチを使用する。ツイスト対モ
ードにおける場合には、該スケルチはレシーバターンオ
フに対しＤＣヒステリシスを実現する。
【０１８１】ＲＩＣの出力ドライバは、ＡＵＩモードに
おける場合にＡＵＩレベル差動信号を送信するための電
流ドライバとして且つツイスト対モードにおける場合に
はＣＭＯＳ差動電圧ドライバとして構成される。従来の
リピータは、ＡＵＩ機能又はツイスト対機能の何れかを
実現するものであるが、ＩＥＥＥスタンダードにより必
要とされる信号レベル及びスケルチ機能が異なった性質
のものであるために、同一の出力ピンを使用して両方の
機能を実施することは不可能である。
おける場合にＡＵＩレベル差動信号を送信するための電
流ドライバとして且つツイスト対モードにおける場合に
はＣＭＯＳ差動電圧ドライバとして構成される。従来の
リピータは、ＡＵＩ機能又はツイスト対機能の何れかを
実現するものであるが、ＩＥＥＥスタンダードにより必
要とされる信号レベル及びスケルチ機能が異なった性質
のものであるために、同一の出力ピンを使用して両方の
機能を実施することは不可能である。
【０１８２】（２）セグメント区画化
本発明の別の側面によれば、ＲＩＣのポートの各々は、
図２９に示したＩＥＥＥ区画化アルゴリズムにより定義
される機能を実施するための専用のポートステートマシ
ンを有している。ＲＩＣのポート区画化アルゴリズムを
図３０に示してある。異なった適用場面に対してのこの
アルゴリズムのカスタム化を可能とするために、パワー
アップ（モードロードサイクル）におけるデバイスコン
フィギュレーション即ち装置形態化期間中に多数のオプ
ションを使用することが可能である。五つの異なったオ
プションは次の如きものである。
図２９に示したＩＥＥＥ区画化アルゴリズムにより定義
される機能を実施するための専用のポートステートマシ
ンを有している。ＲＩＣのポート区画化アルゴリズムを
図３０に示してある。異なった適用場面に対してのこの
アルゴリズムのカスタム化を可能とするために、パワー
アップ（モードロードサイクル）におけるデバイスコン
フィギュレーション即ち装置形態化期間中に多数のオプ
ションを使用することが可能である。五つの異なったオ
プションは次の如きものである。
【０１８３】（ａ）１３個の区画化ステートマシンの動
作は、ディスエーブル区画化／ＤＰＡＲＴ形態ビット（
ピンＤ６）を介してディスエーブルさせることが可能で
ある。 （ｂ）セグメントを区画化するために必要とされる連続
するカウントの値（ＣＣ限界使用）は、３１又は６３の
何れかの相継ぐ衝突にセットすることが可能である。
作は、ディスエーブル区画化／ＤＰＡＲＴ形態ビット（
ピンＤ６）を介してディスエーブルさせることが可能で
ある。 （ｂ）セグメントを区画化するために必要とされる連続
するカウントの値（ＣＣ限界使用）は、３１又は６３の
何れかの相継ぐ衝突にセットすることが可能である。
【０１８４】（ｃ）ＴＷ５仕様を区画化アルゴリズムに
おいて使用することは、パケットにおいてのみ発生する
衝突（ＴＷ５が経過する前に）及びパケットにおいて後
に発生する衝突（ＴＷ５が経過した後）との間を区別す
る。これらの遅い即ち「ウインド外」衝突は、ウインド
外衝突イネーブル／ＯＷＣＥオプションが選択されてい
る場合には、速い衝突と同一の態様で処理することが可
能である。この形態ビットは、モードロード操作期間中
に、Ｄ４ピンへ印加される。／ＯＷＣＥを使用すること
は、図２０において、（１）の印を付けた段階線図分岐
部のパケット動作の終了まで遅延し、且つ（２）の分岐
印をイネーブルさせる。
おいて使用することは、パケットにおいてのみ発生する
衝突（ＴＷ５が経過する前に）及びパケットにおいて後
に発生する衝突（ＴＷ５が経過した後）との間を区別す
る。これらの遅い即ち「ウインド外」衝突は、ウインド
外衝突イネーブル／ＯＷＣＥオプションが選択されてい
る場合には、速い衝突と同一の態様で処理することが可
能である。この形態ビットは、モードロード操作期間中
に、Ｄ４ピンへ印加される。／ＯＷＣＥを使用すること
は、図２０において、（１）の印を付けた段階線図分岐
部のパケット動作の終了まで遅延し、且つ（２）の分岐
印をイネーブルさせる。
【０１８５】（ｄ）セグメントを再接続する場合のポー
トステートマシンの操作も修正することが可能である。 送信のみ／ＴＸＯＮＬＹ形態ビットは、再接続用パケッ
トがリピータにより供給されない限り、セグメント再接
続を防止することを可能とする。この場合に、リピータ
がアイドルである場合にセグメントが送信するのではな
く、リピータがセグメント上へ送信をしている。通常の
再接続モードは、この様なパケットの間で区別を行なう
ことはない。／ＴＸＯＮＬＹ形態ビットは、モードロー
ドサイクル期間中に、ピンＤ５上へ入力される。このオ
プションが選択され、次いで図２０において（３）の印
が付けられているステートマシンブランチの動作が影響
される。
トステートマシンの操作も修正することが可能である。 送信のみ／ＴＸＯＮＬＹ形態ビットは、再接続用パケッ
トがリピータにより供給されない限り、セグメント再接
続を防止することを可能とする。この場合に、リピータ
がアイドルである場合にセグメントが送信するのではな
く、リピータがセグメント上へ送信をしている。通常の
再接続モードは、この様なパケットの間で区別を行なう
ことはない。／ＴＸＯＮＬＹ形態ビットは、モードロー
ドサイクル期間中に、ピンＤ５上へ入力される。このオ
プションが選択され、次いで図２０において（３）の印
が付けられているステートマシンブランチの動作が影響
される。
【０１８６】（ｅ）ＲＩＣは、セグメント区画化のため
の付加的な基準を使用するための形態とさせることが可
能である。これはループバック区画化と呼ばれる。この
操作が選択され、且つ区画化ステートマシンがネットワ
ークセグメントからの受信及び衝突入力をモニタして、
ポートが送信中である場合にそれらが活性状態であるか
否かを判別し、ネットワークトランシーバがケーブルか
らのデータパターンをループバックしているか否かを決
定する。続くウインドにおいて、即ち送信のスタートの
後６１−９６ネットワークビット時間において、区画化
ロジックにより何らデータ又は衝突信号が判別されない
場合に、ポートを区画化させることが可能である。この
操作において区画化されたセグメントは通常の態様で再
接続させることが可能である。
の付加的な基準を使用するための形態とさせることが可
能である。これはループバック区画化と呼ばれる。この
操作が選択され、且つ区画化ステートマシンがネットワ
ークセグメントからの受信及び衝突入力をモニタして、
ポートが送信中である場合にそれらが活性状態であるか
否かを判別し、ネットワークトランシーバがケーブルか
らのデータパターンをループバックしているか否かを決
定する。続くウインドにおいて、即ち送信のスタートの
後６１−９６ネットワークビット時間において、区画化
ロジックにより何らデータ又は衝突信号が判別されない
場合に、ポートを区画化させることが可能である。この
操作において区画化されたセグメントは通常の態様で再
接続させることが可能である。
【０１８７】区画化ステートマシンの自律的動作に加え
て、ユーザはこれらのステートマシンをリセットさせる
ことが可能である。このことは、そのステートレジスタ
内の／ＰＡＲＴビットへ論理１を書込むことにより各ポ
ートに対して個別的に行なわれる。該ポートの区画化ス
テートマシン及び関連するカウンタがリセットされ且つ
そのポートはネットワークへ再接続される。ポートが区
画化される理由は、ポートのステータスレジスタを読取
ることによりユーザが判別することが可能である。
て、ユーザはこれらのステートマシンをリセットさせる
ことが可能である。このことは、そのステートレジスタ
内の／ＰＡＲＴビットへ論理１を書込むことにより各ポ
ートに対して個別的に行なわれる。該ポートの区画化ス
テートマシン及び関連するカウンタがリセットされ且つ
そのポートはネットワークへ再接続される。ポートが区
画化される理由は、ポートのステータスレジスタを読取
ることによりユーザが判別することが可能である。
【０１８８】図３０の状態線図を参照すると、区画化ス
テートマシンのミンターム（ｍｉｎｔｅｒｍ）は以下の
如くである。 Ｐ０ ＰＥＳＥＴ ＯＲ ＵＮＰＡＲＴ
リセット＝ｎｒｓｔ又は
ＧＲＳＴＰ１ ＮＯＴ ＣＲＳ ＡＮＤ
ＮＯＴ ＣＯＬ こ
のポートはキャリアアクティブを有していない
このポートは衝突を有してい
ない ポート区画化ス
テートマシンは開始状態にあるＰ２ ＣＲＳ
ＡＮＤ ＮＯＴ ＣＯＬ
このポートはキャリアアクティブを有していな
い このポートはキャ
リアアクティブを有している
このポートは衝突を有していない
ポート区画化ステートマシンがア
イドル状態にあるＰ３ ＣＯＬ このポートは衝突を
有している ポート区
画化ステートマシンはアイドル状態にあるＰ４
ＮＯＴ ＣＲＳ ＡＮＤ ＮＯＴ ＣＯＬ
ＡＮＤ ＴＸＥＬ ＡＮＤ Ｔ
Ｗ９９Ｂ ＡＮＤ ＬＰＰＡＲＴ
このポートはキャリアを有しておらず
、衝突を有しておらず、
且つこのポートは送信状態にある
このポートは既に９９ビット送信して
いる このポートはル
ープバックをチェックする形態となっている
ポート区画化ステートマシンは
アイドル状態にあるＰ５ （ＣＲＳ ＡＮＤ
ＮＯＴ ＣＯＬ ＡＮＤ ＴＷ５ ＡＮＤ
ＮＯＴ ＣＢＯＷＣＥ） ＯＲ
（ＮＯＴ ＣＲＳ ＡＮＤ ＮＯＴ ＣＯ
Ｌ ＡＮＤ ＴＷ５ ＡＮＤ
ＣＢＯＷＣＥ） こ
のポートはキャリアを有している
このポートは衝突を有していない
このポートは既に４５６−５
３２ビットを受信している
ポート区画化ステートマシンはｃｏｌｉウォッチ
状態にある （ウイン
ド外衝突を無視） ス
テートｃｏｌｉウォッチにあるか又はパケットがｏｗｃ
に対 しウォッチを終
了し且つパケット内は４５６−５３２ビットで
あるＰ６ （ＮＯＴ
ＣＲＳ ＡＮＤ ＮＯＴ ＣＯＬ ＡＮＤ
ＮＯＴ ＣＢＯ ＷＣＥ） ＯＲ
（ＮＯＴ ＣＲＳ ＡＮＤ ＮＯＴ ＣＯ
Ｌ ＡＮＤ ＮＯＴ ＴＷ５
ＡＮＤ ＣＢＯＷＣＥ）
このポートはキャリアを有していない
このポートはコリジョンを有
しておらず且つ（ｏｗｃを無視し
）又は（４５６−５３２ビットではなくｏ
ｗｃをウォッチ） ポ
ート区画化ステートマシンはｃｏｌｉウォッチ状態にあ
るＰ７ ＣＯＬ このポートはコリジ
ョンを有している ポ
ート区画化ステートマシンはｃｏｌｉウォッチ状態にあ
るＰ８ ＮＯＴ ＣＲＳ ＡＮＤ ＮＯＴ
ＣＯＬ ＡＮＤ ＮＯＴ ＣＣＬＩ
Ｍ ＡＮＤ ＮＯＴ ＴＷ６
このポートはキャリアを有して
いない このポートは
衝突を有していない
このポートは３２又は６４の何れか（どの様にしてポー
トが構 成されている
かに依存する）の連続する衝突を有していない
このポートは１０６４−１１
４０の長さのビットの衝突を有し
ていない
ポート区画化ステートマシンはパートウォッチ状態に
あるＰ９ ＣＣＬＩＭ ＯＲ ＴＷ６
ポート区画化ステートマシ
ンはパートウォッチ状態にある
このポートは３２又は６４の何れかの（ポー
トがどの様な構成 を
有しているかに依存する）連続する衝突を有している
このポートは１０６４
−１１４０ビットの長さの衝突を有して
いるＰ１０ ＮＯＴ ＣＲＳ
ＡＮＤ ＮＯＴ ＣＯＬ
このポートはキャリアを有していない
このポートは衝突を有して
いない ポート区画化
ステートマシンはパート待機状態にあるＰ１１ ＣＯ
Ｌ このポートは衝突を
有している ポート区
画化ステートマシンはパートホールド状態にあるＰ１２
ＣＲＳ ＡＮＤ ＮＯＴ ＣＯＬ
このポートはキャリアアクティ
ブを有している この
ポートは衝突を有していない
ポート区画化ステートマシンはパートホールド
状態にあるＰ１３ ＣＯＬ このポートは衝突を
有している ポート区
画化ステートマシンはｐａｒｃｏｌ待機状態にあるＰ１
４ ＮＯＴ ＣＲＳ ＡＮＤ ＮＯＴ ＣＯ
Ｌ このポートはキャ
リアを有している こ
のポートは衝突を有していない
ポート区画化ステートマシンはｐａｒｃｏｌ
待機状態にあるＰ１５ （ＣＲＳ ＡＮＤ ＮＯ
Ｔ ＣＯＬ ＡＮＤ ＴＷ５ ＡＮＤ ＮＯ
Ｔ ＣＢＴＲＵＰ） ＯＲ （
ＣＲＳ ＡＮＤ ＮＯＴ ＣＯＬ ＡＮＤ
ＴＷ５ ＡＮＤ ＴＸＥＬ Ａ
ＮＤ ＣＢＴＲＵＰ）
このポートはキャリアアクティブを有している
このポートは衝突を有し
ておらず且つ送信のみ又は送信済み及
び送信のみを有していない
このポートは４５６−５３２ビ
ットを送信したか又は受信して
いる ポー
ト区画化ステートマシンはｐａｒｃｏｌ待機状態にある
Ｐ１６ ＮＯＴ ＣＲＳ ＡＮＤ ＮＯＴ
ＣＯＬ このポートは
キャリアを有していない
このポートは衝突を有していない
ポート区画化ステートマシンはｕｎｐ
ａｒｔ待機状態にあるＰ１７ ＣＲＳ ＯＲ Ｃ
ＯＬ このポートはキャリ
アアクティブを有しているか又はこのポー
トは衝突を有している
ポート区画化ステートマシンは
開始状態にあるＰ１８ ＮＯＴ ＣＯＬ ＡＮＤ
ＮＯＴ ＣＲＳ ＡＮＤ （ＣＲＳ ＯＲ
ＣＯＬ ＯＲ ＮＯＴ Ｔ
Ｗ９９ｂ ＯＲ ＮＯＴ ＴＸＥＬ ＯＲ
ＮＯＴ ＬＰＰＡＲＴ）
アイドル状態において、このポ
ートは衝突を有しておらず且つ
ｃｒｓを有していないか、又は
このポートはｃｒｓを見たか又は
９９ビットを送信していない
か又は送信していないか又はＩｐｐａｒｔのた
めの形態とされ てい
ないＰ１９ ＣＲＳ ＡＮＤ ＮＯＴ ＣＯＬ
ＡＮＤ （ＮＯＴ ＴＷ５ ＯＲ
ＣＢＯＷＣＥ） このポートはキャリ
アを有している この
ポートは衝突を有していない
且つｏｗｃのウォッチのための形態とされてい
るか又はｃｏｌ ｉウ
ォッチ状態において４５６−５３２ビットを有していな
いＰ２０ ＦＬＯＷ ＴＨＲＯＵＧＨ
区画化ステートマシンにおいてｐ
ｃクリア状態にあるＰ２１ ＮＯＴ ＣＣＬＩＭ
ＡＮＤ ＮＯＴ ＴＷ６ ＡＮＤ （ＣＲＳ
Ｏ Ｒ ＣＯＬ） このポートはｃｏｎ
ｆｉｇに依存して３２又は６４個の連続す
る衝突を有しておらず且つ
ｃｏｌはその中において１
０６４−１１４０ビットを有してお
らず且つｃｒｓ又はｃｏｌはパートウォ
ッチにおいて活性状態
であるＰ２２ ＣＢＯＷＣＥ ＡＮＤ ＣＯＬ
このｒｉｃはウイン
ド外衝突の使用のための形態とされているＰ２３ Ｃ
ＲＳ ＯＲ ＣＯＬ このポートはキャリ
アアクティブを有しているか又は
このポートはパート待機状態における衝突
を有しているＰ２４ ＮＯＴ ＣＲＳ ＡＮＤ
ＮＯＴ ＣＯＬ
このポートはキャリアを有していない
このポートはパートホールド状態にお
ける衝突を有していないＰ２５ ＣＲＳ ＡＮＤ
ＮＯＴ ＣＯＬ ＡＮＤ ｛［ＮＯＴ ＴＷ
５ ＡＮ Ｄ ＮＯＴ ＣＢＴＲ
ＵＰ］ ＯＲ ［ＣＢＴＲＵＰ ＡＮＤ（ＮＯＴ
ＴＷ５ ＯＲ ＮＯＴ Ｔ
ＸＬ）］｝ ｐａｒｃ
ｏｌ待機にある ｃｒ
ｓアクティブ （送信
のみに対しての形態とされておらず且つ４５６−５３２
ビットを受信又は送
信しておらず）又は
（送信のみに対しての形態とされており且つ４５６−５
３２ビ ットを送信中
でないか又は送信していない）Ｐ２６ （ＣＲＳ
ＡＮＤ ＮＯＴ ＣＯＬ） ＯＲ ［ＮＯＴ
ＣＢＯＷＣＥ ＡＮＤ （ＣＲ
Ｓ ＯＲ ＣＯＬ）］
ｕｎｐａｒｔ待機において且つ（ｃｒｓがアクテ
ィブであり且 つｃｏ
ｌではなく）又は （
ｏｗｃのウォッチのための形態とされておらず且つｃｒ
ｓ又 はｃｏｌがアク
ティブである）Ｐ２７ ＦＬＯＷ ＴＨＲＯＵＧＨ
アップデート状態に
ある（３）ポートステータスレジスタ機能 各ＲＩＣポートはそれ自身のステータスレジスタを有し
ている。ポート及びそのネットワークセグメントに関す
るステータスを与えることに加えて、該レジスタは、そ
のポートに関して実施されるべき二つの操作を可能とし
ている。即ち、（１）ポートディスエーブル及び（２）
外部的に発生されるパケットテストである。ポートがデ
ィスエーブルされると、ポートセグメントとネットワー
クとの間のパケット送信及び受信が防止される。本発明
の１側面によれば、外部的に発生されたパケットテスト
（ＥＧＰテスト）は、ユーザが、その据付け状態におい
てリピータに関するテストを実施することを可能として
いる。この様なテストは、システム据付け時において実
施される可能性が最も高い。
テートマシンのミンターム（ｍｉｎｔｅｒｍ）は以下の
如くである。 Ｐ０ ＰＥＳＥＴ ＯＲ ＵＮＰＡＲＴ
リセット＝ｎｒｓｔ又は
ＧＲＳＴＰ１ ＮＯＴ ＣＲＳ ＡＮＤ
ＮＯＴ ＣＯＬ こ
のポートはキャリアアクティブを有していない
このポートは衝突を有してい
ない ポート区画化ス
テートマシンは開始状態にあるＰ２ ＣＲＳ
ＡＮＤ ＮＯＴ ＣＯＬ
このポートはキャリアアクティブを有していな
い このポートはキャ
リアアクティブを有している
このポートは衝突を有していない
ポート区画化ステートマシンがア
イドル状態にあるＰ３ ＣＯＬ このポートは衝突を
有している ポート区
画化ステートマシンはアイドル状態にあるＰ４
ＮＯＴ ＣＲＳ ＡＮＤ ＮＯＴ ＣＯＬ
ＡＮＤ ＴＸＥＬ ＡＮＤ Ｔ
Ｗ９９Ｂ ＡＮＤ ＬＰＰＡＲＴ
このポートはキャリアを有しておらず
、衝突を有しておらず、
且つこのポートは送信状態にある
このポートは既に９９ビット送信して
いる このポートはル
ープバックをチェックする形態となっている
ポート区画化ステートマシンは
アイドル状態にあるＰ５ （ＣＲＳ ＡＮＤ
ＮＯＴ ＣＯＬ ＡＮＤ ＴＷ５ ＡＮＤ
ＮＯＴ ＣＢＯＷＣＥ） ＯＲ
（ＮＯＴ ＣＲＳ ＡＮＤ ＮＯＴ ＣＯ
Ｌ ＡＮＤ ＴＷ５ ＡＮＤ
ＣＢＯＷＣＥ） こ
のポートはキャリアを有している
このポートは衝突を有していない
このポートは既に４５６−５
３２ビットを受信している
ポート区画化ステートマシンはｃｏｌｉウォッチ
状態にある （ウイン
ド外衝突を無視） ス
テートｃｏｌｉウォッチにあるか又はパケットがｏｗｃ
に対 しウォッチを終
了し且つパケット内は４５６−５３２ビットで
あるＰ６ （ＮＯＴ
ＣＲＳ ＡＮＤ ＮＯＴ ＣＯＬ ＡＮＤ
ＮＯＴ ＣＢＯ ＷＣＥ） ＯＲ
（ＮＯＴ ＣＲＳ ＡＮＤ ＮＯＴ ＣＯ
Ｌ ＡＮＤ ＮＯＴ ＴＷ５
ＡＮＤ ＣＢＯＷＣＥ）
このポートはキャリアを有していない
このポートはコリジョンを有
しておらず且つ（ｏｗｃを無視し
）又は（４５６−５３２ビットではなくｏ
ｗｃをウォッチ） ポ
ート区画化ステートマシンはｃｏｌｉウォッチ状態にあ
るＰ７ ＣＯＬ このポートはコリジ
ョンを有している ポ
ート区画化ステートマシンはｃｏｌｉウォッチ状態にあ
るＰ８ ＮＯＴ ＣＲＳ ＡＮＤ ＮＯＴ
ＣＯＬ ＡＮＤ ＮＯＴ ＣＣＬＩ
Ｍ ＡＮＤ ＮＯＴ ＴＷ６
このポートはキャリアを有して
いない このポートは
衝突を有していない
このポートは３２又は６４の何れか（どの様にしてポー
トが構 成されている
かに依存する）の連続する衝突を有していない
このポートは１０６４−１１
４０の長さのビットの衝突を有し
ていない
ポート区画化ステートマシンはパートウォッチ状態に
あるＰ９ ＣＣＬＩＭ ＯＲ ＴＷ６
ポート区画化ステートマシ
ンはパートウォッチ状態にある
このポートは３２又は６４の何れかの（ポー
トがどの様な構成 を
有しているかに依存する）連続する衝突を有している
このポートは１０６４
−１１４０ビットの長さの衝突を有して
いるＰ１０ ＮＯＴ ＣＲＳ
ＡＮＤ ＮＯＴ ＣＯＬ
このポートはキャリアを有していない
このポートは衝突を有して
いない ポート区画化
ステートマシンはパート待機状態にあるＰ１１ ＣＯ
Ｌ このポートは衝突を
有している ポート区
画化ステートマシンはパートホールド状態にあるＰ１２
ＣＲＳ ＡＮＤ ＮＯＴ ＣＯＬ
このポートはキャリアアクティ
ブを有している この
ポートは衝突を有していない
ポート区画化ステートマシンはパートホールド
状態にあるＰ１３ ＣＯＬ このポートは衝突を
有している ポート区
画化ステートマシンはｐａｒｃｏｌ待機状態にあるＰ１
４ ＮＯＴ ＣＲＳ ＡＮＤ ＮＯＴ ＣＯ
Ｌ このポートはキャ
リアを有している こ
のポートは衝突を有していない
ポート区画化ステートマシンはｐａｒｃｏｌ
待機状態にあるＰ１５ （ＣＲＳ ＡＮＤ ＮＯ
Ｔ ＣＯＬ ＡＮＤ ＴＷ５ ＡＮＤ ＮＯ
Ｔ ＣＢＴＲＵＰ） ＯＲ （
ＣＲＳ ＡＮＤ ＮＯＴ ＣＯＬ ＡＮＤ
ＴＷ５ ＡＮＤ ＴＸＥＬ Ａ
ＮＤ ＣＢＴＲＵＰ）
このポートはキャリアアクティブを有している
このポートは衝突を有し
ておらず且つ送信のみ又は送信済み及
び送信のみを有していない
このポートは４５６−５３２ビ
ットを送信したか又は受信して
いる ポー
ト区画化ステートマシンはｐａｒｃｏｌ待機状態にある
Ｐ１６ ＮＯＴ ＣＲＳ ＡＮＤ ＮＯＴ
ＣＯＬ このポートは
キャリアを有していない
このポートは衝突を有していない
ポート区画化ステートマシンはｕｎｐ
ａｒｔ待機状態にあるＰ１７ ＣＲＳ ＯＲ Ｃ
ＯＬ このポートはキャリ
アアクティブを有しているか又はこのポー
トは衝突を有している
ポート区画化ステートマシンは
開始状態にあるＰ１８ ＮＯＴ ＣＯＬ ＡＮＤ
ＮＯＴ ＣＲＳ ＡＮＤ （ＣＲＳ ＯＲ
ＣＯＬ ＯＲ ＮＯＴ Ｔ
Ｗ９９ｂ ＯＲ ＮＯＴ ＴＸＥＬ ＯＲ
ＮＯＴ ＬＰＰＡＲＴ）
アイドル状態において、このポ
ートは衝突を有しておらず且つ
ｃｒｓを有していないか、又は
このポートはｃｒｓを見たか又は
９９ビットを送信していない
か又は送信していないか又はＩｐｐａｒｔのた
めの形態とされ てい
ないＰ１９ ＣＲＳ ＡＮＤ ＮＯＴ ＣＯＬ
ＡＮＤ （ＮＯＴ ＴＷ５ ＯＲ
ＣＢＯＷＣＥ） このポートはキャリ
アを有している この
ポートは衝突を有していない
且つｏｗｃのウォッチのための形態とされてい
るか又はｃｏｌ ｉウ
ォッチ状態において４５６−５３２ビットを有していな
いＰ２０ ＦＬＯＷ ＴＨＲＯＵＧＨ
区画化ステートマシンにおいてｐ
ｃクリア状態にあるＰ２１ ＮＯＴ ＣＣＬＩＭ
ＡＮＤ ＮＯＴ ＴＷ６ ＡＮＤ （ＣＲＳ
Ｏ Ｒ ＣＯＬ） このポートはｃｏｎ
ｆｉｇに依存して３２又は６４個の連続す
る衝突を有しておらず且つ
ｃｏｌはその中において１
０６４−１１４０ビットを有してお
らず且つｃｒｓ又はｃｏｌはパートウォ
ッチにおいて活性状態
であるＰ２２ ＣＢＯＷＣＥ ＡＮＤ ＣＯＬ
このｒｉｃはウイン
ド外衝突の使用のための形態とされているＰ２３ Ｃ
ＲＳ ＯＲ ＣＯＬ このポートはキャリ
アアクティブを有しているか又は
このポートはパート待機状態における衝突
を有しているＰ２４ ＮＯＴ ＣＲＳ ＡＮＤ
ＮＯＴ ＣＯＬ
このポートはキャリアを有していない
このポートはパートホールド状態にお
ける衝突を有していないＰ２５ ＣＲＳ ＡＮＤ
ＮＯＴ ＣＯＬ ＡＮＤ ｛［ＮＯＴ ＴＷ
５ ＡＮ Ｄ ＮＯＴ ＣＢＴＲ
ＵＰ］ ＯＲ ［ＣＢＴＲＵＰ ＡＮＤ（ＮＯＴ
ＴＷ５ ＯＲ ＮＯＴ Ｔ
ＸＬ）］｝ ｐａｒｃ
ｏｌ待機にある ｃｒ
ｓアクティブ （送信
のみに対しての形態とされておらず且つ４５６−５３２
ビットを受信又は送
信しておらず）又は
（送信のみに対しての形態とされており且つ４５６−５
３２ビ ットを送信中
でないか又は送信していない）Ｐ２６ （ＣＲＳ
ＡＮＤ ＮＯＴ ＣＯＬ） ＯＲ ［ＮＯＴ
ＣＢＯＷＣＥ ＡＮＤ （ＣＲ
Ｓ ＯＲ ＣＯＬ）］
ｕｎｐａｒｔ待機において且つ（ｃｒｓがアクテ
ィブであり且 つｃｏ
ｌではなく）又は （
ｏｗｃのウォッチのための形態とされておらず且つｃｒ
ｓ又 はｃｏｌがアク
ティブである）Ｐ２７ ＦＬＯＷ ＴＨＲＯＵＧＨ
アップデート状態に
ある（３）ポートステータスレジスタ機能 各ＲＩＣポートはそれ自身のステータスレジスタを有し
ている。ポート及びそのネットワークセグメントに関す
るステータスを与えることに加えて、該レジスタは、そ
のポートに関して実施されるべき二つの操作を可能とし
ている。即ち、（１）ポートディスエーブル及び（２）
外部的に発生されるパケットテストである。ポートがデ
ィスエーブルされると、ポートセグメントとネットワー
クとの間のパケット送信及び受信が防止される。本発明
の１側面によれば、外部的に発生されたパケットテスト
（ＥＧＰテスト）は、ユーザが、その据付け状態におい
てリピータに関するテストを実施することを可能として
いる。この様なテストは、システム据付け時において実
施される可能性が最も高い。
【０１８９】ポートがＥＧＰモードとされると、その操
作は以下の如くに修正される。即ち、ポートがパケット
を受信し且つＲＩＣ１０がネットワークを介してそれを
送信すると、受信用ポートもそのパケットを同一のセグ
メント上へ送り返す。更に、衝突検知が受信用ポートに
おいてディスエーブルされる。従って、受信用ポートに
おいて受信と送信とが同時的に発生する場合であっても
衝突が記録されることはない。このことは重要である。 なぜならば、そうでない場合には、ＲＩＣ１０がパケッ
トではなくジャムパターンを送信するからである。この
ことは、受信用ポート（ＰＯＲＴ Ｎ）がそれ自身の
パケットを送信することがない通常の動作と矛盾する。
作は以下の如くに修正される。即ち、ポートがパケット
を受信し且つＲＩＣ１０がネットワークを介してそれを
送信すると、受信用ポートもそのパケットを同一のセグ
メント上へ送り返す。更に、衝突検知が受信用ポートに
おいてディスエーブルされる。従って、受信用ポートに
おいて受信と送信とが同時的に発生する場合であっても
衝突が記録されることはない。このことは重要である。 なぜならば、そうでない場合には、ＲＩＣ１０がパケッ
トではなくジャムパターンを送信するからである。この
ことは、受信用ポート（ＰＯＲＴ Ｎ）がそれ自身の
パケットを送信することがない通常の動作と矛盾する。
【０１９０】この、ノードにより送信されるパケットを
リピータへループバックさせ且つリピータからループバ
ックさせる能力は、データ及びセグメントの一体性を検
証する手段を与えている。それは、各ポート毎のユーザ
が選択可能なモードである。従って、その他のポートが
どのモードにあるかということに拘らず、ＥＧＰモード
にないポートは通常のＲＩＣ動作を実行する。ＥＧＰテ
ストモードは、活動中のネットワーク上で活性化される
べきではない。そうでないと、予測不可能なリピータ動
作が発生する場合がある。
リピータへループバックさせ且つリピータからループバ
ックさせる能力は、データ及びセグメントの一体性を検
証する手段を与えている。それは、各ポート毎のユーザ
が選択可能なモードである。従って、その他のポートが
どのモードにあるかということに拘らず、ＥＧＰモード
にないポートは通常のＲＩＣ動作を実行する。ＥＧＰテ
ストモードは、活動中のネットワーク上で活性化される
べきではない。そうでないと、予測不可能なリピータ動
作が発生する場合がある。
【０１９１】ＲＩＣレジスタ
ＲＩＣ１０のレジスタは、所要のアドレスを五つのレジ
スタアドレス（ＲＡ（４：０））入力ピンへ印加するこ
とによりアクセスすることが可能である。ピンＲＡ４は
、レジスタアレイの上半分と下半分との間の選択を行な
う。レジスタマップの下半分は１６個のレジスタから構
成されており、即ち１個のＲＩＣ実時間ステータス及び
形態レジスタと、１３個のポート実時間ステータスレジ
スタと、１個のＲＩＣ形態レジスタと、１個の実時間イ
ンタラプトステータスレジスタである。
スタアドレス（ＲＡ（４：０））入力ピンへ印加するこ
とによりアクセスすることが可能である。ピンＲＡ４は
、レジスタアレイの上半分と下半分との間の選択を行な
う。レジスタマップの下半分は１６個のレジスタから構
成されており、即ち１個のＲＩＣ実時間ステータス及び
形態レジスタと、１３個のポート実時間ステータスレジ
スタと、１個のＲＩＣ形態レジスタと、１個の実時間イ
ンタラプトステータスレジスタである。
【０１９２】これらのレジスタは、ＲＡ（４：０）ピン
（ＲＡ４＝０）を介して任意の時間に直接的にアクセス
することが可能である。レジスタマップの上半分（ＲＡ
４＝１）は、４ページのレジスタとして構成されており
、即ちイベントカウンタ形態ページ（０）、イベント記
録ページ（１）、下位イベントカウントページ（２）及
び上位イベントカウントページ（３）である。これらの
ページ内のレジスタアクセスもＲＡ（４：０）ピン（Ｒ
Ａ４＝１）を使用して実施される。ページスイッチング
は、ページ選択ビット（ＰＳＥＬ２，１及び０）へ書込
むことにより実施される。これらのビットは、レジスタ
アレイの上半分の各ページ上のアドレス１０ Ｈｅｘ
において位置されているページ選択レジスタ内に見出だ
される。パワーオンにおいて、これらのビットは０
Ｈｅｘ即ちページ０へデフォルトされる。
（ＲＡ４＝０）を介して任意の時間に直接的にアクセス
することが可能である。レジスタマップの上半分（ＲＡ
４＝１）は、４ページのレジスタとして構成されており
、即ちイベントカウンタ形態ページ（０）、イベント記
録ページ（１）、下位イベントカウントページ（２）及
び上位イベントカウントページ（３）である。これらの
ページ内のレジスタアクセスもＲＡ（４：０）ピン（Ｒ
Ａ４＝１）を使用して実施される。ページスイッチング
は、ページ選択ビット（ＰＳＥＬ２，１及び０）へ書込
むことにより実施される。これらのビットは、レジスタ
アレイの上半分の各ページ上のアドレス１０ Ｈｅｘ
において位置されているページ選択レジスタ内に見出だ
される。パワーオンにおいて、これらのビットは０
Ｈｅｘ即ちページ０へデフォルトされる。
【０１９３】ＲＩＣステータス及び形態レジスタを図３
１に示してある。このレジスタの下位部分は、動作及び
ＲＩＣ１０に関する実時間情報を有している。上位三つ
のビットは、使用されるトランシーバインターフェース
の選択された形態を表わしている。ポート実時間ステー
タスレジスタの構成を図３２に示してある。ＲＩＣ形態
レジスタを図３３に示してある。このレジスタは、モー
ドロード操作期間中にロードされる多数のＲＩＣ形態ビ
ットの状態を表示する。
１に示してある。このレジスタの下位部分は、動作及び
ＲＩＣ１０に関する実時間情報を有している。上位三つ
のビットは、使用されるトランシーバインターフェース
の選択された形態を表わしている。ポート実時間ステー
タスレジスタの構成を図３２に示してある。ＲＩＣ形態
レジスタを図３３に示してある。このレジスタは、モー
ドロード操作期間中にロードされる多数のＲＩＣ形態ビ
ットの状態を表示する。
【０１９４】図３４に示した実時間インタラプトレジス
タ（ＲＴＩ）は、フレーム毎に変化することの可能な情
報を有している。後に続くフレームの前に処理されてい
ない任意の残りのインタラプトが、送信されるか、又は
該パケットの終了３０ミリ秒以内にクリアされる。複数
個のインタラプト源がＲＴＩにより表示することが可能
であるので、優先度方法が実施される。ＲＴＩに対する
読取りサイクルは、インタラプト源及びそのインタラプ
トを発生したＲＩＣポートを表わすアドレスベクトルを
与える。インタラプト情報の表示に対する優先度の順番
は以下の如くである。即ち、（１）ネットワーク活動の
受信源（ポートＮ）、（２）衝突を示す最初のＲＩＣポ
ート、及び（３）区画化されているか又は再接続されて
いるポートである。
タ（ＲＴＩ）は、フレーム毎に変化することの可能な情
報を有している。後に続くフレームの前に処理されてい
ない任意の残りのインタラプトが、送信されるか、又は
該パケットの終了３０ミリ秒以内にクリアされる。複数
個のインタラプト源がＲＴＩにより表示することが可能
であるので、優先度方法が実施される。ＲＴＩに対する
読取りサイクルは、インタラプト源及びそのインタラプ
トを発生したＲＩＣポートを表わすアドレスベクトルを
与える。インタラプト情報の表示に対する優先度の順番
は以下の如くである。即ち、（１）ネットワーク活動の
受信源（ポートＮ）、（２）衝突を示す最初のＲＩＣポ
ート、及び（３）区画化されているか又は再接続されて
いるポートである。
【０１９５】単一のパケットの繰返し期間中に、複数個
のポートが区画化されるか、又は、再接続される可能性
がある。該ポートは区画化／再接続情報を表示する上で
等しい優先度を有している。このデータは、それが該ポ
ートの周りに連続的にポールする場合に、ＲＴＩレジス
タにより該ポートから派生される。ＲＴＩレジスタを読
取ることは、特定のインタラプトをクリアする。インタ
ラプト源がアクティブでない場合には、ＲＴＩレジスタ
は何ら有効なインタラプトステータスをリターンするこ
とはない。
のポートが区画化されるか、又は、再接続される可能性
がある。該ポートは区画化／再接続情報を表示する上で
等しい優先度を有している。このデータは、それが該ポ
ートの周りに連続的にポールする場合に、ＲＴＩレジス
タにより該ポートから派生される。ＲＴＩレジスタを読
取ることは、特定のインタラプトをクリアする。インタ
ラプト源がアクティブでない場合には、ＲＴＩレジスタ
は何ら有効なインタラプトステータスをリターンするこ
とはない。
【０１９６】図３５はＲＴＩレジスタのＤ３乃至Ｄ０ピ
ン上へのインタラプト源のマッピングを示している。基
本的には、三つのインタラプト源の各々がこのフィール
ドにおいて専用のビットを有している。ＲＴＩレジスタ
に対する読取りがこれらのビットの一つの上で低論理レ
ベルを発生する場合には、そのインタラプト源は直接的
にデコードすることが可能である。そのインタラプトの
発生源と関連してイベントが発生しているポートがある
。ＲＴＩレジスタが読取られる場合にマスクされていな
いイベント（受信、衝突など）が発生しない場合には、
全てが１のパターンがデータピン上にＲＩＣ１０により
駆動される。
ン上へのインタラプト源のマッピングを示している。基
本的には、三つのインタラプト源の各々がこのフィール
ドにおいて専用のビットを有している。ＲＴＩレジスタ
に対する読取りがこれらのビットの一つの上で低論理レ
ベルを発生する場合には、そのインタラプト源は直接的
にデコードすることが可能である。そのインタラプトの
発生源と関連してイベントが発生しているポートがある
。ＲＴＩレジスタが読取られる場合にマスクされていな
いイベント（受信、衝突など）が発生しない場合には、
全てが１のパターンがデータピン上にＲＩＣ１０により
駆動される。
【０１９７】図３６に示したページ選択レジスタは二つ
の機能を実施する。第一に、それは、レジスタページ間
でスイッチを行なうことを可能とする。第二に、それは
、イベントロギングインタラプトに関するステータス情
報を与える。下位及び上位イベントカウントマスクレジ
スタは、それぞれ、図３７及び図３８に示してある。 イベント記録マスクレジスタは図３９に示してある。イ
ンタラプト及び管理形態レジスタは図４０に示してある
。このレジスタは、全てのビットが１にセットされた状
態でパワーアップし、且つ何れかのイベントがインタラ
プトを発生する前にプロセサ書込みサイクルにより初期
化されねばならない。
の機能を実施する。第一に、それは、レジスタページ間
でスイッチを行なうことを可能とする。第二に、それは
、イベントロギングインタラプトに関するステータス情
報を与える。下位及び上位イベントカウントマスクレジ
スタは、それぞれ、図３７及び図３８に示してある。 イベント記録マスクレジスタは図３９に示してある。イ
ンタラプト及び管理形態レジスタは図４０に示してある
。このレジスタは、全てのビットが１にセットされた状
態でパワーアップし、且つ何れかのイベントがインタラ
プトを発生する前にプロセサ書込みサイクルにより初期
化されねばならない。
【０１９８】図４１に示したＲＩＣアドレスレジスタは
、マルチＲＩＣリピータシステムにおけるＲＩＣ間を区
別するために使用することが可能である。このレジスタ
の内容は、管理バスを介して使用可能な情報の一部を形
成する。図４２に示したパケット圧縮デコードレジスタ
は、パケット圧縮オプションが使用される場合に管理バ
スを介して転送されるフレームのデータフィールドにお
けるバイト数を決定するために使用される。該レジスタ
ビットは、直接バイナリーデコーダにおける機能を実施
する。従って、パケット圧縮が選択される場合には、最
大で２５５バイトのデータが管理バスを介して転送する
ことが可能である。
、マルチＲＩＣリピータシステムにおけるＲＩＣ間を区
別するために使用することが可能である。このレジスタ
の内容は、管理バスを介して使用可能な情報の一部を形
成する。図４２に示したパケット圧縮デコードレジスタ
は、パケット圧縮オプションが使用される場合に管理バ
スを介して転送されるフレームのデータフィールドにお
けるバイト数を決定するために使用される。該レジスタ
ビットは、直接バイナリーデコーダにおける機能を実施
する。従って、パケット圧縮が選択される場合には、最
大で２５５バイトのデータが管理バスを介して転送する
ことが可能である。
【０１９９】図４３に示したフレーム間ギャップスレッ
シュホールドレジスタは、管理バスを介して転送される
パケット間にある最小のフレーム間ギャップを与えるた
めにハブ管理インターフェースを所定の形態とすべく使
用される。このレジスタへ書込まれる値＋６は、管理バ
ス上で許容される最小のフレーム間ギャップ（ＩＦＧ）
のビット時間における大きさである。図４４に示したポ
ートイベント記録レジスタは、特定したＲＩＣポートに
対する記録したイベントを保持する。該フラッグは、該
レジスタが読取られる場合にクリアされる。
シュホールドレジスタは、管理バスを介して転送される
パケット間にある最小のフレーム間ギャップを与えるた
めにハブ管理インターフェースを所定の形態とすべく使
用される。このレジスタへ書込まれる値＋６は、管理バ
ス上で許容される最小のフレーム間ギャップ（ＩＦＧ）
のビット時間における大きさである。図４４に示したポ
ートイベント記録レジスタは、特定したＲＩＣポートに
対する記録したイベントを保持する。該フラッグは、該
レジスタが読取られる場合にクリアされる。
【０２００】図４５に示したポートイベントカウンタレ
ジスタは、特定したポートの１６ビットカウンタの瞬間
的な値を示している。該カウンタは、イネーブルされた
イベントが発生する場合にインクリメントする。該カウ
ンタは、それが読取られる場合にクリアされることが可
能であり、且つ上位イベントカウントマスクレジスタ内
に適宜の制御ビットをセットすることにより、最大カウ
ントに到達した場合にロールオーバーすることを防止す
ることが可能である。ＲＩＣのプロセサポートがオクタ
ルであり且つ該カウンタが１６ビットの長さであるので
、一時的保持用レジスタがレジスタ読取りのために使用
されている。該カウンタのうちの一つが読取られると、
全てが該カウンタの１６ビットである高又は低バイトの
何れかが保持用レジスタへ最初に転送される。カウンタ
アレイに対する次の読取りサイクルが同一のカウンタの
他のバイトへアクセスする場合には、その読取りサイク
ルは該保持用レジスタへアクセスする。このことは、プ
ロセサ読取りの間でイベントが発生することの問題を回
避し且つ誤ったカウント値を表示することを回避してい
る。新たな値を該保持用レジスタへエンターするために
は、異なったカウンタにアクセスせねばならないか又は
同一のカウンタバイトが再度読取られねばならない。
ジスタは、特定したポートの１６ビットカウンタの瞬間
的な値を示している。該カウンタは、イネーブルされた
イベントが発生する場合にインクリメントする。該カウ
ンタは、それが読取られる場合にクリアされることが可
能であり、且つ上位イベントカウントマスクレジスタ内
に適宜の制御ビットをセットすることにより、最大カウ
ントに到達した場合にロールオーバーすることを防止す
ることが可能である。ＲＩＣのプロセサポートがオクタ
ルであり且つ該カウンタが１６ビットの長さであるので
、一時的保持用レジスタがレジスタ読取りのために使用
されている。該カウンタのうちの一つが読取られると、
全てが該カウンタの１６ビットである高又は低バイトの
何れかが保持用レジスタへ最初に転送される。カウンタ
アレイに対する次の読取りサイクルが同一のカウンタの
他のバイトへアクセスする場合には、その読取りサイク
ルは該保持用レジスタへアクセスする。このことは、プ
ロセサ読取りの間でイベントが発生することの問題を回
避し且つ誤ったカウント値を表示することを回避してい
る。新たな値を該保持用レジスタへエンターするために
は、異なったカウンタにアクセスせねばならないか又は
同一のカウンタバイトが再度読取られねばならない。
【０２０１】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論である
。
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論である
。
【図１】 ＩＥＥＥ８０２．３スタンダードにおける
異なった媒体／データレートオプションを具体化したイ
ーサーネットローカルエリアネットワークを示した概略
図。
異なった媒体／データレートオプションを具体化したイ
ーサーネットローカルエリアネットワークを示した概略
図。
【図２】 １０ＢＡＳＥ−Ｔイーサーネットネットワ
ークにおけるツイスト対リンクを示した概略図。
ークにおけるツイスト対リンクを示した概略図。
【図３】 １０ＢＡＳＥ−Ｔイーサーネットネットワ
ークにおけるリンクコンファメーション（確認）を示し
た概略図。
ークにおけるリンクコンファメーション（確認）を示し
た概略図。
【図４】 ８０２．３リピータの一例を示したブロッ
ク図。
ク図。
【図５】 本発明に基づくリピータインターフェース
コントローラ（ＲＩＣ）を示したブロック図。
コントローラ（ＲＩＣ）を示したブロック図。
【図６】 図５に示したＲＩＣの入力／出力ピンの構
成を示した概略図。
成を示した概略図。
【図７Ａ】 図６に示した入力／出力ピンを説明した
説明図。
説明図。
【図７Ｂ】 図６に示した入力／出力ピンを説明した
説明図。
説明図。
【図７Ｃ】 図６に示した入力／出力ピンを説明した
説明図。
説明図。
【図７Ｄ】 図６に示した入力／出力ピンを説明した
説明図。
説明図。
【図８】 本発明に基づくＲＩＣの一実施例のアーキ
テクチャを示したブロック図。
テクチャを示したブロック図。
【図９】 本発明に基づくリピータハブ管理インター
フェースを示したブロック図。
フェースを示したブロック図。
【図１０】 ＩＥＥＥ８０２．３スタンダードステー
トマシンを示した状態図。
トマシンを示した状態図。
【図１０Ａ】 ＩＤＬＥ（アイドル）モードでパワー
アップするポートステートマシンを示した状態図。
アップするポートステートマシンを示した状態図。
【図１０Ｂ】 メインステートマシンを示した状態図
。
。
【図１０Ｃ】 図１０Ｂに示したメインステートマシ
ンへの入力を識別し且つ説明する説明図。
ンへの入力を識別し且つ説明する説明図。
【図１１】 本発明に基づくＲＩＣのメインステート
マシンを示した状態図。
マシンを示した状態図。
【図１２Ａ】 本発明に基づくリピータインターフェ
ースコントローラの分散型アーキテクチャを示した概念
図。
ースコントローラの分散型アーキテクチャを示した概念
図。
【図１２Ｂ】 二つのデージーチェーン型ＲＩＣを示
したブロック図。
したブロック図。
【図１３】 図１２のブロック図内に示した信号によ
り表わされるパケット繰返しを示したタイミング線図。
り表わされるパケット繰返しを示したタイミング線図。
【図１４】 受信衝突期間中のＲＩＣの動作を示した
タイミング線図。
タイミング線図。
【図１５】 送信衝突期間中のＲＩＣの動作を示した
タイミング線図。
タイミング線図。
【図１６】 ＲＩＣをベースとしたリピータシステム
に関するジャバー長フレームの効果を示したタイミング
線図。
に関するジャバー長フレームの効果を示したタイミング
線図。
【図１７】 外部トランシーバを介してＲＩＣ間バス
へ接続されたＲＩＣを示したブロック図。
へ接続されたＲＩＣを示したブロック図。
【図１８】 ＲＩＣのモードロード動作を示したタイ
ミング線図。
ミング線図。
【図１９】 最大モードが選択されている場合の各Ｒ
ＩＣポートのステータス情報を示した説明図。
ＩＣポートのステータス情報を示した説明図。
【図２０】 最大モードＬＥＤディスプレイを示した
概略図。
概略図。
【図２１】 ＲＩＣのプロセサ及びディスプレイイン
ターフェースを示したブロック図。
ターフェースを示したブロック図。
【図２２】 ＲＩＣステータスフィールドの構成を示
した説明図。
した説明図。
【図２３】 ＲＩＣの管理バスの動作を示したタイミ
ング線図。
ング線図。
【図２４】 パケットステータスレジスタ０の構成を
示した概略図。
示した概略図。
【図２５】 パケットステータスレジスタ１の構成を
示した概略図。
示した概略図。
【図２６】 パケットステータスレジスタ２の構成を
示した概略図。
示した概略図。
【図２７Ａ】 １０ＢＡＳＥ−ＴセグメントへのＲＩ
Ｃポートの接続を示した概略図。
Ｃポートの接続を示した概略図。
【図２７Ｂ】 極性ステートマシン及びＲＩＣ１０Ｂ
ＡＳＥ−Ｔトランシーバを示した状態図。
ＡＳＥ−Ｔトランシーバを示した状態図。
【図２７Ｃ】 １０ＢＡＳＥ−Ｔトランシーバ内の極
性検知及び補正を示した概略図。
性検知及び補正を示した概略図。
【図２８】 ＡＵＩインターフェースを使用する同軸
トランシーバとＰＩＣポートとの間の接続を示した概略
図。
トランシーバとＰＩＣポートとの間の接続を示した概略
図。
【図２９】 ＩＥＥＥ８０２．３スタンダードポート
区画化アルゴリズムを示した状態図。
区画化アルゴリズムを示した状態図。
【図３０】 本発明に基づくＲＩＣのポート区画化ア
ルゴリズムを示した状態図。
ルゴリズムを示した状態図。
【図３１】 ＲＩＣステータス及び形態レジスタの構
成を示した概略図。
成を示した概略図。
【図３２】 ＲＩＣポート実時間ステータスレジスタ
の構成を示した概略図。
の構成を示した概略図。
【図３３】 ＲＩＣ形態レジスタの構成を示した概略
図。
図。
【図３４】 ＲＩＣ実時間インタラプト（ＲＴＩ）レ
ジスタの構成を示した概略図。
ジスタの構成を示した概略図。
【図３５】 ＲＴＩレジスタのＤ３−Ｄ０ピンに対す
るＲＩＣインタラプト源のマッピングを示した概略図。
るＲＩＣインタラプト源のマッピングを示した概略図。
【図３６】 ＲＩＣページ選択レジスタの構成を示し
た概略図。
た概略図。
【図３７】 下位イベントカウントマスクレジスタの
構成を示した概略図。
構成を示した概略図。
【図３８】 ＲＩＣ上位イベントカウントマスクレジ
スタの構成を示した概略図。
スタの構成を示した概略図。
【図３９】 ＲＩＣイベント記録マスクレジスタの構
成を示した概略図。
成を示した概略図。
【図４０】 ＲＩＣインタラプト及び管理形態レジス
タの構成を示した概略図。
タの構成を示した概略図。
【図４１】 ＲＩＣアドレスレジスタの構成を示した
概略図。
概略図。
【図４２】 ＲＩＣパケット圧縮デコードレジスタの
構成を示した概略図。
構成を示した概略図。
【図４３】 ＲＩＣフレーム間ギャップスレッシュホ
ールドレジスタの構成を示した概略図。
ールドレジスタの構成を示した概略図。
【図４４】 ＲＩＣポートイベント記録レジスタの構
成を示した概略図。
成を示した概略図。
【図４５】 ＲＩＣポートイベントカウントレジスタ
の構成を示した概略図。
の構成を示した概略図。
１０ リピータコントローラインターフェース（ＲＩ
Ｃ） １２，１４ ポート １６ １０ＢＡＳＥ−Ｔトランシーバ１８ ＲＩＣ
間バス ２０ ポートステータス情報 ２４ 直列管理インターフェース
Ｃ） １２，１４ ポート １６ １０ＢＡＳＥ−Ｔトランシーバ１８ ＲＩＣ
間バス ２０ ポートステータス情報 ２４ 直列管理インターフェース
Claims (23)
- 【請求項１】 ローカルエリアネットワークのセグメ
ントを接続するための分散型アーキテクチャリピータイ
ンターフェースコントローラにおいて、（ａ）第一組の
操作を実施するための中央ノードが設けられており、（
ｂ）複数個のポートノードが設けられており、前記各ポ
ートノードは前記中央ノードとローカルエリアネットワ
ークの関連するセグメントの間に接続可能であり、前記
各ポートノードは第二組の操作を実施する手段を有して
いる、ことを特徴とする分散型アーキテクチャリピータ
インターフェースコントローラ。 - 【請求項２】 請求項１において、前記各ポートノー
ドが、前記ローカルエリアネットワークのそれの関連す
るセグメント上で送信操作を制御する手段を有すること
を特徴とする分散型アーキテクチャリピータインターフ
ェースコントローラ。 - 【請求項３】 請求項１において、前記各ポートノー
ドが、パケット受領又は衝突期間中に競合が存在する場
合に、他のポートノードと仲裁する手段を有することを
特徴とする分散型アーキテクチャリピータインターフェ
ースコントローラ。 - 【請求項４】 ローカルエリアネットワークのセグメ
ントを接続するためのリピータインターフェースコント
ローラにおいて、（ａ）複数個のポートノードが設けら
れており、前記各ポートノードはローカルエリアネット
ワークの関連するセグメントへ接続可能であり且つポー
トノード操作を実施する手段を有しており、（ｂ）前記
各ポートノードへ接続されており前記各ポートノードに
対して共通な一組の操作を実施するための共用型機能的
手段が設けられており、（ｃ）前記共用型機能的手段へ
接続されると共にデータパケット繰返し、衝突伝搬及び
ジャバー保護機能を実施するために選択したステータス
及びデータ信号を使用して通信を行なうために少なくと
も他の１個のリピータインターフェースコントローラの
リピータ間バスと接続可能なリピータ間バスが設けられ
ており、その際に、単一のリピータインターフェースコ
ントローラの複数個のポートノードの整数倍である多数
のポートノードを持った単一のリピータインターフェー
スコントローラの論理機能を維持するために複数個のリ
ピータインターフェースコントローラを接続することが
可能であることを特徴とするリピータインターフェース
コントローラ。 - 【請求項５】 ローカルエリアネットワークのセグメ
ントを接続するためのリピータインターフェースコント
ローラにおいて、（ａ）複数個のポートノードが設けら
れており、各ポートノードはローカルエリアネットワー
クの関連するセグメントへ接続可能であり且つポートノ
ード操作を実施するための手段を有しており、（ｂ）前
記各ポートノードへ接続されており該ポートノードから
管理及びステータス情報を受取るデータバスが設けられ
ており、前記データバスは外部プロセサ及び外部ディス
プレイへ接続可能であり、（ｃ）前記データバスへ接続
されており前記データバスを介して前記ポートノードか
ら受取った管理及びステータス情報を格納するための格
納手段が設けられており、（ｄ）前記データバスへ接続
されており前記データバスを介して前記ポートノードか
ら管理及びステータス情報を受取る表示及びアップデー
ト論理手段が設けられており、（ｅ）前記データバスと
前記外部プロセサと、前記外部ディスプレイとに接続さ
れており前記外部プロセサ及び前記外部ディスプレイに
よる前記データバスへの同時的なアクセスを解消するた
めのバスアービタ手段が設けられている、ことを特徴と
するリピータインターフェースコントローラ。 - 【請求項６】 請求項５において、前記外部プロセサ
が前記データバスへのアクセスを有する場合に、イネー
ブル信号を発生するための前記バス手段のマスターが設
けられていることを特徴とするリピータインターフェー
スコントローラ。 - 【請求項７】 ローカルエリアネットワークのセグメ
ントを接続するためのリピータインターフェースコント
ローラにおいて、（ａ）複数個のポートノードが設けら
れており、各ポートノードはローカルエリアネットワー
クの関連するセグメントへ接続可能であり、（ｂ）前記
各ポートノードへ接続されており前記ポートノードから
管理及びステータス情報を受取るバス手段が設けられて
おり、（ｃ）前記バス手段へ接続されており且つ前記バ
ス手段から受取られた管理及びステータス情報に応答し
本リピータインターフェースコントローラが繰返しを行
なっている場合に前記ポートノードの及びパケットのス
テータスに関するハブ情報を供給するハブ管理手段が設
けられている、ことを特徴とするリピータインターフェ
ースコントローラ。 - 【請求項８】 請求項７において、前記ハブ管理手段
が、（ａ）カウントされたイベントに関する情報を発生
する手段と、（ｂ）記録されたイベントに関する情報を
発生する手段と、（ｃ）ステータスパケットを発生する
手段と、を有することを特徴とするリピータインターフ
ェースコントローラ。 - 【請求項９】 請求項７において、前記バス手段が、
前記ハブ情報が前記ハブ管理手段から前記バス手段を介
して前記外部プロセサへ転送することが可能であるよう
に外部プロセサへ接続可能であることを特徴とするリピ
ータインターフェースコントローラ。 - 【請求項１０】 請求項７において、更に、前記ハブ
管理手段へ接続されておりハブ情報を本リピータインタ
ーフェースコントローラ外部の宛て先へ転送するための
ハブ管理インターフェース手段が設けられていることを
特徴とするリピータインターフェースコントローラ。 - 【請求項１１】 請求項７において、更に、本リピー
タインターフェースコントローラによるパケットの繰返
しが進行中に、そのパケットに関する管理及びステータ
ス情報を前記ハブ管理手段へ転送する手段が設けられて
いることを特徴とするリピータインターフェースコント
ローラ。 - 【請求項１２】 請求項１１において、更に、フラッ
グ及びカウンタアレイが設けられており、且つ前記パケ
ットの繰返しが終了した後に前記パケットに関するハブ
情報を前記フラッグ及びカウンタアレイへ供給する手段
が設けられていることを特徴とするリピータインターフ
ェースコントローラ。 - 【請求項１３】 請求項１０において、更に、前記ハ
ブ管理インターフェース手段に接続してハブ管理バスが
設けられており、前記ハブ管理バスはハブ情報を前記ハ
ブ管理バスへ接続されている外部のローカルエリアネッ
トワークコントローラへ転送することを特徴とするリピ
ータインターフェースコントローラ。 - 【請求項１４】 請求項１３において、前記ネットワ
ークコントローラへ転送されるハブ情報が、本リピータ
インターフェースコントローラにより受取られるパケッ
トと統計情報とを有することを特徴とするリピータイン
ターフェースコントローラ。 - 【請求項１５】 請求項１３において、前記ハブ管理
インターフェース手段が、前記ハブ情報を圧縮する手段
を有することを特徴とするリピータインターフェースコ
ントローラ。 - 【請求項１６】 請求項１３において、更に、前記ネ
ットワークコントローラにおけるフレーム間処理遅延を
補償するプログラム可能な手段が設けられており、その
際に前記ネットワークコントローラが前記ハブ情報をモ
ニタすることが不可能な場合に本リピータインターフェ
ースコントローラがハブ情報を前記ネットワークコント
ローラへ転送することを防止することを特徴とするリピ
ータインターフェースコントローラ。 - 【請求項１７】 ローカルエリアネットワークのセグ
メントを接続するためのリピータインターフェースコン
トローラにおいて、複数個の異なったコネクタ手段が設
けられており、本リピータインターフェースコントロー
ラが複数個の異なった態様でネットワークセグメントへ
接続可能であることを特徴とするリピータインターフェ
ースコントローラ。 - 【請求項１８】 請求項１７において、本リピータイ
ンターフェースコントローラが三つの態様でネットワー
クセグメントへ接続可能であり、即ちＡＵＩケーブルを
介してトランシーバボックスへ、直接的にボードマウン
ト型トランシーバへ、且つインターフェースを介してツ
イスト対ケーブルへ接続可能であることを特徴とするリ
ピータインターフェースコントローラ。 - 【請求項１９】 ローカルエリアネットワークのセグ
メントを接続するためのリピータインターフェースコン
トローラにおいて、ネットワークセグメントへデータを
送信し且つネットワークセグメントからデータを受取る
ために本リピータインターフェースコントローラをツイ
スト対ケーブルネットワークセグメントへ接続するため
のトランシーバ手段が設けられており、前記トランシー
バ手段が、前記ネットワークセグメントから前記トラン
シーバ手段により受取ったデータストリームの極性を検
知し且つ補正するための極性補正手段を有することを特
徴とするリピータインターフェースコントローラ。 - 【請求項２０】 請求項１９において、前記極性補正
手段が、受信リンクパルスの極性及びパケット波形の終
了に応答する手段を有することを特徴とするリピータイ
ンターフェースコントローラ。 - 【請求項２１】 ローカルエリアネットワークのセグ
メントを接続するためのリピータインターフェースコン
トローラにおいて、複数個のポートノードが設けられて
おり、前記各ポートノードは関連するネットワークセグ
メントへ接続可能であり、前記各ポートノードは複数個
の異なったセグメント区画アルゴリズムから選択された
セグメント区画アルゴリズムを実施するための専用ポー
トステートマシンを有することを特徴とするリピータイ
ンターフェースコントローラ。 - 【請求項２２】 請求項２１において、前記選択した
セグメント区画アルゴリズムが８０２．３セグメント区
画アルゴリズムを実現することを特徴とするリピータイ
ンターフェースコントローラ。 - 【請求項２３】 ローカルエリアネットワークのセグ
メントを接続するためのリピータインターフェースコン
トローラにおいて、外部的に発生されたパケットテスト
に応答する手段が設けられており、その際にユーザが据
付け状態で本リピータインターフェースコントローラを
テストすることが可能であることを特徴とするリピータ
インターフェースコントローラ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US64320891A | 1991-01-18 | 1991-01-18 | |
| US643208 | 1991-01-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04335731A true JPH04335731A (ja) | 1992-11-24 |
| JP3340457B2 JP3340457B2 (ja) | 2002-11-05 |
Family
ID=24579820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00697292A Expired - Lifetime JP3340457B2 (ja) | 1991-01-18 | 1992-01-18 | リピータインターフェースコントローラ |
Country Status (5)
| Country | Link |
|---|---|
| US (5) | US5384767A (ja) |
| EP (1) | EP0495575B1 (ja) |
| JP (1) | JP3340457B2 (ja) |
| KR (1) | KR100245903B1 (ja) |
| DE (1) | DE69221338T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009032281A (ja) * | 2001-03-05 | 2009-02-12 | Pact Xpp Technologies Ag | データ伝送方法 |
| JP2014531881A (ja) * | 2011-11-25 | 2014-11-27 | 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． | 無線リソース最適化方法、無線リソース最適化装置、及び無線リソース最適化システム |
Families Citing this family (143)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5742760A (en) * | 1992-05-12 | 1998-04-21 | Compaq Computer Corporation | Network packet switch using shared memory for repeating and bridging packets at media rate |
| US5432907A (en) * | 1992-05-12 | 1995-07-11 | Network Resources Corporation | Network hub with integrated bridge |
| DE69323509D1 (de) * | 1992-07-02 | 1999-03-25 | Digital Equipment Corp | Gemeinsame Schnittstelle für ein Kommunikationsnetz |
| US5444856A (en) * | 1992-07-07 | 1995-08-22 | Intel Corporation | Apparatus and method for switching ethernet media type |
| GB9222914D0 (en) * | 1992-11-02 | 1992-12-16 | 3Com Uk Limited | Ethernet repeater |
| US5550836A (en) * | 1992-11-06 | 1996-08-27 | Hewlett-Packard Company | High speed data transfer over twisted pair cabling |
| US5577023A (en) * | 1992-12-01 | 1996-11-19 | Farallon Computing, Inc. | Method and apparatus for automatic configuration of a network connection |
| US5446914A (en) * | 1992-12-22 | 1995-08-29 | National Semiconductor Corporation | Twisted pair and attachment unit interface (AUI) coding and transceiving circuit with full duplex, testing, and isolation modes |
| US5513370A (en) * | 1992-12-22 | 1996-04-30 | National Semiconductor Corporation | Twisted pair and attachment unit interface (AUI) coding and transceiving circuit with full duplex, testing, isolation, and automatic output selection |
| US5459714A (en) * | 1993-02-22 | 1995-10-17 | Advanced Micro Devices, Inc. | Enhanced port activity monitor for an integrated multiport repeater |
| US5963556A (en) | 1993-06-23 | 1999-10-05 | Digital Equipment Corporation | Device for partitioning ports of a bridge into groups of different virtual local area networks |
| US5875210A (en) * | 1993-06-24 | 1999-02-23 | National Semiconductor Corporation | Method and apparatus for repeating data |
| US5566203A (en) * | 1993-06-24 | 1996-10-15 | National Semiconductor Corp. | Intelligent repeater functionality |
| US5544323A (en) * | 1993-09-23 | 1996-08-06 | Standard Microsystems Corp. | High bit rate ethernet connection |
| WO1995022216A1 (en) * | 1994-02-14 | 1995-08-17 | National Semiconductor Corporation | Repeater information base for snmp network management statistics accumulation |
| EP0675616A3 (en) | 1994-03-04 | 1995-11-29 | At & T Corp | Local network. |
| US5761285A (en) * | 1994-06-01 | 1998-06-02 | Davox Corporation | Universal telephony application client that is configurable from a profile for a telphone call campaign |
| US6175556B1 (en) * | 1994-06-06 | 2001-01-16 | International Business Machines Corporation | Remote powered ethernet repeater |
| US5481674A (en) * | 1994-06-20 | 1996-01-02 | Mahavadi; Manohar R. | Method and apparatus mapping the physical topology of EDDI networks |
| US5664105A (en) * | 1994-10-04 | 1997-09-02 | Fluke Corporation | Method and apparatus for network analysis |
| US5598418A (en) * | 1994-11-10 | 1997-01-28 | Advanced Micro Devices Inc. | Repeater status LED array interface |
| US5493562A (en) * | 1994-11-10 | 1996-02-20 | Lo; William | Apparatus and method for selectively storing error statistics |
| US5566160A (en) * | 1994-11-10 | 1996-10-15 | Advanced Micro Devices, Inc. | Media attachment unit management interface |
| CN1087453C (zh) * | 1994-12-02 | 2002-07-10 | 皇家菲利浦电子有限公司 | 包括数据通信总线的电路 |
| FR2729031A1 (fr) * | 1994-12-28 | 1996-07-05 | Alcatel Business Systems | Agencement de chainage entre modules intermediaires, notamment de type repeteur, d'une installation dotee de terminaux communiquant par une liaison de transmission de paquets et installation ainsi equipee |
| FR2729262B1 (fr) * | 1995-01-10 | 1997-04-04 | Thomson Consumer Electronics | Dispositif d'interfacage entre supports de communication dans un reseau de domotique |
| US5671249A (en) * | 1995-01-30 | 1997-09-23 | Level One Communications, Inc. | Inter-repeater backplane with synchronous/asynchronous dual mode operation |
| US5796738A (en) * | 1995-03-13 | 1998-08-18 | Compaq Computer Corporation | Multiport repeater with collision detection and jam signal generation |
| US5550803A (en) * | 1995-03-17 | 1996-08-27 | Advanced Micro Devices, Inc. | Method and system for increasing network information carried in a data packet via packet tagging |
| US5592486A (en) * | 1995-03-17 | 1997-01-07 | Advanced Micro Devices, Inc. | System and method for efficiently monitoring information in a network having a plurality of repeaters |
| WO1996029803A1 (en) * | 1995-03-20 | 1996-09-26 | Advanced Micro Devices, Inc. | Asynchronous expansion bus for a communication network |
| US5608729A (en) * | 1995-04-20 | 1997-03-04 | Lucent Technologies Inc. | Method and apparatus for providing two-way data communication cover a widely distributed network |
| DE69631182T2 (de) * | 1995-04-28 | 2004-08-19 | Matsushita Electric Industrial Co., Ltd., Kadoma | Datenübertragungsverfahren |
| US5926504A (en) * | 1995-06-05 | 1999-07-20 | Level One Communications, Inc. | Electrical circuit for selectively connecting a repeater to a DTE port |
| US5636214A (en) * | 1995-06-07 | 1997-06-03 | 3Com Corporation | Backplane architecture for stackable ethernet repeater |
| US5822325A (en) * | 1995-07-10 | 1998-10-13 | National Semiconductor Corporation | Integrated twisted pair filter with a secure RIC function |
| US5742602A (en) * | 1995-07-12 | 1998-04-21 | Compaq Computer Corporation | Adaptive repeater system |
| US5754540A (en) * | 1995-07-18 | 1998-05-19 | Macronix International Co., Ltd. | Expandable integrated circuit multiport repeater controller with multiple media independent interfaces and mixed media connections |
| US5691984A (en) * | 1995-08-15 | 1997-11-25 | Honeywell Inc. | Compact, adaptable brouting switch |
| US5742603A (en) * | 1995-09-14 | 1998-04-21 | Level One Communications, Inc. | Method and apparatus for integrating repeater management, media access control, and bridging functions |
| US5703883A (en) * | 1995-09-29 | 1997-12-30 | United Microelectronics Corporation | Expandable repeater controller |
| US5960034A (en) * | 1995-12-01 | 1999-09-28 | Advanced Micro Devices, Inc. | Expandable repeater with built-in tree structure arbitration logic |
| US5805596A (en) * | 1995-12-21 | 1998-09-08 | 3 Com Corporation | Method for in-band communication of management information in a backplane architecture of a stackable ethernet repeater |
| US5963719A (en) * | 1996-01-22 | 1999-10-05 | Cabletron Systems, Inc. | Two-pin distributed ethernet bus architecture |
| US5978383A (en) * | 1996-03-11 | 1999-11-02 | The Regents Of The University Of California | Repeaters for reducing collisions in an ethernet network |
| US6199133B1 (en) | 1996-03-29 | 2001-03-06 | Compaq Computer Corporation | Management communication bus for networking devices |
| US5874930A (en) * | 1996-04-05 | 1999-02-23 | Advanced Micro Devices, Inc. | Serial display drive for electronic systems |
| EP0895602B1 (en) * | 1996-04-23 | 2000-10-04 | AlliedSignal Inc. | Integrated hazard avoidance system |
| US5727146A (en) * | 1996-06-04 | 1998-03-10 | Hewlett-Packard Company | Source address security for both training and non-training packets |
| US5940399A (en) * | 1996-06-20 | 1999-08-17 | Mrv Communications, Inc. | Methods of collision control in CSMA local area network |
| GB9615421D0 (en) * | 1996-07-23 | 1996-09-04 | 3Com Ireland | Multisegment repeater |
| US6704296B1 (en) * | 1996-09-16 | 2004-03-09 | Advanced Micro Devices, Inc. | Optimized MII for 802.3u (100 BASE-T) fast ethernet PHYs |
| US5946462A (en) * | 1996-10-08 | 1999-08-31 | Advanced Micro Devices, Inc. | Station management circuit |
| EP0848519A3 (en) * | 1996-12-05 | 1999-07-14 | Advanced Micro Devices, Inc. | Network activity level monitor and visual display |
| US5801549A (en) * | 1996-12-13 | 1998-09-01 | International Business Machines Corporation | Simultaneous transmission bidirectional repeater and initialization mechanism |
| US6260073B1 (en) * | 1996-12-30 | 2001-07-10 | Compaq Computer Corporation | Network switch including a switch manager for periodically polling the network ports to determine their status and controlling the flow of data between ports |
| US6665733B1 (en) * | 1996-12-30 | 2003-12-16 | Hewlett-Packard Development Company, L.P. | Network communication device including bonded ports for increased bandwidth |
| US6233246B1 (en) * | 1996-12-30 | 2001-05-15 | Compaq Computer Corporation | Network switch with statistics read accesses |
| US6002675A (en) * | 1997-01-06 | 1999-12-14 | Cabletron Systems, Inc. | Method and apparatus for controlling transmission of data over a network |
| US6097705A (en) | 1997-01-06 | 2000-08-01 | Cabletron Systems, Inc. | Buffered repeater with independent ethernet collision domains |
| US6023476A (en) * | 1997-01-31 | 2000-02-08 | Advanced Micro Devices, Inc. | Signal delays in a logical repeater set |
| US6118809A (en) * | 1997-01-31 | 2000-09-12 | Advanced Micro Devices | Repeater delay balancing |
| US6041061A (en) * | 1997-01-31 | 2000-03-21 | Macronix International Co., Ltd. | Internal arbiter for a repeater in a computer network |
| US6151316A (en) * | 1997-02-14 | 2000-11-21 | Advanced Micro Devices, Inc. | Apparatus and method for synthesizing management packets for transmission between a network switch and a host controller |
| US6393548B1 (en) * | 1997-02-14 | 2002-05-21 | Advanced Micro Devices, Inc. | Variable 16 or 32 bit PCI interface which supports steering and swapping of data |
| US6115391A (en) * | 1997-02-20 | 2000-09-05 | Level One Communications, Inc. | Method and apparatus for integrating multiple repeaters into a single collision domain |
| US5742587A (en) * | 1997-02-28 | 1998-04-21 | Lanart Corporation | Load balancing port switching hub |
| JP3161359B2 (ja) * | 1997-03-26 | 2001-04-25 | 日本電気株式会社 | ネットワーク調停回路 |
| US6633577B1 (en) * | 1997-03-26 | 2003-10-14 | Nec Corporation | Handshaking circuit for resolving contention on a transmission medium regardless of its length |
| US6356560B1 (en) * | 1997-05-30 | 2002-03-12 | Adtran, Inc. | Arbitration mechanism for statistically multiplexed frame relay switching system |
| US6393483B1 (en) * | 1997-06-30 | 2002-05-21 | Adaptec, Inc. | Method and apparatus for network interface card load balancing and port aggregation |
| US6079034A (en) * | 1997-12-05 | 2000-06-20 | Hewlett-Packard Company | Hub-embedded system for automated network fault detection and isolation |
| US6181708B1 (en) * | 1997-12-30 | 2001-01-30 | Cisco Technology, Inc. | Lossless arbitration scheme and network architecture for collision based network protocols |
| US6289042B1 (en) | 1998-02-17 | 2001-09-11 | Rockwell Automation Technologies, Inc. | Media independent modular communication repeater system |
| US6690650B1 (en) * | 1998-02-27 | 2004-02-10 | Advanced Micro Devices, Inc. | Arrangement in a network repeater for monitoring link integrity by monitoring symbol errors across multiple detection intervals |
| US6205468B1 (en) * | 1998-03-10 | 2001-03-20 | Lucent Technologies, Inc. | System for multitasking management employing context controller having event vector selection by priority encoding of contex events |
| US6483849B1 (en) * | 1998-04-17 | 2002-11-19 | Advanced Micro Devices, Inc. | Network transceiver having a LED interface operable in parallel and serial modes |
| US6373848B1 (en) | 1998-07-28 | 2002-04-16 | International Business Machines Corporation | Architecture for a multi-port adapter with a single media access control (MAC) |
| US6114840A (en) * | 1998-09-17 | 2000-09-05 | Integrated Device Technology, Inc. | Signal transfer devices having self-timed booster circuits therein |
| US7206877B1 (en) * | 1998-12-22 | 2007-04-17 | Honeywell International Inc. | Fault tolerant data communication network |
| US6693550B1 (en) * | 1999-06-23 | 2004-02-17 | Intel Corporation | Visually displaying status information in an electronic signaling system |
| US6594329B1 (en) * | 1999-11-01 | 2003-07-15 | Intel Corporation | Elastic buffer |
| US7143197B1 (en) * | 1999-11-08 | 2006-11-28 | Agere Systems Inc. | Method and system for monitoring a telecommunications signal transmission link |
| DE10016829A1 (de) * | 2000-04-06 | 2001-10-11 | Philips Corp Intellectual Pty | Auflösung von Medienzugriffskonflikten in Netzwerken mit mehreren Netzknoten und wenigstens einem Sternknoten |
| DE10019034A1 (de) * | 2000-04-18 | 2001-11-29 | Merten Gmbh & Co Kg | Einrichtung für einen Datenbus |
| US6842459B1 (en) | 2000-04-19 | 2005-01-11 | Serconet Ltd. | Network combining wired and non-wired segments |
| US7596139B2 (en) | 2000-11-17 | 2009-09-29 | Foundry Networks, Inc. | Backplane interface adapter with error control and redundant fabric |
| US7356030B2 (en) * | 2000-11-17 | 2008-04-08 | Foundry Networks, Inc. | Network switch cross point |
| US20020188790A1 (en) * | 2001-04-11 | 2002-12-12 | Kyuho Park | Apparatus for converting 8-line/4-line ethernet into 2-line ethernet |
| US6990609B2 (en) * | 2001-06-12 | 2006-01-24 | Sun Microsystems, Inc. | System and method for isolating faults in a network |
| US7058844B2 (en) * | 2001-06-15 | 2006-06-06 | Sun Microsystems, Inc. | System and method for rapid fault isolation in a storage area network |
| US6865460B2 (en) * | 2001-10-29 | 2005-03-08 | Visteon Global Technologies, Inc. | Communication network for an automobile |
| US7468975B1 (en) * | 2002-05-06 | 2008-12-23 | Foundry Networks, Inc. | Flexible method for processing data packets in a network routing system for enhanced efficiency and monitoring capability |
| US7187687B1 (en) * | 2002-05-06 | 2007-03-06 | Foundry Networks, Inc. | Pipeline method and system for switching packets |
| US20120155466A1 (en) * | 2002-05-06 | 2012-06-21 | Ian Edward Davis | Method and apparatus for efficiently processing data packets in a computer network |
| US7649885B1 (en) * | 2002-05-06 | 2010-01-19 | Foundry Networks, Inc. | Network routing system for enhanced efficiency and monitoring capability |
| US7266117B1 (en) * | 2002-05-06 | 2007-09-04 | Foundry Networks, Inc. | System architecture for very fast ethernet blade |
| AU2003239577A1 (en) | 2002-06-21 | 2004-01-06 | Qualcomm Incorporated | Wireless local area network repeater |
| US8885688B2 (en) | 2002-10-01 | 2014-11-11 | Qualcomm Incorporated | Control message management in physical layer repeater |
| US7236457B2 (en) * | 2002-10-04 | 2007-06-26 | Intel Corporation | Load balancing in a network |
| CN100574119C (zh) | 2002-10-11 | 2009-12-23 | 高通股份有限公司 | 操作无线局域网中转发器的方法 |
| DE60322440D1 (de) | 2002-10-15 | 2008-09-04 | Qualcomm Inc | Wlan-repeater mit automatischer verstärkungsregelung für erweiterte netzabdeckung |
| US8078100B2 (en) | 2002-10-15 | 2011-12-13 | Qualcomm Incorporated | Physical layer repeater with discrete time filter for all-digital detection and delay generation |
| US7230935B2 (en) | 2002-10-24 | 2007-06-12 | Widefi, Inc. | Physical layer repeater with selective use of higher layer functions based on network operating conditions |
| CA2504347A1 (en) | 2002-11-15 | 2004-06-03 | Widefi, Inc. | Wireless local area network repeater with detection |
| JP2006510326A (ja) | 2002-12-16 | 2006-03-23 | ワイデファイ インコーポレイテッド | 改良された無線ネットワーク中継器 |
| US7000051B2 (en) * | 2003-03-31 | 2006-02-14 | International Business Machines Corporation | Apparatus and method for virtualizing interrupts in a logically partitioned computer system |
| US6901072B1 (en) | 2003-05-15 | 2005-05-31 | Foundry Networks, Inc. | System and method for high speed packet transmission implementing dual transmit and receive pipelines |
| US7676194B2 (en) | 2003-08-22 | 2010-03-09 | Rappaport Theodore S | Broadband repeater with security for ultrawideband technologies |
| US7817659B2 (en) * | 2004-03-26 | 2010-10-19 | Foundry Networks, Llc | Method and apparatus for aggregating input data streams |
| US8027642B2 (en) | 2004-04-06 | 2011-09-27 | Qualcomm Incorporated | Transmission canceller for wireless local area network |
| US8730961B1 (en) | 2004-04-26 | 2014-05-20 | Foundry Networks, Llc | System and method for optimizing router lookup |
| EP1745567B1 (en) | 2004-05-13 | 2017-06-14 | QUALCOMM Incorporated | Non-frequency translating repeater with detection and media access control |
| US7187904B2 (en) | 2004-06-03 | 2007-03-06 | Widefi, Inc. | Frequency translating repeater with low cost high performance local oscillator architecture |
| US7657703B1 (en) * | 2004-10-29 | 2010-02-02 | Foundry Networks, Inc. | Double density content addressable memory (CAM) lookup scheme |
| US7570844B2 (en) * | 2005-01-18 | 2009-08-04 | Doron Handelman | Photonic integrated circuit device and elements thereof |
| WO2006081405A2 (en) | 2005-01-28 | 2006-08-03 | Widefi, Inc. | Physical layer repeater configuration for increasing mino performance |
| WO2006081404A2 (en) * | 2005-01-28 | 2006-08-03 | Widefi, Inc. | Physical layer repeater with discrete time filter for all-digital detection and delay generation |
| US8767595B2 (en) * | 2005-08-02 | 2014-07-01 | L-3 Communications Corporation | Enhanced methods of cellular environment detection when interoperating with timed interfers |
| WO2007016641A2 (en) * | 2005-08-02 | 2007-02-08 | Comhouse Wireless, Lp | Methods of remotely identifying, suppressing and/or disabling wireless devices of interest |
| US8448162B2 (en) | 2005-12-28 | 2013-05-21 | Foundry Networks, Llc | Hitless software upgrades |
| WO2007118072A2 (en) * | 2006-04-03 | 2007-10-18 | Tut Systems, Inc. | Apparatus and method for remotely powering a data acquisition or utilization device |
| US8755770B2 (en) * | 2006-08-01 | 2014-06-17 | L-3 Communications Corporation | Methods for identifying wireless devices connected to potentially threatening devices |
| WO2008022175A2 (en) * | 2006-08-15 | 2008-02-21 | Comhouse Wireless Lp | A node arbitrated media access control protocol for ad hoc broadcast networks carrying ephemeral information |
| US7903654B2 (en) * | 2006-08-22 | 2011-03-08 | Foundry Networks, Llc | System and method for ECMP load sharing |
| JP5199261B2 (ja) | 2006-09-21 | 2013-05-15 | クゥアルコム・インコーポレイテッド | リピータの間の振動を緩和するための方法および装置 |
| KR20090074812A (ko) | 2006-10-26 | 2009-07-07 | 퀄컴 인코포레이티드 | 빔 형성기를 이용한 다중 입력 다중 출력을 위한 중계기 기술 |
| US8238255B2 (en) * | 2006-11-22 | 2012-08-07 | Foundry Networks, Llc | Recovering from failures without impact on data traffic in a shared bus architecture |
| US7716540B2 (en) * | 2007-01-03 | 2010-05-11 | Dell Products L.P. | Standalone data storage device electromagnetic interference test setup and procedure |
| US8155011B2 (en) * | 2007-01-11 | 2012-04-10 | Foundry Networks, Llc | Techniques for using dual memory structures for processing failure detection protocol packets |
| US8037399B2 (en) * | 2007-07-18 | 2011-10-11 | Foundry Networks, Llc | Techniques for segmented CRC design in high speed networks |
| US8271859B2 (en) * | 2007-07-18 | 2012-09-18 | Foundry Networks Llc | Segmented CRC design in high speed networks |
| US8149839B1 (en) | 2007-09-26 | 2012-04-03 | Foundry Networks, Llc | Selection of trunk ports and paths using rotation |
| US20090175257A1 (en) * | 2008-01-04 | 2009-07-09 | Motorola, Inc. | Method and device for dynamically changing preamble duration |
| TWI534753B (zh) * | 2009-01-07 | 2016-05-21 | 創新科技有限公司 | 用於分段處理輸入資料之資料處理裝置、使用該裝置之系統及用於資料傳輸之方法 |
| US8090901B2 (en) * | 2009-05-14 | 2012-01-03 | Brocade Communications Systems, Inc. | TCAM management approach that minimize movements |
| US7936135B2 (en) * | 2009-07-17 | 2011-05-03 | Bridgelux, Inc | Reconfigurable LED array and use in lighting system |
| US8526395B2 (en) * | 2009-09-04 | 2013-09-03 | L-3 Communications Corporation | Using code channel overrides to suppress CDMA wireless devices |
| US8599850B2 (en) * | 2009-09-21 | 2013-12-03 | Brocade Communications Systems, Inc. | Provisioning single or multistage networks using ethernet service instances (ESIs) |
| US8797842B2 (en) | 2011-03-10 | 2014-08-05 | The Boeing Company | Aircraft communication bus fault isolator apparatus and method |
| US9252802B2 (en) * | 2014-02-07 | 2016-02-02 | Qualcomm Incorporated | Encoding for partitioned data bus |
| US10432730B1 (en) | 2017-01-25 | 2019-10-01 | United States Of America As Represented By The Secretary Of The Air Force | Apparatus and method for bus protection |
| US10296477B2 (en) | 2017-03-30 | 2019-05-21 | United States of America as represented by the Secretary of the AirForce | Data bus logger |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4232386A (en) * | 1978-02-06 | 1980-11-04 | Trw Inc. | Subscriber switch controller for controlling connections between a plurality of telephone subscriber lines and a pair of multitime-slot digital data buses |
| US4428046A (en) * | 1980-05-05 | 1984-01-24 | Ncr Corporation | Data processing system having a star coupler with contention circuitry |
| US4451916A (en) * | 1980-05-12 | 1984-05-29 | Harris Corporation | Repeatered, multi-channel fiber optic communication network having fault isolation system |
| US4768188A (en) * | 1982-05-20 | 1988-08-30 | Hughes Network Systems, Inc. | Optical demand assigned local loop communication system |
| US4985892A (en) * | 1984-06-01 | 1991-01-15 | Xerox Corporation | Baseband local area network using ordinary telephone wiring |
| US4672601A (en) * | 1984-12-06 | 1987-06-09 | Motorola, Inc. | Duplex interconnect/dispatch trunked radio system |
| US4792948A (en) * | 1985-08-08 | 1988-12-20 | Data General Corporation | Distributed switching architecture |
| US4825435A (en) * | 1985-11-08 | 1989-04-25 | Digital Equipment Corp. | Multiport repeater |
| US4777633A (en) * | 1987-08-14 | 1988-10-11 | International Mobile Machines Corp. | Base station for wireless digital telephone system |
| US4817080A (en) * | 1987-02-24 | 1989-03-28 | Digital Equipment Corporation | Distributed local-area-network monitoring system |
| US4908530A (en) * | 1987-08-13 | 1990-03-13 | Hewlett-Packard Company | Non-linear squelch circuit for IEEE-802. 3 protocol |
| EP0306900B1 (en) * | 1987-09-09 | 1995-04-05 | Kabushiki Kaisha Toshiba | Data transmission method in optical star network and optical star network system for realizing the same |
| US4970722A (en) * | 1987-11-02 | 1990-11-13 | Amp Incorporated | Broadband local area network |
| FR2628915B1 (fr) * | 1988-03-18 | 1994-06-17 | Bull Sa | Testeur de reseau local a methode d'acces a test de porteuse et detection de collisions (csma/cd) |
| US4982400A (en) * | 1988-12-29 | 1991-01-01 | Intel Corporation | Ring bus hub for a star local area network |
| US5130981A (en) * | 1989-03-22 | 1992-07-14 | Hewlett-Packard Company | Three port random access memory in a network bridge |
| US5107493A (en) * | 1989-08-02 | 1992-04-21 | At&T Bell Laboratories | High-speed packet data network using serially connected packet and circuit switches |
| GB8923351D0 (en) * | 1989-10-17 | 1989-12-06 | Stc Plc | Multifrequency optical network |
| JPH03132233A (ja) * | 1989-10-18 | 1991-06-05 | Hitachi Ltd | Ｌａｎ通信方式 |
| US5111453A (en) * | 1990-05-18 | 1992-05-05 | Nynex Corporation | Apparatus and method for recognizing addresses of information packets |
-
1992
- 1992-01-07 DE DE69221338T patent/DE69221338T2/de not_active Expired - Lifetime
- 1992-01-07 EP EP92300103A patent/EP0495575B1/en not_active Expired - Lifetime
- 1992-01-17 KR KR1019920000634A patent/KR100245903B1/ko not_active IP Right Cessation
- 1992-01-18 JP JP00697292A patent/JP3340457B2/ja not_active Expired - Lifetime
- 1992-06-15 US US07/898,514 patent/US5384767A/en not_active Expired - Lifetime
- 1992-08-14 US US07/930,751 patent/US5293375A/en not_active Expired - Lifetime
- 1992-08-14 US US07/930,712 patent/US5299195A/en not_active Expired - Lifetime
- 1992-09-02 US US07/939,086 patent/US5430726A/en not_active Expired - Lifetime
-
1993
- 1993-06-18 US US08/079,210 patent/US5396495A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009032281A (ja) * | 2001-03-05 | 2009-02-12 | Pact Xpp Technologies Ag | データ伝送方法 |
| JP2014531881A (ja) * | 2011-11-25 | 2014-11-27 | 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． | 無線リソース最適化方法、無線リソース最適化装置、及び無線リソース最適化システム |
| US9332546B2 (en) | 2011-11-25 | 2016-05-03 | Huawei Technologies Co., Ltd. | Radio resource optimizing method, apparatus, and system |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100245903B1 (ko) | 2000-03-02 |
| US5293375A (en) | 1994-03-08 |
| EP0495575A1 (en) | 1992-07-22 |
| DE69221338T2 (de) | 1998-03-19 |
| KR920015777A (ko) | 1992-08-27 |
| US5396495A (en) | 1995-03-07 |
| US5384767A (en) | 1995-01-24 |
| DE69221338D1 (de) | 1997-09-11 |
| EP0495575B1 (en) | 1997-08-06 |
| US5430726A (en) | 1995-07-04 |
| US5299195A (en) | 1994-03-29 |
| JP3340457B2 (ja) | 2002-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3340457B2 (ja) | リピータインターフェースコントローラ | |
| EP1652036B1 (en) | Methods and apparatus for trunking in fibre channel arbitrated loop systems | |
| JP3485932B2 (ja) | 多数の媒体独立インターフェイス及び混合媒体接続を有する拡張可能な集積回路マルチポート中継装置コントローラ | |
| US6400715B1 (en) | Network address matching circuit and method | |
| US7660316B2 (en) | Methods and apparatus for device access fairness in fibre channel arbitrated loop systems | |
| US7397788B2 (en) | Methods and apparatus for device zoning in fibre channel arbitrated loop systems | |
| US7664018B2 (en) | Methods and apparatus for switching fibre channel arbitrated loop devices | |
| US5301303A (en) | Communication system concentrator configurable to different access methods | |
| US7382790B2 (en) | Methods and apparatus for switching fibre channel arbitrated loop systems | |
| US8767756B2 (en) | Fibre channel arbitrated loop bufferless switch circuitry to increase bandwidth without significant increase in cost | |
| US8798091B2 (en) | Fibre channel arbitrated loop bufferless switch circuitry to increase bandwidth without significant increase in cost | |
| EP0850525A1 (en) | Method and apparatus for filtering and forwarding messages in a computer network using a last source address | |
| US7120155B2 (en) | Switch having virtual shared memory | |
| EP1248415A2 (en) | Switch having virtual shared memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080816 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090816 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100816 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110816 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110816 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120816 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120816 Year of fee payment: 10 |